JP2005347541A - チップ部品の回路基板への実装構造 - Google Patents

Abstract

【課題】半田付けによりチップ部品を回路基板の表面へ実装するチップ部品の回路基板への実装構造であって、製造時にツームストーン現象の不具合が発生し難く、安価に製造することができ、半田付け部の熱疲労寿命が高い実装構造を提供する。
【解決手段】チップ部品４０の回路基板５０と対向する表面において、両端部に設けられた電極４０ｃの間の位置にダミー電極４０ｄが形成され、回路基板５０の表面において、電極４０ｃに接続するためのパッド電極５０ｂ、およびダミー電極４０ｄに接続するためのダミーパッド電極５０ｃが、それぞれ、チップ部品４０の当該回路基板５０への投影領域から突出するように形成され、電極４０ｃをパッド電極５０ｂへ、ダミー電極４０ｄをダミーパッド電極５０ｃへ、それぞれ、半田３０，３１により固定してなる実装構造１００とする。
【選択図】 図１

Description

本発明は、チップ部品の回路基板への実装構造に関するものである。

図６（ａ），（ｂ）と図７（ａ），（ｂ）に、表面実装タイプのチップ部品の回路基板への従来の一般的な実装構造９０，９１を示す。図６（ａ）および図７（ａ）は、チップ部品１０の底面における電極と回路基板のパッド電極の配置関係を示す模式的な平面図である。図６（ｂ）および図７（ｂ）は、それぞれ、図６（ａ）の一点鎖線Ａ−Ａおよび図７（ａ）の一点鎖線Ｂ−Ｂにおける、チップ部品の回路基板への実装構造を示す模式的な断面図である。

図６（ａ），（ｂ）に示すように、チップ抵抗やチップコンデンサ等の表面実装タイプのチップ部品１０は、一般的に、両端部に電気接続するための電極１０ｃが設けられている。従来の一般的な実装構造９０においては、図６（ｂ）に示すように、チップ部品１０の電極１０ｃと回路基板２０の表面に形成されたパッド電極２０ｂを、半田３０を用いて半田付けする。これにより、チップ部品１０が回路基板２０に固定されると共に、チップ部品１０が回路基板２０のパッド電極２０ｂに電気接続される。尚、図６（ｂ）では、チップ部品１０としてチップ抵抗の例が示されており、符号１０ａが絶縁基体を示しており、符号１０ｂが抵抗層を示している。また、符号２０ａは、回路基板２０の絶縁基体である。

図７（ａ），（ｂ）の実装構造９１では、チップ部品と配線の配置密度を上げて回路基板２１を小型化するため、配線２０ｃが２つのパッド電極２０ｂの間に配置され、チップ部品１０が配線２０ｃを跨いでパッド電極２０ｂに半田付けされている。

一方、表面実装タイプのチップ部品の回路基板への別の実装構造が、実開平３−９９４６６号公報（特許文献１）に開示されている。

図８（ａ），（ｂ）に、特許文献１に開示された実装構造９２を示す。図８（ａ）は、チップ部品１１の模式的な底面図であり、図８（ｂ）は、チップ部品１１の回路基板２４への実装構造を示す模式的な断面図である。

図８（ａ），（ｂ）に示す実装構造９２は、超音波等の激しい振動がチップ部品１１に加えられた時に、チップ部品１１におけるクラックの発生を防止することを目的とした実装構造である。このために、図８（ａ），（ｂ）に示す実装構造９２では、チップ部品１１に外部電極１２とその内部に形成されるダミー電極１３を設け、外部電極１２は回路基板１４上のパッド電極１５へ、ダミー電極１３は回路基板１４上のダミー電極１６へそれぞれ固定している。これにより、超音波等の激しい振動が加えられた時に、チップ部品１１に生じる応力を分散して低減することができ、チップ部品１１におけるクラックの発生を防止することができる。
実開平３−９９４６６号公報

従来の図６（ｂ）および図７（ｂ）に示す実装構造９０，９１では、２つのパッド電極２０ｂ上に塗布される半田３０の量が異なったり、半田３０の溶融時に２つのパッド電極２０ｂに温度差があったりすると、ツームストーン現象の不具合が発生し易い。

図９（ａ）は、ツームストーン現象の不具合が発生した時の様子を示す斜視図である。ツームストーン現象は、半田３０の溶融が２つのパッド電極２０ｂで不均衡となった時に発生する現象で、半田３０の表面張力により、チップ部品１０がツームストーンのように立ち上がる現象である。

また、図６（ｂ）および図７（ｂ）に示す実装構造９０，９１は、厳しい温度環境下で長時間使用すると、回路基板２０，２１とチップ部品１０の熱膨張差によって、半田付け部にクラックが発生し易い。この半田付け部に発生したクラックは、長期間の使用による熱疲労で伸展するため、最終的には電気的なオープン不良が発生する。

図９（ｂ）は、半田付け部にクラックが発生した時の様子を示す模式的な断面図である。

特許文献１に開示された図８（ａ），（ｂ）に示す実装構造９２は、上記のツームストーン現象による不具合発生や半田付け部におけるクラックの伸展の抑制に対して、ある程度の効果を発揮すると思われる。しかしながら、図８（ａ），（ｂ）の実装構造９２は、超音波等の激しい振動に対するチップ部品１１でのクラック発生防止を目的としたものであり、上記の半田付け部における問題に対して、実装構造９２は最適構造とはなっていない。

また、図８（ａ），（ｂ）に示す実装構造９２においては、チップ部品１１のダミー電極１３と回路基板１４のダミー電極１７の半田付け部がチップ部品１１の下部に隠れてしまう。このため、半田付けの良否は外観検査で確認できず、透過Ｘ線装置等を用いる必要があり、製造コストが増大してしまう。

そこで本発明は、半田付けによりチップ部品を回路基板の表面へ実装するチップ部品の回路基板への実装構造であって、製造時にツームストーン現象の不具合が発生し難く、安価に製造することができ、半田付け部の熱疲労寿命が高い実装構造を提供することを目的としている。

請求項１に記載の発明は、両端部に電気接続するための電極が設けられたチップ部品を、回路基板の表面へ実装するチップ部品の回路基板への実装構造であって、前記チップ部品の前記回路基板と対向する表面において、前記両端部に設けられた電極の間の位置に、当該チップ部品の電気特性に影響を与えないダミー電極が形成され、前記回路基板の表面において、前記電極に接続するためのパッド電極、および前記ダミー電極に接続するためのダミーパッド電極が、それぞれ、前記チップ部品の当該回路基板への投影領域から突出するように形成され、前記電極を前記パッド電極へ、前記ダミー電極を前記ダミーパッド電極へ、それぞれ、半田により固定してなることを特徴としている。

上記の実装構造では、チップ部品の両端部に設けられた電極が回路基板のパッド電極へ半田付けされるだけでなく、２つの電極間に形成されたダミー電極が回路基板のダミーパッド電極へ半田付けされる。この場合には、ダミー電極とダミーパッド電極の半田付け部が無い場合に較べて、チップ部品と回路基板の熱膨張差による応力が分散される。これによって、各電極の半田付け部におけるクラックの発生が抑制される。また、半田付けされたチップ部品と回路基板の間に形成される空隙の長さは、ダミー電極とダミーパッド電極の半田付け部が無い場合に較べて、短くなっている。従って、一旦クラックが発生しても、その伸展を抑制することができる。

また、上記の実装構造では、両端の電極の間に位置するダミー電極とダミーパッド電極間の溶融半田は、その表面張力によって、チップ部品を回路基板側に引き付ける。これらの効果によって、ツームストーン現象の発生が抑制される。尚、ダミー電極とダミーパッド電極間の溶融半田は、その表面張力によってチップ部品の位置決め効果ももたらすため、チップ部品の半田付け位置精度も向上する。

さらに、上記の実装構造では、回路基板のパッド電極およびダミーパッド電極が、それぞれ、チップ部品の当該回路基板への投影領域から突出するように形成されている。半田溶融時には、この投影領域から突出したパッド電極およびダミーパッド電極の部分にも、半田が流れる。このため、半田付け後に回路基板を上方から外観検査することで、突出部分に流れ出た半田から半田付けの良否を容易に確認することができる。

以上のようにして、上記のチップ部品の回路基板への実装構造は、製造時にツームストーン現象の不具合が発生し難く、安価に製造することができ、半田付け部の熱疲労寿命が高い実装構造とすることができる。

請求項２に記載のように、前記ダミー電極は、前記チップ部品の前記回路基板と対向する表面の外周の一部を含んで形成されてなることが好ましい。

これによれば、半田溶融時には、ダミー電極における上記外周の一部分にも、半田が流れる。従って、半田付け後の回路基板の上方からの外観検査によって、回路基板側だけでなく、チップ部品側においても、ダミー電極とダミーパッド電極を接続する半田付けの良否を確認することができる。

請求項３に記載のように、前記ダミー電極は、前記チップ部品の前記回路基板と対向する表面の外周における２つの対向する部分を含んで形成されてなることが好ましい。

これにより、半田溶融時にはその表面張力を均等にチップ部品に作用させて、チップ部品の位置決め効果をより効果的に発揮させることができ、半田付け後にはチップ部品と回路基板の熱膨張差による応力をより分散させることができる。

請求項４に記載のように、前記ダミーパッド電極は、前記ダミー電極の当該回路基板への投影領域を含んで形成されてなることが好ましい。

これによれば、半田溶融時には、ダミー電極の回路基板への投影領域を含んで形成された広いダミーパッド電極へ、溶けた半田が流れ広がる。このため、その表面張力によって、前述したツームストーン現象の発生をより効果的に抑制し、また、チップ部品の位置決め効果をより効果的に発揮させることができる。

請求項５に記載の発明は、前記ダミーパッド電極が、当該回路基板に設けられた配線と一体的に形成されてなることを特徴としている。

これによれば、例えば、チップ部品がチップ抵抗のように発熱部品である場合においても、チップ部品の自己発熱による熱を、ダミー電極、半田、ダミーパッド電極、およびダミーパッド電極と一体的に形成されてなる配線を介して、放熱することができる。これによって、各電極の半田付け部におけるクラックの発生がより抑制されると共に、一旦クラックが発生しても、その伸展をより抑制することができる。

請求項６に記載の発明は、前記ダミー電極が、複数個に分離されて形成されてなることを特徴としている。また、請求項７に記載の発明は、前記ダミーパッド電極が、複数個に分離されて形成されてなることを特徴としている。

上記のように、ダミー電極やダミーパッド電極を複数個に分離して形成し、それぞれ半田付けすることで、チップ部品と回路基板の熱膨張差による応力をより分散させることができる。これによって、半田付け部の熱疲労寿命をより高めることができる。

以下、本発明を実施するための最良の形態を、図に基づいて説明する。

図１（ａ）〜（ｃ）に、本発明におけるチップ部品４０の回路基板５０への実装構造１００を示す。図１（ａ）は、チップ部品の底面における電極と回路基板のパッド電極の配置関係を示す模式的な平面図である。図１（ｂ）は、図１（ａ）の一点鎖線Ｃ−Ｃにおけるチップ部品の回路基板への実装構造を示す模式的な断面図であり、図１（ｃ）は、図１（ａ）の一点鎖線Ｄ−Ｄにおけるチップ部品の回路基板への実装構造を示す模式的な断面図である。

チップ部品４０には、両端部に電気接続するための電極４０ｃが設けられている。表面実装タイプのチップ部品４０は、チップ抵抗やチップコンデンサ等、いずれの表面実装タイプのチップ部品であってもよい。図１（ｂ），（ｃ）では、チップ部品４０としてチップ抵抗の例が示されており、符号４０ａが絶縁基体を示しており、符号４０ｂが抵抗層を示している。図１（ａ）〜（ｃ）に示すチップ部品４０には、両端部の電極４０ｃの他にも、回路基板５０と対向する表面において、両端部に設けられた電極４０ｃの間の位置に、チップ部品４０の電気特性に影響を与えないダミー電極４０ｄが形成されている。

図１（ａ）には、チップ部品４０の回路基板５０への投影領域が実線で示されており、チップ部品４０の底面における電極４０ｃとダミー電極４０ｄが破線で示されている。図１（ａ）および図１（ｃ）からわかるように、チップ部品４０のダミー電極４０ｄは、チップ部品４０の回路基板５０と対向する表面（底面）の外周における２つの対向する部分を含んで形成されている。言い換えれば、ダミー電極４０ｄは、図１（ａ）の実線に対応するチップ部品４０の底面のＤ−Ｄ方向における両端部（角部）を含んで形成されている。

一方、回路基板５０の表面には、チップ部品４０の電極４０ｃに接続するためのパッド電極５０ｂ、およびダミー電極４０ｄに接続するためのダミーパッド電極５０ｃが、それぞれ形成されている。図１（ａ）には、回路基板５０のパッド電極５０ｂとダミーパッド電極５０ｃが点線で示されている。図１（ａ）からわかるように、パッド電極５０ｂとダミーパッド電極５０ｃは、それぞれ、図中の実線で示したチップ部品４０の回路基板５０への投影領域から突出するように形成されている。また、ダミーパッド電極５０ｄは、図１（ａ）の破線で示したダミー電極４０ｄの回路基板５０への投影領域を含んで形成されている。

本発明の実装構造１００においては、図１（ｂ）に示すように、チップ部品４０の電極４０ｃが、回路基板５０のパッド電極５０ｂへ半田３０により固定される。これにより、チップ部品４０が、回路基板５０のパッド電極５０ｂに電気接続される。また、図１（ｂ），（ｃ）に示すように、チップ部品４０のダミー電極４０ｄが、回路基板５０のダミーパッド電極５０ｃへ半田３１により固定される。尚、図１（ｂ），（ｃ）における符号５０ａは、回路基板５０の絶縁基体である。

図１（ａ）〜（ｃ）に示す実装構造１００では、チップ部品４０の両端部に設けられた電極４０ｃが、回路基板５０のパッド電極５０ｂへ半田付けされるだけでなく、２つの電極４０ｃ間に形成されたダミー電極４０ｄが、回路基板５０のダミーパッド電極５０ｃへ半田付けされる。この場合には、図６と図７に示す実装構造９０，９１のようなダミー電極４０ｄとダミーパッド電極５０ｃの半田付け部が無い場合に較べて、チップ部品４０（の絶縁基体４０ａ）と回路基板５０（の絶縁基体５０ａ）の熱膨張差による応力が分散される。これによって、各電極４０ｃ，４０ｄ，５０ｂ，５０ｃの半田付け部におけるクラックの発生が抑制される。また、図１（ｂ）に両端矢印で示した半田付けされたチップ部品４０と回路基板４０の間に形成される空隙の長さＬは、ダミー電極４０ｄとダミーパッド電極５０ｃの半田付け部が無い場合に較べて、短くなっている。従って、一旦クラックが発生しても、その伸展を抑制することができる。

また、両端の電極４０ｃ，５０ｂの間に位置するダミー電極４０ｄとダミーパッド電極５０ｃ間の溶融半田３１は、その表面張力によって、チップ部品４０を回路基板５０側に引き付ける。これらの効果によって、図９（ａ）に示したツームストーン現象の発生が抑制される。尚、ダミー電極４０ｄとダミーパッド電極５０ｃ間の溶融半田３１は、その表面張力によってチップ部品４０の位置決め効果ももたらすため、チップ部品４０の半田付け位置精度も向上する。

さらに、図１（ａ）〜（ｃ）の実装構造１００では、回路基板５０のパッド電極５０ｂおよびダミーパッド電極５０ｄが、それぞれ、図１（ａ）に実線で示したチップ部品４０の回路基板５０への投影領域から突出するように形成されている。半田溶融時には、この投影領域から突出したパッド電極５０ｂおよびダミーパッド電極５０ｃの部分にも、半田３０，３１が流れる。また、チップ部品４０のダミー電極４０ｄは、チップ部品４０の回路基板５０と対向する表面（底面）の外周における２つの対向する部分を含んで形成されている。半田溶融時には、このダミー電極４０ｄにおける上記外周の部分にも、図１（ｃ）に示すように半田３１が流れる。これにより、半田溶融時にはその表面張力を均等にチップ部品４０に作用させて、チップ部品４０の位置決め効果をより効果的に発揮させることができ、半田付け後にはチップ部品４０と回路基板５０の熱膨張差による応力をより分散させることができる。

さらに、ダミーパッド電極５０ｄは、図１（ａ）の破線で示したダミー電極４０ｄの回路基板５０への投影領域を含んで形成されている。半田溶融時には、ダミー電極４０ｄの回路基板５０への投影領域を含んで形成された広いダミーパッド電極５０ｃへ、溶けた半田３１が流れ広がる。このため、その表面張力によって、前述したツームストーン現象の発生をより効果的に抑制し、また、チップ部品４０の位置決め効果をより効果的に発揮させることができる。

図１（ａ）〜（ｃ）の実装構造１００では、半田付け後に回路基板５０を上方から外観検査することで、突出部分に流れ出た半田３０，３１から半田付けの良否を容易に確認することができる。また、ダミー電極４０ｄにおける上記外周の部分にも半田３１が流れるため、回路基板５０側だけでなくチップ部品４０側においても、ダミー電極４０ｄとダミーパッド電極５０ｃを接続する半田付けの良否を確認することができる。

以上のようにして、図１（ａ）〜（ｃ）に示すチップ部品４０の回路基板５０への実装構造１００は、製造時にツームストーン現象の不具合が発生し難く、安価に製造することができ、半田付け部の熱疲労寿命が高い実装構造とすることができる。

図２（ａ）〜（ｃ）に、本発明におけるチップ部品４０の回路基板５１への別の実装構造１０１を示す。図２（ａ）は、チップ部品の底面における電極と回路基板のパッド電極の配置関係を示す模式的な平面図である。図２（ｂ）は、図２（ａ）の一点鎖線Ｅ−Ｅにおけるチップ部品の回路基板への実装構造を示す模式的な断面図であり、図２（ｃ）は、図２（ａ）の一点鎖線Ｆ−Ｆにおけるチップ部品の回路基板への実装構造を示す模式的な断面図である。尚、図２（ａ）〜（ｃ）に示す実装構造１０１において、図１（ａ）〜（ｃ）に示す実装構造１００と同じ部分については、同じ符号を付した。

図２（ａ）〜（ｃ）の実装構造１０１におけるチップ部品４０は、図１（ａ）〜（ｃ）の実装構造１００におけるチップ部品４０と同じものである。

一方、図２（ａ）〜（ｃ）の実装構造１０１におけるダミーパッド電極５０ｄは、図２（ａ），（ｃ）に示すように、回路基板５１に設けられた配線５０ｅと一体的に形成されている点で、図１（ａ）〜（ｃ）に示す実装構造１００と異なっている。これによって、例えば、チップ部品４０がチップ抵抗のように発熱部品である場合においても、チップ部品４０の自己発熱による熱を、ダミー電極４０ｄ、半田３１、ダミーパッド電極５０ｄ、およびダミーパッド電極５０ｄと一体的に形成された配線５０ｅを介して、放熱することができる。これによって、各電極４０ｃ，４０ｄ，５０ｂ，５０ｄの半田付け部におけるクラックの発生がより抑制されると共に、一旦クラックが発生しても、その伸展をより抑制することができる。

図１と図２の実装構造１００，１０１で示したチップ部品４０におけるダミー電極は、回路基板と対向する表面において、両端部に設けられた電極４０ｃの間の位置し、チップ部品４０の電気特性に影響を与えないものであれば、任意の形態をとることができる。

図３（ａ）〜（ｃ）は、チップ部品の底面におけるダミー電極の各種形態を示す模式的な平面図である。

図３（ａ）のチップ部品４０におけるダミー電極４０ｄは、図１と図２の実装構造１００，１０１で示したダミー電極と同じものである。一方、図３（ｂ）と図３（ｃ）のチップ部品４１，４２におけるダミー電極４１ｄ，４２ｄは、図３（ａ）のチップ部品４０におけるダミー電極４０ｄと異なり、２個に分離されて形成されている。図３（ｂ）の各ダミー電極４１ｄは矩形形状であり、図３（ｃ）の各ダミー電極４２ｄはチップ部品４２の外周部分を除いて曲線で囲まれた形状に形成されている。尚、いずれのダミー電極４０ｄ〜４２ｄも、チップ部品４０〜４２の回路基板と対向する表面（底面）の外周における２つの対向する部分を含んで形成されている。

また、図１と図２の実装構造１００，１０１で示した回路基板５０，５１におけるダミーパッド電極も、チップ部品の当該回路基板５０，５１への投影領域から突出するように形成され、チップ部品のダミー電極と半田付けできるものであれば、任意の形態をとることができる。

図４（ａ）〜（ｃ）および図５（ａ）〜（ｃ）は、回路基板のダミーパッド電極の各種形態を示す模式的な平面図である。

図４（ａ）の回路基板５０におけるダミーパッド電極５０ｃは、図１の実装構造１００で示したダミーパッド電極と同じものである。一方、図４（ｂ）と図４（ｃ）の回路基板５２，５３におけるダミーパッド電極５２ｃ，５３ｃは、図４（ａ）の回路基板５０におけるダミーパッド電極５０ｃと異なり、２個に分離されて形成されている。図４（ｂ）の各ダミーパッド電極５２ｃは矩形形状であり、図４（ｃ）の各ダミーパッド電極５３ｃは一部曲線で囲まれた形状に形成されている。

図４（ａ）〜（ｃ）に示す回路基板５０，５２，５３のダミーパッド電極５０ｃ，５２ｃ，５３ｃは、図３（ａ）〜（ｃ）に示すチップ部品４０〜４２のダミー電極４０ｄ〜４２ｄに対してそれぞれ好適な形態となっており、いずれのダミーパッド電極５０ｃ，５２ｃ，５３ｃも、それぞれ、図３（ａ）〜（ｃ）に示すダミー電極４０ｄ〜４２ｄの当該回路基板５０，５２，５３への投影領域を含むようにして形成される。

図５（ａ）〜（ｃ）の回路基板５１，５４，５５では、それぞれ、ダミーパッド電極５０ｄ，５４ｄ，５５ｄと配線５０ｅ，５４ｅ，５５ｅが一体的に形成されている。尚、各ダミーパッド電極５０ｄ，５４ｄ，５５ｄの下部に、スルーホールやビアホールを配置するようにしてもよい。

本発明におけるチップ部品の回路基板への実装構造を示す図で、（ａ）は、チップ部品の底面における電極と回路基板のパッド電極の配置関係を示す模式的な平面図である。（ｂ）は、（ａ）の一点鎖線Ｃ−Ｃにおけるチップ部品の回路基板への実装構造を示す模式的な断面図であり、（ｃ）は、（ａ）の一点鎖線Ｄ−Ｄにおけるチップ部品の回路基板への実装構造を示す模式的な断面図である。 本発明におけるチップ部品の回路基板への別の実装構造を示す図で、（ａ）は、チップ部品の底面における電極と回路基板のパッド電極の配置関係を示す模式的な平面図である。（ｂ）は、（ａ）の一点鎖線Ｅ−Ｅにおけるチップ部品の回路基板への実装構造を示す模式的な断面図であり、（ｃ）は、（ａ）の一点鎖線Ｆ−Ｆにおけるチップ部品の回路基板への実装構造を示す模式的な断面図である。 （ａ）〜（ｃ）は、チップ部品の底面におけるダミー電極の各種形態を示す模式的な平面図である。 （ａ）〜（ｃ）は、回路基板のダミーパッド電極の各種形態を示す模式的な平面図である。 （ａ）〜（ｃ）は、回路基板のダミーパッド電極の各種形態を示す模式的な平面図である。 表面実装タイプのチップ部品の回路基板への従来の一般的な実装構造で、（ａ）は、チップ部品の底面における電極と回路基板のパッド電極の配置関係を示す模式的な平面図である。（ｂ）は、（ａ）の一点鎖線Ａ−Ａにおける、チップ部品の回路基板への実装構造を示す模式的な断面図である。 表面実装タイプのチップ部品の回路基板への従来の一般的な実装構造で、（ａ）は、チップ部品の底面における電極と回路基板のパッド電極の配置関係を示す模式的な平面図である。（ｂ）は、（ａ）の一点鎖線Ｂ−Ｂにおける、チップ部品の回路基板への実装構造を示す模式的な断面図である。 特許文献に開示された従来の実装構造で、（ａ）は、チップ部品の模式的な底面図であり、（ｂ）は、チップ部品の回路基板への実装構造を示す模式的な断面図である。 （ａ）は、ツームストーン現象の不具合が発生した時の様子を示す斜視図である。従来の半導体装置を示す斜視図である。（ｂ）は、半田付け部にクラックが発生した時の様子を示す模式的な断面図である。

符号の説明

９０〜９２，１００，１０１ 実装構造
１０，１１，４０〜４２ チップ部品
１０ｃ，１２，４０ｃ 電極
１３，４０ｄ〜４２ｄ ダミー電極
１４，２０，２１，５０〜５５ 回路基板
１５，２０ｂ，５０ｂ パッド電極
１６，５０ｃ，５２ｃ，５３ｃ，５０ｄ，５４ｄ，５５ｄ ダミーパッド電極
２０ｃ，５０ｅ，５４ｅ，５５ｅ 配線

Claims (7)

1. 両端部に電気接続するための電極が設けられたチップ部品を、回路基板の表面へ実装するチップ部品の回路基板への実装構造であって、
   前記チップ部品の前記回路基板と対向する表面において、前記両端部に設けられた電極の間の位置に、当該チップ部品の電気特性に影響を与えないダミー電極が形成され、
   前記回路基板の表面において、前記電極に接続するためのパッド電極、および前記ダミー電極に接続するためのダミーパッド電極が、それぞれ、前記チップ部品の当該回路基板への投影領域から突出するように形成され、
   前記電極を前記パッド電極へ、前記ダミー電極を前記ダミーパッド電極へ、それぞれ、半田により固定してなることを特徴とするチップ部品の回路基板への実装構造。
2. 前記ダミー電極が、前記チップ部品の前記回路基板と対向する表面の外周の一部を含んで形成されてなることを特徴とする請求項１に記載のチップ部品の回路基板への実装構造。
3. 前記ダミー電極が、前記チップ部品の前記回路基板と対向する表面の外周における２つの対向する部分を含んで形成されてなることを特徴とする請求項２に記載のチップ部品の回路基板への実装構造。
4. 前記ダミーパッド電極が、前記ダミー電極の当該回路基板への投影領域を含んで形成されてなることを特徴とする請求項１乃至３のいずれか一項に記載のチップ部品の回路基板への実装構造。
5. 前記ダミーパッド電極が、当該回路基板に設けられた配線と一体的に形成されてなることを特徴とする請求項１乃至４のいずれか一項に記載のチップ部品の回路基板への実装構造。
6. 前記ダミー電極が、複数個に分離されて形成されてなることを特徴とする請求項１乃至５のいずれか一項に記載のチップ部品の回路基板への実装構造。
7. 前記ダミーパッド電極が、複数個に分離されて形成されてなることを特徴とする請求項６に記載のチップ部品の回路基板への実装構造。

Images