JP2005347405A

JP2005347405A - 積層型セラミック電子部品の製造方法

Info

Publication number: JP2005347405A
Application number: JP2004163441A
Authority: JP
Inventors: Tomoya Yokoyama; 智哉横山
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2004-06-01
Filing date: 2004-06-01
Publication date: 2005-12-15

Abstract

【課題】平坦性が改善されたセラミック多層回路基板を備えた積層型セラミック電子部品を製造することができる、積層型セラミック電子部品の製造方法を提供する。
【解決手段】セラミック原料粉末１００重量部に対して樹脂成分が１６〜２０重量部であり、樹脂成分中のバインダ／可塑剤の比が２〜３であるセラミックグリーンシート５２ａ〜５２ｃが用意される。セラミックグリーンシート５２ａ〜５２ｃには、キャビティ形成用貫通孔５２ｂ、５２ｃなどが形成される。セラミックグリーンシート５２ａ〜５２ｃを積層することによって、キャビティ５２を有する多層ブロック５０が形成される。多層ブロック５０を１００〜２００ＭＰａでプレスすることによって、積層体が形成される。積層体を焼成することによって、キャビティ１４を有するセラミック多層回路基板１２が形成される。セラミック多層回路基板１２には、ＩＣ２０や電子部品素子３０が実装される。
【選択図】図６

Description

この発明は積層型セラミック電子部品の製造方法に関し、特にたとえばＩＣなどが実装されるキャビティを有するセラミック多層回路基板を備えた積層型セラミック電子部品を製造する積層型セラミック電子部品の製造方法に関する。

この発明の背景となる従来のセラミック多層回路基板としては、その一方主面側に多段のキャビティが形成されたものがある。このキャビティは、その内部に、ＩＣを実装するとともに、そのＩＣの外部電極とそのキャビティの段差部に形成された導体パターンとを電気的に接続するワイヤボンディング用のワイヤを配置するためのものである。また、セラミック多層回路基板においてキャビティが形成された側の面とは反対側の面は、その面に各導体パターンが形成され、チップ型の電子部品素子の実装面となっている。
このようなセラミック多層回路基板においてキャビティの底部にあたる部分は、基板本体の中でも最も薄くなる部分であり、それだけ歪みや反り等の変形が生じやすくなっている。これは、セラミック多層回路基板を形成するためのセラミックグリーンシートを積層した多層ブロックのプレス時や多層ブロックの焼成時における変形に起因する各種の不良の原因となっていた。
このような多層ブロックのプレス時にキャビティの底部にあたる部分に不所望な変形が生じることを防止するために、セラミック多層回路基板を形成するセラミックグリーンシートを構成する材料と同じがほぼ同じ塑性変形曲線を有する材料からなる媒体を、多層ブロックにおいてセラミック多層回路基板のキャビティとなる部分に充填し、多層ブロックとともに媒体をプレスするという方法が開示されている（例えば、特許文献１参照）。

特開平７−１９３１６３号公報

しかしながら、特許文献１に開示されている方法では、多層ブロックのプレス時における変形は防止できるものの、多層ブロックの焼成時における収縮ばらつきまでは抑えることができない。そのため、特許文献１に開示されている方法だけでは、図１２に示すように、セラミック多層回路基板１の平面サイズがたとえば１０ｍｍ×１０ｍｍで最大厚みがたとえば８００μｍの場合に、多段のキャビティ２の底部３に結果的にたとえば８０μｍ程度のうねりが生じ、セラミック多層回路基板１の平坦性が十分ではない場合があった。それによって、図１３に示すように、セラミック多層回路基板１の実装面側では、チップ型の電子部品素子４の実装不良（オープン・ショート不良）が生じ、セラミック多層回路基板１のキャビティ形成面側では、キャビティ２の底部３が盛り上がるように変形した場合に、キャビティ２の内部に実装されたＩＣ５に接続されているワイヤボンディング用のワイヤ６が、キャビティ２の内部に充填されている封止樹脂からなる封止材７から露出するという不良が生じる。これらの不良は、全体の３〜５％程度生じていた。また、このような不良によって、電子部品素子やＩＣなどの高額な部品のロスとなり、ロスが大きかった。

それゆえに、この発明の主たる目的は、平坦性が改善されたセラミック多層回路基板を備えた積層型セラミック電子部品を製造することができる、積層型セラミック電子部品の製造方法を提供することである。

この発明にかかる積層型セラミック電子部品の製造方法は、セラミック原料粉末１００重量部に対して樹脂成分が１６〜２０重量部であり、樹脂成分中のバインダ／可塑剤の比が２〜３であるセラミックグリーンシートを用意する工程と、セラミックグリーンシートに所定の導体パターンを形成する工程と、セラミックグリーンシートを積層し１００〜２００ＭＰａのプレス圧でプレスすることによって積層体を得る工程と、積層体を焼成する工程とを備える、積層型セラミック電子部品の製造方法である。

この発明にかかる積層型セラミック電子部品の製造方法は、セラミック多層回路基板の基板本体を構成するセラミックグリーンシートのセラミック原料粉末と樹脂成分との比、およびその樹脂成分におけるバインダと可塑剤との比を所定の比率に設定し、かつ、セラミックグリーンシートを積層した多層ブロックを所定値以上のプレス圧でプレスして積層体とすることによって、積層体の焼成時におけるセラミック多層回路基板の収縮率を略一定に保つことができることを見出したことに基づいて発明されたものである。

この発明によれば、平坦性が改善されたセラミック多層回路基板を備えた積層型セラミック電子部品を製造することができる。そのため、この発明は、キャビティを有するセラミック多層回路基板を備えた積層型セラミック電子部品の製造方法に適用する際に非常に効果的である。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための最良の形態の説明から一層明らかとなろう。

図１はこの発明が適用される積層型セラミック電子部品の一例を示す図解図である。図１に示す積層型セラミック電子部品１０は、セラミック多層回路基板１２を含む。セラミック多層回路基板１２は、セラミックからなる板状の基板本体１４を含む。基板本体１４の一方主面側には、多段のキャビティ１６が形成されている。また、基板本体１４のキャビティ１６を規定する内面、基板本体１４の他方主面、および基板本体１４の内部には、導体パターン（図示せず）が、それぞれ基板本体１４の主面と平行に形成されている。さらに、基板本体１４には、それを貫通する方向に、所定のビアホール（図示せず）が所定の導体パターンに接続されるように形成されている。

セラミック多層回路基板１２の一方主面側のキャビテイ１６の内部には、ＩＣ２０が実装される。この場合、ＩＣ２０は、キャビティ１６の底部に接着され、ＩＣ２０の外部電極（図示せず）は、キャビティ１６の内面の導体パターンに、ワイヤ２２を用いたワイヤボンディングによって電気的に接続される。それによって、ＩＣ２０は、セラミック多層回路基板１２の内部のビアホールなどを介して、セラミック多層回路基板１２の内部の導体パターン等に電気的に接続される。

セラミック多層回路基板１２のキャビティ１６の内部には、たとえばエポキシ樹脂などの封止樹脂からなる封止材２４が充填される。この封止材２４によって、キャビティ１６の内部のＩＣ２０およびワイヤ２２は覆われ、キャビティ１６は封止される。

セラミック多層回路基板１２の他方主面には、チップ型の電子部品素子３０が実装される。この場合、電子部品素子３０の外部電極（図示せず）は、基板本体１４の他方主面の導体パターンに電気的に接続される。それによって、電子部品素子３０は、セラミック多層回路基板１２の内部のビアホールなどを介して、セラミック多層回路基板１２の内部の導体パターンやＩＣ２０に電気的に接続される。

次に、図１に示す積層型セラミック電子部品１０の製造方法について説明する。

（実施例１）
まず、セラミックグリーンシートが作製される。セラミックグリーンシートは、Ｂ、ＡｌおよびＳｉを主成分元素とする低温焼結用セラミック原料粉末を含むとともに、その低温焼結用セラミック原料粉末１００重量部に対して樹脂成分を１８重量部含む。また、その樹脂成分は、ポリビニルブチラール系バインダと可塑剤（ＤＯＰ）とを２．４３：１の比で含む。

上述のセラミックグリーンシートの所定の位置にビアホール形成用貫通孔やキャビティ形成用貫通孔が形成された後に、セラミックグリーンシートの表面の所定の位置に導体ペーストを付与するとともにビアホール形成用貫通孔に導体ペーストを充填することによって、所定の導体パターンおよびビアホールが形成される。

そして、図２に示すように、所定のセラミックグリーンシート５０ａ、５０ｂおよび５０ｃが金型１００の内部で積層されることによって、板状の多層ブロック５０が形成される。多層ブロック５０には、セラミック多層回路基板１２のキャビティ１６に対応した多段のキャビティ５２が形成される。この場合、セラミックグリーンシート５０ａにはキャビティ形成用貫通孔は形成されていないが、セラミックグリーンシート５０ｂには小さいキャビティ形成用貫通孔５２ｂが形成され、さらにセラミックグリーンシート５０ｃにはキャビティ形成用貫通孔５２ｂより大きいキャビティ形成用貫通孔５２ｃが形成されていて、これらのキャビティ形成用貫通孔５２ｂおよび５２ｃによってキャビティ５２が形成される。

それから、図３に示すように、多層ブロック５０は、金型１００とともに、たとえば合成樹脂からなる第１の袋１０２の中に入れられ、第１の袋１０２で真空パックされる。

その後、図４に示すように、多層ブロック５０のキャビテイ５２の内面に沿って第１の袋１０２を変形させた状態で、多層ブロック５０のキャビテイ５２の内部には、セラミックグリーンシート５０ａ、５０ｂおよび５０ｃを構成する材料と同じかほぼ同じ塑性変形曲線を有する弾性体からなる媒体１０４が充填される。

そして、図５に示すように、多層ブロック５０、金型１００、袋１０２および媒体１０４は、たとえば合成樹脂からなる第２の袋１０６の中に入れられ、第２の袋１０６で再び真空パックされる。

次に、第２の袋１０６で真空パックされた多層ブロック５０などの構造物は、静水圧プレス装置の水槽内に入れられ、水槽内の水が加圧されることにより、図６の矢印で示すように、たとえば１７６ＭＰａの静水圧が付与される。それによって、多層ブロック５０から積層体が作製される。この場合、多層ブロック５０は、キャビティ５２の部分においては媒体１０４を介してプレスされるので、キャビティ５２の部分が不所望に変形することが抑制される。

そして、第２の袋１０６、第１の袋１０２および金型１００から取り出された積層体を焼成することによって、セラミック多層回路基板１２が作製される。この場合、セラミック多層回路基板１２の基板本体１４を構成するセラミックグリーンシート５０ａ、５０ｂ、５０ｃのセラミック原料粉末と樹脂成分との比、およびその樹脂成分におけるバインダと可塑剤との比を所定の比率に設定し、かつ、セラミックグリーンシート５０ａ、５０ｂ、５０ｃを積層した多層ブロック５０を所定値以上のプレス圧でプレスして積層体としているので、積層体の焼成時におけるセラミック多層回路基板１２の収縮率を略一定に保つことができる。

それから、セラミック多層回路基板１２のキャビティ１６の内部にＩＣ２０が実装され、ＩＣ２０の外部電極がワイヤボンディング用のワイヤ２２でキャビティ１６の内面の導体パターンに電気的に接続された後、キャビティ１６が封止材２４で封止される。

次に、セラミック多層回路基板１２の他方主面に電子部品素子３０が実装され、それによって、多層型セラミック電子部品１０が製造される。

実施例１の製造方法で製造された多層型セラミック電子部品１０では、セラミック多層回路基板１２の平坦性が良好であった。そのため、この多層型セラミック電子部品１０の電気的特性を測定して実装面側の電子部品素子３０の実装不良の有無を評価したところ、不良はなかった。さらに、この多層型セラミック電子部品１０では、キャビティ形成面側の封止材２４からのワイヤボンディング用のワイヤ２２の露出について確認したところ、不良はなかった。

図７のグラフには、実施例１と比べて樹脂成分を１５重量部にしプレス圧を７０ＭＰａ〜１００ＭＰａにした従来例１および実施例１を含むプレス圧とセラミック多層回路基板１２の収縮率との関係を示し、図８のグラフには、従来例１および実施例１を含むプレス圧とセラミック多層回路基板１２の表面の平坦性との関係を示した。なお、図７および図８のグラフには、ＩＣ２０や電子部品素子３０を実装する前のセラミック多層回路基板１２についての関係を示した。
多層型セラミック電子部品１０のセラミック多層回路基板１２の表面の平坦性について、実施例１と比べて樹脂成分を１５重量部にしプレス圧を７０ＭＰａ〜１００ＭＰａにした従来例１では、約８０μｍ程度であったのに対して、実施例１では、約２０μｍ程度にまで改善できた。
これは、従来例１と比べて樹脂成分の量およびプレス圧を特定の範囲内で限定した実施例１では、積層体の段階での密度をサチレート（飽和）させることが可能となったためである。

また、実施例１では、セラミックグリーンシート５０ａ、５０ｂ、５０ｃよりも焼結温度が高い収縮抑制層グリーンシートを挟むことなしにセラミックグリーンシート５０ａ、５０ｂ、５０ｃの積層などによって、部品実装面のうねりが小さなセラミック多層回路基板１２を備えた多層型セラミック電子部品１０を得ることができた。
これも、実施例１では、樹脂成分の量およびプレス圧を限定し、積層体の段階での密度をサチレートさせることが可能となったためである。

さらに、実施例１では、キャビティ１６の端部にひびの発生がないセラミック多層回路基板１２を備えた多層型セラミック電子部品１０が得られた。
これは、２００ＭＰａを超えるプレス圧では、プレス時の歪みによりセラミック多層回路基板にひびが発生する場合があるが、実施例１では、樹脂成分の量を限定するとともに、ひびの発生がないプレス圧に限定しているからである。

また、実施例１では、積層体でのいわゆるエアかみ（セラミックグリーンシート間に外部の空気がかみ込まれてしまうこと）による一体化不良を指すノンラミネーションや焼結体でのデラミネーションのない、セラミック多層回路基板１２を備えた多層型セラミック電子部品１０が得られた。
これは、実施例１では、樹脂成分のバインダ／可塑剤の比を限定することで、セラミックグリーンシートの密着性（密着力）および通気性の双方を両立させることができ、密着不足および圧着時のエアかみを抑制できたためである。
図９のグラフには、バインダ／可塑剤の比とセラミックグリーンシートの密着性および通気性との関係について示す。
図９のグラフでは、密着性は、積層体を４．５ｍｍ×３．２ｍｍにカットし、引張り試験をしたときの強度であり、デラミネーションの発生との関係から、２５Ｎ以下のものを不良品とし、２５Ｎを超えるものを良品とした。結果的に、バインダ／可塑剤の比が２／１未満のときのものについては、密着性の不足によるデラミネーションが発生した。
また、図９のグラフでは、通気性は、１５０ｍｍ×１５０ｍｍのセラミックグリーンシートを全面吸引した時の差圧であり、ノンラミネーションの発生との関係から、４９ｋＰａ以下のものを良品とし、４９ｋＰａを超えるものを不良品とした。結果的に、バインダ／可塑剤の比が３／１を超えるものについては、通気性が足りないことによるエアかみ（ノンラミネーションの原因）が発生した。

さらに、実施例１では、セラミック原料粉末およびセラミックグリーンシートの製造ロット、アイテムの形状（サイズ、導電ペーストの形状、ビアホールの数）によらず、プレス圧固定のもと、焼成後のセラミック多層回路基板１２の寸法精度が、従来例の約±１．０％に比べて、約１／５の約±０．２％に改善できた。
これは、実施例１では、樹脂成分の量およびプレス圧を限定し、積層体の段階での密着をサチレートさせることが可能となったためである。
図１０のグラフは、従来例による原料およびアイテムとセラミック多層回路基板の収縮率との関係を示し、図１１のグラフは、実施例１による原料およびアイテムとセラミック多層回路基板の収縮率との関係を示す。
なお、図１０および図１１のグラフ中、原料１〜３はセラミック原料の製造ロットが異なり、アイテム１〜３はセラミック多層回路基板の平面サイズが１０ｍｍ×１０ｍｍ、６．５ｍｍ×６．５ｍｍ、３．５ｍｍ×３．５ｍｍの順に異なることを示す。
また、図１０および図１１のグラフ中、同一のセラミック原料の製造ロットおよび同一のアイテム内で複数のデータがあるのは、セラミックグリーンシートの製造ロットあるいは加工ロットが異なることを示す。

上述の実施例１では積層体をプレスするプレス圧が１７６ＭＰａであるが、そのプレス圧を１００ＭＰａ〜２００ＭＰａの範囲内で変更しても、実施例１による効果と同様の効果を奏する。

（実施例２）
実施例２では、実施例１と比べて、特に、セラミック原料粉末１００重量部に対して樹脂成分を１６〜２０重量部の範囲としたセラミックグリーンシートを用いて、多層型セラミック電子部品１０を製造した。実施例２でも、実施例１と同様の効果を奏する。

実施例２を含むように、実施例１の多層セラミック電子部品１０の製造方法において、セラミック原料粉末１００重量部に対する樹脂成分の添加量を１４重量部〜２２重量部に変更して、積層体を焼成した場合に、積層体の収縮率がサチレートしたかどうか（積層体サチレート）、セラミックグリーンシートへのビアホールおよび導電ペーストの形成時の加工性がよいかどうかなど（シート加工性）、セラミックグリーンシートの密着性がよいかどうか（シート密着性）、積層体の寸法が安定であるかどうか（積層体寸法）、および積層体の焼成時の脱脂性（脱バインダ性）がよいかどうか（焼成時脱脂性）について調べた。それらの結果を表１に示す。

表１に示す結果より、この発明の範囲外、特に樹脂成分の添加量が１５重量部以下であると、ビアホールおよび導電ペーストの形成時にセラミックグリーンシートにひびが入るばかりでなく、セラミックグリーンシートの圧着時の密着不足となり、また、焼成時の収縮率および基板の平坦性が２００ＭＰａまでのプレス圧範囲ではサチレートしない（たとえば図７および図８参照）。
また、この発明の範囲外、特に樹脂成分の添加量が２１重量部以上であると、ビアホールおよび導電ペーストの形成時ないし積重／圧着時にセラミックグリーンシートないし積層体の伸びが大きくなることで基板の寸法精度が悪化するばかりでなく、焼成時の脱バインダ不足による残カーボン量の増加により基板強度の劣化要因となる。
それに対して、この発明の範囲内、すなわち樹脂成分の添加量が１６重量部〜２０重量部であると、表１に「○」で示すように、積層体がサチレートし、セラミックグリーンシートのシート加工性やシート密着性、積層体寸法、および焼成時脱脂性について、良好な結果が得られる。

（実施例３）
実施例３では、実施例１と比べて、特に、樹脂成分のポリビニルブチラール系バインダと可塑剤（ＤＯＰ）とを２：１〜３：１の範囲としたセラミックグリーンシートを用いて、多層型セラミック電子部品１０を製造した。実施例３でも、実施例１と同様の効果を奏する。
なお、ポリビニルブチラール系バインダの添加量が可塑剤の３倍を超えると、セラミックグリーンシートの通気性が低下するため、圧着時にセラミックグリーンシート間のエアがかみ込み抜けなくなることでノンラミネーションの要因となる（たとえば図９参照）。
一方、ポリビニルブチラール系バインダの添加量が可塑剤の２倍を下回ると、セラミックグリーンシート間の密着力が低下し、圧着後の積層体のハンドリング時および焼成時に層間が剥がれることでデラミネーションの要因となる（たとえば図９参照）。

（実験例１）
実験例１では、実施例１の多層型セラミック電子部品１０の製造方法において、樹脂成分量を１５重量部〜２１重量部に変更し、バインダ／可塑剤の比を１．８〜３．２に変更して、積層体の特性や焼結された基板の特性を調べた。その結果を表２に示す。

表２に示す結果より、この発明の範囲外、特に試料番号１のように樹脂成分が１５重量部では、積層体の密着強度が弱く、特に試料番号５のように樹脂成分が２１重量部では、焼結された基板の寸法ばらつきが大きかった。なお、密着強度は、図９のグラフに示す密着性と同様に、積層体を４．５ｍｍ×３．２ｍｍにカットし、引張り試験をしたときの強度であり、デラミネーションの発生との関係から、２５Ｎ以下のものを弱いものとした。
また、表２に示す結果より、この発明の範囲外、特に試料番号６のようにバインダ／可塑剤の比が１．８では、積層体の密着強度が弱く、焼結された基板にデラミネーションを起こし、特に試料番号９のようにバインダ／可塑剤の比が３．２では、積層体の通気性が悪く、焼結された基板にノンラミネーションを起こした。なお。通気性は、図９のグラフに示す通気性と同様に、１５０ｍｍ×１５０ｍｍのセラミックグリーンシートを全面吸引した時の差圧であり、ノンラミネーションの発生との関係から、４９ｋＰａを超えるものを悪いものとした。
それに対して、この発明の範囲内、すなわち試料番号２〜４、７、８のように樹脂成分が１６重量〜２０重量であるとともにバインダ／可塑剤の比が２．０〜３．０では、積層体の特性や焼結された基板の特性が良好であった。

（実験例２）
実験例２では、実施例１の多層型セラミック電子部品１０の製造方法において、セラミックグリーンシートおよびプレス圧を変更して、積層体の特性や焼結された基板の特性を調べた。その結果を表３に示す。

表３に示す結果より、この発明の範囲外、特に試料番号１０および１１に示すようにプレス圧が８０ＭＰａ以下では、焼結された基板の平坦性や収縮率差が大きい。また、試料番号１９に示すようにプレス圧が２２０ＭＰａ以上では、設備的に高圧すぎて適さないだけでなく、多層ブロックあるいは弾性体に負荷がかかりすぎてひび等の欠陥が入るというような不具合が生じる場合がある。
また、表３に示す結果より、この発明の範囲外、特に試料番号２０〜２９のようにセラミックグリーンシートとして実験例２の試料番号１のセラミックグリーンシートを用いた場合では、焼結された基板の平坦性や収縮率差が大きかった。
それに対して、この発明の範囲内、すなわち試料番号１２〜１８のようにセラミックグリーンシートとして実験例２の試料番号３のセラミックグリーンシートを用いるとともにプレス圧が１００ＭＰａ〜２００ＭＰａでは、積層体の特性や焼結された基板の特性が良好であった。

なお、上述の実施例１などにおいては、多層型セラミック電子部品のキャビティの内部にＩＣが実装されているが、この発明は、キャビティの内部にＩＣとともに他の電子部品素子が実装された多層型セラミック電子部品やキャビティの内部にＩＣ以外の電子部品素子が実装された多層型セラミック電子部品など他の多層型セラミック電子部品にも適用され得る。

また、多層ブロックをプレスして積層体を作製するためには、上述の実施例１などにおいては、多層ブロックに水による静水圧プレスを付与しているが、この発明では、静水圧プレスの代わりに剛体による剛体プレスを多層ブロックに付与してもよい。

さらに、上述の実施例１などにおいては、多層ブロックをプレスする際に多層ブロックのキャビティの内部に弾性体からなる媒体が充填されているが、この発明では、そのような媒体は、必要に応じて用いられればよく、必ずしも用いられなければならないわけではない。

この発明にかかる積層型セラミック電子部品の製造方法は、たとえばＩＣなどが実装されるキャビティを有するセラミック多層回路基板を備えた積層型セラミック電子部品に適用できる。

この発明が適用される積層型セラミック電子部品の一例を示す図解図である。図１に示す積層型セラミック電子部品のセラミック多層回路基板を形成するための多層ブロックが金型に入れられた状態を示す図解図である。図２に示す多層ブロックおよび金型が第１の袋の中に入れられ、第１の袋で真空パックされた状態を示す図解図である。図３に示す状態で多層ブロックのキャビティの内部に媒体が充填された状態を示す図解図である。図４に示す多層ブロックなどの構造物が第２の袋の中に入れられ、第２の袋で真空パックされた状態を示す図解図である。図５に示す状態で多層ブロックなどの構造物に静水圧が付与されている状態を示す図解図である。従来例１および実施例１を含むプレス圧とセラミック多層回路基板の収縮率との関係を示すグラフである。従来例１および実施例１を含むプレス圧とセラミック多層回路基板の表面の平坦性との関係を示すグラフである。バインダ／可塑剤の比とセラミックグリーンシートの密着性および通気性との関係を示すグラフである。従来例による原料およびアイテムとセラミック多層回路基板の収縮率との関係を示すグラフである。実施例１による原料およびアイテムとセラミック多層回路基板の収縮率との関係を示すグラフである。従来の方法で作製されたセラミック多層回路基板の一例を示す図解図である。図１２に示すセラミック多層回路基板にＩＣなどを実装した多層型セラミック電子部品を示す図解図である。

符号の説明

１０積層型セラミック電子部品
１２セラミック多層回路基板
１４基板本体
１６キャビティ
２０ＩＣ
２２ワイヤ
２４封止材
３０電子部品素子
５０多層ブロック
５０ａ、５０ｂ、５０ｃセラミックグリーンシート
５２キャビティ
５２ｂ、５２ｃキャビティ形成用貫通孔
１００金型
１０２第１の袋
１０４媒体
１０６第２の袋

Claims

セラミック原料粉末１００重量部に対して樹脂成分が１６〜２０重量部であり、前記樹脂成分中のバインダ／可塑剤の比が２〜３であるセラミックグリーンシートを用意する工程、
前記セラミックグリーンシートに所定の導体パターンを形成する工程、
前記セラミックグリーンシートを積層し１００〜２００ＭＰａのプレス圧でプレスすることによって積層体を得る工程、および
前記積層体を焼成する工程を備える、積層型セラミック電子部品の製造方法。