JP2005340596A - Compound stiffener and substrate for semiconductor device as well as semiconductor device equipped therewith - Google Patents
Compound stiffener and substrate for semiconductor device as well as semiconductor device equipped therewith Download PDFInfo
- Publication number
- JP2005340596A JP2005340596A JP2004159028A JP2004159028A JP2005340596A JP 2005340596 A JP2005340596 A JP 2005340596A JP 2004159028 A JP2004159028 A JP 2004159028A JP 2004159028 A JP2004159028 A JP 2004159028A JP 2005340596 A JP2005340596 A JP 2005340596A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- interposer
- stiffener
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、多層回路配線板(インターポーザ)の反り等の熱変形を低減するスティフナーの構造及びそれを取り付けた半導体装置用基板並びに半導体装置に関する。 The present invention relates to a stiffener structure for reducing thermal deformation such as warping of a multilayer circuit wiring board (interposer), a substrate for a semiconductor device to which the stiffener is attached, and a semiconductor device.
半導体大規模集積回路(LSI)等の半導体素子には、近年、動作速度がクロック周波数で1GHzに達するものが出現している。このような高速半導体では、トランジスターの集積度が高く、その結果入出力端子数が1000を越えることもある。 In recent years, semiconductor devices such as semiconductor large-scale integrated circuits (LSIs) whose operating speed reaches 1 GHz as a clock frequency have appeared. In such a high-speed semiconductor, the degree of integration of transistors is high, and as a result, the number of input / output terminals may exceed 1000.
このような多端子数の半導体素子をプリント配線板に実装するために、半導体素子とプリント基板の間にはインターポーザと呼ばれる多層回路配線板が配置され、両者の電気的接合の橋渡しを担っている。インターポーザは、高密度実装に対応するため、プリント配線基板よりも非常に薄い層構造と、微細なライン・アンド・スペースを有する配線パターンを有している。現在広く実用化されているインターポーザとしては、例えばBGA(Ball Grid Array)やCSP(Chip Size Package)等が挙げられる。 In order to mount such a multi-terminal semiconductor element on a printed wiring board, a multilayer circuit wiring board called an interposer is arranged between the semiconductor element and the printed board, and is responsible for bridging the electrical connection between them. . The interposer has a wiring pattern having a very thin layer structure and a fine line and space than a printed wiring board in order to cope with high-density mounting. Examples of interposers currently in widespread use include BGA (Ball Grid Array) and CSP (Chip Size Package).
最近では、更なる高密度実装への対応、また、高動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどに配線パターンを形成したものを積層してインターポーザ全体の厚さを薄くすると共に、層間持続長を短くすることにより高周波数に対応させたものも開発されてきている。
このように、インターポーザの厚みが薄くなると、半導体チップ実装、ハンダボール形成等のはんだリフロー工程においてインターポーザに反りが発生するため、スティフナーを取り付けた多層回路配線板が提案されている(例えば、特許文献1参照。)。
Recently, in order to meet the demand for higher density mounting and higher operating frequency, the thickness of the entire interposer is reduced by laminating polyimide resin films and other wiring patterns. The thing corresponding to the high frequency is also developed by shortening the inter-layer duration.
As described above, when the thickness of the interposer is reduced, the interposer is warped in a solder reflow process such as semiconductor chip mounting and solder ball formation. Therefore, a multilayer circuit wiring board with a stiffener attached has been proposed (for example, Patent Documents). 1).
インターポーザへスティフナーを取り付けた半導体装置の事例について説明する。
まず、一方の面に実装用パッド111を、他方の面にはんだボール用パッド112及びソルダーレジスト113を形成したインターポーザ110を作製する(図5(a)参照)。次に、インターポーザ110の所定位置にスティフナー120を接着層121にて貼り合わせ、加熱硬化してスティフナー120を固定する(図5(b)参照)。
次に、はんだバンプ141が形成された半導体チップ140をスティフナー120が形成されたインターポーザの所定位置に載置し(図5(c)参照)、ハンダリフローにて半導体チップ140のはんだバンプ141と実装用パッド111をはんだ接合する(図5(d)参照)。
An example of a semiconductor device in which a stiffener is attached to an interposer will be described.
First, the
Next, the
続いて、半導体チップ140とインターポーザ間領域にアンダーフィルと称する熱硬化性樹脂を充填、硬化させて接合を強化する。インターポーザ110は薄く撓み易いので半導体チップ140を取り囲むようにスティフナー120が接着、固定されている。
さらに、はんだボール用パッド112にはんだ球を載置し、はんだリフローにてはんだボール用パッド112上にはんだボール161を形成して、半導体装置200を得る(図5(e)参照)。さらに、マザーボードに実装されて実装基板が完成する。
Subsequently, the region between the
Further, a solder ball is placed on the
これまではインターポーザの絶縁基材にポリイミド樹脂フィルムを用いた場合にはスティフナーとして銅を用いていた。ポリイミド樹脂と銅は熱膨張係数がほぼ一致しており、ハンダリフロー工程での温度変化に対して変形が少なく問題がないと考えられていたが、熱膨張係数が近接しているとは言え完全に一致させる事は出来ない。その為ポリイミド樹脂と銅であっても膨張に差が生じる。
スティフナーとインターポーザとの接着は200℃程度の高温で接着剤を硬化させて行うため、この温度近傍で平面に近い形状となる。低温ではインターポーザの中央部分が張り詰めるため平面状態となるが、スティフナー部分はスティフナー側に反りを生じる。
In the past, copper was used as a stiffener when a polyimide resin film was used for the insulating substrate of the interposer. Polyimide resin and copper have almost the same thermal expansion coefficient, and it was thought that there was little problem with temperature change in the solder reflow process, but there was no problem. It cannot be matched. Therefore, there is a difference in expansion between polyimide resin and copper.
Since the stiffener and the interposer are bonded by curing the adhesive at a high temperature of about 200 ° C., a shape close to a plane is obtained near this temperature. At a low temperature, the central portion of the interposer is tight and becomes a flat state, but the stiffener portion warps on the stiffener side.
インターポーザに半導体チップが実装された半導体装置をマザーボードに実装する場合、インターポーザに反り等の変形が生じると、はんだリフロー工程でインターポーザがずれたり、部分的にはんだボールが接合されなという問題が発生する。
このようなインターポーザの反りはインターポーザとスティフナーとの熱膨張係数の差によって引き起こされるものと考えられる。
It is considered that such warpage of the interposer is caused by a difference in thermal expansion coefficient between the interposer and the stiffener.
本発明は、上記問題点に鑑み考案されたもので、多層回路配線板(インターポーザ)に半導体チップを実装し、はんだボールを形成する際のハンダリフロー工程での多層回路配線板(インターポーザ)に反りの発生を防止できる複合スティフナー、半導体装置用基板及び半導体装置を提供することを目的とする。 The present invention has been devised in view of the above problems, and warps the multilayer circuit wiring board (interposer) in a solder reflow process when a semiconductor chip is mounted on the multilayer circuit wiring board (interposer) and solder balls are formed. An object of the present invention is to provide a composite stiffener, a semiconductor device substrate, and a semiconductor device that can prevent the occurrence of the above.
本発明は、上記課題を達成するために、まず請求項1においては、多層回路配線板(インターポーザ)に取り付けるスティフナーの構造であって、金属基材の一方の面に反り防止調整層が、他方の面に接着剤層が形成されてなる複合スティフナーとしたものである。 In order to achieve the above object, the present invention provides a stiffener structure to be attached to a multilayer circuit wiring board (interposer), wherein the warp preventing adjustment layer is provided on one surface of the metal substrate, This is a composite stiffener having an adhesive layer formed on the surface.
また、請求項2においては、多層回路配線板(インターポーザ)に請求項1に記載の複合スティフナーを取り付けたことを特徴とする半導体装置用基板としたものである。 According to a second aspect of the present invention, there is provided a substrate for a semiconductor device, wherein the composite stiffener according to the first aspect is attached to a multilayer circuit wiring board (interposer).
さらにまた、請求項3においては、請求項2に記載の半導体装置基板に半導体チップを搭載、実装し、はんだボールを形成したことを特徴とする半導体装置としたものである。 Furthermore, a third aspect of the present invention is a semiconductor device characterized in that a semiconductor chip is mounted and mounted on the semiconductor device substrate according to the second aspect, and solder balls are formed.
上記したように、本発明の複合スティフナーを多層回路配線板(インターポーザ)に取り付けて半導体装置用基板及び半導体装置を作製することにより、はんだリフロー工程などの加熱処理工程を経ても、多層回路配線板(インターポーザ)の熱変形、特に反りを最小にすることが可能となる。 As described above, by attaching the composite stiffener of the present invention to a multilayer circuit wiring board (interposer) to produce a semiconductor device substrate and semiconductor device, the multilayer circuit wiring board can be subjected to a heat treatment process such as a solder reflow process. It becomes possible to minimize thermal deformation of the (interposer), particularly warpage.
図1は、本発明の複合スティフナーの一実施例を、図2は、本発明の半導体装置用基板の一実施例を、図3は、本発明の半導体装置の一実施例をそれぞれ示す模式構成断面図である。
図1に示す複合スティフナー20は、金属板等からなる金属基材21の一方の面に反り防止調整層23を、他方の面に接着剤層22を設けたもので、金属基材21の一方の面に反り防止調整層23を設けることにより、複合スティフナー20を多層回路配線板(インターポーザ)に貼り合わせた後の多層回路配線板(インターポーザ)の反り防止を図るようにしたものである。
1 is a schematic configuration showing an embodiment of a composite stiffener of the present invention, FIG. 2 is an embodiment of a substrate for a semiconductor device of the present invention, and FIG. 3 is an exemplary configuration of an embodiment of a semiconductor device of the present invention. It is sectional drawing.
A
ここで、金属基材21の材質としては、銅、銅合金、42合金、ニッケル等が挙げられる。特に、銅箔は電解めっき品、圧延品等の各種の厚みを選択できるため金属基材21の材質としては好ましい。
また、反り防止調整層23としては、多層回路配線板(インターポーザ)の絶縁基材と同
じ材質の樹脂が好ましいが、ポリイミド、ポリアミド、ポリアミドイミド、エポキシ、フェノール、ポリエステルイミド等の樹脂が使用でき、これらの樹脂の単独層でも、複数層でも良い。
また、接着剤層22は、加熱硬化タイプの接着フィルムをラミネートする等の方法で形成する。
Here, as a material of the
Further, as the warpage
The
図2に示す半導体装置用基板30は、上記複合スティフナー20を多層回路配線板(インターポーザ)10の所定位置に接着剤層22を介して貼り合わせ、加熱、硬化して固定したものである。
A
図3に示す半導体装置100は、上記半導体装置用基板30に半導体チップ40を実装し、半導体チップ40と半導体装置用基板100間にアンダーフィル樹脂51を充填し、はんだボールパッド12にはんだボール61を形成したものである。
A
以下、本発明の複合スティフナー、半導体装置用基板及び半導体装置の製造法について説明する。 Hereinafter, the composite stiffener, the substrate for a semiconductor device, and the method for manufacturing the semiconductor device of the present invention will be described.
図4(a)〜(f)は、本発明の複合スティフナー、半導体装置用基板及び半導体装置の製造方法の一例を工程順に示す模式構成断面図である。 4A to 4F are schematic configuration cross-sectional views illustrating an example of a composite stiffener, a semiconductor device substrate, and a semiconductor device manufacturing method according to the present invention in the order of steps.
まず、一方の面に実装用パッド11が、他方の面にはんだボール用パッド12及びソルダーレジスト13が形成された多層回路配線板(インターポーザ)10を準備する(図4(a)参照)。
First, a multilayer circuit wiring board (interposer) 10 having a
次に、所定厚の銅箔からなる金属基材21の一方の面に加熱硬化タイプの樹脂フィルムを貼り合わせ、加熱硬化して反り防止調整層22を形成し、金属基材21の他方の面に加熱硬化タイプの接着フィルムをラミネートして接着剤層22を形成し、金型で打ち抜き加工して開口部24を有する複合スティフナー20を作製する(図4(b)参照)。
Next, a thermosetting resin film is bonded to one surface of the
次に、上記多層回路配線板(インターポーザ)10の所定位置に複合スティフナー20を貼り合わせ、加圧、加熱して半導体装置用基板30を作製する(図4(c)参照)。
次に、はんだバンプ41が形成された半導体チップ40を複合スティフナー20が形成された半導体装置用基板30の所定位置に載置し(図4(d)参照)、ハンダリフローにて半導体チップ40のはんだバンプ41と半導体装置用基板30の実装用パッド11をはんだ接合する(図4(e)参照)。
Next, a
Next, the
次に、半導体チップ40と半導体装置用基板30間にアンダーフィル樹脂51を充填、硬化させて接合を強化する。さらに、はんだボール用パッド12上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド12上にはんだボール61を形成して、半導体装置100を得る(図4(f)参照)。
さらに、半導体装置100はマザーボードに実装されて実装基板が完成する。
Next, the
Furthermore, the
まず、一方の面に実装用パッド11を、他方の面にはんだボール用パッド12及びソルダーレジスト13を形成した40×40mmサイズで150μm厚の多層回路配線板(インターポーザ)10を作製した(図4(a)参照)。
First, a multilayer circuit wiring board (interposer) 10 having a size of 40 × 40 mm and a thickness of 150 μm in which a
次に、500μm厚の銅板からなる金属基材21の一方の面に加熱硬化タイプのポリオレフィン系樹脂フィルムを貼り合わせ、加熱硬化して100μm厚の反り防止調整層22を形成し、金属基材21の他方の面に加熱硬化タイプの接着フィルムをラミネートして接
着剤層22を形成し、金型で打ち抜き加工して、一辺44mmの正方形の中心部に12.5mmの正方形の開口部24が形成された複合スティフナー20を作製した(図4(b)参照)。
Next, a thermosetting polyolefin resin film is bonded to one surface of a
次に、上記多層回路配線板(インターポーザ)10の所定位置に複合スティフナー20を貼り合わせ、加圧、加熱して半導体装置用基板30を作製した(図4(c)参照)。
次に、はんだバンプ41が形成された8mm角の半導体チップ40を複合スティフナー20が形成された半導体装置用基板30の所定位置に載置し(図4(d)参照)、ハンダリフローにて半導体チップ40のはんだバンプ41と半導体装置用基板30の実装用パッド11をはんだ接合した(図4(e)参照)。
Next, a
Next, an 8 mm
次に、半導体チップ40と半導体装置用基板30間にアンダーフィル樹脂51を充填、硬化した。さらに、はんだボール用パッド12上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド12上にはんだボール61を形成して、半導体装置100を得た(図4(f)参照)。
Next, the
本実施例2は比較のための例である。
まず、一方の面に実装用パッド111を、他方の面にはんだボール用パッド112及びソルダーレジスト113を形成した40×40mmサイズで150μm厚の多層回路配線板(インターポーザ)110を作製した(図5(a)参照)。
Example 2 is an example for comparison.
First, a multilayer circuit wiring board (interposer) 110 having a size of 40 × 40 mm and a thickness of 150 μm in which a
次に、500μm厚の銅板からなるスティフナー120に接着剤層121を形成し、金型で打ち抜き加工して、一辺44mmの正方形の中心部に12.5mmの正方形の開口部を形成して多層回路配線板(インターポーザ)110の所定位置に貼り合わせ、加熱硬化して半導体装置用基板130aを作製した(図5(b)参照)。
Next, an
次に、はんだバンプ141が形成された8mm角の半導体チップ140をスティフナー120が形成された半導体装置用基板130の所定位置に載置し(図5(c)参照)、ハンダリフローにて半導体チップ140のはんだバンプ141と半導体装置用基板130の実装用パッド111をはんだ接合した(図5(d)参照)。
Next, the 8 mm
次に、半導体チップ140と半導体装置用基板130間にアンダーフィル樹脂151を充填、硬化した。さらに、はんだボール用パッド112上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド112上にはんだボール161を形成して、半導体装置200aを得た(図5(e)参照)。
Next, the
本実施例3は比較のための例である。
まず、一方の面に実装用パッド111を、他方の面にはんだボール用パッド112及びソルダーレジスト113を形成した40×40mmサイズで150μm厚の多層回路配線板(インターポーザ)110を作製した(図5(a)参照)。
Example 3 is an example for comparison.
First, a multilayer circuit wiring board (interposer) 110 having a size of 40 × 40 mm and a thickness of 150 μm in which a
次に、600μm厚の銅板からなるスティフナー120に接着剤層121を形成し、金型で打ち抜き加工して、一辺44mmの正方形の中心部に12.5mmの正方形の開口部を形成して多層回路配線板(インターポーザ)110の所定位置に貼り合わせ、加熱硬化して半導体装置用基板130bを作製した(図5(b)参照)。
Next, an
次に、はんだバンプ141が形成された8mm角の半導体チップ140をスティフナー120が形成された半導体装置用基板130の所定位置に載置し(図5(c)参照)、ハ
ンダリフローにて半導体チップ140のはんだバンプ141と半導体装置用基板130の実装用パッド111をはんだ接合した(図5(d)参照)。
Next, the 8 mm
次に、半導体チップ140と半導体装置用基板130間にアンダーフィル樹脂151を充填、硬化した。さらに、はんだボール用パッド112上のソルダーレジスト開口部にはんだ球を載置し、はんだリフローにてはんだボール用パッド112上にはんだボール161を形成して、半導体装置200bを得た(図5(e)参照)。
Next, the
上記実施例1、実施例2及び実施例3で得られた半導体装置用基板を室温25℃から200℃まで変化させて半導体装置用基板の反りを測定した。その結果を表1に示す。
反り量の測定は、アクロメトリックス社製サーモレイ モデル PS88+を用いて行った。この装置は温調領域にガラス板が嵌め込まれ、外側から測定対象の形状変化(反り)を測定する。ガラス板には細線が一定間隔で書き込まれており、外側から光を照射すると物体表面に影が形成される。ガラス板上模様と影でモアレが出現する。温度昇降に伴うモアレの変化によって物体表面の形状変化を算出する。
各実施例サンプルを温調領域に位置させ、温度を200℃まで上げて室温からの反り量を測定した。
The warpage of the semiconductor device substrate was measured by changing the semiconductor device substrate obtained in Example 1, Example 2, and Example 3 from room temperature 25 ° C. to 200 ° C. The results are shown in Table 1.
The amount of warpage was measured using Thermoray model PS88 + manufactured by Achromometrics. In this apparatus, a glass plate is fitted in the temperature control region, and the shape change (warpage) of the measurement object is measured from the outside. Thin lines are written on the glass plate at regular intervals, and when light is irradiated from the outside, a shadow is formed on the object surface. Moire appears with patterns and shadows on the glass plate. The shape change of the object surface is calculated by the change of the moire accompanying the temperature rise and fall.
Each example sample was positioned in the temperature control region, the temperature was raised to 200 ° C., and the amount of warpage from room temperature was measured.
10、110……多層回路配線板(インターポーザ)
11、111……実装用パッド
12、112……はんだボール用パッド
13、113……ソルダーレジスト
20……複合スティフナー
21……金属基材
22……ソルダーレジスト
23……反り防止調整層
24……開口部
30、130、130a、130b……半導体装置用基板
40、140……半導体チップ
41、141……はんだバンプ
51、151……アンダーフィル樹脂
61、161……はんだボール
100、200、200a、200b……半導体装置
120……スティフナー
121……接着剤層
10, 110 ... Multi-layer circuit wiring board (interposer)
11, 111... Mounting
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004159028A JP4599891B2 (en) | 2004-05-28 | 2004-05-28 | Semiconductor device substrate and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004159028A JP4599891B2 (en) | 2004-05-28 | 2004-05-28 | Semiconductor device substrate and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005340596A true JP2005340596A (en) | 2005-12-08 |
JP4599891B2 JP4599891B2 (en) | 2010-12-15 |
Family
ID=35493800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004159028A Expired - Fee Related JP4599891B2 (en) | 2004-05-28 | 2004-05-28 | Semiconductor device substrate and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4599891B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013054504A1 (en) * | 2011-10-13 | 2013-04-18 | 住友ベークライト株式会社 | Semiconductor package and semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102419893B1 (en) | 2018-01-15 | 2022-07-12 | 삼성전자주식회사 | Printed circuit board with protective member and method of manufacturing semiconductor package having the same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10178251A (en) * | 1996-10-15 | 1998-06-30 | Toray Ind Inc | Board for connecting semiconductor integrated circuit, parts constituting it, and semiconductor device |
WO2000070677A1 (en) * | 1999-05-14 | 2000-11-23 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
JP2001015561A (en) * | 1999-06-28 | 2001-01-19 | Hitachi Cable Ltd | Radiating plate/reinforcing plate-attached tab tape and semiconductor device |
JP2001044248A (en) * | 1999-08-04 | 2001-02-16 | Hitachi Cable Ltd | Tab tape with stiffner and bga semiconductor package using the same |
JP2001053194A (en) * | 1999-08-10 | 2001-02-23 | Hitachi Cable Ltd | Double layer wiring tab tape and manufacturing method thereof |
JP2001068512A (en) * | 1999-08-27 | 2001-03-16 | Hitachi Cable Ltd | Tab tape with stiffener and bga package |
JP2001506058A (en) * | 1996-12-02 | 2001-05-08 | ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー | TAB tape ball grid array package with through holes laterally offset from the solder ball bonding area |
-
2004
- 2004-05-28 JP JP2004159028A patent/JP4599891B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10178251A (en) * | 1996-10-15 | 1998-06-30 | Toray Ind Inc | Board for connecting semiconductor integrated circuit, parts constituting it, and semiconductor device |
JP2001506058A (en) * | 1996-12-02 | 2001-05-08 | ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー | TAB tape ball grid array package with through holes laterally offset from the solder ball bonding area |
WO2000070677A1 (en) * | 1999-05-14 | 2000-11-23 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, circuit board, and electronic device |
JP2001015561A (en) * | 1999-06-28 | 2001-01-19 | Hitachi Cable Ltd | Radiating plate/reinforcing plate-attached tab tape and semiconductor device |
JP2001044248A (en) * | 1999-08-04 | 2001-02-16 | Hitachi Cable Ltd | Tab tape with stiffner and bga semiconductor package using the same |
JP2001053194A (en) * | 1999-08-10 | 2001-02-23 | Hitachi Cable Ltd | Double layer wiring tab tape and manufacturing method thereof |
JP2001068512A (en) * | 1999-08-27 | 2001-03-16 | Hitachi Cable Ltd | Tab tape with stiffener and bga package |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013054504A1 (en) * | 2011-10-13 | 2013-04-18 | 住友ベークライト株式会社 | Semiconductor package and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4599891B2 (en) | 2010-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7138709B2 (en) | Microelectronic package array | |
JP6504665B2 (en) | Printed circuit board, method of manufacturing the same, and electronic component module | |
US8830689B2 (en) | Interposer-embedded printed circuit board | |
JP2009054686A (en) | Wiring substrate and its manufacturing method, and semiconductor device | |
TW201405745A (en) | Package substrate, package structure and method for manufacturing package structure | |
JP2009117767A (en) | Manufacturing method of semiconductor device, and semiconductor device manufacture by same | |
JP2001217514A (en) | Multi-layered wiring board | |
JP2007266111A (en) | Semiconductor device, laminated semiconductor device using the same, base substrate, and semiconductor device manufacturing method | |
JP2017084997A (en) | Printed wiring board and method of manufacturing the same | |
JP2015207580A (en) | Wiring board and manufacturing method of the same | |
JP2010010329A (en) | Wiring substrate and method for manufacturing therefor | |
JP2013172073A (en) | Printed wiring board and manufacturing method of the same | |
JP2005243850A (en) | Multilayer printed wiring board and its manufacturing method | |
JP4599891B2 (en) | Semiconductor device substrate and semiconductor device | |
JP2010283300A (en) | Wiring board with bump electrode, and method of manufacturing the same | |
JP2007299887A (en) | Substrate for mounting semiconductor integrated circuit element, and semiconductor device | |
JP5736714B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011097010A (en) | Method of manufacturing printed circuit board equipped with bump | |
JP2002164475A (en) | Semiconductor device | |
JP2008140868A (en) | Multilayer wiring board and semiconductor device | |
JP2007141887A (en) | Semiconductor device and printed wiring board employing it | |
JP2005302968A (en) | Wiring board | |
JP2004193274A (en) | Electronic part mounting structure and manufacturing method thereof | |
JP5067107B2 (en) | Circuit board and semiconductor device | |
JP2005340355A (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4599891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |