JP2005333485A - 分波・フィルタ複合回路、高周波回路、高周波回路部品、およびこれらを用いたマルチバンド通信装置 - Google Patents
分波・フィルタ複合回路、高周波回路、高周波回路部品、およびこれらを用いたマルチバンド通信装置 Download PDFInfo
- Publication number
- JP2005333485A JP2005333485A JP2004150781A JP2004150781A JP2005333485A JP 2005333485 A JP2005333485 A JP 2005333485A JP 2004150781 A JP2004150781 A JP 2004150781A JP 2004150781 A JP2004150781 A JP 2004150781A JP 2005333485 A JP2005333485 A JP 2005333485A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- filter
- capacitance element
- demultiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】 少なくとも２つの通信システムに共用可能な高周波回路、積層構造により小型に構成した高周波回路部品を提供する。
【解決手段】 第１の分波回路Ｄｉｐ１は低周波側フィルタと高周波側フィルタより構成され、低周波側フィルタは共通端子ｐ２ａと第１のフィルタ回路ＦＩＬ１との間に接続された第１のインダクタンス素子Ｌｆｒ１で構成され、高周波側フィルタは共通端子ｐ２ａと高周波側端子ｐ２ｃとの間に接続された第１のキャパシタンス素子Ｃｆｒ１と第２のキャパシタンス素子Ｃｆｒ２、及び第１のキャパシタンス素子Ｃｆｒ１と第２のキャパシタンス素子Ｃｆｒ２との接続点とグランドＧＮＤとの間に接続された第２のインダクタンス素子Ｌｆｒ２と第３のキャパシタンス素子Ｃｆｒ３の直列回路で構成され、第１のフィルタ回路ＦＩＬ１はバンドパスフィルタであり、且つ第１のインダクタンス素子Ｌｆｒ１と低周波側端子ｐ２ｂとの間に接続されたものである。
【選択図】 図１
【解決手段】 第１の分波回路Ｄｉｐ１は低周波側フィルタと高周波側フィルタより構成され、低周波側フィルタは共通端子ｐ２ａと第１のフィルタ回路ＦＩＬ１との間に接続された第１のインダクタンス素子Ｌｆｒ１で構成され、高周波側フィルタは共通端子ｐ２ａと高周波側端子ｐ２ｃとの間に接続された第１のキャパシタンス素子Ｃｆｒ１と第２のキャパシタンス素子Ｃｆｒ２、及び第１のキャパシタンス素子Ｃｆｒ１と第２のキャパシタンス素子Ｃｆｒ２との接続点とグランドＧＮＤとの間に接続された第２のインダクタンス素子Ｌｆｒ２と第３のキャパシタンス素子Ｃｆｒ３の直列回路で構成され、第１のフィルタ回路ＦＩＬ１はバンドパスフィルタであり、且つ第１のインダクタンス素子Ｌｆｒ１と低周波側端子ｐ２ｂとの間に接続されたものである。
【選択図】 図１
Description
本発明は、電子機器間における無線伝送を行う分波・フィルタ複合回路、高周波回路、高周波回路部品、およびこれらを用いたマルチバンド通信装置に関し、特に少なくとも２つの互いに周波数の異なる通信システムに共用可能なものに関する。
ＩＥＥＥ８０２．１１規格に代表される無線ＬＡＮ（ＷＬＡＮ）によるデータ通信が広く一般化している。例えばパーソナルコンピュータ（ＰＣ）、プリンタやハードディスク、ブロードバンドルーターなどのＰＣの周辺機器、ＦＡＸ、冷蔵庫、標準テレビ（ＳＤＴＶ）、高品位テレビ（ＨＤＴＶ）、カメラ、ビデオ、携帯電話等々の電子機器、自動車内や航空機内でのワイヤに変わる信号伝達手段として採用され、それぞれの電子電器機器間において無線データ伝送が行われている。
ＷＬＡＮの規格として、ＩＥＥＥ規格８０２．１１ａは、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｓ：直交周波数多重分割）変調方式を用いて、最大５４Ｍｂｐｓの高速データ通信をサ端子するものであり、その周波数帯域は５ＧＨｚ帯が利用される。
またＩＥＥＥ規格８０２．１１ｂは、ＤＳＳＳ（Ｄｉｒｅｃｔ Ｓｅｑｕｅｎｃｅ Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ：ダイレクト・シーケンス・スペクトル拡散）方式で、５．５Ｍｂｐｓ、１１Ｍｂｐｓの高速通信をサ端子するものであり、無線免許なしに自由に利用可能な、２．４ＧＨｚのＩＳＭ（Ｉｎｄｕｓｔｒｉａｌ， Ｓｃｉｅｎｔｉｆｉｃ ａｎｄ Ｍｅｄｉｃａｌ：産業、科学及び医療）帯域が利用される。
更にＩＥＥＥ規格８０２．１１ｇは、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｓ：直交周波数多重分割）変調方式を用いて、最大５４Ｍｂｐｓの高速データ通信をサ端子するものであり、ＩＥＥＥ８０２．１１ｂと同様に２．４ＧＨｚ帯域が利用される。
ＷＬＡＮの規格として、ＩＥＥＥ規格８０２．１１ａは、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｓ：直交周波数多重分割）変調方式を用いて、最大５４Ｍｂｐｓの高速データ通信をサ端子するものであり、その周波数帯域は５ＧＨｚ帯が利用される。
またＩＥＥＥ規格８０２．１１ｂは、ＤＳＳＳ（Ｄｉｒｅｃｔ Ｓｅｑｕｅｎｃｅ Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ：ダイレクト・シーケンス・スペクトル拡散）方式で、５．５Ｍｂｐｓ、１１Ｍｂｐｓの高速通信をサ端子するものであり、無線免許なしに自由に利用可能な、２．４ＧＨｚのＩＳＭ（Ｉｎｄｕｓｔｒｉａｌ， Ｓｃｉｅｎｔｉｆｉｃ ａｎｄ Ｍｅｄｉｃａｌ：産業、科学及び医療）帯域が利用される。
更にＩＥＥＥ規格８０２．１１ｇは、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｓ：直交周波数多重分割）変調方式を用いて、最大５４Ｍｂｐｓの高速データ通信をサ端子するものであり、ＩＥＥＥ８０２．１１ｂと同様に２．４ＧＨｚ帯域が利用される。
このようなＷＬＡＮを用いたマルチバンド通信装置が特許文献１に記載されている。 このマルチバンド通信装置は、通信周波数帯が異なる２つの通信システム（ＩＥＥＥ８０２．１１ａ、ＩＥＥＥ８０２．１１ｂ）で送受信が可能な２個のデュアルバンドアンテナと、各通信システムでの送信データを変調し、受信データを復調する２個の送受信回路部と、前記アンテナを、前記送受信回路部にそれぞれ接続するための複数のスイッチ手段と、前記スイッチ手段の切り換え制御を行うスイッチ制御手段とを備え、ダイバーシティ受信可能なものである（図６参照）。
特許文献１に記載のマルチバンド通信装置では、通信を開始する前に、まず周波数スキャンを行ない、受信可能な周波数チャンネルを探索する。このスキャン動作を行なう場合には、６つのＳＰＤＴ（単極双投）のスイッチ手段（ＳＷ１〜ＳＷ６）によりアンテナＡＮＴ１を８０２．１１ａ送受信回路部の受信端子Ｒｘに接続し、同時にアンテナＡＮＴ２を８０２．１１ｂ送受信回路部の受信端子Ｒｘに接続する。そして、８０２．１１ａ送受信回路部では５ＧＨｚ帯でスキャンし、これと並行し８０２．１１ｂ送受信回路部では２．４ＧＨｚ帯でスキャンして、受信可能な全てのチャンネルを検出する。
次に、デュアルバンドアンテナＡＮＴ１で受信した受信信号とデュアルバンドアンテナＡＮＴ２で受信した受信信号とを比較して、２つの通信システムのうちの望ましい方の信号が受信される方の通信システムを、アクティブにする通信システムとして選択する。
このスキャン動作後に、選択されたアクティブな送受信装置に接続するアンテナを他方のアンテナに変更して、受信チャンネルを変更せずに受信し、２つのアンテナでの受信信号を比較して、より良好な受信ができる方のアンテナを、アクティブにするアンテナとして選択して、ダイバーシティ受信を行う。
次に、デュアルバンドアンテナＡＮＴ１で受信した受信信号とデュアルバンドアンテナＡＮＴ２で受信した受信信号とを比較して、２つの通信システムのうちの望ましい方の信号が受信される方の通信システムを、アクティブにする通信システムとして選択する。
このスキャン動作後に、選択されたアクティブな送受信装置に接続するアンテナを他方のアンテナに変更して、受信チャンネルを変更せずに受信し、２つのアンテナでの受信信号を比較して、より良好な受信ができる方のアンテナを、アクティブにするアンテナとして選択して、ダイバーシティ受信を行う。
特許文献１に記載のマルチバンド通信装置では、６つものＳＰＤＴ（単極双投）のスイッチ手段（ＳＷ１〜ＳＷ６）が必要であり、これらの制御回路も複雑になる。
従来から知られているように、このような場合に分波回路を用いるとインダクタンス素子とキャパシタンス素子を誘電体の積層体に内蔵することができ、制御回路の複雑化も回避できる。
従来の積層型分波回路として、特許文献２に記載のものが知られている。図７は従来の分波回路の等価回路図、図８は従来の積層型の分波回路の各層の電極パターン図を示す。
特許文献２に記載の積層型分波回路は、複数の誘電体シート６ａ〜６ｊを積層した誘電体ブロック６と、この誘電体ブロック６の外周面に設けられたアンテナ側端子７及び第１、第２の入出力端子８，９と、前記誘電体ブロック６の内層部分に設けられ前記アンテナ側端子７及び第１の入出力端子８間に接続されたローパスフィルタ回路部３と、前記誘電体ブロック６の内層部分に設けられ前記アンテナ側端子７及び第２の入出力端子間９に接続されたハイパスフィルタ回路部５を具備したものである。
従来から知られているように、このような場合に分波回路を用いるとインダクタンス素子とキャパシタンス素子を誘電体の積層体に内蔵することができ、制御回路の複雑化も回避できる。
従来の積層型分波回路として、特許文献２に記載のものが知られている。図７は従来の分波回路の等価回路図、図８は従来の積層型の分波回路の各層の電極パターン図を示す。
特許文献２に記載の積層型分波回路は、複数の誘電体シート６ａ〜６ｊを積層した誘電体ブロック６と、この誘電体ブロック６の外周面に設けられたアンテナ側端子７及び第１、第２の入出力端子８，９と、前記誘電体ブロック６の内層部分に設けられ前記アンテナ側端子７及び第１の入出力端子８間に接続されたローパスフィルタ回路部３と、前記誘電体ブロック６の内層部分に設けられ前記アンテナ側端子７及び第２の入出力端子間９に接続されたハイパスフィルタ回路部５を具備したものである。
しかし、特許文献１に記載のマルチバンド通信装置では、多くのスイッチ手段で高周波信号の経路を切り替えることが必要であり、スイッチ手段の数に応じてその制御も複雑化する。すなわち、回路が複雑化するという問題があった。
また、スイッチ手段にはある程度の伝送損失が不可避であるから、アンテナから送受信回路部に至る経路において、多数のスイッチ手段が存在することは、それに応じて伝送損失が増加することとなる。特に受信時においては、アンテナから入射する高周波信号の品質が劣化するといった問題もあった。また、スイッチ手段の切り替えに消費される電力も、ノートＰＣや携帯電話などのバッテリーを駆動電源とする機器では無視できない。すなわち、損失が大きいという問題があった。
また、スイッチ手段にはある程度の伝送損失が不可避であるから、アンテナから送受信回路部に至る経路において、多数のスイッチ手段が存在することは、それに応じて伝送損失が増加することとなる。特に受信時においては、アンテナから入射する高周波信号の品質が劣化するといった問題もあった。また、スイッチ手段の切り替えに消費される電力も、ノートＰＣや携帯電話などのバッテリーを駆動電源とする機器では無視できない。すなわち、損失が大きいという問題があった。
ここで、当業者は、多数のスイッチ手段に換えて、特許文献２に記載の積層型分波回路を複数周波数の信号の切換えに使うことに想到するかもしれない。
しかし、特許文献２に記載の積層型分波回路を、特許文献１に記載のマルチバンド通信装置に用いる場合、インピーダンスマッチングの為の付加回路とその設計・調整が必要であった。
しかし、特許文献２に記載の積層型分波回路を、特許文献１に記載のマルチバンド通信装置に用いる場合、インピーダンスマッチングの為の付加回路とその設計・調整が必要であった。
従って、本発明の第１目的は、少なくとも２つの通信システムに共用可能な高周波回路であって、簡単な回路で損失の少ないものの提供である。
また本発明の第２目的は、簡単な回路で損失の少ない高周波回路を、３次元的な積層構造により小型に構成した高周波回路部品の提供である。
更に本発明の第３目的は、本発明に係る高周波回路と高周波回路部品を用いることによる、各通信システムでの送信データを変調し、受信データを復調する送受信回路部と、前記高周波スイッチの切り替えを制御するスイッチ回路制御部を備えたマルチバンド通信装置の提供である。
（手段１）
本発明の手段１は、周波数の異なる信号を分波する第１の分波回路（Ｄｉｐ１）と第１のフィルタ回路（ＦＩＬ１）とを複合し、共通端子（ｐ２ａ）、低周波側端子（ｐ２ｂ）、および高周波側端子（ｐ２ｃ）を有する分波・フィルタ複合回路（７０）であって、前記第１の分波回路（Ｄｉｐ１）は、低周波側フィルタと高周波側フィルタより構成され、前記低周波側フィルタは、前記共通端子（ｐ２ａ）と前記第１のフィルタ回路（ＦＩＬ１）との間に接続された第１のインダクタンス素子（Ｌｆｒ１）で構成され、前記高周波側フィルタは、前記共通端子（ｐ２ａ）と前記高周波側端子（ｐ２ｃ）との間に接続された第１のキャパシタンス素子（Ｃｆｒ１）と第２のキャパシタンス素子（Ｃｆｒ２）、及び前記第１のキャパシタンス素子（Ｃｆｒ１）と前記第２のキャパシタンス素子（Ｃｆｒ２）との接続点とグランド（ＧＮＤ）との間に接続された第２のインダクタンス素子（Ｌｆｒ２）と第３のキャパシタンス素子（Ｃｆｒ３）の直列回路で構成され、前記第１のフィルタ回路（ＦＩＬ１）はバンドパスフィルタであり、且つ前記第１のインダクタンス素子（Ｌｆｒ１）と前記低周波側端子（ｐ２ｂ）との間に接続されたことを特徴とする分波・フィルタ複合回路（７０）である。
本発明の手段１は、周波数の異なる信号を分波する第１の分波回路（Ｄｉｐ１）と第１のフィルタ回路（ＦＩＬ１）とを複合し、共通端子（ｐ２ａ）、低周波側端子（ｐ２ｂ）、および高周波側端子（ｐ２ｃ）を有する分波・フィルタ複合回路（７０）であって、前記第１の分波回路（Ｄｉｐ１）は、低周波側フィルタと高周波側フィルタより構成され、前記低周波側フィルタは、前記共通端子（ｐ２ａ）と前記第１のフィルタ回路（ＦＩＬ１）との間に接続された第１のインダクタンス素子（Ｌｆｒ１）で構成され、前記高周波側フィルタは、前記共通端子（ｐ２ａ）と前記高周波側端子（ｐ２ｃ）との間に接続された第１のキャパシタンス素子（Ｃｆｒ１）と第２のキャパシタンス素子（Ｃｆｒ２）、及び前記第１のキャパシタンス素子（Ｃｆｒ１）と前記第２のキャパシタンス素子（Ｃｆｒ２）との接続点とグランド（ＧＮＤ）との間に接続された第２のインダクタンス素子（Ｌｆｒ２）と第３のキャパシタンス素子（Ｃｆｒ３）の直列回路で構成され、前記第１のフィルタ回路（ＦＩＬ１）はバンドパスフィルタであり、且つ前記第１のインダクタンス素子（Ｌｆｒ１）と前記低周波側端子（ｐ２ｂ）との間に接続されたことを特徴とする分波・フィルタ複合回路（７０）である。
（手段２）
本発明の手段２は、（手段１）記載の分波・フィルタ複合回路を構成するインダクタンス素子、キャパシタンス素子を、電極パターンを有する積層体により構成したことを特徴とする高周波回路部品である。
本発明の手段２は、（手段１）記載の分波・フィルタ複合回路を構成するインダクタンス素子、キャパシタンス素子を、電極パターンを有する積層体により構成したことを特徴とする高周波回路部品である。
（手段３）
本発明の手段３は、少なくとも２つの互いに周波数の異なる通信システムに共用可能な高周波回路であって、互いに周波数が異なる通信システムで送受信が可能な複数のアンテナ（ＡＮＴ１，ＡＮＴ２）に接続される複数のアンテナ側端子（Ａｎｔ１，Ａｎｔ２）と第１及び第２の送信側端子（２．４Ｇ＿Ｔｘ，５Ｇ＿Ｔｘ）および第１及び第２の受信側端子（２．４Ｇ＿Ｒｘ＋ ，２．４Ｇ＿Ｒｘ− 及び５Ｇ＿Ｒｘ＋ ，５Ｇ＿Ｒｘ− ）との接続を切り替える少なくとも４つの端子（ｐａ，ｐｂ，ｐｃ，ｐｄ）を備えた高周波スイッチ（ＳＷ１）と、該高周波スイッチ（ＳＷ１）の一つの端子（ｐｃ）と前記第１及び第２の受信側端子（２．４Ｇ＿Ｒｘ＋ ，２．４Ｇ＿Ｒｘ−及び５Ｇ＿Ｒｘ＋ ，５Ｇ＿Ｒｘ− ）との間に接続された（手段１）記載の分波・フィルタ複合回路（７０）と、前記高周波スイッチ（ＳＷ１）の他の端子（ｐｄ）と前記第１及び第２の送信側端子（２．４Ｇ＿Ｔｘ，５Ｇ＿Ｔｘ）との間に接続された第２の分波回路（Ｄｉｐ２）とを備えたことを特徴とする高周波回路である。
本発明の手段３は、少なくとも２つの互いに周波数の異なる通信システムに共用可能な高周波回路であって、互いに周波数が異なる通信システムで送受信が可能な複数のアンテナ（ＡＮＴ１，ＡＮＴ２）に接続される複数のアンテナ側端子（Ａｎｔ１，Ａｎｔ２）と第１及び第２の送信側端子（２．４Ｇ＿Ｔｘ，５Ｇ＿Ｔｘ）および第１及び第２の受信側端子（２．４Ｇ＿Ｒｘ＋ ，２．４Ｇ＿Ｒｘ− 及び５Ｇ＿Ｒｘ＋ ，５Ｇ＿Ｒｘ− ）との接続を切り替える少なくとも４つの端子（ｐａ，ｐｂ，ｐｃ，ｐｄ）を備えた高周波スイッチ（ＳＷ１）と、該高周波スイッチ（ＳＷ１）の一つの端子（ｐｃ）と前記第１及び第２の受信側端子（２．４Ｇ＿Ｒｘ＋ ，２．４Ｇ＿Ｒｘ−及び５Ｇ＿Ｒｘ＋ ，５Ｇ＿Ｒｘ− ）との間に接続された（手段１）記載の分波・フィルタ複合回路（７０）と、前記高周波スイッチ（ＳＷ１）の他の端子（ｐｄ）と前記第１及び第２の送信側端子（２．４Ｇ＿Ｔｘ，５Ｇ＿Ｔｘ）との間に接続された第２の分波回路（Ｄｉｐ２）とを備えたことを特徴とする高周波回路である。
（手段４）
本発明の手段４は、（手段１）記載の分波・フィルタ複合回路（７０）の低周波側端子（ｐ２ｂ）と前記第１の受信側端子（２．４Ｇ＿Ｒｘ＋ ，２．４Ｇ＿Ｒｘ− ）との間に接続された第１の平衡-不平衡変換回路（ＢＡＬ１）と、前記分波・フィルタ複合回路（７０）の高周波側端子（ｐ２ｃ）と前記第２の受信側端子（５Ｇ＿Ｒｘ＋ ，５Ｇ＿Ｒｘ− ）との間に接続された第２のフィルタ回路（ＦＩＬ２）と、該第２のフィルタ回路（ＦＩＬ２）に接続された第２の平衡-不平衡変換回路（ＢＡＬ２）とを更に備えたことを特徴とする（手段３）記載の高周波回路である。
本発明の手段４は、（手段１）記載の分波・フィルタ複合回路（７０）の低周波側端子（ｐ２ｂ）と前記第１の受信側端子（２．４Ｇ＿Ｒｘ＋ ，２．４Ｇ＿Ｒｘ− ）との間に接続された第１の平衡-不平衡変換回路（ＢＡＬ１）と、前記分波・フィルタ複合回路（７０）の高周波側端子（ｐ２ｃ）と前記第２の受信側端子（５Ｇ＿Ｒｘ＋ ，５Ｇ＿Ｒｘ− ）との間に接続された第２のフィルタ回路（ＦＩＬ２）と、該第２のフィルタ回路（ＦＩＬ２）に接続された第２の平衡-不平衡変換回路（ＢＡＬ２）とを更に備えたことを特徴とする（手段３）記載の高周波回路である。
（手段５）
本発明の手段５は、（手段３）または（手段４）記載の高周波回路を積層体（１０）で一体化した高周波回路部品であって、前記分波・フィルタ複合回路（７０）、前記第２の分波回路（Ｄｉｐ２）、及び前記第２のフィルタ回路（ＦＩＬ２）は、インダクタンス素子、キャパシタンス素子を主構成とし、前記インダクタンス素子、前記キャパシタンス素子の少なくとも一部を、電極パターンを有する積層体（１０）により構成したことを特徴とする高周波回路部品である。
本発明の手段５は、（手段３）または（手段４）記載の高周波回路を積層体（１０）で一体化した高周波回路部品であって、前記分波・フィルタ複合回路（７０）、前記第２の分波回路（Ｄｉｐ２）、及び前記第２のフィルタ回路（ＦＩＬ２）は、インダクタンス素子、キャパシタンス素子を主構成とし、前記インダクタンス素子、前記キャパシタンス素子の少なくとも一部を、電極パターンを有する積層体（１０）により構成したことを特徴とする高周波回路部品である。
（手段６）
本発明の手段６は、（手段４）記載の高周波回路を積層体（１０）で一体化した高周波回路部品であって、前記分波・フィルタ複合回路（７０）、前記第２の分波回路（Ｄｉｐ２）、前記第２のフィルタ回路（ＦＩＬ２）、前記第１の平衡-不平衡変換回路（ＢＡＬ１）、および前記第２の平衡-不平衡変換回路（ＢＡＬ２）は、インダクタンス素子、キャパシタンス素子を主構成とし、前記インダクタンス素子、キャパシタンス素子の少なくとも一部を、電極パターンを有する積層体（１０）により構成したことを特徴とする高周波回路部品である。
本発明の手段６は、（手段４）記載の高周波回路を積層体（１０）で一体化した高周波回路部品であって、前記分波・フィルタ複合回路（７０）、前記第２の分波回路（Ｄｉｐ２）、前記第２のフィルタ回路（ＦＩＬ２）、前記第１の平衡-不平衡変換回路（ＢＡＬ１）、および前記第２の平衡-不平衡変換回路（ＢＡＬ２）は、インダクタンス素子、キャパシタンス素子を主構成とし、前記インダクタンス素子、キャパシタンス素子の少なくとも一部を、電極パターンを有する積層体（１０）により構成したことを特徴とする高周波回路部品である。
（手段７）
本発明の手段７は、（手段１）記載の分波・フィルタ複合回路（７０）を用いたマルチバンド通信装置であって、各通信システムでの送信データを変調し受信データを復調する送受信回路部（３０）と、前記高周波スイッチの切り替えを制御するスイッチ回路制御部（５０）とを備えたことを特徴とするマルチバンド通信装置である。
本発明の手段７は、（手段１）記載の分波・フィルタ複合回路（７０）を用いたマルチバンド通信装置であって、各通信システムでの送信データを変調し受信データを復調する送受信回路部（３０）と、前記高周波スイッチの切り替えを制御するスイッチ回路制御部（５０）とを備えたことを特徴とするマルチバンド通信装置である。
（手段８）
本発明の手段８は、（手段３）または（手段４）記載の高周波回路を用いたマルチバンド通信装置であって、各通信システムでの送信データを変調し受信データを復調する送受信回路部（３０）と、前記高周波スイッチの切り替えを制御するスイッチ回路制御部（５０）とを備えたことを特徴とするマルチバンド通信装置である。
本発明の手段８は、（手段３）または（手段４）記載の高周波回路を用いたマルチバンド通信装置であって、各通信システムでの送信データを変調し受信データを復調する送受信回路部（３０）と、前記高周波スイッチの切り替えを制御するスイッチ回路制御部（５０）とを備えたことを特徴とするマルチバンド通信装置である。
（手段９）
本発明の手段９は、（手段２）、（手段５）、または（手段６）のいずれかに記載の高周波回路部品を用いたマルチバンド通信装置であって、各通信システムでの送信データを変調し受信データを復調する送受信回路部（３０）と、前記高周波スイッチの切り替えを制御するスイッチ回路制御部（５０）とを備えたことを特徴とするマルチバンド通信装置である。
本発明の手段９は、（手段２）、（手段５）、または（手段６）のいずれかに記載の高周波回路部品を用いたマルチバンド通信装置であって、各通信システムでの送信データを変調し受信データを復調する送受信回路部（３０）と、前記高周波スイッチの切り替えを制御するスイッチ回路制御部（５０）とを備えたことを特徴とするマルチバンド通信装置である。
本発明の分波・フィルタ複合回路、高周波回路、および高周波回路部品によると、簡単に損失の少ないものの提供が可能であり、それによって低価格、低損失なマルチバンド通信装置を提供できる。
図１は、本発明に係るマルチバンド通信装置の一実施例を示す回路ブロック図を示す。
ここでは、第１の通信システムとしてＩＥＥＥ８０２．１１ａを、第２の通信システムとしてＩＥＥＥ８０２．１１ｂを例に取り説明するが、前記のようにＩＥＥＥ８０２．１１ｇはＩＥＥＥ８０２．１１ｂと同じ周波数帯を利用することから、ＩＥＥＥ８０２．１１ｂの高周波信号を扱う回路部はＩＥＥＥ８０２．１１ｇにも適用、あるいは共用することが出来る。なお、ＩＥＥＥ８０２．１１ｂ、ＩＥＥＥ８０２．１１ｇをともに扱う場合には、変調方式が異なるため、それぞれに対応した送受信回路部が必要となる。
図１に示すマルチバンド通信装置は、２．４ＧＨｚ帯、５ＧＨｚ帯で送受信が可能な２つのマルチバンドのアンテナＡＮＴ１，ＡＮＴ２にを各々接続する２つのアンテナ側端子Ａｎｔ１，Ａｎｔ２を有する。更に、アンテナＡＮＴ１，ＡＮＴ２と送信回路、受信回路との接続を切り替える高周波スイッチＳＷ１を備えた高周波回路部と、各通信システムでの送信データを変調し受信データを復調するＩＥＥＥ８０２．１１ａの送受信回路部及びＩＥＥＥ８０２．１１ｂの送受信回路部と高周波スイッチＳＷ１の切り替えを制御するスイッチ回路制御部５０と、図示しない受信信号の電力増幅器を備えた送受信回路部３０と、平衡信号を不平衡信号に変換する平衡‐不平衡変換回路ＢＡＬ１，ＢＡＬ２とを備えるものである。
平衡‐不平衡変換回路ＢＡＬ１，ＢＡＬ２は、平衡入力型の電力増幅器を用いる場合に必要となる。不平衡型の高周波回路と平衡入力型の電力増幅器を接続する場合に平衡‐不平衡変換する必要がある。
平衡‐不平衡変換回路ＢＡＬ１，ＢＡＬ２は、平衡入力型の電力増幅器を用いる場合に必要となる。不平衡型の高周波回路と平衡入力型の電力増幅器を接続する場合に平衡‐不平衡変換する必要がある。
図１に示すマルチバンド通信装置における高周波回路について説明する。高周波信号の入出力は、第１のアンテナ側端子Ａｎｔ１、第２のアンテナ側端子Ａｎｔ２の２つである。
第１のアンテナＡＮＴ１は第１のアンテナ側端子Ａｎｔ１に、第２のアンテナＡＮＴ２は第２のアンテナ側端子Ａｎｔ２に接続される。
第１のアンテナ側端子Ａｎｔ１と第２のアンテナ側端子Ａｎｔ２は、ＤＰＤＴ（双極双投）のスイッチである高周波スイッチＳＷ１の各端子ｐａ、ｐｂに接続される。高周波スイッチＳＷ１は４つの端子ｐａ〜ｐｄを備え、一つの端子ｐｃは受信回路側の分波・フィルタ複合回路７０と、他の端子ｐｄは送信回路側で第２の分波回路Ｄｉｐ２と接続される。
第１のアンテナＡＮＴ１は第１のアンテナ側端子Ａｎｔ１に、第２のアンテナＡＮＴ２は第２のアンテナ側端子Ａｎｔ２に接続される。
第１のアンテナ側端子Ａｎｔ１と第２のアンテナ側端子Ａｎｔ２は、ＤＰＤＴ（双極双投）のスイッチである高周波スイッチＳＷ１の各端子ｐａ、ｐｂに接続される。高周波スイッチＳＷ１は４つの端子ｐａ〜ｐｄを備え、一つの端子ｐｃは受信回路側の分波・フィルタ複合回路７０と、他の端子ｐｄは送信回路側で第２の分波回路Ｄｉｐ２と接続される。
高周波スイッチＳＷ１は、電界効果型トランジスタ（ＦＥＴ）やダイオードなどのスイッチング素子を主構成とし、適宜インダクタンス素子、キャパシタンス素子を組み合わせて用いられる。図２は、高周波スイッチＳＷ１の１実施例である。
図２に例示した高周波スイッチＳＷ１の動作を説明する。コントロール端子Ｖ１に電界効果型トランジスタが動作する閾値以上の電圧（例えば、＋１〜＋５Ｖ）を印加し、コントロール端子Ｖ２は０（ゼロ）Ｖとした場合を説明する。このとき電界効果型トランジスタＦＥＴ１とＦＥＴ４がＯＮ状態、電界効果型トランジスタＦＥＴ２とＦＥＴ３がＯＦＦ状態となる。
そのため、高周波スイッチＳＷ１の端子ｐａから入力した高周波信号はＯＮ状態の電界効果型トランジスタＦＥＴ１を通過し、端子ｐｃに伝送される。このとき電界効果型トランジスタＦＥＴ３はＯＦＦ状態なので端子ｐｂ側への高周波信号の漏洩は殆ど無く、かつ電界効果型トランジスタＦＥＴ２もＯＦＦ状態なので端子ｐｄ側への高周波信号の漏洩も殆ど無い。
一方、高周波スイッチＳＷ１の端子ｐｂから入力した高周波信号は、ＯＮ状態の電界効果型トランジスタＦＥＴ４を通過し、端子ｐｄに伝送される。このとき、電界効果型トランジスタＦＥＴ２はＯＦＦ状態なので、端子ｐａ側への高周波信号の漏洩は殆ど無く、かつ電界効果型トランジスタＦＥＴ３もＯＦＦ状態なので、端子ｐｃ側への高周波信号の漏洩も殆ど無い。
そのため、高周波スイッチＳＷ１の端子ｐａから入力した高周波信号はＯＮ状態の電界効果型トランジスタＦＥＴ１を通過し、端子ｐｃに伝送される。このとき電界効果型トランジスタＦＥＴ３はＯＦＦ状態なので端子ｐｂ側への高周波信号の漏洩は殆ど無く、かつ電界効果型トランジスタＦＥＴ２もＯＦＦ状態なので端子ｐｄ側への高周波信号の漏洩も殆ど無い。
一方、高周波スイッチＳＷ１の端子ｐｂから入力した高周波信号は、ＯＮ状態の電界効果型トランジスタＦＥＴ４を通過し、端子ｐｄに伝送される。このとき、電界効果型トランジスタＦＥＴ２はＯＦＦ状態なので、端子ｐａ側への高周波信号の漏洩は殆ど無く、かつ電界効果型トランジスタＦＥＴ３もＯＦＦ状態なので、端子ｐｃ側への高周波信号の漏洩も殆ど無い。
分波・フィルタ複合回路７０は、第１の分波回路Ｄｉｐ１と第１のフィルタ回路ＦＩＬ１との組み合わせ回路である。分波・フィルタ複合回路７０は、２．４ＧＨｚ帯（ＩＥＥＥ８０２．１１ｂ）の高周波信号を通過させるが５ＧＨｚ帯（８０２．１１ａ）の高周波信号を減衰させるフィルタ回路と、５ＧＨｚ帯（ＩＥＥＥ８０２．１１ａ）の高周波信号を通過させるが２．４ＧＨｚ帯（ＩＥＥＥ８０２．１１ｂ）の送信高周波信号を減衰させるフィルタ回路とを組み合わせて成る。ここで、第１のフィルタ回路ＦＩＬ１はバンドパスフィルタである。
従って、第１のアンテナＡＮＴ１、或いは第２のアンテナＡＮＴ２に入射し高周波スイッチＳＷ１の一つの端子ｐｃに現れる高周波信号のうち、２．４ＧＨｚ帯の高周波信号が、分波・フィルタ複合回路７０の低周波側端子ｐ２ｂに現れるが、高周波側端子ｐ２ｃには現れない。他方、５ＧＨｚ帯の高周波信号は、分波・フィルタ複合回路７０の高周波側端子ｐ２ｃに現れるが、低周波側端子ｐ２ｂには現れない。
従って、第１のアンテナＡＮＴ１、或いは第２のアンテナＡＮＴ２に入射し高周波スイッチＳＷ１の一つの端子ｐｃに現れる高周波信号のうち、２．４ＧＨｚ帯の高周波信号が、分波・フィルタ複合回路７０の低周波側端子ｐ２ｂに現れるが、高周波側端子ｐ２ｃには現れない。他方、５ＧＨｚ帯の高周波信号は、分波・フィルタ複合回路７０の高周波側端子ｐ２ｃに現れるが、低周波側端子ｐ２ｂには現れない。
第２の分波回路Ｄｉｐ２は、２．４ＧＨｚ帯（ＩＥＥＥ８０２．１１ｂ）の高周波信号を通過させるが５ＧＨｚ帯（ＩＥＥＥ８０２．１１ａ）の高周波信号を減衰させるフィルタ回路と、５ＧＨｚ帯（ＩＥＥＥ８０２．１１ａ）の高周波信号を通過させるが２．４ＧＨｚ帯（ＩＥＥＥ８０２．１１ｂ）の送信高周波信号を減衰させるフィルタ回路とを組み合わせて成る。
それにより、２．４ＧＨｚ帯（ＩＥＥＥ８０２．１１ｂ）の送信回路から第２の分波回路Ｄｉｐ２の低周波側端子ｐ１ｂに入力する２．４ＧＨｚ帯の高周波信号は、第２の分波回路Ｄｉｐ２の共通端子ｐ１ａに現れるが、高周波側端子ｐ１ｃには現れない。
他方、５ＧＨｚ帯（ＩＥＥＥ８０２．１１ａ）の送信回路から第２の分波回路Ｄｉｐ２の高周波側端子ｐ１ｃに入力する５ＧＨｚ帯の高周波信号は、第２の分波回路Ｄｉｐ２の共通端子ｐ１ａに現れるが、低周波側端子ｐ１ｂには現れない。
そして、第２の分波回路Ｄｉｐ２の共通端子ｐ１ａに現れた高周波信号は、高周波スイッチＳＷ１を経て、第２のアンテナ側端子Ａｎｔ２から放射される。
それにより、２．４ＧＨｚ帯（ＩＥＥＥ８０２．１１ｂ）の送信回路から第２の分波回路Ｄｉｐ２の低周波側端子ｐ１ｂに入力する２．４ＧＨｚ帯の高周波信号は、第２の分波回路Ｄｉｐ２の共通端子ｐ１ａに現れるが、高周波側端子ｐ１ｃには現れない。
他方、５ＧＨｚ帯（ＩＥＥＥ８０２．１１ａ）の送信回路から第２の分波回路Ｄｉｐ２の高周波側端子ｐ１ｃに入力する５ＧＨｚ帯の高周波信号は、第２の分波回路Ｄｉｐ２の共通端子ｐ１ａに現れるが、低周波側端子ｐ１ｂには現れない。
そして、第２の分波回路Ｄｉｐ２の共通端子ｐ１ａに現れた高周波信号は、高周波スイッチＳＷ１を経て、第２のアンテナ側端子Ａｎｔ２から放射される。
図３は、本発明に係る高周波回路の一実施例における回路図を示す。ここで、分波・フィルタ複合回路７０（図３の一部を構成する）と特許文献２記載の分波回路（図７，図８）との違いについて説明する。
本発明に係る高周波回路における分波・フィルタ複合回路７０では、第１の分波回路Ｄｉｐ１と第１のフィルタ回路ＦＩＬ１とを１つの回路として組み合わせて設計できるため、特許文献２記載の分波回路におけるインダクタンス素子３ｂとキャパシタンス素子３ｃとを省略することが出来る。特許文献２記載の分波回路のインダクタンス素子３ｂとキャパシタンス素子３ｃの直列回路によって得られる減衰特性は、第１のフィルタ回路ＦＩＬ１にて得られる減衰特性にて代替できるためである。
従って、本発明に係る高周波回路における分波・フィルタ複合回路７０では、特許文献２記載の分波回路に必須のインダクタンス素子３ｂとキャパシタンス素子３ｃを形成する誘電体層６ｈを省略することが出来、回路を簡略化することができる。
本発明に係る高周波回路における分波・フィルタ複合回路７０では、第１の分波回路Ｄｉｐ１と第１のフィルタ回路ＦＩＬ１とを１つの回路として組み合わせて設計できるため、特許文献２記載の分波回路におけるインダクタンス素子３ｂとキャパシタンス素子３ｃとを省略することが出来る。特許文献２記載の分波回路のインダクタンス素子３ｂとキャパシタンス素子３ｃの直列回路によって得られる減衰特性は、第１のフィルタ回路ＦＩＬ１にて得られる減衰特性にて代替できるためである。
従って、本発明に係る高周波回路における分波・フィルタ複合回路７０では、特許文献２記載の分波回路に必須のインダクタンス素子３ｂとキャパシタンス素子３ｃを形成する誘電体層６ｈを省略することが出来、回路を簡略化することができる。
すなわち、特許文献２記載の分波回路を、本発明に係る高周波回路における分波・フィルタ複合回路７０の第１の分波回路Ｄｉｐ１にそのまま転用しようとすると必要になる第１の分波回路Ｄｉｐ１２と後段の第１のフィルタ回路ＦＩＬ１との接続点をグランドに落とす直列共振回路（伝送線路とキャパシタンス素子の直列体）を省略できる。
更に、特許文献２記載の分波回路をマルチバンド通信装置に用いる場合に、後段のフィルタとの間に必要とされるインピーダンス整合用の伝送線路も省略でき、インピーダンス調整も不要である。
更に、特許文献２記載の分波回路をマルチバンド通信装置に用いる場合に、後段のフィルタとの間に必要とされるインピーダンス整合用の伝送線路も省略でき、インピーダンス調整も不要である。
その理由は、第１の分波回路Ｄｉｐ１と後段の第１のフィルタＦＩＬ１とを一体にして、図３に示す高周波回路とすることにより、インダクタンス素子Ｌｆｒ１と第１のフィルタ回路ＦＩＬ１とで、全体として分波回路の低周波側の回路を構成したからである。それによって、インダクタンス素子Ｌｆｒ１と第１のフィルタ回路ＦＩＬ１との間にインピーダンス整合回路を設ける必要も無い。
そして、分波・フィルタ複合回路７０の低周波側端子ｐ２ｂに現れた高周波信号は、第１の平衡‐不平衡変換回路ＢＡＬ１を介して２．４ＧＨｚ帯（ＩＥＥＥ８０２．１１ｂ）の受信回路に入力する。
また、分波・フィルタ複合回路７０の高周波側端子ｐ２ｃに現れた高周波信号は、第２のフィルタ回路ＦＩＬ２、第２の平衡‐不平衡変換回路ＢＡＬ２を介して５ＧＨｚ帯（ＩＥＥＥ８０２．１１ａ）の受信回路に入力する。
また、分波・フィルタ複合回路７０の高周波側端子ｐ２ｃに現れた高周波信号は、第２のフィルタ回路ＦＩＬ２、第２の平衡‐不平衡変換回路ＢＡＬ２を介して５ＧＨｚ帯（ＩＥＥＥ８０２．１１ａ）の受信回路に入力する。
次に、本発明に係るマルチバンド通信装置のダイバーシティ受信動作について説明する。 ここで、高周波スイッチＳＷ１として図２に示すものを用いた。
高周波スイッチＳＷ１は、スイッチ回路制御部５０により制御された制御電圧がコントロール端子Ｖ１，Ｖ２に印加されることにより、表１に示すように各端子間が接続される。 ここで、コントロール端子Ｖ１，Ｖ２に印加する制御電圧がＨｉｇｈとは、＋１〜＋５Ｖ，Ｌｏｗとは−０．５〜＋０．５Ｖが望ましい。
高周波スイッチＳＷ１は、スイッチ回路制御部５０により制御された制御電圧がコントロール端子Ｖ１，Ｖ２に印加されることにより、表１に示すように各端子間が接続される。 ここで、コントロール端子Ｖ１，Ｖ２に印加する制御電圧がＨｉｇｈとは、＋１〜＋５Ｖ，Ｌｏｗとは−０．５〜＋０．５Ｖが望ましい。
ダイバーシティ受信を行う場合、まず通信を開始する前に周波数スキャンを行ない、受信可能な周波数チャンネルを探索する。このスキャン動作を行なう場合には、例えば表１の接続モード１となるように、スイッチ回路制御部５０により高周波スイッチＳＷ１を制御する。
このとき、第１のアンテナＡＮＴ１と受信回路側の分波・フィルタ複合回路７０とが接続され、１つのアンテナに２つの通信システムの受信回路が接続することとなる。次いで、ＩＥＥＥ８０２．１１ａ受信回路部では５ＧＨｚ帯でスキャンし、これと並行し８０２．１１ｂ送受信回路部では２．４ＧＨｚ帯でスキャンして、受信可能な全てのチャンネルを検出する。
このとき、第１のアンテナＡＮＴ１と受信回路側の分波・フィルタ複合回路７０とが接続され、１つのアンテナに２つの通信システムの受信回路が接続することとなる。次いで、ＩＥＥＥ８０２．１１ａ受信回路部では５ＧＨｚ帯でスキャンし、これと並行し８０２．１１ｂ送受信回路部では２．４ＧＨｚ帯でスキャンして、受信可能な全てのチャンネルを検出する。
次に接続モード２となるように、スイッチ回路制御部５０により高周波スイッチＳＷ１を制御する。このとき、第２のアンテナＡＮＴ２と受信回路側の分波・フィルタ複合回路７０とが接続され、次いでＩＥＥＥ８０２．１１ａ受信回路部では５ＧＨｚ帯でスキャンし、これと並行し８０２．１１ｂ送受信回路部では２．４ＧＨｚ帯でスキャンして、受信可能な全てのチャンネルを検出する。
前記周波数スキャンの結果に基づいて、第１、第２のアンテナＡＮＴ１、ＡＮＴ２で受信した受信信号を振幅で比較して、アクティブにする通信システムとして選択するとともに、前記通信システムの送受信回路と接続するアンテナを選択する。
従って、本発明に係るマルチバンド通信装置によれば、フェージング等の外乱が生じても、最も好ましい通信システムを選択してダイバーシティ受信を行うことが出来る。
従って、本発明に係るマルチバンド通信装置によれば、フェージング等の外乱が生じても、最も好ましい通信システムを選択してダイバーシティ受信を行うことが出来る。
以上の接続モード切り替えの制御は、図１に示された回路で行われ、回路ブロックとしての送受信回路部３０とスイッチ制御回路部５０とは、高周波用半導体集積回路装置に一体化されることが多い。高周波用半導体集積回路装置はＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）と略称されることが多い。
本発明に係るマルチバンド通信装置においては、従来から使われてきたＲＦＩＣ、例えば本願発明者らによる特開２００３−１８０３９号公報記載のＲＦＩＣを使用できる。これは、ＰＬＬ回路で制御されたＶＣＯ回路によって、受信系のパワーアンプ、ミキサー、フィルタ、復調器、及び閾値検出・データ回復回路が制御され、送信系のＤＡＣ（デジタル・アナログ変換回路）、ローパスフィルタ、変調器、及びパワーアンプが制御される。
本発明に係るマルチバンド通信装置においては、従来から使われてきたＲＦＩＣ、例えば本願発明者らによる特開２００３−１８０３９号公報記載のＲＦＩＣを使用できる。これは、ＰＬＬ回路で制御されたＶＣＯ回路によって、受信系のパワーアンプ、ミキサー、フィルタ、復調器、及び閾値検出・データ回復回路が制御され、送信系のＤＡＣ（デジタル・アナログ変換回路）、ローパスフィルタ、変調器、及びパワーアンプが制御される。
なお、第１のアンテナＡＮＴ１と受信回路側の分波・フィルタ複合回路７０とを接続して、５ＧＨｚ帯でスキャンし、これと並行して２．４ＧＨｚ帯でスキャンして受信可能な全てのチャンネルを検出し、得られた信号の振幅を比較して一方の通信システムを選択して、その送受信回路部をアクティブにし、選択されたアクティブな送受信回路部に接続するマルチバンドアンテナを第２のアンテナＡＮＴ２に変更して、受信チャンネルを変更せずに受信し、２つのアンテナでの受信信号を比較して、より良好な受信ができる方のアンテナを、アクティブにするアンテナとして選択して、ダイバーシティ受信を行うことも当然可能である。
以上、図１に示すマルチバンド通信装置と従来のマルチバンド通信装置（図６）を比較すると、本発明に係るマルチバンド通信装置においてはスイッチの数が大幅に減少していることが分かる。ＤＰＤＴ（双極双投）のスイッチである高周波スイッチＳＷ１を１個と、第１分波回路Ｄｉｐ１と分波・フィルタ複合回路しかない簡潔な回路構成となる。従って、スイッチの制御も簡単で損失も少ないマルチバンド通信装置を提供できる。
以下、図３に示す高周波回路における各回路ブロックについて、個別に説明する。
高周波スイッチＳＷ１は、例えば図２に示す回路を用いることができ、キャパシタンス素子Ｃ１〜Ｃ４は直流カット用のキャパシタンス素子である。高周波スイッチＳＷ１の周辺回路によっては省略可能であり、図３の高周波回路ではキャパシタンス素子Ｃ４を省略できる。キャパシタンス素子Ｃ５およびＣ６は電源からのノイズを除去するためのものである。
第２の分波回路Ｄｉｐ２は、インダクタンス素子Ｌｆｔ１，Ｌｆｔ２とキャパシタンス素子Ｃｆｔ１とでなる低周波側のローパスフィルタと、インダクタンス素子Ｌｆｔ３とキャパシタンス素子Ｃｆｔ２〜Ｃｆｔ４とでなる高周波側のハイパスフィルタとで構成される。
低周波側のローパスフィルタは２．４ＧＨｚ帯の信号を、高周波側のハイパスフィルタは５ＧＨｚ帯の信号を、相互の回り込みを防止しつつ、各々高周波スイッチＳＷ１側に伝送する。低周波側のローパスフィルタは、高調波の除去機能も有している。
低周波側のローパスフィルタは２．４ＧＨｚ帯の信号を、高周波側のハイパスフィルタは５ＧＨｚ帯の信号を、相互の回り込みを防止しつつ、各々高周波スイッチＳＷ１側に伝送する。低周波側のローパスフィルタは、高調波の除去機能も有している。
分波・フィルタ複合回路７０は、インダクタンス素子Ｌｆｒ２とキャパシタンス素子Ｃｆｒ１〜Ｃｆｒ３とでなる高周波側のハイパスフィルタと、インダクタンス素子Ｌｆr１、Ｌｐｇ１、Ｌｐｇ２とキャパシタンス素子Ｃｐｇ１〜Ｃｐｇ７とでなる低周波側のバンドパスフィルタで構成される。
高周波側のハイパスフィルタは５ＧＨｚ帯の信号を、低周波側のバンドパスフィルタは２．４ＧＨｚ帯の信号を、相互の回り込みを防止しつつ、各々の周波数に対応する受信回路へ高周波信号を分波する。
高周波側のハイパスフィルタは５ＧＨｚ帯の信号を、低周波側のバンドパスフィルタは２．４ＧＨｚ帯の信号を、相互の回り込みを防止しつつ、各々の周波数に対応する受信回路へ高周波信号を分波する。
また、低周波側のバンドパスフィルタは、２．４ＧＨｚ帯の受信側バンドパスフィルタとしても機能する。
近接するインダクタンス素子Ｌｐｇ１とＬｐｇ２とは、相互誘導係数Ｍによって結合される。入力端子側には、キャパシタンス素子Ｃｐｇ２１とインダクタンス素子Ｌｐｇ１によって第１の共振回路が構成され、出力端子側には、キャパシタンス素子Ｃｐｇ４５とインダクタンス素子Ｌｐｇ２によって第２の共振回路が構成される。
キャパシタンス素子Cｐｇ１、Ｃｐｇ５は、バンドパスフィルタの入出力と第１の共振回路、第２の共振回路を結合する。キャパシタンス素子Ｃｐｇ３は、バンドパスフィルタの入出力を結合する。また、キャパシタンス素子Ｃｐｇ６およびＣｐｇ７は、インダクタンス素子Ｌｐｇ１とＬｐｇ２との結合を補助する結合コンデンサである。
第１及び第２の共振回路は、相互誘導係数Ｍによって、いわばトランスのように結合する。このため、入力端子の高周波信号は、第１及び第２の共振回路による共振作用を受けつつ出力端子に導かれる。つまり、全体が２つの共振周波数を有する複同調回路として作用し、急峻な特性のバンドパスフィルタが得られる。
近接するインダクタンス素子Ｌｐｇ１とＬｐｇ２とは、相互誘導係数Ｍによって結合される。入力端子側には、キャパシタンス素子Ｃｐｇ２１とインダクタンス素子Ｌｐｇ１によって第１の共振回路が構成され、出力端子側には、キャパシタンス素子Ｃｐｇ４５とインダクタンス素子Ｌｐｇ２によって第２の共振回路が構成される。
キャパシタンス素子Cｐｇ１、Ｃｐｇ５は、バンドパスフィルタの入出力と第１の共振回路、第２の共振回路を結合する。キャパシタンス素子Ｃｐｇ３は、バンドパスフィルタの入出力を結合する。また、キャパシタンス素子Ｃｐｇ６およびＣｐｇ７は、インダクタンス素子Ｌｐｇ１とＬｐｇ２との結合を補助する結合コンデンサである。
第１及び第２の共振回路は、相互誘導係数Ｍによって、いわばトランスのように結合する。このため、入力端子の高周波信号は、第１及び第２の共振回路による共振作用を受けつつ出力端子に導かれる。つまり、全体が２つの共振周波数を有する複同調回路として作用し、急峻な特性のバンドパスフィルタが得られる。
第２のフィルタ回路ＦＩＬ２は、５ＧＨｚ帯の受信側ローパスフィルタであり、インダクタンス素子Ｌｐａ１とキャパシタンス素子Ｃｐａ２，Ｃｐａ３，Ｃｐａ４で形成される。第１２の分波器Ｄｉｐ１２の高周波側のハイパスフィルタと組み合わせて、５ＧＨｚ帯の受信側バンドパスフィルタとしても機能する。
第３のフィルタ回路ＦＩＬ３は、５ＧＨｚ帯の送信側ローパスフィルタであり、インダクタンス素子Ｌｆｔ４とキャパシタンス素子Ｃｆｔ５で形成される。ローパスフィルタ特性の調整のために、必要に応じて、インダクタンス素子Ｌｆｔ３に並列にキャパシタンス素子を並列接続してもよい。
伝送線路Ｌｐｂｂは、分波・フィルタ複合回路７０と第１の平衡‐不平衡変換回路ＢＡＬ１との間のインピーダンス整合のために挿入した。同じく、伝送線路Ｌｐｂａは、第２のフィルタ回路ＦＩＬ２と第２の平衡‐不平衡変換回路ＢＡＬ２との間のインピーダンス整合のために挿入する。
第１の平衡‐不平衡変換回路ＢＡＬ１は、２．４ＧＨｚ帯の受信側を平衡入力型のローノイズアンプ（図示しない）を有するＲＦＩＣに接続するための平衡‐不平衡変換用のものである。第１の平衡‐不平衡変換回路ＢＡＬ１は、一次側をインダクタンス素子Ｌｂｇ１で、２次側をインダクタンス素子Ｌｂｇ２、Ｌｂｇ３で構成される。
２．４ＧＨｚ帯受信信号の同相成分を出力する伝送線路Ｌｂｇ２の一端の２．４Ｇ＿Ｒｘ＋端子とグランドとの間は、キャパシタンス素子Ｃｂｇ２で接続される。同様に、２．４ＧＨｚ帯受信信号の逆相成分を出力する伝送線路Ｌｂｇ３の一端の２．４Ｇ＿Ｒｘ−端子とグランドとの間は、キャパシタンス素子Ｃｂｇ３で接続される。
インダクタンス素子Ｌｂｇ２の他端とインダクタンス素子Ｌｂｇ３の他端とが接続されて、キャパシタンス素子Ｃｂｇ1を介するか、或いは直接にグランドに接続される。
２．４ＧＨｚ帯受信信号の同相成分を出力する伝送線路Ｌｂｇ２の一端の２．４Ｇ＿Ｒｘ＋端子とグランドとの間は、キャパシタンス素子Ｃｂｇ２で接続される。同様に、２．４ＧＨｚ帯受信信号の逆相成分を出力する伝送線路Ｌｂｇ３の一端の２．４Ｇ＿Ｒｘ−端子とグランドとの間は、キャパシタンス素子Ｃｂｇ３で接続される。
インダクタンス素子Ｌｂｇ２の他端とインダクタンス素子Ｌｂｇ３の他端とが接続されて、キャパシタンス素子Ｃｂｇ1を介するか、或いは直接にグランドに接続される。
第2の平衡‐不平衡変換回路ＢＡＬ2は、５ＧＨｚ帯の受信側を平衡入力型のローノイズアンプ（図示しない）を有するＲＦＩＣに接続するための平衡‐不平衡変換用のものである。第2の平衡‐不平衡変換回路ＢＡＬ2は、一次側をインダクタンス素子Ｌｂａ１で、２次側をインダクタンス素子Ｌｂａ２、Ｌｂａ３で構成される。
５ＧＨｚ帯受信信号の同相成分を出力するインダクタンス素子Ｌｂａ２の一端と５ＧＨｚ帯受信信号の逆相成分を出力するインダクタンス素子Ｌｂａ３の一端とが接続されて、キャパシタンス素子Ｃｂａ1を介してグランドと接続される。
５ＧＨｚ帯受信信号の同相成分を出力するインダクタンス素子Ｌｂａ２の一端と５ＧＨｚ帯受信信号の逆相成分を出力するインダクタンス素子Ｌｂａ３の一端とが接続されて、キャパシタンス素子Ｃｂａ1を介してグランドと接続される。
図３に例示した高周波回路は、図４Ａ〜図４Ｄに例示した誘電体のグリーンシートＧＳ１〜ＧＳ１７を積層した積層体で一体化できる。この場合、インダクタンス素子Ｌｂａ１〜Ｌｂａ３、インダクタンス素子Ｌｂｇ１〜Ｌｂｇ３、インダクタンス素子Ｌｆｔ１〜Ｌｆｔ３、インダクタンス素子Ｌｆｒ１,Ｌｆｒ２、インダクタンス素子Ｌｐａ１、インダクタンス素子Ｌｐｂａ，Ｌｐｂｂは、全て誘電体誘電体のグリーンシートＧＳ１〜ＧＳ１７の上に導電ペーストを印刷して所定の電極パターンで構成される伝送線路で形成することもできる。
積層体は、例えば１０００℃以下で低温焼結が可能なセラミック誘電体材料からなり、厚さが１０μｍ〜２００μｍのグリーンシートに、低抵抗率のＡｇやＣｕ等の導電ペーストを印刷して所定の電極パターンを形成し、複数のグリーンシート（図４の例示では、ＧＳ１〜ＧＳ１７の１７層）を適宜一体的に積層し、焼結することにより製造することが出来る。
積層体は、例えば１０００℃以下で低温焼結が可能なセラミック誘電体材料からなり、厚さが１０μｍ〜２００μｍのグリーンシートに、低抵抗率のＡｇやＣｕ等の導電ペーストを印刷して所定の電極パターンを形成し、複数のグリーンシート（図４の例示では、ＧＳ１〜ＧＳ１７の１７層）を適宜一体的に積層し、焼結することにより製造することが出来る。
なお、グリーンシート各層の厚みは、必ずしも同一である必要は無く、各層間の距離を変えてキャパシタンス素子やインダクタンス素子の値を調整するために、異なる厚みに選定することができる。
誘電体材料としては、例えばＡｌ、Ｓｉ、Ｓｒを主成分として、Ｔｉ、Ｂｉ、Ｃｕ，Ｍｎ，Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｓｉ，Ｓｒを主成分として、Ｃａ，Ｐｂ，Ｎａ，Ｋを複成分とする材料や、Ａｌ，Ｍｇ，Ｓｉ，Ｇｄを含む材料や、Ａｌ，Ｓｉ、Ｚｒ，Ｍｇ含む材料が用いられ、誘電率は５〜１５程度の材料を用いる。
なお、セラミック誘電体材料の他に、樹脂積層基板や、樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、前記セラミック基板をＨＴＣＣ（高温同時焼成セラミック）技術を用いて、誘電体材料としてＡｌ２Ｏ３を主体とするものとし、伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
図４Ａ〜図４Ｄに、本発明に係る高周波回路部品の１７層で構成する積層体におけるグリーンシートの各層の電極パターンを示す。図４Ａはグリーンシートの第１乃至５層（ＧＳ１〜ＧＳ５）の電極パターン、図４Ｂは第６乃至１０層（ＧＳ６〜ＧＳ１０）の電極パターン、図４Ｃは第１１乃至１５層（ＧＳ１１〜ＧＳ１５）の電極パターン、図４Ｄは第１６及び１７層（ＧＳ１６、ＧＳ１７）の電極パターンを示す平面図である。図中、符号を付した電極パターン以外の黒角印のものはビアホールであり、誘電体各層に形成された電極パターンを接続するためのものである。
各回路は積層基板に三次元的に構成されるが、各回路を構成する電極パターンは、それぞれ他の回路を構成する電極パターンとの不要な電磁気的干渉を防ぐように、グランド電極ＧＮＤによる分離や、積層方向に見て互いが重ならないようにしている。
以下、回路ブロック毎に、図３に示した高周波回路と図４に示した積層体の各層における電極パターンとの対応を説明する。
なお、図４に示した積層体では、本発明における第１のインダクタンス素子Ｌｆｒ１と第２のインダクタンス素子Ｌｆｒ２などのインダクタンス素子は、グリーンシート上に導体ペーストで印刷形成された伝送線路で構成したが、これに限られるものではなく、積層体の外側に搭載したチップインダクタを用いることもできる。
分波・フィルタ複合回路７０について説明する。インダクタンス素子Ｌｆr１は、グリーンシートＧＳ７〜ＧＳ１０の4層に亘って形成されるので、小型の割には大きいインダクタンスを得られる。更に、インダクタンス素子Ｌｆr１は、グリーンシートＧＳ１５に形成されたグランドＧＮＤとの距離を隔てて配置しているので、インダクタンス素子Ｌｆr１とグランド間の浮遊容量は僅かである。インダクタンス素子Ｌｆｒ２は、グリーンシートＧＳ７，ＧＳ８，ＧＳ１０の３層に亘って形成される。
キャパシタンス素子Ｃｆｒ１は、グリーンシートＧＳ５とＧＳ６の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｒ２は、グリーンシートＧＳ４とＧＳ５上の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｒ３は、グリーンシートＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。
キャパシタンス素子Ｃｆｒ１は、グリーンシートＧＳ５とＧＳ６の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｒ２は、グリーンシートＧＳ４とＧＳ５上の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｒ３は、グリーンシートＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。
第２の分波回路Ｄｉｐ２について説明する。インダクタンス素子Ｌｆｔ１は、グリーンシートＧＳ７〜ＧＳ１０の4層に亘って形成されるので、小型の割には大きいインダクタンスを得られる。インダクタンス素子Ｌｆｔ２は、グリーンシートＧＳ７〜ＧＳ９の３層に亘って形成される。インダクタンス素子Ｌｆｔ３は、グリーンシートＧＳ７，ＧＳ８，ＧＳ１０の３層に亘って形成される。
キャパシタンス素子Ｃｆｔ１は、グリーンシートＧＳ１６とＧＮＤパターンとの間で形成される。キャパシタンス素子Ｃｆｔ２は、グリーンシートＧＳ４とＧＳ５上の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｔ３は、グリーンシートＧＳ５とＧＳ６の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｔ４は、グリーンシートＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。
キャパシタンス素子Ｃｆｔ１は、グリーンシートＧＳ１６とＧＮＤパターンとの間で形成される。キャパシタンス素子Ｃｆｔ２は、グリーンシートＧＳ４とＧＳ５上の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｔ３は、グリーンシートＧＳ５とＧＳ６の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｔ４は、グリーンシートＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。
インダクタンス素子Ｌｐｇ１とインダクタンス素子Ｌｐｇ２とは、グリーンシートＧＳ８とグリーンシートＧＳ９との各々に２層に亘って並列接続によって形成される。近接するインダクタンス素子Ｌｐｇ１とＬｐｇ２とは、相互誘導係数Ｍによって結合され、いわばトランスのように結合する。
キャパシタンス素子Ｃｐｇ１は、グリーンシートＧＳ３〜ＧＳ６上の電極パターンとの間で形成される。キャパシタンス素子Ｃｐｇ２は、グリーンシートＧＳ１4，ＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。キャパシタンス素子Ｃｐｇ３は、グリーンシートＧＳ１２とＧＳ１３上の電極パターンとの間で形成される。
キャパシタンス素子Ｃｐｇ４は、グリーンシートＧＳ１4，ＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。キャパシタンス素子Ｃｐｇ５は、グリーンシートＧＳ３〜ＧＳ６上の電極パターンとの間で形成される。キャパシタンス素子Ｃｐｇ６は、グリーンシートＧＳ１３とＧＳ１４上の電極パターンの間で形成される。キャパシタンス素子Ｃｐｇ７は、グリーンシートＧＳ１３とＧＳ１４上の電極パターンの間で形成される。
キャパシタンス素子Ｃｐｇ１は、グリーンシートＧＳ３〜ＧＳ６上の電極パターンとの間で形成される。キャパシタンス素子Ｃｐｇ２は、グリーンシートＧＳ１4，ＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。キャパシタンス素子Ｃｐｇ３は、グリーンシートＧＳ１２とＧＳ１３上の電極パターンとの間で形成される。
キャパシタンス素子Ｃｐｇ４は、グリーンシートＧＳ１4，ＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。キャパシタンス素子Ｃｐｇ５は、グリーンシートＧＳ３〜ＧＳ６上の電極パターンとの間で形成される。キャパシタンス素子Ｃｐｇ６は、グリーンシートＧＳ１３とＧＳ１４上の電極パターンの間で形成される。キャパシタンス素子Ｃｐｇ７は、グリーンシートＧＳ１３とＧＳ１４上の電極パターンの間で形成される。
このようにキャパシタンス素子Ｃｐｇ６とＣｐｇ７を形成することにより、バンドパスフィルタの低域遮断周波数と高域遮断周波数の周波数位置を夫々固定したままで、通過周波数帯域を拡げることができるため、減衰特性を維持したまま、挿入損失を改善することができる。
図３に例示した高周波回路と図４Ａ〜４Ｄに例示した電極パターン図との対応において注意すべき点がある。
キャパシタンス素子Ｃｆｒ１とキャパシタンス素子Ｃｆｒ２、キャパシタンス素子Ｃｆｔ２とキャパシタンス素子Ｃｆｔ３、キャパシタンス素子Ｃｐｇ２とキャパシタンス素子Ｃｐｇ６、キャパシタンス素子Ｃｐｇ４とキャパシタンス素子Ｃｐｇ７、キャパシタンス素子Ｃｐｇ６とキャパシタンス素子Ｃｐｇ３、キャパシタンス素子Ｃｐｇ７とキャパシタンス素子Ｃｐｇ３は、電極パターンを共用している点である。
このように電極パターンを共有化することにより、電極パターン数を減らすことができるため、小型化に有利となる。
キャパシタンス素子Ｃｆｒ１とキャパシタンス素子Ｃｆｒ２、キャパシタンス素子Ｃｆｔ２とキャパシタンス素子Ｃｆｔ３、キャパシタンス素子Ｃｐｇ２とキャパシタンス素子Ｃｐｇ６、キャパシタンス素子Ｃｐｇ４とキャパシタンス素子Ｃｐｇ７、キャパシタンス素子Ｃｐｇ６とキャパシタンス素子Ｃｐｇ３、キャパシタンス素子Ｃｐｇ７とキャパシタンス素子Ｃｐｇ３は、電極パターンを共用している点である。
このように電極パターンを共有化することにより、電極パターン数を減らすことができるため、小型化に有利となる。
すなわち、キャパシタンス素子Ｃｆｒ２は、キャパシタンス素子Ｃｆｒ１を構成する複数の電極パターンのうちの一部であるグリーンシートＧＳ５上の電極パターンを利用する。
キャパシタンス素子Ｃｆｔ３は、キャパシタンス素子Ｃｆｔ２を構成する複数の電極パターンのうちの一部であるグリーンシートＧＳ５上の電極パターンを利用する。
キャパシタンス素子Ｃｐｇ６は、キャパシタンス素子Ｃｐｇ２を構成する複数の電極パターンのうちの一部であるグリーンシートＧＳ１４上の電極パターンを利用する。
キャパシタンス素子Ｃｐｇ７は、キャパシタンス素子Ｃｐｇ４を構成する複数の電極パターンのうちの一部であるグリーンシートＧＳ１４上の電極パターンを利用する。
キャパシタンス素子Ｃｐｇ３は、キャパシタンス素子Ｃｐｇ６を構成する複数の電極パターンのうちの一部であるグリーンシートＧＳ１３上の電極パターンとキャパシタンス素子Ｃｐｇ７を構成する複数の電極パターンのうちの一部であるグリーンシートＧＳ１３上の電極パターンを利用する。
キャパシタンス素子Ｃｆｔ３は、キャパシタンス素子Ｃｆｔ２を構成する複数の電極パターンのうちの一部であるグリーンシートＧＳ５上の電極パターンを利用する。
キャパシタンス素子Ｃｐｇ６は、キャパシタンス素子Ｃｐｇ２を構成する複数の電極パターンのうちの一部であるグリーンシートＧＳ１４上の電極パターンを利用する。
キャパシタンス素子Ｃｐｇ７は、キャパシタンス素子Ｃｐｇ４を構成する複数の電極パターンのうちの一部であるグリーンシートＧＳ１４上の電極パターンを利用する。
キャパシタンス素子Ｃｐｇ３は、キャパシタンス素子Ｃｐｇ６を構成する複数の電極パターンのうちの一部であるグリーンシートＧＳ１３上の電極パターンとキャパシタンス素子Ｃｐｇ７を構成する複数の電極パターンのうちの一部であるグリーンシートＧＳ１３上の電極パターンを利用する。
第２のフィルタ回路ＦＩＬ２について説明する。インダクタンス素子Ｌｐａ１は、グリーンシートＧＳ４，ＧＳ６の２層に亘って形成される。キャパシタンス素子Ｃｐａ２は、グリーンシートＧＳ１４上の電極パターンとＧＮＤパターンとの間で形成される。キャパシタンス素子Ｃｐａ３は、必要に応じて追加するものであって、この実施態様では省略している。キャパシタンス素子Ｃｐａ４は、グリーンシートＧＳ１４上の電極パターンとＧＮＤパターンとの間で形成される。
第３のフィルタ回路ＦＩＬ３について説明する。インダクタンス素子Ｌｆｔ４は、グリーンシートＧＳ１０、ＧＳ１２、ＧＳ１３の３層に亘って形成される。キャパシタンス素子Ｃｆｔ５は、必要に応じて追加するものであって、この実施態様では省略している。必要に応じて、インダクタンス素子Ｌｆｔ４に並列にキャパシタンス素子を並列接続してもよい。
第２の分波回路Ｄｉｐ２について説明する。インダクタンス素子Ｌｆｔ１は、グリーンシートＧＳ７〜ＧＳ１０の4層に亘って形成されるので、小型の割には大きいインダクタンスを得られる。インダクタンス素子Ｌｆｔ２は、グリーンシートＧＳ７〜ＧＳ９の３層に亘って形成される。インダクタンス素子Ｌｆｔ３は、グリーンシートＧＳ７，ＧＳ８，ＧＳ１０の３層に亘って形成される。
キャパシタンス素子Ｃｆｔ１は、グリーンシートＧＳ１６とＧＮＤパターンとの間で形成される。キャパシタンス素子Ｃｆｔ２は、グリーンシートＧＳ４とＧＳ５上の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｔ３は、グリーンシートＧＳ５とＧＳ６の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｔ４は、グリーンシートＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。
キャパシタンス素子Ｃｆｔ１は、グリーンシートＧＳ１６とＧＮＤパターンとの間で形成される。キャパシタンス素子Ｃｆｔ２は、グリーンシートＧＳ４とＧＳ５上の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｔ３は、グリーンシートＧＳ５とＧＳ６の電極パターンとの間で形成される。キャパシタンス素子Ｃｆｔ４は、グリーンシートＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。
インダクタンス素子ＬｐｂｂはグリーンシートＧＳ３上に形成され、インダクタンス素子ＬｐｂａはグリーンシートＧＳ４上に形成される。
第１の平衡‐不平衡変換回路ＢＡＬ１について説明する。インダクタンス素子Ｌｂｇ１は、グリーンシートＧＳ４，ＧＳ６〜ＧＳ８，ＧＳ１０，ＧＳ１２，ＧＳ１３の７層に亘って形成される。インダクタンス素子Ｌｂｇ２とインダクタンス素子Ｌｂｇ３は、共に、グリーンシートＧＳ６〜ＧＳ８，ＧＳ１０，ＧＳ１２の５層に亘って形成される。
キャパシタンス素子Ｃｂｇ１は、グリーンシートＧＳ１４，ＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。キャパシタンス素子Ｃｂｇ２，Ｃｂｇ３は、グリーンシートＧＳ１５上の電極パターンとＧＮＤパターンとの間で形成される
キャパシタンス素子Ｃｂｇ１は、グリーンシートＧＳ１４，ＧＳ１６上の電極パターンとＧＮＤパターンとの間で形成される。キャパシタンス素子Ｃｂｇ２，Ｃｂｇ３は、グリーンシートＧＳ１５上の電極パターンとＧＮＤパターンとの間で形成される
第２の平衡‐不平衡変換回路ＢＡＬ２について説明する。インダクタンス素子Ｌｂａ１は、グリーンシートＧＳ５とＧＳ８の２層に亘って形成される。インダクタンス素子Ｌｂａ２とインダクタンス素子Ｌｂａ３は、共に、グリーンシートＧＳ９とＧＳ１３の２層に亘って形成される。
キャパシタンス素子Ｃｂａ１は、グリーンシートＧＳ１４とＧＳ１５上の電極パターンとＧＮＤパターンとの間で形成される。
キャパシタンス素子Ｃｂａ１は、グリーンシートＧＳ１４とＧＳ１５上の電極パターンとＧＮＤパターンとの間で形成される。
図５は、本発明に係る高周波回路部品の斜視図を示す。図５（Ａ）は高周波回路部品を部品搭載面から見た斜視図、図５（Ｂ）は底面から見た斜視図である。
図５（Ａ）に示すように、高周波スイッチＳＷ１であるＤＰＤＴスイッチ（ＧａＡｓ ＦＥＴ）が積層体１０の上表面に実装される。ＤＰＤＴスイッチは、ベア状態で積層体１０に実装し、樹脂封止や缶封止することも出来る。
また、積層体１０内蔵されないコンデンサＣ１〜Ｃ６をチップ部品として搭載している。
図５（Ｂ）は底面の電極配置を示し、積層体１０の左部にはグランド電極ＧＮＤを中心としてグランド電極ＧＮＤに挟まれてアンテナ側端子Ａｎｔ１、Ａｎｔ２が夫々位置される。積層体１０の上部にはグランド電極ＧＮＤに挟まれて、コントロール端子Ｖ１，第２の受信側端子５Ｇ＿Ｒｘ＋，５Ｇ＿Ｒｘ−が配置される。積層体１０の右部にはグランド電極ＧＮＤを中心としてグランド電極ＧＮＤに挟まれて第２の送信側端子５Ｇ＿Ｔｘ、第２の送信側端子２．４Ｇ＿Ｔｘが夫々位置される。積層体１０の下部にはグランド電極ＧＮＤに挟まれて、コントロール端子Ｖ２，第１の受信側端子２．４Ｇ＿Ｒｘ＋，２．４Ｇ＿Ｒｘ−が配置される。
図５（Ａ）に示すように、高周波スイッチＳＷ１であるＤＰＤＴスイッチ（ＧａＡｓ ＦＥＴ）が積層体１０の上表面に実装される。ＤＰＤＴスイッチは、ベア状態で積層体１０に実装し、樹脂封止や缶封止することも出来る。
また、積層体１０内蔵されないコンデンサＣ１〜Ｃ６をチップ部品として搭載している。
図５（Ｂ）は底面の電極配置を示し、積層体１０の左部にはグランド電極ＧＮＤを中心としてグランド電極ＧＮＤに挟まれてアンテナ側端子Ａｎｔ１、Ａｎｔ２が夫々位置される。積層体１０の上部にはグランド電極ＧＮＤに挟まれて、コントロール端子Ｖ１，第２の受信側端子５Ｇ＿Ｒｘ＋，５Ｇ＿Ｒｘ−が配置される。積層体１０の右部にはグランド電極ＧＮＤを中心としてグランド電極ＧＮＤに挟まれて第２の送信側端子５Ｇ＿Ｔｘ、第２の送信側端子２．４Ｇ＿Ｔｘが夫々位置される。積層体１０の下部にはグランド電極ＧＮＤに挟まれて、コントロール端子Ｖ２，第１の受信側端子２．４Ｇ＿Ｒｘ＋，２．４Ｇ＿Ｒｘ−が配置される。
本発明によれば、少なくとも２つの互いに周波数が異なる通信システムに共用可能な高周波回路において、高周波信号を分波する回路を簡略化することが可能である。
また、少ないスイッチ手段で電力消費を抑えながら前記複数のマルチバンドアンテナと送信側回路、受信側回路との接続を切り替え、さらにフィルタ回路や平衡―不平衡変換回路、さらにインピーダンス変換回路を備えた高周波回路を提供することができる。
そして前記高周波回路を３次元的な積層構造により小型に構成した高周波回路部品とし、さらに各通信システムでの送信データを変調し、受信データを復調する送受信部と、前記高周波スイッチの切り替えを制御するスイッチ回路制御部を備えたマルチバンド通信装置を提供することが出来、パーソナルコンピュータ（ＰＣ）、プリンタやハードディスク、ブロードバンドルーターなどのＰＣの周辺機器、ＦＡＸ、冷蔵庫、標準テレビ（ＳＤＴＶ）、高品位テレビ（ＨＤＴＶ）、カメラ、ビデオ、携帯電話等々の電子機器、自動車内や航空機内でのワイヤに変わる信号伝達手段として有用なものである。
また、少ないスイッチ手段で電力消費を抑えながら前記複数のマルチバンドアンテナと送信側回路、受信側回路との接続を切り替え、さらにフィルタ回路や平衡―不平衡変換回路、さらにインピーダンス変換回路を備えた高周波回路を提供することができる。
そして前記高周波回路を３次元的な積層構造により小型に構成した高周波回路部品とし、さらに各通信システムでの送信データを変調し、受信データを復調する送受信部と、前記高周波スイッチの切り替えを制御するスイッチ回路制御部を備えたマルチバンド通信装置を提供することが出来、パーソナルコンピュータ（ＰＣ）、プリンタやハードディスク、ブロードバンドルーターなどのＰＣの周辺機器、ＦＡＸ、冷蔵庫、標準テレビ（ＳＤＴＶ）、高品位テレビ（ＨＤＴＶ）、カメラ、ビデオ、携帯電話等々の電子機器、自動車内や航空機内でのワイヤに変わる信号伝達手段として有用なものである。
２．４Ｇ＿Ｒｘ＋，２．４Ｇ＿Ｒｘ− 第１の受信側端子
５Ｇ＿Ｒｘ＋ ，５Ｇ＿Ｒｘ− 第２の受信側端子
２．４Ｇ＿Ｔｘ 第１の送信側端子
５Ｇ＿Ｔｘ 第２の送信側端子
Ａｎｔ１，Ａｎｔ２ アンテナ側端子
ＡＮＴ１，ＡＮＴ２ アンテナ
１０ 積層体
３０ 送受信回路部
５０ スイッチ回路制御部
７０ 分波・フィルタ複合回路
ＢＡＬ１ 第１の平衡‐不平衡変換回路
ＢＡＬ２ 第２の平衡‐不平衡変換回路
Ｃ１〜Ｃ６ キャパシタンス素子
Ｃｂａ１ キャパシタンス素子
Ｃｆｔ１〜Ｃｆｔ４ キャパシタンス素子
Ｃｆｒ１〜Ｃｆｒ３ キャパシタンス素子
Ｃｐａ１〜Ｃｐａ４ キャパシタンス素子
Ｃｐｇ１〜Ｃｐｇ７ キャパシタンス素子
Ｄｉｐ１ 第１の分波回路
Ｄｉｐ２ 第２の分波回路
ＦＩＬ１ 第１のフィルタ回路
ＦＩＬ２ 第２のフィルタ回路
ＦＩＬ３ 第３のフィルタ回路
ＧＮＤ グランド端子
ＧＳ１〜ＧＳ１７ グリーンシート
Ｌｂａ１〜Ｌｂａ３ インダクタンス素子
Ｌｂｇ１〜Ｌｂｇ３ インダクタンス素子
Ｌｆｔ１〜Ｌｆｔ３ インダクタンス素子
Ｌｆｒ１，Ｌｆｒ２ インダクタンス素子
Ｌｐａ１ インダクタンス素子
Ｌｐｂａ，Ｌｐｂｂ インダクタンス素子
ｐａ〜ｐｄ 端子
ｐ１ａ，ｐ２ａ 共通端子
ｐ１ｂ，ｐ２ｂ 低周波側端子
ｐ１ｃ，ｐ２ｃ 高周波側端子
ＳＷ１ 高周波スイッチ
Ｖ１，Ｖ２ コントロール端子
５Ｇ＿Ｒｘ＋ ，５Ｇ＿Ｒｘ− 第２の受信側端子
２．４Ｇ＿Ｔｘ 第１の送信側端子
５Ｇ＿Ｔｘ 第２の送信側端子
Ａｎｔ１，Ａｎｔ２ アンテナ側端子
ＡＮＴ１，ＡＮＴ２ アンテナ
１０ 積層体
３０ 送受信回路部
５０ スイッチ回路制御部
７０ 分波・フィルタ複合回路
ＢＡＬ１ 第１の平衡‐不平衡変換回路
ＢＡＬ２ 第２の平衡‐不平衡変換回路
Ｃ１〜Ｃ６ キャパシタンス素子
Ｃｂａ１ キャパシタンス素子
Ｃｆｔ１〜Ｃｆｔ４ キャパシタンス素子
Ｃｆｒ１〜Ｃｆｒ３ キャパシタンス素子
Ｃｐａ１〜Ｃｐａ４ キャパシタンス素子
Ｃｐｇ１〜Ｃｐｇ７ キャパシタンス素子
Ｄｉｐ１ 第１の分波回路
Ｄｉｐ２ 第２の分波回路
ＦＩＬ１ 第１のフィルタ回路
ＦＩＬ２ 第２のフィルタ回路
ＦＩＬ３ 第３のフィルタ回路
ＧＮＤ グランド端子
ＧＳ１〜ＧＳ１７ グリーンシート
Ｌｂａ１〜Ｌｂａ３ インダクタンス素子
Ｌｂｇ１〜Ｌｂｇ３ インダクタンス素子
Ｌｆｔ１〜Ｌｆｔ３ インダクタンス素子
Ｌｆｒ１，Ｌｆｒ２ インダクタンス素子
Ｌｐａ１ インダクタンス素子
Ｌｐｂａ，Ｌｐｂｂ インダクタンス素子
ｐａ〜ｐｄ 端子
ｐ１ａ，ｐ２ａ 共通端子
ｐ１ｂ，ｐ２ｂ 低周波側端子
ｐ１ｃ，ｐ２ｃ 高周波側端子
ＳＷ１ 高周波スイッチ
Ｖ１，Ｖ２ コントロール端子
Claims (9)
- 周波数の異なる信号を分波する第１の分波回路と第１のフィルタ回路とを複合し、共通端子、低周波側端子、および高周波側端子を有する分波・フィルタ複合回路であって、
前記第１の分波回路は、低周波側フィルタと高周波側フィルタより構成され、
前記低周波側フィルタは、前記共通端子と前記第１のフィルタ回路との間に接続された第１のインダクタンス素子で構成され、
前記高周波側フィルタは、前記共通端子と前記高周波側端子との間に接続された第１のキャパシタンス素子と第２のキャパシタンス素子、及び前記第１のキャパシタンス素子と前記第２のキャパシタンス素子との接続点とグランドとの間に接続された第２のインダクタンス素子と第３のキャパシタンス素子の直列回路で構成され、
前記第１のフィルタ回路はバンドパスフィルタであり、且つ前記第１のインダクタンス素子と前記低周波側端子との間に接続されたことを特徴とする分波・フィルタ複合回路。 - 請求項１記載の分波・フィルタ複合回路を構成するインダクタンス素子、キャパシタンス素子を、電極パターンを有する積層体により構成したことを特徴とする高周波回路部品。
- 少なくとも２つの互いに周波数の異なる通信システムに共用可能な高周波回路であって、
互いに周波数が異なる通信システムで送受信が可能な複数のアンテナに接続される複数のアンテナ側端子と第１及び第２の送信側端子および第１及び第２の受信側端子との接続を切り替える少なくとも４つの端子を備えた高周波スイッチと、
該高周波スイッチの一つの端子と前記第１及び第２の受信側端子との間に接続された請求項１記載の分波・フィルタ複合回路と、
前記高周波スイッチの他の端子と前記第１及び第２の送信側端子との間に接続された第２の分波回路とを備えたことを特徴とする高周波回路。 - 請求項１記載の分波・フィルタ複合回路の低周波側端子と前記第１の受信側端子との間に接続された第１の平衡-不平衡変換回路と、
前記分波・フィルタ複合回路の高周波側端子と前記第２の受信側端子との間に接続された第２のフィルタ回路と、
該第２のフィルタ回路に接続された第２の平衡-不平衡変換回路とを更に備えたことを特徴とする請求項３記載の高周波回路。 - 請求項３または請求項４記載の高周波回路を積層体で一体化した高周波回路部品であって、
前記分波・フィルタ複合回路、前記第２の分波回路、及び前記第２のフィルタ回路は、インダクタンス素子、キャパシタンス素子を主構成とし、
前記インダクタンス素子、前記キャパシタンス素子の少なくとも一部を、電極パターンを有する積層体により構成したことを特徴とする高周波回路部品。 - 請求項４記載の高周波回路を積層体で一体化した高周波回路部品であって、
前記分波・フィルタ複合回路、前記第２の分波回路、前記第２のフィルタ回路、前記第１の平衡-不平衡変換回路、および前記第２の平衡-不平衡変換回路は、インダクタンス素子、キャパシタンス素子を主構成とし、
前記インダクタンス素子、キャパシタンス素子の少なくとも一部を、電極パターンを有する積層体により構成したことを特徴とする高周波回路部品。 - 請求項１記載の分波・フィルタ複合回路７０を用いたマルチバンド通信装置であって、
各通信システムでの送信データを変調し受信データを復調する送受信回路部と、
前記高周波スイッチの切り替えを制御するスイッチ回路制御部とを備えたことを特徴とするマルチバンド通信装置。 - 請求項３または請求項４記載の高周波回路を用いたマルチバンド通信装置であって、
各通信システムでの送信データを変調し受信データを復調する送受信回路部と、
前記高周波スイッチの切り替えを制御するスイッチ回路制御部とを備えたことを特徴とするマルチバンド通信装置。 - 請求項２または、請求項５、または請求項６のいずれかに記載の高周波回路部品を用いたマルチバンド通信装置であって、
各通信システムでの送信データを変調し受信データを復調する送受信回路部と、
前記高周波スイッチの切り替えを制御するスイッチ回路制御部とを備えたことを特徴とするマルチバンド通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004150781A JP4399786B2 (ja) | 2004-05-20 | 2004-05-20 | 分波・フィルタ複合回路、高周波回路、高周波回路部品、およびこれらを用いたマルチバンド通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004150781A JP4399786B2 (ja) | 2004-05-20 | 2004-05-20 | 分波・フィルタ複合回路、高周波回路、高周波回路部品、およびこれらを用いたマルチバンド通信装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009141924A Division JP4487274B2 (ja) | 2009-06-15 | 2009-06-15 | 高周波回路部品およびマルチバンド通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005333485A true JP2005333485A (ja) | 2005-12-02 |
| JP4399786B2 JP4399786B2 (ja) | 2010-01-20 |
Family
ID=35487812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004150781A Expired - Fee Related JP4399786B2 (ja) | 2004-05-20 | 2004-05-20 | 分波・フィルタ複合回路、高周波回路、高周波回路部品、およびこれらを用いたマルチバンド通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4399786B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007083668A1 (ja) * | 2006-01-17 | 2007-07-26 | Hitachi Metals, Ltd. | 高周波回路部品及びこれを用いた通信装置 |
| JP2008160660A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | フロントエンド回路 |
| JP2010527192A (ja) * | 2007-05-08 | 2010-08-05 | エプコス アクチエンゲゼルシャフト | フロントエンド回路を有する電気的構成要素 |
| JP2011259066A (ja) * | 2010-06-07 | 2011-12-22 | Murata Mfg Co Ltd | 高周波モジュール |
| JP2019009583A (ja) * | 2017-06-23 | 2019-01-17 | 株式会社村田製作所 | マルチプレクサ、送信装置および受信装置 |
| JP2019205007A (ja) * | 2018-05-21 | 2019-11-28 | 株式会社村田製作所 | 高周波回路 |
-
2004
- 2004-05-20 JP JP2004150781A patent/JP4399786B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8130787B2 (en) | 2006-01-17 | 2012-03-06 | Hitachi Metals, Ltd. | High-frequency circuit device, and communications apparatus comprising same |
| JP2009290896A (ja) * | 2006-01-17 | 2009-12-10 | Hitachi Metals Ltd | 高周波回路部品及びこれを用いた通信装置 |
| WO2007083668A1 (ja) * | 2006-01-17 | 2007-07-26 | Hitachi Metals, Ltd. | 高周波回路部品及びこれを用いた通信装置 |
| JP2008160660A (ja) * | 2006-12-26 | 2008-07-10 | Sony Corp | フロントエンド回路 |
| US8208076B2 (en) | 2006-12-26 | 2012-06-26 | Sony Corporation | Front end circuit |
| JP2010527192A (ja) * | 2007-05-08 | 2010-08-05 | エプコス アクチエンゲゼルシャフト | フロントエンド回路を有する電気的構成要素 |
| US8620244B2 (en) | 2007-05-08 | 2013-12-31 | Epcos Ag | Electrical component with a front-end circuit |
| JP2011259066A (ja) * | 2010-06-07 | 2011-12-22 | Murata Mfg Co Ltd | 高周波モジュール |
| US9007145B2 (en) | 2010-06-07 | 2015-04-14 | Murata Manufacturing Co., Ltd. | High-frequency signal balancing multiplexer |
| TWI484753B (zh) * | 2010-06-07 | 2015-05-11 | Murata Manufacturing Co | High frequency module |
| JP2019009583A (ja) * | 2017-06-23 | 2019-01-17 | 株式会社村田製作所 | マルチプレクサ、送信装置および受信装置 |
| US10601402B2 (en) | 2017-06-23 | 2020-03-24 | Murata Manufacturing Co., Ltd. | Multiplexer, transmission device, and reception device |
| JP2019205007A (ja) * | 2018-05-21 | 2019-11-28 | 株式会社村田製作所 | 高周波回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4399786B2 (ja) | 2010-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4548610B2 (ja) | マルチバンド高周波回路、マルチバンド高周波回路部品及びこれを用いたマルチバンド通信装置 | |
| JP4386205B2 (ja) | 高周波部品及びマルチバンド通信装置 | |
| WO2008075691A1 (ja) | 高周波回路、高周波部品、及び通信装置 | |
| TW200525915A (en) | Circuit system for wireless communications | |
| JP4930707B2 (ja) | 高周波回路、高周波回路部品及びこれを用いた通信装置 | |
| JP2006304081A (ja) | 高周波回路、高周波回路部品及びこれを用いた通信装置 | |
| JP4288529B2 (ja) | 高周波部品及びマルチバンド通信装置 | |
| JP2006014102A (ja) | 高周波積層モジュール部品及びこれを用いたデュアルバンド通信装置 | |
| JP2010147589A (ja) | 高周波回路、高周波部品及び通信装置 | |
| JP4487274B2 (ja) | 高周波回路部品およびマルチバンド通信装置 | |
| JP4399786B2 (ja) | 分波・フィルタ複合回路、高周波回路、高周波回路部品、およびこれらを用いたマルチバンド通信装置 | |
| JP2005354407A (ja) | 高周波回路、高周波部品、及びこれを用いたマルチバンド通信装置 | |
| JP4552193B2 (ja) | マルチバンド高周波モジュールおよびこれを用いたマルチバンド通信装置 | |
| JP5137167B2 (ja) | バンドパスフィルタ、高周波回路、高周波回路部品、およびこれらを用いたマルチバンド通信装置 | |
| JP2009027319A (ja) | 高周波回路、高周波部品及び通信装置 | |
| JP2006246234A (ja) | 高周波スイッチモジュールおよびこれを用いた無線通信装置 | |
| JP2010212962A (ja) | 高周波部品およびそれを用いた通信装置 | |
| JP2008219699A (ja) | 低雑音増幅器回路、高周波回路、高周波部品及び通信装置 | |
| JP2009159411A (ja) | 高周波回路、高周波部品および通信装置 | |
| JP2010093622A (ja) | 高周波回路部品およびこれを用いた通信装置 | |
| JP2009159412A (ja) | 高周波部品及び通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090410 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091015 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4399786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |