JP2005333302A - 多値判定帰還等化装置および方法 - Google Patents

Abstract

【課題】多値判定帰還等化装置において、比較判定器における判定の誤りを抑えることで、性能のよい多値判定帰還等化装置を提供すること。
【解決手段】送信信号のＮ個の符号点により硬判定する比較判定器の出力信号を、フィードバックフィルタを通じて入力側に帰還し、フィードフォワードフィルタからの出力信号と加算して、比較判定器に入力する多値判定帰還等化装置において、比較判定器４への入力信号ｇが、Ｎ個の符号点のうち、ある隣接する符号点ｎ＿（ｉ）とｎ＿（ｉ＋１）の間にあり、ｎ＿（ｉ）とｎ＿（ｉ＋１）との間の所定の点ｂ＿（ｉ）からの入力信号ｇの距離がある閾値以下であるときに、符号点による硬判定を行わず、入力信号ｇをそのまま比較判定器の出力信号とする。
【選択図】図１

Description

本発明は多値判定帰還等化器に関するものである。

判定帰還等化は、比較判定器の判定結果の出力を基に、フィードバックフィルタで、受信信号に付加された干渉分を打ち消すレプリカを生成して比較判定器の入力側に帰還し、フィードフォワードフィルタの出力信号と加算することによって干渉分を取り除いて所望の信号成分を取り出す方法である。そのため、雑音等の原因により比較判定器から誤った判定結果が得られると、誤った干渉分を取り除くことになり、誤りが拡大することになる。この拡大はエラー伝播と呼ばれており、このエラー伝播を抑えることが判定帰還等化器の性能を大きく左右する。

従来の技術としては、比較判定器の入力信号から誤差信号を算出し、誤差信号が所定値を超えることを検出した時に、比較判定器のスライス（硬判定）レベルを対応するオフセット値に制御するものなどがあった（特許文献１参照）。図１７は前記特許文献１に記載された多値判定帰還等化装置の構造を表すブロック図である。図１７の構成は、スライス（硬判定）レベルを基準とし入力信号のレベルを判定する比較判定器４の出力を、入力側にフィードバックフィルタ３によって帰還し、フィードフォワードフィルタ２からの出力信号と加算器５にて加算した信号を、比較判定器４へ入力している。比較判定器４の入力信号をｙ（ｔ）とし、比較判定器４の出力信号を±１で表される２値信号ａ（ｋ）とする。ａ（ｋ−１）≠ａ（ｋ＋１）を誤差算出条件とし、比較判定器４の入力信号と比較判定器４の出力信号から、エラー伝播検出器２０１において誤差信号ｅｖ（ｋ）を求め、この算出された誤差信号ｅｖ（ｋ）を所定値と比較することでエラー伝播を検知する。さらに、エラー伝播オフセット方向検出器２０２において、比較判定器４の出力信号から＋１と−１の多数決を採ることで、信号の偏りからエラー伝播のオフセット方向を検知して、スライス（硬判定）オフセット制御器２０３で、スライス（硬判定）レベルを、信号の偏りを打ち消すように制御する構成としている。
特開２０００−３３１４２６号公報（第５頁、図６）

しかしながら従来の方法では、判定誤りが起きたときに、エラーの伝播を抑えることは可能であるが、比較判定器における判定の誤りそのものを抑えることができない。

図１２は、雑音の影響を受けた信号の分布とその頻度を表す模式図である。図１２において、雑音が強い時には比較判定器への入力信号は符号点から離れたものになる。そして、入力信号が、隣接する符号点の間に位置してしまい、雑音が強いときに、本来判定されるべき符号点ではなく他の符号点の判定領域に位置した場合（図１２（ｂ））に、判定の誤りを引き起こしてしまう。この判定誤りは、判定前に付加されていた雑音をさらに増大させるものであり、さらにその判定の誤った信号を入力とするフィードバックフィルタに誤った情報を与え、その結果、フィードフォワードフィルタの出力から、フィードバックフィルタより生成された、誤った干渉分のレプリカを取り除くこととなり、フィードバックフィルタのループによって、誤りが累積され、誤りが伝播していくこととなる。

本発明では、比較判定器の入力信号が、判定の誤りの起こる可能性が大きい時には判定を行わないようにすることで、判定の誤りを抑えることのできる多値判定帰還等化装置の提供を目的とする。

前記従来の課題を解決するために、本発明の請求項１記載の多値判定帰還等化装置は、送信信号のＮ個の符号点により硬判定する比較判定器の出力信号を、フィードバックフィルタを通じて比較判定器の入力側に帰還し、フィードフォワードフィルタからの出力信号と加算して、比較判定器に入力する多値判定帰還等化装置において、この比較判定器への入力信号ｇが、Ｎ個の符号点のうち、ある隣接する符号点ｎ＿（ｉ）とｎ＿（ｉ＋１）の間にあり、ｎ＿（ｉ）とｎ＿（ｉ＋１）との間の所定の点ｂ＿（ｉ）からの入力信号ｇの距離がある閾値以下であるときに、符号点による硬判定を行わず、入力信号ｇをそのまま比較判定器の出力信号とする構成にしている。

多値判定帰還等化装置をこのような構成にしておけば、隣接する符号点の間の誤判定をおこしやすい領域の信号に対し、硬判定を行わないので、判定誤りを抑えることができ、誤った判定結果をフィードバックフィルタに入力することが抑えられ、等化性能を向上することができる。

また、本発明の請求項２記載の多値判定帰還等化装置は、送信信号のＮ×Ｍ個の符号点によりスライスする比較判定器の出力信号を、フィードバックフィルタを通じて入力側に帰還し、フィードフォワードフィルタからの出力と加算して、比較判定器に入力する多値判定帰還等化装置において、この比較判定器への、二次元座標空間（ｘ，ｙ）である複素入力信号ｇの実軸成分が、実軸に関するＮ個の符号点のうち、ある隣接する符号点ｎ＿（ｉ）とｎ＿（ｉ＋１）の間にあり、ｎ＿（ｉ）とｎ＿（ｉ＋１）との間の所定の点ｂ＿（ｉ）からの入力信号ｇの実軸成分の距離がある閾値以下であるとき、または、複素入力信号ｇの虚軸成分が、虚軸に関してＭ個の符号点のうち、ある隣接する符号点ｍ＿（ｊ）とｍ＿（ｊ＋１）の間にあり、ｍ＿（ｊ）とｍ＿（ｊ＋１）との間の所定の点ｃ＿（ｊ）からの入力信号ｇの虚軸成分の距離がある閾値以下であるときに、硬判定を行わず、入力信号ｇをそのまま比較判定器の出力信号とする構成にしている。

多値判定帰還等化装置をこのような構成にしておけば、直角振幅変調等において、実軸または虚軸成分のどちらかが判定誤りをおこしやすい信号に対し、硬判定を行わないので、判定誤りを抑えることができ、誤った判定結果をフィードバックフィルタに入力することが抑えられ、等化性能を向上することができる。

また、本発明の請求項３記載の多値判定帰還等化装置は、請求項１または２に記載の多値判定帰還等化装置において、比較判定器の入力信号に含まれる雑音量を検出する雑音量検出器をもち、この雑音量検出器における推定した雑音量に応じて、請求項１または２に記載の閾値を制御するという構成にしている。

多値判定帰還等化装置をこのような構成にしておけば、雑音量によって硬判定を行わない領域を変化させることができる。図１２（ｂ）に示すように、雑音が強い時には、比較判定器への入力信号は送信時の符号点から離れ、異なる符号点の判定領域に入ってしまうため、判定誤りが生じてしまうが、図１２（ａ）に示すように、雑音が弱い時には、比較判定器への入力信号は送信時の符号点からあまり離れていない信号であるため、判定誤りが起きにくくなる。判定誤りがない時は、硬判定により、雑音のない信号をフィードバックフィルタへ入力することで、正しく干渉分を取り除くことができるので、判定誤りがない信号に対して硬判定を行わないことは等化の性能劣化に繋がることとなる。よって、雑音により閾値を変え、硬判定を行わない領域を制御することで、雑音が少なく判定誤りがおきにくい時に硬判定を行わない領域を小さくし、雑音が大きく判定誤りがおきやすい時に硬判定を行わない領域を大きくすることができ、領域を固定した時よりも、等化能力を向上することができる。

また、本発明の請求項４記載の多値判定帰還等化装置は、請求項３記載の多値判定帰還等化装置において、雑音量検出器が、比較判定器の入力信号と、入力信号を符号点により硬判定した値とを用いて誤差を算出することで、入力信号に含まれる雑音を推定し、算出された誤差を基に請求項１または２に記載の閾値を制御するように構成している。

多値判定帰還等化装置をこのような構成にしておけば、比較判定器の入力信号から、受信環境の雑音量が随時推定でき、刻一刻と変動する環境において、雑音量に応じた硬判定を行わない領域を制御できる。

また、本発明の請求項５記載の多値判定帰還等化装置は、請求項３記載の多値判定帰還等化装置において、雑音量検出器が、比較判定器の入力信号と、送信信号中に周期的に挿入された既知信号を用いて誤差を算出することで入力信号に含まれる雑音を推定し、算出された誤差を基に請求項１または２記載の閾値を制御するように構成している。

多値判定帰還等化装置をこのような構成にしておけば、雑音検出部が、判定誤りがおきやすい硬判定した信号ではなく、送信信号中に含まれる既知信号を用いることで、精度の高い雑音量を推定することが可能となり、雑音量に応じて硬判定を行わない領域を制御できる。

本発明の多値判定帰還等化装置は、比較判定器において硬判定する硬判定適用領域と硬判定をしない硬判定適用外領域を設けることで隣接する符号点の間の誤判定をおこしやすい領域の信号に対し、硬判定を行わないので、判定誤りを抑えることができ、波形等化の性能を向上することが可能となる。また、判定誤りがない時には、硬判定をすることで、より正しく干渉分を取り除くことができ、この時に硬判定を行わないことは等化の性能劣化に繋がることとなるので、本発明の多値判定帰還等化装置の比較判定器において、雑音が少なく判定誤りがおきにくい時に硬判定適用外領域を小さくして多くの信号を硬判定し、雑音が大きく判定誤りがおきやすい時に硬判定適用外領域を大きくして符号点に近い信号のみ硬判定することで、領域を固定した時よりも、等化能力を向上することができる。

以下本発明の実施形態について図面を参照して説明する。

（実施の形態１）
本発明の多値判定帰還等化装置の実施の形態１について、図１、図２を参照して説明する。

図１は、本発明の実施の形態１における多値判定帰還等化装置のブロック図である。

図１に示すように、入力信号は、フィードフォワードフィルタ２に送られ、加算器５においてフィードフォワードフィルタ２の出力とフィードバックフィルタ３の出力とを加算する。この加算した信号を比較判定器４へ入力し、比較判定器４の出力をフィードバックフィルタ３へ入力する。

図２は、硬判定適用外領域を表す模式図である。

図２において、比較判定器４へ入力された信号は、符号点により硬判定を行うスライサ７に入力され、Ｎ個の符号点に関して硬判定される。また、入力信号は領域判定器６に入力され図２に示す領域判定が行われる。領域判定器６によって、入力信号が、ある隣接する符号点ｎ＿（ｉ）１０１とｎ＿（ｉ＋１）１０２の間にあり、ｎ＿（ｉ）１０１とｎ＿（ｉ＋１）１０２との中間点ｂ＿（ｉ）１０３からの入力信号の距離が閾値１０４以下であるとき（図２の硬判定適用外領域）、スイッチ８を比較判定器４の入力信号をそのまま出力する方へ切り換え、それ以外の場合と判定されると、スイッチ８をスライサ７からの出力側に切り換える。これにより、誤判定を起こしやすい領域の信号を硬判定せずフィードバックフィルタ３へ入力することができ、判定誤りを抑えることが可能となる。なお、ここで、Ｎは２以上の整数としてよく、例えば多値判定帰還等化装置の入力信号が、８ＶＳＢ（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ Ｂａｎｄ）変調信号であれば、領域判定器６における領域判定は図３のようになる。

また、図１では、比較判定器４の出力信号を多値判定帰還等化装置の出力信号としているが、図４のように比較判定器４の入力信号を多値判定帰還等化装置の出力信号にしてもよいし、図５のように比較判定器４の入力信号を、符号点により硬判定を行うスライサ９に介したものを多値判定帰還等化装置の出力信号としてもよい。ここで、このスライサ９は、比較判定器４内の構成要素であるスライサ７と共用してもよい。

（実施の形態２）
次に、本発明の多値判定帰還等化装置の実施の形態２について、図６、図７を参照して説明する。図６は、本発明の実施の形態２における多値判定帰還等化装置のブロック図、図７は、本発明の実施の形態２における多値判定帰還等化装置の比較判定器２４のブロック図である。ここでは、図１の実施の形態１とは異なり、複素信号を扱う。

図６に示すように、受信した複素信号は、フィードフォワードフィルタ２２に送られ、加算器２５においてフィードフォワードフィルタ２２の出力とフィードバックフィルタ２３の出力とを加算する。この加算した信号を比較判定器２４へ入力し、比較判定器２４の出力をフィードバックフィルタ２３へ入力する。

図７において、比較判定器２４への複素入力信号４０は、実軸成分４１と虚軸成分４２に分けられ、実軸成分４１は、領域判定器２６とスライサ２７、虚軸成分４２は、領域判定器２８とスライサ２９に入力される。領域判定器２６によって、入力信号の実軸成分４１が実軸に関するＮ個の符号点のうち、ある隣接する符号点ｎ＿（ｉ）とｎ＿（ｉ＋１）の間にあり、ｎ＿（ｉ）とｎ＿（ｉ＋１）との間の中間点ｂ＿（ｉ）からの入力信号の実軸成分４１の距離が閾値以下であると判定された時、または、領域判定器２８によって、入力信号の虚軸成分４２が、虚軸に関するＭ個の符号点のうち、ある隣接する符号点ｍ＿（ｊ）とｍ＿（ｊ＋１）の間にあり、ｍ＿（ｊ）とｍ＿（ｊ＋１）との間の中間点ｃ＿（ｊ）からの入力信号の虚軸成分４２の距離が閾値以下であるときに、スイッチ３０、スイッチ３１を比較判定器２４の入力信号がそのまま出力する方へ切り換え、それ以外の場合には、スイッチ３０、スイッチ３１をスライサ２７、スライサ２９からの出力側に切り換える。図８は、実施の形態２における硬判定適用外領域を示す模式図である。図８（ａ）の斜線部が、硬判定適用外領域である。以上により、複素信号において、誤判定を起こしやすい領域の信号を硬判定せずフィードバックフィルタへ入力することができ、判定誤りを抑えることが可能となる。

なお、図７のＯＲ素子３２をＡＮＤ素子としてもよい。このとき、図８（ｂ）の斜線部がＡＮＤ素子を使った場合の硬判定適用外領域となる。

さらに、複素入力信号４０の実軸成分４１、虚軸成分４２において、それぞれの成分に対し硬判定を行う領域を判定して、それぞれの判定に対し、それぞれ独立にスイッチ３０およびスイッチ３１を切り換えてもよい。

また、実施の形態１で述べたように、図６の実施の形態２において、比較判定器２４の入力信号を多値判定帰還等化装置の出力信号にしてもよいし、比較判定器２４の入力信号を、符号点により硬判定を行うスライサに介したものを多値判定帰還等化装置の出力信号としてもよい。ここで、このスライサは、比較判定器２４内の構成要素であるスライサ２７、スライサ２９と共用してもよい。

（実施の形態３）
次に、本発明の多値判定帰還等化装置の実施の形態３について図９、図１０、図１１を参照して説明する。

図９は、本発明の実施の形態３における多値判定帰還等化装置のブロック図である。図１と同じ構成要素については同じ符号を用い、説明を省略する。本実施形態は実施形態１と比較して、入力信号に含まれる雑音量を推定する雑音量検出部５０を設けた点が相違する。図１０は、本発明の実施の形態３における雑音検出部５０のブロック図である。

図１０において、雑音量検出部５０は、加算器５の出力信号を入力し、２乗誤差算出部５２においてその入力信号と入力信号を符号点について硬判定した信号との２乗誤差を算出し、積算部５３において平均値を算出する。算出された誤差の平均値を図１１のような入出力関係を持つＲＯＭ５４に入力し、ＲＯＭ５４の出力信号によって、図１における比較判定器４内の領域判定器６の閾値を制御する（なお、ＲＯＭ５４の入出力関係は、図１１のような比例関係でなくてもよい）。図１２（ｂ）に示すように、雑音が強い時には、比較判定器４への入力信号は送信時の符号点から離れ、異なる符号点の判定領域に入ってしまうため、判定誤りが生じてしまうが、図１２（ａ）に示すように、雑音が弱い時には、比較判定器４への入力信号は送信時の符号点からあまり離れていない信号であるため判定誤りが起きにくくなる。判定誤りがない時は、硬判定により、雑音のない信号をフィードバックフィルタへ入力することで、正しく干渉分を取り除くことができるので、判定誤りが起きない信号に対して硬判定を行わないことは等化の性能劣化に繋がることとなる。よって、雑音により領域判定器６の閾値を変え、硬判定適用外領域を制御することで、雑音が少なく判定誤りがおきにくい時に硬判定適用外領域を小さくし、雑音が大きく判定誤りがおきやすい時に硬判定適用外領域を大きくすることができ、領域を固定した時よりも、等化能力を向上することができる。

なお、誤差算出は、ここでは２乗誤差を用いたが、２乗誤差の代わりに入力信号と硬判定した信号との差の絶対値によって算出してもよい。

また、実施の形態１で述べたように、図９の実施の形態３において、比較判定器４の入力信号を多値判定帰還等化装置の出力信号にしてもよいし、比較判定器４の入力信号を、符号点により硬判定を行うスライサに介したものを多値判定帰還等化装置の出力信号としてもよい。ここで、このスライサは、比較判定器４内の構成要素であるスライサ７と共用してもよい。さらに、本実施例は、図６に示した複素信号を入力信号とした多値判定帰還等化装置に実施してもよく、この場合、ＲＯＭ５４の出力信号によって、図７における領域判定器２６、領域判定器２８の閾値を制御する。

（実施の形態４）
次に、本発明の多値判定帰還等化装置の実施の形態４について図１１、図１３、図１４、図１５を参照して説明する。

図１３は、本発明の実施の形態４における多値判定帰還等化装置のブロック図であり、図１４は、図１３における雑音量検出部５０のブロック図である。図１と同じ構成要素については同じ符号を用い、説明を省略する。本実施形態は実施形態３と比較して、雑音量検出部５７において入力信号内に含まれる既知信号を用いる点が相違する。

図１４において、雑音量検出部５７は、加算器５の出力信号を入力し、誤差算出部５２によって、入力信号の既知信号部分と、既知信号生成部５５でタイミング信号４３を使用して生成された既知信号との２乗誤差を算出し、積算部５３で平均値を算出する。算出された誤差の平均値を図１１のような入出力関係を持つＲＯＭ５４に入力し、ＲＯＭ５４の出力信号によって、図１における比較判定器４内の領域判定器６の閾値を制御する（なお、ＲＯＭ５４の入出力関係は、図１１のような比例関係でなくてもよい）。これらの回路動作は、図示しないタイミング信号発生部において生成されたタイミング信号４３によって制御されている。図１５はタイミング信号４３のタイムチャート図である。タイミング信号発生部において、タイミング信号４３は、既知信号部分ではＨｉｇｈレベルに、その他のデータ信号部分ではＬｏｗレベルに設定される。雑音量検出部５７において、タイミング信号４３がＨｉｇｈレベルの時には、既知信号生成部５５、２乗誤差算出部５２、積算部５３、ＲＯＭ５４の回路を動作させ、Ｌｏｗレベルの時には既知信号生成部５５、２乗誤差算出部５２、積算部５３、ＲＯＭ５４の回路を停止させ、雑音量検出部５７はＬｏｗレベルになる直前のＲＯＭ５４の出力信号を保持して出力する。図１２（ｂ）に示すように、雑音が強い時には、比較判定器４への入力信号は送信時の符号点から離れ、異なる符号点の判定領域に入ってしまうため、判定誤りが生じてしまうが、図１２（ａ）に示すように、雑音が弱い時には、比較判定器４への入力信号は送信時の符号点からあまり離れていない信号であるため判定誤りが起きにくくなる。判定誤りがない時は、硬判定により、雑音のない信号をフィードバックフィルタへ入力することで、正しく干渉分を取り除くことができるので、判定誤りが起きない信号に対して硬判定を行わないことは等化の性能劣化に繋がることとなる。よって、雑音により領域判定器６の閾値を変え、硬判定適用外領域を制御することで、雑音が少なく判定誤りがおきにくい時に硬判定適用外領域を小さくし、雑音が大きく判定誤りがおきやすい時に硬判定適用外領域を大きくすることができ、領域を固定した時よりも、等化能力を向上することができる。さらに、入力信号を符号点について硬判定した信号は、先述したように判定誤りがおきやすいので、雑音量を推定することに硬判定した信号ではなく既知信号を用いることで、雑音量推定の精度が向上して、精度よく硬判定適用外領域の制御ができる。

なお、図１３の雑音量検出器５７は、図１６に示すように、タイミング信号４３がＨｉｇｈレベルの時にスイッチ５６を既知信号生成部５５側に切り替え、既知信号と入力信号との２乗誤差を算出し、タイミング信号４３がＬｏｗレベルの時には、スイッチ５６をスライサ５１側に切り替え、入力信号を符号点により硬判定した信号と入力信号との２乗誤差を算出して、積算部５３において積算を行う雑音量検出部５８としてもよい。このときは、２乗誤差算出部５２、積算部５３、ＲＯＭ５４はタイミング信号４３のレベルに関わらず作動している。

また、ここでは誤差算出は２乗誤差を用いたが、２乗誤差の代わりに入力信号と生成した既知信号との差の絶対値によって算出してもよい。

さらに、実施の形態１で述べたように、図１３の実施の形態４において、比較判定器４の入力信号を多値判定帰還等化装置の出力信号にしてもよいし、比較判定器４の入力信号を、符号点により硬判定を行うスライサに介したものを多値判定帰還等化装置の出力信号としてもよい。ここで、このスライサは、比較判定器４内の構成要素であるスライサ７と共用してもよい。

また、本実施例は、図６に示した複素信号を入力信号とする多値判定帰還等化装置に実施してもよく、この場合、ＲＯＭ５４の出力信号によって、図７における領域判定器２６、領域判定器２８の閾値を制御する。

本発明にかかる判定帰還等化器は、通信装置や磁気ディスク装置等、判定帰還等化器を用いた装置に有益である。

本発明の実施の形態１における多値判定帰還等化装置のブロック図 符号点による硬判定適用外領域を表す模式図 ８ＶＳＢ変調信号における硬判定適用外領域を表す模式図 図１とは異なる出力信号の実施の形態１の多値判定帰還等化装置のブロック図 図１とは異なる出力信号の実施の形態１の多値判定帰還等化装置のブロック図 本発明の実施の形態２における多値判定帰還等化装置のブロック図 本発明の実施の形態２における比較判定器のブロック図 本発明の実施の形態２における硬判定適用外領域を表す模式図 本発明の実施の形態３における多値判定帰還等化装置のブロック図 本発明の実施の形態３における雑音量検出部のブロック図 本発明の実施の形態３におけるＲＯＭ５４の入出力を表す図 雑音の付加による入力信号の分布と頻度を表す模式図 本発明の実施の形態４における多値判定帰還等化装置のブロック図 本発明の実施の形態４における雑音量検出部のブロック図 本発明の実施の形態４におけるタイミング信号と受信信号のタイムチャート 本発明の実施の形態４における図１４とは異なる雑音量検出部のブロック図 従来のエラー伝播を抑制する多値判定帰還等化装置のブロック図

符号の説明

２ フィードフォワードフィルタ
３ フィードバックフィルタ
４ 比較判定器
５ 加算器
６ 領域判定器
７ スライサ
８ スイッチ
９ スライサ
２２ フィードフォワードフィルタ
２３ フィードバックフィルタ
２４ 比較判定器
２５ 加算器
２６ 領域判定器
２７ スライサ
２８ 領域判定器
２９ スライサ
３０ スイッチ
３１ スイッチ
３２ ＯＲ素子
４０ 複素入力信号
４１ 実軸成分
４２ 虚軸成分
４３ タイミング信号
５０ 雑音量検出部
５１ スライサ
５２ ２乗誤差算出部
５３ 積算部
５４ ＲＯＭ
５５ 既知信号生成部
５６ スイッチ
５７ 雑音量検出部
５８ 雑音量検出部
１０１ 符号点ｎ＿（ｉ）
１０２ 符号点ｎ＿（ｉ＋１）
１０３ 所定の点ｂ＿（ｉ）
１０４ 閾値
２０１ エラー伝播検出器
２０２ エラー伝播オフセット方向検出器
２０３ スライスオフセット検出器

Claims (10)

1. 送信信号のＮ個の符号点により硬判定する比較判定器の出力信号を、フィードバックフィルタを通じて前記比較判定器の入力側に帰還し、フィードフォワードフィルタの出力信号と加算して、前記比較判定器に入力する多値判定帰還等化装置において、
   前記比較判定器への入力信号ｇが、Ｎ個の符号点のうち、ある隣接する符号点ｎ＿（ｉ）とｎ＿（ｉ＋１）の間にあり、
   ｎ＿（ｉ）とｎ＿（ｉ＋１）との間の所定の点ｂ＿（ｉ）からの入力信号ｇの距離がある閾値以下であるときに、符号点による硬判定を行わず、入力信号ｇをそのまま前記比較判定器の出力信号とすることを特徴とする多値判定帰還等化装置。
2. 送信信号のＮ×Ｍ個の符号点により硬判定する比較判定器の出力信号を、フィードバックフィルタを通じて前記比較判定器の入力側に帰還し、フィードフォワードフィルタの出力と加算して、前記比較判定器に入力する多値判定帰還等化装置において、
   前記比較判定器への、二次元座標空間（ｘ，ｙ）である複素入力信号ｇの実軸成分が、実軸に関するＮ個の符号点のうち、ある隣接する符号点ｎ＿（ｉ）とｎ＿（ｉ＋１）の間にあり、
   ｎ＿（ｉ）とｎ＿（ｉ＋１）との間の所定の点ｂ＿（ｉ）からの入力信号ｇの実軸成分の距離がある閾値以下であるとき、
   または、複素入力信号ｇの虚軸成分が、虚軸に関するＭ個の符号点のうち、ある隣接する符号点ｍ＿（ｊ）とｍ＿（ｊ＋１）の間にあり、
   ｍ＿（ｊ）とｍ＿（ｊ＋１）との間の所定の点ｃ＿（ｊ）からの入力信号ｇの虚軸成分の距離がある閾値以下であるときに、符号点による硬判定を行わず、入力信号ｇをそのまま前記比較判定器の出力信号とすることを特徴とする多値判定帰還等化装置。
3. 前記比較判定器の入力信号に含まれる雑音量を検出する雑音量検出器をもち、前記雑音量検出器における推定した雑音量に応じて、前記閾値を制御することを特徴とする請求項１または２に記載の多値判定帰還等化装置。
4. 前記雑音量検出器は、前記比較判定器の入力信号と、前記入力信号を符号点により硬判定した値とを用いて誤差を算出することで前記入力信号に含まれる雑音量を推定し、
   前記算出された誤差に応じて前記閾値を制御することを特徴とする請求項３記載の多値判定帰還等化装置。
5. 前記雑音量検出器は、前記比較判定器の入力信号と、送信信号中に周期的に挿入された既知信号を用いて誤差を算出することで前記入力信号に含まれる雑音量を推定し、
   前記算出された誤差に応じて前記閾値を制御することを特徴とする請求項３記載の多値判定帰還等化装置。
6. 送信信号のＮ個の符号点により硬判定する比較判定処理の出力信号を、フィードバックフィルタ演算を通じて前記比較判定処理の入力側に帰還し、フィードフォワードフィルタ演算の出力信号と加算して、前記比較判定処理に入力する多値判定帰還等化方法において、
   前記比較判定処理への入力信号ｇが、Ｎ個の符号点のうち、ある隣接する符号点ｎ＿（ｉ）とｎ＿（ｉ＋１）の間にあり、
   ｎ＿（ｉ）とｎ＿（ｉ＋１）との間の所定の点ｂ＿（ｉ）からの入力信号ｇの距離がある閾値以下であるときに、符号点による硬判定を行わず、入力信号ｇをそのまま前記比較判定処理の出力信号とすることを特徴とする多値判定帰還等化方法。
7. 送信信号のＮ×Ｍ個の符号点により硬判定する比較判定処理の出力信号を、フィードバックフィルタ演算を通じて前記比較判定処理の入力側に帰還し、フィードフォワードフィルタ演算の出力と加算して、前記比較判定処理に入力する多値判定帰還等化方法において、
   前記比較判定処理への、二次元座標空間（ｘ，ｙ）である複素入力信号ｇの実軸成分が、実軸に関するＮ個の符号点のうち、ある隣接する符号点ｎ＿（ｉ）とｎ＿（ｉ＋１）の間にあり、
   ｎ＿（ｉ）とｎ＿（ｉ＋１）との間の所定の点ｂ＿（ｉ）からの入力信号ｇの実軸成分の距離がある閾値以下であるとき、
   または、複素入力信号ｇの虚軸成分が、虚軸に関するＭ個の符号点のうち、ある隣接する符号点ｍ＿（ｊ）とｍ＿（ｊ＋１）の間にあり、
   ｍ＿（ｊ）とｍ＿（ｊ＋１）との間の所定の点ｃ＿（ｊ）からの入力信号ｇの虚軸成分の距離がある閾値以下であるときに、符号点による硬判定を行わず、入力信号ｇをそのまま前記比較判定処理の出力信号とすることを特徴とする多値判定帰還等化方法。
8. 前記比較判定処理の入力信号に含まれる雑音量を検出する雑音量検出処理をもち、前記雑音量検出処理における推定した雑音量に応じて、前記閾値を制御することを特徴とする請求項６または７に記載の多値判定帰還等化方法。
9. 前記雑音量検出処理は、前記比較判定処理の入力信号と、前記入力信号を符号点により硬判定した値とを用いて誤差を算出することで前記入力信号に含まれる雑音量を推定し、
   前記算出された誤差に応じて前記閾値を制御することを特徴とする請求項８記載の多値判定帰還等化方法。
10. 前記雑音量検出処理は、前記比較判定処理の入力信号と、送信信号中に周期的に挿入された既知信号を用いて誤差を算出することで前記入力信号に含まれる雑音量を推定し、
    前記算出された誤差に応じて前記閾値を制御することを特徴とする請求項８記載の多値判定帰還等化方法。

Images