JP4545616B2 - 自動周波数制御装置 - Google Patents

自動周波数制御装置 Download PDF

Info

Publication number
JP4545616B2
JP4545616B2 JP2005062658A JP2005062658A JP4545616B2 JP 4545616 B2 JP4545616 B2 JP 4545616B2 JP 2005062658 A JP2005062658 A JP 2005062658A JP 2005062658 A JP2005062658 A JP 2005062658A JP 4545616 B2 JP4545616 B2 JP 4545616B2
Authority
JP
Japan
Prior art keywords
frequency deviation
detection
frequency
circuit
received signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005062658A
Other languages
English (en)
Other versions
JP2006246366A (ja
Inventor
修一 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005062658A priority Critical patent/JP4545616B2/ja
Publication of JP2006246366A publication Critical patent/JP2006246366A/ja
Application granted granted Critical
Publication of JP4545616B2 publication Critical patent/JP4545616B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、例えば受信装置内の発振器周波数と受信信号の搬送波周波数との周波数偏差を推定して、局部発振器の不安定性などにより引き起こされる受信装置と送信装置との間の周波数誤差を補正する自動周波数制御装置に関するものである。
従来の自動周波数制御装置としては、例えば特許文献1に開示されるものがある。これは、受信信号の入力端子、周波数偏差の出力端子、周波数偏差検出回路及び周波数偏差選択回路を主な構成要素として備えている。簡単に動作を説明すると、先ず、周波数偏差検出回路が、入力端子を介して入力された受信信号に対して遅延検波を施すことで1シンボル間の位相変化である周波数偏差を検出する。
周波数偏差検出回路には、遅延検波のシンボル数の異なる複数の検出回路が設けられている。例えば、遅延検波シンボル数が小さい検出回路では、周波数偏差の検出範囲は広いが、推定精度は低くなる。一方、遅延検波シンボル数が大きい検出回路は、周波数偏差の検出範囲が狭い分、推定精度は高くなる特徴がある。周波数偏差選択回路は、複数の周波数偏差検出回路より出力される推定値の候補のうち、実際の周波数偏差に最も近いと予想されるものを最終的な周波数偏差の推定値として選択し出力端子から出力する。
特開平9−246917号公報
特許文献1に代表される従来の自動周波数制御装置では、周波数偏差について広い検出範囲を維持しつつ、高い推定精度を同時に実現することが可能である。遅延検波シンボル数として、a1=1、a2=2、an=4を選んだ場合における、従来の自動周波数制御装置による遅延検波結果の比較関係を示す複素平面図を図6に示し、この図6を用いて周波数偏差候補の選択方法を簡単に説明する。ここで、3つの周波数偏差検出回路に対する周波数偏差推定値の候補として周波数不確定性により各々遅延検波シンボル数に相当する1個(A11)、2個(A21、A22)、及び4個(A31、A32、A33、A34)の候補が存在するものとする。
周波数偏差選択回路は、先ず2つの候補(A21、A22)の中からA11に最も近いA21を選択する。次に4つの候補(A31、A32、A33、A34)の中からA21に最も近いA31を選択する。その結果、周波数偏差推定値としてA31が選ばれる。このように、従来の自動周波数制御装置では、シンボル数が1でより広い検出範囲となる遅延検波シンボル数a1で検出範囲を決定し、シンボル数が4でより高い推定精度となる遅延検波シンボル数anで推定精度が決定される。これにより、従来の自動周波数制御装置では、広い検出範囲と高い推定精度とを同時に実現することができた。
しかしながら、一般的に、受信装置の電源投入直後で局部発振器が非常に不安定な状態である場合(初期引き込み時)や、伝送路状態の悪化により搬送波電力対雑音電力比(以下、C/N比と略す)が急激に劣化した場合、周波数偏差の変動は非常に大きくなる。これに対して、従来の自動周波数制御装置では、高い推定精度を求めるためにより多くのデータを使用して遅延検波を行い周波数偏差を求める。このため、周波数偏差の推定に時間がかかり、その変動に追従できないことがあるという課題があった。
この発明は、上記のような課題を解決するためになされたもので、電源投入直後の初期引き込み時には推定精度を犠牲にして周波数偏差変動への追従特性の向上に注力し、周波数引き込みが安定したと判断した段階で推定精度を高めることで、初期引き込み時間を短縮し、且つ定常時において高い推定精度を維持できる自動周波数制御装置を得ることを目的とする。
この発明に係る自動周波数制御装置は、異なる検波シンボル数で受信信号を位相検波し、この検波結果に応じて受信信号の周波数偏差をそれぞれ推定する複数の周波数偏差検出部と、周波数偏差の変動に依存する情報を検出するモニタ部と、モニタ部による検出情報から特定された周波数偏差の変動状況に応じて、受信信号の位相検波を行う周波数偏差検出部の組み合わせを変更する回路構成制御部とを備えるものである。
この発明によれば、異なる検波シンボル数で受信信号を位相検波し、この検波結果に応じて受信信号の周波数偏差をそれぞれ推定する複数の周波数偏差検出部と、周波数偏差の変動に依存する情報を検出するモニタ部と、モニタ部による検出情報から特定された周波数偏差の変動状況に応じて、受信信号の位相検波を行う周波数偏差検出部の組み合わせを変更する回路構成制御部とを備えるので、初期引き込み時間を短縮することができ、且つ定常時において高い推定精度を維持することができるという効果がある。
実施の形態1.
図1は、この発明の実施の形態1による自動周波数制御装置の一構成例を示すブロック図である。本実施の形態1の自動周波数制御装置は、受信信号の入力端子1、周波数偏差の出力端子2、周波数偏差検出回路3a1,a2,・・・,3an、周波数偏差選択回路4、回路構成制御回路5及び受信フレーム同期管理回路6を備えている。周波数偏差検出回路(周波数偏差検出部)3a1,a2,・・・,3anは、入力端子1を介して入力された受信信号において現シンボルと過去シンボルとの相関を取り、現シンボルと過去シンボルとの間での位相変化を推定することで周波数偏差を得る。また、周波数偏差検出回路3a1,a2,・・・,3anでは、遅延検波シンボル数a1,a2,・・・,anでそれぞれ遅延検波を実行する。
周波数偏差選択回路4は、複数用意しておいた周波数偏差検出回路3a1,a2,・・・,3anにより推定された周波数偏差情報から周波数不確定性を取り除き、出力端子2を介して周波数偏差の推定値を出力する。回路構成制御回路(回路構成制御部)5では、受信フレーム同期管理回路6から入力される受信同期情報に基づき、周波数偏差検出回路3a1,a2,・・・,3anの構成を変更する。受信フレーム同期管理回路(モニタ部)6は、受信信号内に挿入された既知パターンを観測し、既知パターンが受信信号内の決まった位置で数フレーム連続して検出できた場合、受信同期が確立したと判定する。
次に動作について説明する。
入力端子1を介して入力された受信信号は、周波数偏差検出回路3a1,a2,・・・,3anによって、異なる遅延検波シンボル数a1,a2,・・・,anによる遅延検波が施され、周波数偏差の推定値候補が検出される。続いて、周波数偏差選択回路4は、周波数偏差検出回路3a1,a2,・・・,3anにより検出された周波数偏差の推定値候補をそれぞれ入力して周波数不確定性を除去し、出力端子2を介して周波数偏差推定値の最終結果を出力する。
上述した基本的な処理にあたり、周波数偏差検出回路の数を増やして、より大きな遅延検波シンボル数を有する自動周波数制御装置を構成すれば、広い検出範囲を維持しつつ、より高い推定精度も確保できる。しかしながら、あまり遅延検波シンボル数を増やし過ぎると、周波数偏差の推定に時間がかかるため、初期引き込み時など周波数偏差の変動が大きい場合、その変動への追従特性が劣化する。
回路構成制御回路5は、受信フレーム同期管理回路6からの受信同期情報を常にモニタする。受信フレーム同期管理回路6は、入力端子1を介して受信信号を入力し、この受信信号内に既知パターンがあるか否かを観測する。このとき、既知パターンが受信信号内の決まった位置で数フレーム連続して検出されると、受信同期が確立したと判定し、その旨を示す受信同期情報を回路構成制御回路5に出力する。反対に、既知パターンが受信信号内の決まった位置で数フレーム連続して検出されない場合、受信同期外れの状態であるとして、その旨を示す受信同期情報を回路構成制御回路5に出力する。
この受信同期情報により受信同期が確立していると判断される場合、高い推定精度で周波数偏差が推定されているであると考えられ、一方、同期外れが発生している場合、その時点での周波数偏差の推定精度が低くなっていると考えられる。
そこで、回路構成制御回路5では、受信フレーム同期管理回路6からの受信同期情報より受信同期が確立しているとき、周波数引き込みが定常状態になっていると判断して、周波数偏差検出回路の数を増やし、周波数偏差検出回路の最大遅延検波シンボル数を増やす。また、受信同期外れが発生した場合であれば、周波数引き込みが不安定(初期引き込み状態)になっていると判断して、周波数偏差検出回路の数を減らし、最大遅延検波シンボル数を減らす。
図2は、上述したような回路構成制御回路による構成制御処理を説明するための図である。図2(a)は受信同期外れが発生しているときの装置構成を示し、図2(b)に受信同期が確立したときの装置構成を示している。周波数偏差検出回路3b〜3dは、それぞれ遅延検波シンボル数が1,2,4である回路であり、周波数偏差検出回路3eは、遅延検波シンボル数が8の回路を示している。これら周波数偏差検出回路3b〜3eは、図1中の周波数制御装置に複数備えられた周波数偏差検出回路のいずれかであり、回路構成制御回路5により適当な組み合わせが選択される。
先ず、当初の構成として図2(a)に示す構成であった場合において、回路構成制御回路5は、受信フレーム同期管理回路6からの受信同期情報に基づいて受信同期が確立していると判断される場合、周波数引き込みが定常状態になっているものとして、周波数偏差検出回路の数を増やす処理に移行する。図2の例では、図2(a)に示す周波数偏差検出回路3b〜3dを有する当初の構成から、図2(b)に示す遅延検波シンボル数が8の周波数偏差検出回路3eを偏差検波の組み合わせに追加する。これにより、周波数偏差検出回路の最大遅延検波シンボル数を増加させる。
この後、受信フレーム同期管理回路6からの受信同期情報に基づいて受信同期外れが発生していると判断されると、回路構成制御回路5は、周波数引き込みが不安定(初期引き込み状態)であるとして、周波数偏差検出回路の数を減らす処理に移行する。図2の例では、図2(b)に示す構成から最大遅延検波シンボル数の周波数偏差検出回路3eを外した図2(a)に示すような構成に変更する。これにより、周波数引き込みが不安定な期間で周波数偏差の変動が大きい場合であっても、周波数偏差の推定時間を短縮、つまり周波数偏差変動への追従性能を高めた回路構成となるように制御することができる。
以上のように、この実施の形態1によれば、受信フレーム同期情報に基づく受信同期の状態により特定した周波数偏差の変動状況に応じて、異なる遅延検波シンボル数で検波を行う複数の周波数偏差検出回路3a1,3a2,・・・,3anの組み合わせを変更するので、周波数偏差の変動が大きい状態であってもその変動に追従した周波数推定処理を実行することができる。これにより、初期引き込み時間を短縮でき、且つ定常時において高い推定精度を維持することができる。
実施の形態2.
上記実施の形態1では、受信同期情報に基づいて周波数引き込み状態を判断する構成例を示したが、本実施の形態2は、搬送波電力対雑音電力比(C/N比)の推定値により周波数引き込み状態を判断し、回路構成を制御するものである。
図3は、この発明の実施の形態2による自動周波数制御装置の一構成例を示すブロック図である。なお、図3において、図1と同一若しくはこれに相当する構成要素には同一符号を付して重複した説明を省略する。本実施の形態2による自動周波数制御装置は、上記実施の形態1と異なり、受信フレーム同期管理回路6の代わりに、C/N比モニタ(モニタ部)7を備える。C/N比モニタ7は、受信信号レベルの平均値及び分散値を算出し、この算出結果を基にC/N比を類推する。
次に動作について説明する。
入力端子1を介して入力された受信信号は、周波数偏差検出回路3a1,a2,・・・,3anによって、異なる遅延検波シンボル数a1,a2,・・・,anによる遅延検波が施され、周波数偏差の推定値候補が検出される。続いて、周波数偏差選択回路4は、周波数偏差検出回路3a1,a2,・・・,3anにより検出された周波数偏差の推定値候補をそれぞれ入力して周波数不確定性を除去し、出力端子2を介して周波数偏差推定値の最終結果を出力する。
上述した基本的な処理にあたり、周波数偏差検出回路の数を増やして、より大きな遅延検波シンボル数を有する自動周波数制御装置を構成すれば、広い検出範囲を維持しつつ、より高い推定精度も確保できる。しかしながら、あまり遅延検波シンボル数を増やし過ぎると、周波数偏差の推定に時間がかかるため、初期引き込み時など周波数偏差の変動が大きい場合、その変動への追従特性が劣化する。
回路構成制御回路5は、C/N比モニタ7からのC/N比の推定に関する情報を常にモニタする。C/N比モニタ7は、入力端子1を介して入力した受信信号の信号レベルの平均値及び分散値を算出し、この算出結果を基にC/N比の推定値を算出する。このC/N比が高い、つまり雑音レベルが小さい場合、受信引き込み特性は良好な特性で安定する。一方、C/N比が低い場合、雑音レベルが大きく、所望信号が雑音に埋もれてしまうため、受信引き込み特性は劣化する。
そこで、回路構成制御回路5では、C/N比が所定の閾値以上である場合、周波数偏差検出回路を偏差検出を行う組み合わせに追加してその最大遅延検波シンボル数を増やすことにより、高い推定精度を実現する回路構成となるように制御する。また、C/N比が上記閾値未満である場合、偏差検出を行う組み合わせから周波数偏差検出回路を外してその最大遅延検波シンボル数を減らすことで周波数偏差の変動に対する追従性能を高めた回路構成となるように制御する。
なお、回路構成を切り替えるC/N比の閾値については、運用前に予めノイズ発生源を使って試験を実施して周波数引き込み特性を取得しておき、運用時に想定される周波数偏差変動を取得した周波数引き込み特性と照らし合わせることで決定する。
以上のように、この実施の形態2によれば、推定したC/N比情報により特定した周波数偏差の変動状況に応じて、異なる遅延検波シンボル数で検波を行う複数の周波数偏差検出回路の組み合わせを変更するので、周波数偏差の変動が大きい状態であってもその変動に追従した周波数推定処理を実行することができる。これにより、初期引き込み時間を短縮することができ、且つ定常時において高い推定精度を維持することができる。
実施の形態3.
上記実施の形態1では、受信同期情報に基づいて周波数引き込み状態を判断する例を示したが、本実施の形態3は、電源立ち上げ情報及び受信モード変更情報をモニタして、これらの情報に基づいて周波数引き込み状態を判断し回路構成を制御するものである。
図4は、この発明の実施の形態3による自動周波数制御装置の一構成例を示すブロック図である。なお、図4において、図1と同一若しくはこれに相当する構成要素には同一符号を付して重複した説明を省略する。本実施の形態3による自動周波数制御装置は、上記実施の形態1と異なり、受信フレーム同期管理回路6の代わりに、モードモニタ回路8を備える。モードモニタ回路(モニタ部)8は、受信装置の電源投入時における電源ON情報、及び/又は伝送速度や変調方式などの受信モードに変更があることを示すモード変更情報を観測する。
次に動作について説明する。
上記実施の形態1と同様に、入力端子1を介して入力された受信信号は、周波数偏差検出回路3a1,a2,・・・,3anによって、異なる遅延検波シンボル数a1,a2,・・・,anによる遅延検波が施され、周波数偏差の推定値候補が検出される。続いて、周波数偏差選択回路4は、周波数偏差検出回路3a1,a2,・・・,3anにより検出された周波数偏差の推定値候補をそれぞれ入力して周波数不確定性を除去し、出力端子2を介して周波数偏差推定値の最終結果を出力する。
上述した基本的な処理にあたり、周波数偏差検出回路の数を増やして、より大きな遅延検波シンボル数を有する自動周波数制御装置を構成すれば、広い検出範囲を維持しつつ、より高い推定精度も確保できる。しかしながら、あまり遅延検波シンボル数を増やし過ぎると、周波数偏差の推定に時間がかかるため、初期引き込み時など周波数偏差の変動が大きい場合、その変動への追従特性が劣化する。
回路構成制御回路5は、モードモニタ回路8からの電源ON情報及び/又はモード変更情報を常にモニタする。モードモニタ回路8は、入力端子1を介して受信信号の伝送速度や変調方式をモニタして、受信モードに変更がある場合にモード変更情報を生成し回路構成制御回路5に出力する。また、モードモニタ回路8は、受信装置の電源が投入された場合に電源ON情報を生成して回路構成制御回路5に出力する。
電源ON情報により特定される電源投入直後、及びモード変更情報により特定される受信モード変更時には、周波数引き込み動作において現時刻より過去のデータを使用することはできない。このため、電源投入直後及び受信モード変更時は必ず初期引き込み動作をする必要がある。
そこで、回路構成制御回路5では、通常時において周波数偏差検出回路を偏差検出を行う組み合わせに追加してその最大遅延検波シンボル数を増やすことで、高い推定精度を実現する回路構成となるように制御を行う。一方、モードモニタ回路8からの電源ON情報やモード変更情報に基づいて電源立ち上げ、及び受信モード変更を検出した場合、周波数初期引き込み時と判断し、周波数偏差検出回路を偏差検出を行う組み合わせから外してその最大遅延検波シンボル数を減らすことで、周波数偏差変動への追従性能が高まる回路構成となるように制御を行う。
このように初期引き込み状態の判定を、電源投入直後及び受信モード変更時のみに限定することで、周波数偏差変動への追従特性は劣化するが、回路構成制御が簡単になり、回路構成制御回路5のハードウエア規模を小さくすることができる。
以上のように、この実施の形態3によれば、電源投入時及び受信モード変更時に限定して、異なる遅延検波シンボル数で検波を行う複数の周波数偏差検出回路の組み合わせを変更するので、周波数偏差の変動が大きい状態であってもその変動に追従した周波数推定処理を実行する制御回路をより小さな規模で実現することができる。これにより、初期引き込み時間を短縮することができ、且つ定常時において高い推定精度を維持することができる。
実施の形態4.
上記実施の形態1では、受信同期情報に基づいて周波数引き込み状態を判断する例を示したが、本実施の形態4は、周波数偏差の変動を推定することで周波数引き込み状態を判断し回路構成を制御するものである。
図5は、この発明の実施の形態4による自動周波数制御装置の一構成例を示すブロック図である。なお、図5において、図1と同一若しくはこれに相当する構成要素には同一符号を付して重複した説明を省略する。本実施の形態4による自動周波数制御装置は、上記実施の形態1と異なり、受信フレーム同期管理回路6の代わりに、周波数偏差変動推定回路9を備えている。周波数偏差変動推定回路(モニタ部)9は、周波数偏差選択回路4から周波数偏差の推定値を入力し、毎時刻入力される周波数偏差推定値の差分を取ることで周波数偏差推定値の変動を類推する。
次に動作について説明する。
上記実施の形態1と同様に、入力端子1を介して入力された受信信号は、周波数偏差検出回路3a1,a2,・・・,3anによって、異なる遅延検波シンボル数a1,a2,・・・,anによる遅延検波が施され、周波数偏差の推定値候補が検出される。続いて、周波数偏差選択回路4は、周波数偏差検出回路3a1,a2,・・・,3anにより検出された周波数偏差の推定値候補をそれぞれ入力して周波数不確定性を除去し、出力端子2を介して周波数偏差推定値の最終結果を出力する。
上述した基本的な処理にあたり、周波数偏差検出回路の数を増やして、より大きな遅延検波シンボル数を有する自動周波数制御装置を構成すれば、広い検出範囲を維持しつつ、より高い推定精度も確保できる。しかしながら、あまり遅延検波シンボル数を増やし過ぎると、周波数偏差の推定に時間がかかるため、初期引き込み時など周波数偏差の変動が大きい場合、その変動への追従特性が劣化する。
回路構成制御回路5は、周波数偏差変動推定回路9からの周波数偏差推定値の変動を常にモニタする。周波数偏差変動推定回路9では、出力端子2を介して周波数偏差推定値の選択結果を所定の時刻毎に入力して、毎時刻入力される周波数偏差推定値の差分を基に周波数偏差推定値の変動を類推し回路構成制御回路5に出力する。周波数引き込みが安定している場合、出力される周波数偏差推定値も安定し、変動は小さい。一方、周波数引き込みが不安定な場合、出力される周波数偏差推定値も大きく変動することが予想される。
そこで、回路構成制御回路5では、周波数偏差変動推定回路9が推定した周波数偏差推定値の変動が所定の閾値より小さい場合、偏差検出を行う組み合わせに周波数偏差検出回路を追加してその最大遅延検波シンボル数を増やすことで高い推定精度を実現する回路構成となるように制御を行う。一方、推定された周波数偏差推定値の変動が上記閾値以上である場合、偏差検出を行う組み合わせから周波数偏差検出回路を外してその最大遅延検波シンボル数を減らすことで周波数偏差変動への追従性能が高まる回路構成となるように制御を行う。
以上のように、この実施の形態4によれば、推定した周波数偏差の変動の大きさにより特定した受信信号の周波数偏差の変動状況に応じて、異なる遅延検波シンボル数で検波を行う複数の周波数偏差検出回路の組み合わせを変更するので、周波数偏差の変動が大きい状態であってもその変動に追従した周波数推定処理を実行することができる。これにより、初期引き込み時間を短縮することができ、且つ定常時において高い推定精度を維持することができる。
この発明の実施の形態1による自動周波数制御装置の一構成例を示すブロック図である。 実施の形態1の自動周波数制御装置による検波回路構成の変更制御を説明するための図である。 この発明の実施の形態2による自動周波数制御装置の一構成例を示すブロック図である。 この発明の実施の形態3による自動周波数制御装置の一構成例を示すブロック図である。 この発明の実施の形態4による自動周波数制御装置の一構成例を示すブロック図である。 従来の自動周波数制御装置による遅延検波結果の比較関係を示す複素平面図である。
符号の説明
1 受信信号入力端子、2 周波数偏差出力端子、3a1〜3an,3b,3c,3d,3e 周波数偏差検出回路(周波数偏差検出部)、4 周波数偏差選択回路、5 回路構成制御回路(回路構成制御部)、6 受信フレーム同期管理回路(モニタ部)、7 C/N比モニタ(モニタ部)、8 モードモニタ回路(モニタ部)、9 周波数偏差変動推定回路(モニタ部)。

Claims (5)

  1. 異なる検波シンボル数で受信信号を位相検波し、この検波結果に応じて前記受信信号の周波数偏差をそれぞれ推定する複数の周波数偏差検出部と、
    前記周波数偏差の変動に依存する情報を検出するモニタ部と、
    前記モニタ部による検出情報から特定された周波数偏差の変動状況に応じて、前記受信信号の位相検波を行う周波数偏差検出部の組み合わせを変更する回路構成制御部とを備えた自動周波数制御装置。
  2. モニタ部は、受信信号のフレーム同期状況を検出することを特徴とする請求項1記載の自動周波数制御装置。
  3. モニタ部は、受信信号の搬送波電力対雑音電力比を検出することを特徴とする請求項1記載の自動周波数制御装置。
  4. モニタ部は、電源投入及び/又は受信モードの変更を検出することを特徴とする請求項1記載の自動周波数制御装置。
  5. モニタ部は、周波数偏差検出部による推定結果から選択された周波数偏差推定値の変動の大きさを検出することを特徴とする請求項1記載の自動周波数制御装置。
JP2005062658A 2005-03-07 2005-03-07 自動周波数制御装置 Active JP4545616B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005062658A JP4545616B2 (ja) 2005-03-07 2005-03-07 自動周波数制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005062658A JP4545616B2 (ja) 2005-03-07 2005-03-07 自動周波数制御装置

Publications (2)

Publication Number Publication Date
JP2006246366A JP2006246366A (ja) 2006-09-14
JP4545616B2 true JP4545616B2 (ja) 2010-09-15

Family

ID=37052260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005062658A Active JP4545616B2 (ja) 2005-03-07 2005-03-07 自動周波数制御装置

Country Status (1)

Country Link
JP (1) JP4545616B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5747777B2 (ja) * 2011-10-17 2015-07-15 富士通株式会社 受信装置、周波数偏差算出方法及びコンピュータプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349849A (ja) * 1999-06-02 2000-12-15 Japan Radio Co Ltd 周波数誤差検出装置及び自動周波数制御装置
JP2002152088A (ja) * 2000-09-04 2002-05-24 Matsushita Electric Ind Co Ltd 位相回転検出装置及びそれを備えた無線基地局装置
JP2002158724A (ja) * 2000-11-22 2002-05-31 Fujitsu Ltd 復調装置、放送システム及び放送受信装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02206943A (ja) * 1989-02-07 1990-08-16 Fujitsu Ltd 遅延検波回路
JPH09162944A (ja) * 1995-12-07 1997-06-20 Fujitsu Ltd 多重遅延検波復調回路
JP3789157B2 (ja) * 1996-03-05 2006-06-21 三菱電機株式会社 周波数誤差推定装置
JPH11341099A (ja) * 1998-05-28 1999-12-10 Matsushita Electric Ind Co Ltd 位相変調信号復調装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349849A (ja) * 1999-06-02 2000-12-15 Japan Radio Co Ltd 周波数誤差検出装置及び自動周波数制御装置
JP2002152088A (ja) * 2000-09-04 2002-05-24 Matsushita Electric Ind Co Ltd 位相回転検出装置及びそれを備えた無線基地局装置
JP2002158724A (ja) * 2000-11-22 2002-05-31 Fujitsu Ltd 復調装置、放送システム及び放送受信装置

Also Published As

Publication number Publication date
JP2006246366A (ja) 2006-09-14

Similar Documents

Publication Publication Date Title
US7643566B2 (en) Apparatus and method for estimating frequency offset in orthogonal frequency division multiplexing system
US5940458A (en) Method and compensating for time error of time/frequency generator using global positioning system
US20140362960A1 (en) Receiver, method of calculating time difference, and program
JP3949053B2 (ja) 無線通信システムにおいて、所定の同期信号の検出及び同期を容易にするための方法並びに装置
US20030179813A1 (en) Frame synchronization apparatus and frame synchronization method
JP4545616B2 (ja) 自動周波数制御装置
KR20210053327A (ko) 주파수 오프셋 추정 및 보상 방법, 장치, 통신 설비 및 컴퓨터 판독 가능한 저장 매체
EP2680450A1 (en) Receiving device, receiving method, and computer program
JP2002026769A (ja) 自動周波数制御装置及び自動周波数制御方法
JP2007006105A (ja) 無線基地局及びドップラー周波数推定方法
JP5326759B2 (ja) Fsk受信装置、fsk受信方法、及びプログラム
US10153926B2 (en) Frequency offset estimation method and apparatus in optical transmission network and storage medium
JP2000174741A (ja) 信号推定器を用いた位相同期ループ回路
JP4384983B2 (ja) スペクトラム拡散通信用の可変長相関器
JP4165238B2 (ja) パスサーチ回路及びその方法ならびにプログラム
TW201524164A (zh) 載波頻率偏移校正方法
JP2004096758A (ja) 時変マルチパスコンポーネントの特性を検出するシステム
US20190068416A1 (en) Phase error detecting module and phase error detection method
JPH1174876A (ja) フレーム同期制御装置
US7233615B1 (en) Timing correcting device and timing correcting method
US20050188284A1 (en) Method of monitoring the quality of a communications channel
US11522668B2 (en) Receiver circuit and method capable of accurately estimating time offset of signal
JP2007124060A (ja) 相関ピーク検出回路及びその方法、それを用いた同期捕捉回路及びその方法、受信機
CN211669572U (zh) 一种时钟质量监测电路
JP2010226348A (ja) シンボル同期装置及びシンボル同期方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4545616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250