JP2005322940A - 外部接続電極付電子部品及び回路モジュール - Google Patents
外部接続電極付電子部品及び回路モジュール Download PDFInfo
- Publication number
- JP2005322940A JP2005322940A JP2005170314A JP2005170314A JP2005322940A JP 2005322940 A JP2005322940 A JP 2005322940A JP 2005170314 A JP2005170314 A JP 2005170314A JP 2005170314 A JP2005170314 A JP 2005170314A JP 2005322940 A JP2005322940 A JP 2005322940A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- external connection
- plating layer
- intermediate plating
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】銀含有下地層を有する外部接続電極を備える電子部品をプリント回路基板にはんだ付け接続した回路モジュールは、高温高湿度下に電圧を引加された状態で長時間保持されると銀がイオンマイグレーションを起こし、回路の信頼性を損なう。
【解決手段】下地層ｂと中間メッキ層ｃと錫含有の表面層ｄを有する外部接続電極の中間メッキ層を下地層縁部先端より延設し、その中間メッキ層で下地層を埋設し、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離ｈ 1 が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離ｈ 2 の０．９倍以下にする。その外部接続電極を有する電子部品をはんだ付け接続した回路モジュール。【選択図】 図１
【解決手段】下地層ｂと中間メッキ層ｃと錫含有の表面層ｄを有する外部接続電極の中間メッキ層を下地層縁部先端より延設し、その中間メッキ層で下地層を埋設し、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離ｈ 1 が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離ｈ 2 の０．９倍以下にする。その外部接続電極を有する電子部品をはんだ付け接続した回路モジュール。【選択図】 図１
Description
本発明は、チップ状積層コンデンサ等の電子部品の外部接続電極の構造及びその電子部品を用いた回路モジュールに関するものである。
積層型磁器コンデンサ、チップ状インダクタ、チップ状サーミスタ、チップ状ＬＣ複合部品、各種アレイ等のセラミック電子部品をプリント回路基板に搭載して使用することが行われている。
例えば積層型磁器コンデンサは、図３に示すように、誘電体と内部電極を順次積層したセラミック素体１の両端に外部接続電極２、２を形成したものであるが、プリント回路基板３のはんだ付けランド３ａ、３ａにはんだ付け接続されて使用される。その動作は回路の電圧がはんだ付けランド３ａ、３ａから外部接続電極２、２間に印加されることにより行なわれる、いわゆる電圧印加により動作する電圧動作モードであり、これに属する他の部品としては、トランス部品、ＬＣ複合部品、ＣＲ複合部品等の各種単品及びアレイがある。
また、チップ状インダクタとしては例えばフェライトビーズは、図４に示すように、角柱状フェライト磁性層の中心に内部導体を設けたセラミック素体４の両端に外部接続電極５、５を形成したものであるが、プリント回路基板６の例えば電源ライン６ａの近傍のはんだ付けランド６ｂ、６ｂにはんだ付け接続されて使用される。その動作は回路の電流がはんだ付けランド６ｂ、６ｂにより外部接続電極５、５間に流れて動作される、いわゆる電流を流すことにより動作する電流動作モードであり、これに属する他の部品としては抵抗体、バリスタ、サーミスタ、インダクタ等の各種単品及びアレイがある。
例えば積層型磁器コンデンサは、図３に示すように、誘電体と内部電極を順次積層したセラミック素体１の両端に外部接続電極２、２を形成したものであるが、プリント回路基板３のはんだ付けランド３ａ、３ａにはんだ付け接続されて使用される。その動作は回路の電圧がはんだ付けランド３ａ、３ａから外部接続電極２、２間に印加されることにより行なわれる、いわゆる電圧印加により動作する電圧動作モードであり、これに属する他の部品としては、トランス部品、ＬＣ複合部品、ＣＲ複合部品等の各種単品及びアレイがある。
また、チップ状インダクタとしては例えばフェライトビーズは、図４に示すように、角柱状フェライト磁性層の中心に内部導体を設けたセラミック素体４の両端に外部接続電極５、５を形成したものであるが、プリント回路基板６の例えば電源ライン６ａの近傍のはんだ付けランド６ｂ、６ｂにはんだ付け接続されて使用される。その動作は回路の電流がはんだ付けランド６ｂ、６ｂにより外部接続電極５、５間に流れて動作される、いわゆる電流を流すことにより動作する電流動作モードであり、これに属する他の部品としては抵抗体、バリスタ、サーミスタ、インダクタ等の各種単品及びアレイがある。
このような電子部品の外部接続電極は、図３に示すように、ＡｇあるいはＡｇ−Ｐｄを含む導電材料ペーストをセラミック素体１の両端に塗布し、焼付け処理をして焼付け導電体膜の下地層２ａを形成し、その上にＮｉメッキの中間層２ｂを形成し、さらにＳｎあるいはＳｎ−ＰｂのＳｎ含有メッキの表面層２ｃを形成することにより作成されるのが一般的である。
下地層はセラミック素体に直接電解メッキを施すことができないために設けられるが、Ａｇが高価であるので、コストダウンのためには薄く形成される。中間層は直接Ｓｎ含有メッキ層を形成すると下地層のＡｇがそのメッキ層に溶け込む、いわゆる食われ現象を生じるのでＳｎ含有メッキ層に対するバリアー層として設けられ、下地層を薄くした場合に特に有効である。Ｓｎ含有メッキ層は部品をプリント回路基板に実装するときにはんだ付け性を良くするためである。
該当文献見当たらず
下地層はセラミック素体に直接電解メッキを施すことができないために設けられるが、Ａｇが高価であるので、コストダウンのためには薄く形成される。中間層は直接Ｓｎ含有メッキ層を形成すると下地層のＡｇがそのメッキ層に溶け込む、いわゆる食われ現象を生じるのでＳｎ含有メッキ層に対するバリアー層として設けられ、下地層を薄くした場合に特に有効である。Ｓｎ含有メッキ層は部品をプリント回路基板に実装するときにはんだ付け性を良くするためである。
しかしながら、上記外部接続電極を有するセラミック電子部品においては、例えば図３に示すように、両外部接続電極間２、２に電圧が印加された状態、あるいは図４に示すように、電源ライン６ａと電流の流れているフェライトビーズの間に電圧差がある状態で、高温、高湿度下の過酷な環境下に長期間使用された場合には、外部接続電極の下地層に含まれているＡｇがはんだ付け接続部を通してプリント回路基板３、６のはんだ付けランド側に逐次拡散する、いわゆる銀のイオンマイグレーション現象が起こり、対向するはんだ付けランド３ａ、３ａ間、６ｂ、６ｂ間あるいは図示省略した隣接する他の回路配線との間において耐電圧の低下、さらには短絡するという問題が生じ易い。
本発明の第１の目的は、外気等の接触から下地層を保護した外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。
本発明の第２の目的は、プリント回路基板に実装されて電圧印加され長時間使用されても下地層の金属のイオンマイグレーションの生じ難い外部接続電極を有する外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。
本発明の第１の目的は、外気等の接触から下地層を保護した外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。
本発明の第２の目的は、プリント回路基板に実装されて電圧印加され長時間使用されても下地層の金属のイオンマイグレーションの生じ難い外部接続電極を有する外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。
本発明は、上記課題を解決するために、（１）、セラミック素体に外部接続電極を有する電子部品において、該外部接続電極は下地層と、該下地層を被覆する少なくとも１層からなる中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の０．９倍以下である外部接続電極付電子部品を提供するものである。
また、本発明は、（２）、下地層は銀含有層であり、中間メッキ層はニッケル層及び銅層の少なくとも１層であり、メッキの表面層は錫含有層である上記（１）の外部接続電極付電子部品、（３）、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極は下地層と、該下地層を被覆する少なくとも１層からなる中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の０．９倍以下である回路モジュール、（４） 電子部品実装ランド近傍に電源ラインを有する上記（３）の回路モジュール、（５）、下地層は銀含有層であり、中間メッキ層はニッケル層及び銅層の少なくとも１層であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記（３）又は（４）の回路モジュールを提供するものである。
また、（６）、セラミック素体に外部接続電極を有する電子部品において、該外部接続電極は下地層と、該下地層を被覆する少なくとも１層からなる中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、かつ該延長幅は３μｍ以上である外部接続電極付電子部品、（７）、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は５μｍ以上である上記（６）の外部接続電極付電子部品、（８）、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の１．１倍以上である上記（６）の外部接続電極付電子部品、（９）、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の１．５倍以上である上記（６）の外部接続電極付電子部品、（１０）、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及びメッキの表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記（６）ないし（９）のいずれかの外部接続電極付電子部品、（１１）、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の０．９倍以下である上記（１０）の外部接続電極付電子部品、（１２）、下地層は銀含有層であり、中間メッキ層はニッケル層及び銅層の少なくとも１層であり、メッキの表面層は錫含有層である上記（６）ないし（１１）のいずれかの外部接続電極付電子部品、（１３）、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極は下地層と、該下地層を被覆する少なくとも１層からなる中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、かつ該延長幅は３μｍ以上である回路モジュール、（１４）、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は５μｍ以上である上記（１３）の回路モジュール、（１５）、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の１．１倍以上である上記（１３）の回路モジュール、（１６）、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の１．５倍以上である上記（１３）の回路モジュール、（１７）、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記（１３）ないし（１６）のいずれかの回路モジュール、（１８）、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の０．９倍以下である上記（１３）ないし（１６）のいずれかの回路モジュール、（１９）、電子部品実装ランド近傍に電源ラインを有する上記（１３）ないし（１８）のいずれかの回路モジュール、（２０）、下地層は銀含有層であり、中間メッキ層はニッケル層及び銅層の少なくとも１層であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記（１３）ないし（１９）のいずれかの回路モジュールを提供するものである。
また、本発明は、（２）、下地層は銀含有層であり、中間メッキ層はニッケル層及び銅層の少なくとも１層であり、メッキの表面層は錫含有層である上記（１）の外部接続電極付電子部品、（３）、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極は下地層と、該下地層を被覆する少なくとも１層からなる中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の０．９倍以下である回路モジュール、（４） 電子部品実装ランド近傍に電源ラインを有する上記（３）の回路モジュール、（５）、下地層は銀含有層であり、中間メッキ層はニッケル層及び銅層の少なくとも１層であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記（３）又は（４）の回路モジュールを提供するものである。
また、（６）、セラミック素体に外部接続電極を有する電子部品において、該外部接続電極は下地層と、該下地層を被覆する少なくとも１層からなる中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、かつ該延長幅は３μｍ以上である外部接続電極付電子部品、（７）、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は５μｍ以上である上記（６）の外部接続電極付電子部品、（８）、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の１．１倍以上である上記（６）の外部接続電極付電子部品、（９）、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の１．５倍以上である上記（６）の外部接続電極付電子部品、（１０）、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及びメッキの表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記（６）ないし（９）のいずれかの外部接続電極付電子部品、（１１）、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の０．９倍以下である上記（１０）の外部接続電極付電子部品、（１２）、下地層は銀含有層であり、中間メッキ層はニッケル層及び銅層の少なくとも１層であり、メッキの表面層は錫含有層である上記（６）ないし（１１）のいずれかの外部接続電極付電子部品、（１３）、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極は下地層と、該下地層を被覆する少なくとも１層からなる中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、かつ該延長幅は３μｍ以上である回路モジュール、（１４）、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は５μｍ以上である上記（１３）の回路モジュール、（１５）、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の１．１倍以上である上記（１３）の回路モジュール、（１６）、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の１．５倍以上である上記（１３）の回路モジュール、（１７）、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記（１３）ないし（１６）のいずれかの回路モジュール、（１８）、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の０．９倍以下である上記（１３）ないし（１６）のいずれかの回路モジュール、（１９）、電子部品実装ランド近傍に電源ラインを有する上記（１３）ないし（１８）のいずれかの回路モジュール、（２０）、下地層は銀含有層であり、中間メッキ層はニッケル層及び銅層の少なくとも１層であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記（１３）ないし（１９）のいずれかの回路モジュールを提供するものである。
本発明によれば、例えば銀含有の下地層を例えばニッケルメッキ層、銅メッキ層の中間層に埋設し、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の０．９倍以下にしたので、銀含有の下地層は外気と遮断され、その湿分や酸素の影響を受けることがなく、したがって高温高湿度の大気下において長期間その構造を有する外部接続電極に電圧が印加された状態でも銀はイオン化することを避けられ、マイグレーションすることを避けることができる。これにより、その外部接続電極を有する電子部品を用いた回路モジュールの信頼性と寿命を長くすることができる。
本発明において、「下地層を被覆する少なくとも１層の中間メッキ層」とは、例えばニッケル含有層及び銅含有層の少なくとも１層からなる中間メッキ層であり、その場合ニッケルメッキ層、銅メッキ層のいずれか一方でも良いが、両者を積層したものでも良い。
また、本発明において、「下地層」としては銀含有層、例えばＡｇやＡｇ−Ｐｄを含有する層が挙げられ、「メッキの表面層」としてはＳｎ含有層、例えばＳｎ単独層、Ｓｎ−Ｐｂのはんだ層が挙げられ、「メッキ」とは電解メッキ、無電解メッキのいずれでも良く、両者を併用しても良い。
本発明において、例えば銀含有の下地層から銀がイオンマイグレーションを起こさないためには、図１に示すように、中間メッキ層ｃがセラミック素体ａ表面上まで延設されるその延長幅Ｌは、３μｍ以上、好ましくは５μｍ以上であり、また、その延長幅Ｌの寸法は下地層の縁部周辺先端位置の該中間メッキ層ｃの膜厚Ｄの寸法より大きく、１．１倍、好ましくは１．５倍以上が良く、また、下地層ｂの縁部周辺先端位置におけるセラミック素体ａに対する垂線の中間メッキ層ｃ及び表面層ｄの接触面までの距離ｈ1 がその縁部周辺先端位置から上記延長幅Ｌ寸法分基端側におけるセラミック素体ａの垂線の下地層ｂ及び中間メッキ層ｃとの接触面までの距離ｈ2 より小さく、０．９倍以下であることが好ましい。
電子部品としては、上記の「従来の技術」の項で挙げた電圧動作モードのもの、電流動作モードのもののいずれも使用できる。
また、本発明においては、電子部品を実装した回路モジュールを提供するが、この回路モジュールにおける電子部品の外部接続電極はプリント回路基板のはんだ付けランドにはんた付けされているので、上記電子部品における外部接続電極のメッキの表面層ははんだ付け時のはんだにより溶融されこれと一体になっているので、これを「表面層」と言い、電子部品の外部接続電極の「メッキの表面層」と区別する。回路モジュールには、上記「従来の技術」の項で説明した図３、図４に示されたもの等が含まれ、電源ラインが設けられているものも含む。
また、本発明において、「下地層」としては銀含有層、例えばＡｇやＡｇ−Ｐｄを含有する層が挙げられ、「メッキの表面層」としてはＳｎ含有層、例えばＳｎ単独層、Ｓｎ−Ｐｂのはんだ層が挙げられ、「メッキ」とは電解メッキ、無電解メッキのいずれでも良く、両者を併用しても良い。
本発明において、例えば銀含有の下地層から銀がイオンマイグレーションを起こさないためには、図１に示すように、中間メッキ層ｃがセラミック素体ａ表面上まで延設されるその延長幅Ｌは、３μｍ以上、好ましくは５μｍ以上であり、また、その延長幅Ｌの寸法は下地層の縁部周辺先端位置の該中間メッキ層ｃの膜厚Ｄの寸法より大きく、１．１倍、好ましくは１．５倍以上が良く、また、下地層ｂの縁部周辺先端位置におけるセラミック素体ａに対する垂線の中間メッキ層ｃ及び表面層ｄの接触面までの距離ｈ1 がその縁部周辺先端位置から上記延長幅Ｌ寸法分基端側におけるセラミック素体ａの垂線の下地層ｂ及び中間メッキ層ｃとの接触面までの距離ｈ2 より小さく、０．９倍以下であることが好ましい。
電子部品としては、上記の「従来の技術」の項で挙げた電圧動作モードのもの、電流動作モードのもののいずれも使用できる。
また、本発明においては、電子部品を実装した回路モジュールを提供するが、この回路モジュールにおける電子部品の外部接続電極はプリント回路基板のはんだ付けランドにはんた付けされているので、上記電子部品における外部接続電極のメッキの表面層ははんだ付け時のはんだにより溶融されこれと一体になっているので、これを「表面層」と言い、電子部品の外部接続電極の「メッキの表面層」と区別する。回路モジュールには、上記「従来の技術」の項で説明した図３、図４に示されたもの等が含まれ、電源ラインが設けられているものも含む。
〔作用〕
下地層は中間メッキ層に埋設されたので、外気等の接触から遮断され、大気中の湿気や酸素による影響を受けることがなく、外部接続電極に電圧が印加された状態で長期保持されても、例えば下地層に銀含有層を用いても銀のイオンマイグレーションをないようにできる。
下地層は中間メッキ層に埋設されたので、外気等の接触から遮断され、大気中の湿気や酸素による影響を受けることがなく、外部接続電極に電圧が印加された状態で長期保持されても、例えば下地層に銀含有層を用いても銀のイオンマイグレーションをないようにできる。
次に本発明の実施例を説明する。
実施例１
図２（イ）に示すように、銀導体を中心軸として有するチップ型のフェライトビーズのセラミック素体１１を作成し、同図（ロ）に示すようにその両端に導電体材料ペースト（Ａｇ−Ｐｄ粉末７５重量部、エチルセルロース５重量部、テルピネオール２０重量部）をスクリーン印刷により塗布し、８００℃、１０分間焼付けてＡｇ−Ｐｄ焼付導電体膜１２を形成し、Ａｇ−Ｐｄ焼付導電体膜付セラミック素体１３を作成する。
ついで、図５に示すように、メッシュのバレル２１の中に陰極２２を設け、これに対応してバレルの外部に設けた陽極２３との間にニッケルのメッキ浴２４を介在させたバレル電解メッキ装置を用い、バレル２１中に上記Ａｇ−Ｐｄ焼付導電体膜付セラミック素体１３、１３・・・、あるいはこれらが少ない場合には粒状の導体のダミー（メディアボール）２５、２５・・・を入れ、これらを一緒にして撹拌しながら電解ニッケルメッキを行なう。その際のメッキ条件は、液温５０℃、電流密度０．３Ａ／ｃｍ2 、通電時間６０分にする。２６は直流電源である。
この電解ニッケルメッキにより、図２（ハ）に示すように上記Ａｇ−Ｐｄ焼付導電体膜付セラミック素体１３のＡｇ−Ｐｄ焼付導電体膜１２の全体を被覆し、さらにその縁部周辺の先端側のセラミック素体１１上に延設したＮｉメッキ膜１４を形成した。
そして、上記と同様な別のバレル電解メッキ装置を用い、メッキ液にはんだメッキ液を使用し、液温４０℃、電流密度０．３Ａ／ｃｍ2 ではんだの電解メッキを行い、図２（ニ）に示すようにはんだメッキ膜１５を形成した。
このようにして、セラミック素体１１の両端にＡｇ−Ｐｄ焼付導電体膜１２の下地層、Ｎｉメッキ膜１４の中間層、はんだメッキ膜１５の表面層からなる外部接続電極１６、１６を有する大きさが３．２ｍｍ×１．６ｍｍ×１．１ｍｍのチップ型のフェライトビーズを作成した。
このチップ型のフェライトビーズの一方の外部電極について、研磨を行ない、図２（ニ）に図示の○で囲った部分の断面を３５００倍の電子顕微鏡写真を撮ったところ、Ａｇ−Ｐｄ焼付導電体膜１２の膜厚は３０μｍ（一定部分）、その先端位置のＮｉメッキ膜１４の膜厚（図１のＤに相当）は２．５μｍ、はんだメッキ膜１５の膜厚（一定部分）は３．２μｍであり、また、Ｎｉメッキ膜１４のＡｇ−Ｐｄ焼付導電体膜１２の縁部周辺先端よりの延長幅（図１のＬに相当）は３．５μｍであり、また、Ａｇ−Ｐｄ焼付導電体膜１２の縁部周辺先端におけるセラミック素体１１における垂線のＮｉメッキ膜１４とはんだメッキ膜１５との接触面までに到る距離（図１のｈ1 に相当）は２．８μｍであり、上記Ａｇ−Ｐｄ焼付導電体膜１２位置から上記延長幅寸法分基端側のセラミック素体１１の垂線のＡｇ−Ｐｄ焼付導電体膜１２とＮｉメッキ膜１４との接触面までに到る距離（図１のｈ2 に相当）は３．２μｍであり、両者の比（図１のｈ1 ／ｈ2 に相当）は０．８７５であった。
上記と同様にして作成したフェライトビーズを１０個、図４に示すようにプリント回路基板６にはんだ付けを行ない、試験用回路基板を作成した。この回路基板を８５℃、８５％ＲＨ（相対湿度）条件下におき、電源ライン６ａと、はんだ付けランド６ｂ、６ｂ間に直流１０Ｖの電圧を１００時間印加し、銀のマイグレーションの有無を拡大鏡により観察を行った結果、マイグレーションの発生が一個も確認されなかった。
実施例１
図２（イ）に示すように、銀導体を中心軸として有するチップ型のフェライトビーズのセラミック素体１１を作成し、同図（ロ）に示すようにその両端に導電体材料ペースト（Ａｇ−Ｐｄ粉末７５重量部、エチルセルロース５重量部、テルピネオール２０重量部）をスクリーン印刷により塗布し、８００℃、１０分間焼付けてＡｇ−Ｐｄ焼付導電体膜１２を形成し、Ａｇ−Ｐｄ焼付導電体膜付セラミック素体１３を作成する。
ついで、図５に示すように、メッシュのバレル２１の中に陰極２２を設け、これに対応してバレルの外部に設けた陽極２３との間にニッケルのメッキ浴２４を介在させたバレル電解メッキ装置を用い、バレル２１中に上記Ａｇ−Ｐｄ焼付導電体膜付セラミック素体１３、１３・・・、あるいはこれらが少ない場合には粒状の導体のダミー（メディアボール）２５、２５・・・を入れ、これらを一緒にして撹拌しながら電解ニッケルメッキを行なう。その際のメッキ条件は、液温５０℃、電流密度０．３Ａ／ｃｍ2 、通電時間６０分にする。２６は直流電源である。
この電解ニッケルメッキにより、図２（ハ）に示すように上記Ａｇ−Ｐｄ焼付導電体膜付セラミック素体１３のＡｇ−Ｐｄ焼付導電体膜１２の全体を被覆し、さらにその縁部周辺の先端側のセラミック素体１１上に延設したＮｉメッキ膜１４を形成した。
そして、上記と同様な別のバレル電解メッキ装置を用い、メッキ液にはんだメッキ液を使用し、液温４０℃、電流密度０．３Ａ／ｃｍ2 ではんだの電解メッキを行い、図２（ニ）に示すようにはんだメッキ膜１５を形成した。
このようにして、セラミック素体１１の両端にＡｇ−Ｐｄ焼付導電体膜１２の下地層、Ｎｉメッキ膜１４の中間層、はんだメッキ膜１５の表面層からなる外部接続電極１６、１６を有する大きさが３．２ｍｍ×１．６ｍｍ×１．１ｍｍのチップ型のフェライトビーズを作成した。
このチップ型のフェライトビーズの一方の外部電極について、研磨を行ない、図２（ニ）に図示の○で囲った部分の断面を３５００倍の電子顕微鏡写真を撮ったところ、Ａｇ−Ｐｄ焼付導電体膜１２の膜厚は３０μｍ（一定部分）、その先端位置のＮｉメッキ膜１４の膜厚（図１のＤに相当）は２．５μｍ、はんだメッキ膜１５の膜厚（一定部分）は３．２μｍであり、また、Ｎｉメッキ膜１４のＡｇ−Ｐｄ焼付導電体膜１２の縁部周辺先端よりの延長幅（図１のＬに相当）は３．５μｍであり、また、Ａｇ−Ｐｄ焼付導電体膜１２の縁部周辺先端におけるセラミック素体１１における垂線のＮｉメッキ膜１４とはんだメッキ膜１５との接触面までに到る距離（図１のｈ1 に相当）は２．８μｍであり、上記Ａｇ−Ｐｄ焼付導電体膜１２位置から上記延長幅寸法分基端側のセラミック素体１１の垂線のＡｇ−Ｐｄ焼付導電体膜１２とＮｉメッキ膜１４との接触面までに到る距離（図１のｈ2 に相当）は３．２μｍであり、両者の比（図１のｈ1 ／ｈ2 に相当）は０．８７５であった。
上記と同様にして作成したフェライトビーズを１０個、図４に示すようにプリント回路基板６にはんだ付けを行ない、試験用回路基板を作成した。この回路基板を８５℃、８５％ＲＨ（相対湿度）条件下におき、電源ライン６ａと、はんだ付けランド６ｂ、６ｂ間に直流１０Ｖの電圧を１００時間印加し、銀のマイグレーションの有無を拡大鏡により観察を行った結果、マイグレーションの発生が一個も確認されなかった。
比較例１
実施例１において、ニッケル電解メッキ条件を電流密度０．１５Ａ／ｃｍ2 、通電時間６０分とした以外は同様にしてチップ状のフェライトビーズを作成し、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は１．３μｍ、図１のＬに相当する延長幅は１．８μｍ、図１のｈ1 に相当する距離は１．４μｍ、図１のｈ2 に相当する距離は１．５μｍ、図１のｈ1 ／ｈ2 に相当する比は０．９３であった。
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、８個についてマイグレーションの発生が確認された。
実施例１において、ニッケル電解メッキ条件を電流密度０．１５Ａ／ｃｍ2 、通電時間６０分とした以外は同様にしてチップ状のフェライトビーズを作成し、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は１．３μｍ、図１のＬに相当する延長幅は１．８μｍ、図１のｈ1 に相当する距離は１．４μｍ、図１のｈ2 に相当する距離は１．５μｍ、図１のｈ1 ／ｈ2 に相当する比は０．９３であった。
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、８個についてマイグレーションの発生が確認された。
実施例２
実施例１において、電解メッキ条件の電流密度を比較例１と同じ電流密度０．１５Ａ／ｃｍ2 とし、通電時間を１２０分にした以外は同様にしてチップ状のフェライトビーズを作成し、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は２．８μｍ、図１のＬに相当する延長幅は５．２μｍ、図１のｈ1 に相当する距離は３．１μｍ、図１のｈ2 に相当する距離は４．０μｍ、図１のｈ1 ／ｈ2 に相当する比は０．７７５であった。
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
実施例１において、電解メッキ条件の電流密度を比較例１と同じ電流密度０．１５Ａ／ｃｍ2 とし、通電時間を１２０分にした以外は同様にしてチップ状のフェライトビーズを作成し、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は２．８μｍ、図１のＬに相当する延長幅は５．２μｍ、図１のｈ1 に相当する距離は３．１μｍ、図１のｈ2 に相当する距離は４．０μｍ、図１のｈ1 ／ｈ2 に相当する比は０．７７５であった。
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
実施例３
実施例１において、Ｎｉメッキ膜の代わりに、Ｃｕメッキ膜を下記組成の無電解銅メッキ液に図２（ロ）のＡｇ−Ｐｄ焼付導電体膜付セラミック素体１３を４０分浸漬することにより形成した以外は同様にしてチップ状のフェライトビーズを作成し、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は２．０μｍ、図１のＬに相当する延長幅は３．１μｍ、図１のｈ1 に相当する距離は２．３μｍ、図１のｈ2 に相当する距離は３．０μｍ、図１のｈ1 ／ｈ2 に相当する比は０．７７であった。
ＣｕＳＯ4 ・５Ｈ2 Ｏ ８．７５ｇ／ｌ（リットル）
ロッシェル塩 ３７．５０ｇ／ｌ
ＮａＯＨ １１．３０ｇ／ｌ
ホルムアルデヒド ８．５ｍｌ／ｌ
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
実施例１において、Ｎｉメッキ膜の代わりに、Ｃｕメッキ膜を下記組成の無電解銅メッキ液に図２（ロ）のＡｇ−Ｐｄ焼付導電体膜付セラミック素体１３を４０分浸漬することにより形成した以外は同様にしてチップ状のフェライトビーズを作成し、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は２．０μｍ、図１のＬに相当する延長幅は３．１μｍ、図１のｈ1 に相当する距離は２．３μｍ、図１のｈ2 に相当する距離は３．０μｍ、図１のｈ1 ／ｈ2 に相当する比は０．７７であった。
ＣｕＳＯ4 ・５Ｈ2 Ｏ ８．７５ｇ／ｌ（リットル）
ロッシェル塩 ３７．５０ｇ／ｌ
ＮａＯＨ １１．３０ｇ／ｌ
ホルムアルデヒド ８．５ｍｌ／ｌ
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
比較例２
実施例３において、Ａｇ−Ｐｄ焼付導電体膜付セラミック素体１３を メッキ液に１５分浸漬することによりＣｕメッキ膜を形成した以外は同様にしてチップ状のフェライトビーズを作成し、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は０．９μｍ、図１のＬに相当する延長幅は１．２μｍ、図１のｈ1 に相当する距離は１．０μｍ、図１のｈ2 に相当する距離は１．０μｍ、図１のｈ1 ／ｈ2 に相当する比は１．０であった。
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、９個についてマイグレーションの発生が確認された。
実施例３において、Ａｇ−Ｐｄ焼付導電体膜付セラミック素体１３を メッキ液に１５分浸漬することによりＣｕメッキ膜を形成した以外は同様にしてチップ状のフェライトビーズを作成し、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は０．９μｍ、図１のＬに相当する延長幅は１．２μｍ、図１のｈ1 に相当する距離は１．０μｍ、図１のｈ2 に相当する距離は１．０μｍ、図１のｈ1 ／ｈ2 に相当する比は１．０であった。
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、９個についてマイグレーションの発生が確認された。
実施例４
実施例３において、ＣｕＳＯ4 ・５Ｈ2 Ｏの濃度を８．７５ｇ／ｌ（リットルの代わりに１３．０ｇ／ｌにした以外は同様にしてチップ状のフェライトビーズを作成し、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は２．２μｍ、図１のＬに相当する延長幅は４．１μｍ、図１のｈ1 に相当する距離は２．５μｍ、図１のｈ2 に相当する距離は２．９μｍ、図１のｈ1 ／ｈ2 に相当する比は０．８６であった。
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
実施例３において、ＣｕＳＯ4 ・５Ｈ2 Ｏの濃度を８．７５ｇ／ｌ（リットルの代わりに１３．０ｇ／ｌにした以外は同様にしてチップ状のフェライトビーズを作成し、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は２．２μｍ、図１のＬに相当する延長幅は４．１μｍ、図１のｈ1 に相当する距離は２．５μｍ、図１のｈ2 に相当する距離は２．９μｍ、図１のｈ1 ／ｈ2 に相当する比は０．８６であった。
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
実施例５
実施例１と同様にして外部接続電極を形成した図３に示すチップ状積層セラミックコンデンサを得た。これについても実施例１と同様に電子顕微鏡写真により調べたところ、ほぼ同様の結果が得られた。
また、このチップ状積層セラミックコンデンサを図３に示すようにはんだ付けを行なって得た実施例１と同様な試験用回路基板について、はんだ付けランド３ａ、３ａ間に実施例１と同様な条件で電圧を印加し、銀のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
実施例１と同様にして外部接続電極を形成した図３に示すチップ状積層セラミックコンデンサを得た。これについても実施例１と同様に電子顕微鏡写真により調べたところ、ほぼ同様の結果が得られた。
また、このチップ状積層セラミックコンデンサを図３に示すようにはんだ付けを行なって得た実施例１と同様な試験用回路基板について、はんだ付けランド３ａ、３ａ間に実施例１と同様な条件で電圧を印加し、銀のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
比較例３
比較例１において、チップ状のフェライトビーズの代わりに実施例５で得たチップ状積層セラミックコンデンサを使用した以外は同様にして外部接続電極を形成したチップ状積層セラミックコンデンサを得た。これについても、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は１．２μｍ、図１のＬに相当する延長幅は１．６μｍ、図１のｈ1 に相当する距離は１．２μｍ、図１のｈ2 に相当する距離は１．３μｍ、図１のｈ1 ／ｈ2 に相当する比は０．９２であった。
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、１０個についてマイグレーションの発生が確認された。
比較例１において、チップ状のフェライトビーズの代わりに実施例５で得たチップ状積層セラミックコンデンサを使用した以外は同様にして外部接続電極を形成したチップ状積層セラミックコンデンサを得た。これについても、実施例１と同様に電子顕微鏡写真を撮って調べたところ、図１のＤに相当する膜厚は１．２μｍ、図１のＬに相当する延長幅は１．６μｍ、図１のｈ1 に相当する距離は１．２μｍ、図１のｈ2 に相当する距離は１．３μｍ、図１のｈ1 ／ｈ2 に相当する比は０．９２であった。
また、実施例１と同様に試験用回路基板を作成し、これについても同様に銀のマイグレーションを観察したところ、１０個についてマイグレーションの発生が確認された。
ａ、１１ セラミック素体
ｂ、１２ 下地層
ｃ、１４ 中間メッキ層
ｄ 表面層
１５ メッキの表面層
１６ 外部接続電極
ｂ、１２ 下地層
ｃ、１４ 中間メッキ層
ｄ 表面層
１５ メッキの表面層
１６ 外部接続電極
Claims (5)
- セラミック素体に外部接続電極を有する電子部品において、該外部接続電極は下地層と、該下地層を被覆する少なくとも１層からなる中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の０．９倍以下である外部接続電極付電子部品。
- 下地層は銀含有層であり、中間メッキ層はニッケル層及び銅層の少なくとも１層であり、メッキの表面層は錫含有層である請求項１に記載の外部接続電極付電子部品。
- 電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極は下地層と、該下地層を被覆する少なくとも１層からなる中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の０．９倍以下である回路モジュール。
- 電子部品実装ランド近傍に電源ラインを有する請求項３に記載の回路モジュール。
- 下地層は銀含有層であり、中間メッキ層はニッケル層及び銅層の少なくとも１層であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である請求項３又は４に記載の回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005170314A JP4182489B2 (ja) | 2005-06-10 | 2005-06-10 | 外部接続電極付電子部品及び回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005170314A JP4182489B2 (ja) | 2005-06-10 | 2005-06-10 | 外部接続電極付電子部品及び回路モジュール |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13116395A Division JPH08306584A (ja) | 1995-05-02 | 1995-05-02 | 外部接続電極付電子部品及び回路モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005322940A true JP2005322940A (ja) | 2005-11-17 |
| JP4182489B2 JP4182489B2 (ja) | 2008-11-19 |
Family
ID=35469913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005170314A Expired - Fee Related JP4182489B2 (ja) | 2005-06-10 | 2005-06-10 | 外部接続電極付電子部品及び回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4182489B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8319594B2 (en) | 2011-01-21 | 2012-11-27 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
-
2005
- 2005-06-10 JP JP2005170314A patent/JP4182489B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8319594B2 (en) | 2011-01-21 | 2012-11-27 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4182489B2 (ja) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904024B1 (ja) | 積層電子部品 | |
| US7345868B2 (en) | Multilayer ceramic capacitor with terminal formed by electroless plating | |
| CN108597730B (zh) | 片式电子组件及其制造方法 | |
| US6310757B1 (en) | Electronic component having external electrodes and method for the manufacture thereof | |
| US5963416A (en) | Electronic device with outer electrodes and a circuit module having the electronic device | |
| JP2007281400A (ja) | 表面実装型セラミック電子部品 | |
| JP5457814B2 (ja) | 電子部品の実装構造 | |
| US8982533B2 (en) | Monolithic electronic component and method for manufacturing monolithic electronic component | |
| JP2009224802A (ja) | 無電解めっきターミネーションを形成する方法 | |
| JPH06163306A (ja) | 電子部品 | |
| CN105702432B (zh) | 电子组件以及具有该电子组件的板 | |
| JP4182489B2 (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JP2001230151A (ja) | リードレスチップ部品 | |
| JP2005277444A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JPH08306584A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JP2009283986A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JP2001155955A (ja) | 外部端子電極具備電子部品及びその搭載電子用品 | |
| JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
| JP4295202B2 (ja) | チップ部品及びチップ部品の製造方法 | |
| JPH08306585A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JP2007204822A (ja) | めっき方法 | |
| JP2000299243A (ja) | 積層チップ型電子部品 | |
| KR20030069880A (ko) | 전자부품 및 그 제조방법 | |
| CN202008888U (zh) | 一种层积式陶瓷元件 | |
| WO2020218218A1 (ja) | 電子部品および実装構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080821 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |