JP2005322324A - 微小容量測定装置及び半導体記憶装置の設計方法 - Google Patents
微小容量測定装置及び半導体記憶装置の設計方法 Download PDFInfo
- Publication number
- JP2005322324A JP2005322324A JP2004139692A JP2004139692A JP2005322324A JP 2005322324 A JP2005322324 A JP 2005322324A JP 2004139692 A JP2004139692 A JP 2004139692A JP 2004139692 A JP2004139692 A JP 2004139692A JP 2005322324 A JP2005322324 A JP 2005322324A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- bit
- line
- word
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】DRAM等のメモリセルアレイのアドレスを指定したビット線、ワード線等の容量を測定することができる微小容量測定装置を得る。
【解決手段】第1のテスト回路部は、マトリクス状に配置され、列単位にビット線BL0〜BL3に接続され、行単位にワード線WL0〜WL3に接続されるメモリセルMC00〜MC33を有するDRAMセルアレイ1と、ノードN1にCBCM用信号線53を介して電気的に接続されるターゲット容量を測定するCBCM用回路2と、ビット線信号b0〜b2に応じて、一つのビット線BLを選択してCBCM用信号線53に電気的に接続するビット線デコーダ3と、ワード線信号a0〜a3に基づき全てのワード線WL0〜WL3を“L”に設定するワード線デコーダ4を有し、第1の参照回路部は、ビット線BLのビット線長を除き、上記構成部1〜4と同一構成部を別途独立して有する。
【選択図】図1
【解決手段】第1のテスト回路部は、マトリクス状に配置され、列単位にビット線BL0〜BL3に接続され、行単位にワード線WL0〜WL3に接続されるメモリセルMC00〜MC33を有するDRAMセルアレイ1と、ノードN1にCBCM用信号線53を介して電気的に接続されるターゲット容量を測定するCBCM用回路2と、ビット線信号b0〜b2に応じて、一つのビット線BLを選択してCBCM用信号線53に電気的に接続するビット線デコーダ3と、ワード線信号a0〜a3に基づき全てのワード線WL0〜WL3を“L”に設定するワード線デコーダ4を有し、第1の参照回路部は、ビット線BLのビット線長を除き、上記構成部1〜4と同一構成部を別途独立して有する。
【選択図】図1
Description
この発明は半導体基板上に形成された素子の寄生容量を測定する微小容量測定装置に関し、特に、半導体基板上に形成されたメモリセルアレイの寄生容量を測定する微小容量測定装置に関する。
CBCM(Charge Based Capacitance Measurement)用回路はLCRメータなどのAC測定器では十分な精度が得られないsub−fFレベル(10-15F以下)の容量値測定用回路であり、非特許文献1に開示されている。
また、CBCM法を用いて配線容量の成分分けを行った容量測定は特許文献1に開示されており、CBCM法を用いて容量パラメータを測定する方法が特許文献2に開示されている。
James C.Chen,外3名、"An On-Chip Attofarad Interconnect Charge-Based Capacitance Measurement(CBCM) Technique",IEDM Technial Digest 1996,pp.69-72
米国特許第6,304,097明細書
特開2001−338007号公報
しかしながら、従来は上述したCBCM法を含め、DRAM(Dynamic Randam Access Memory)等のメモリセルアレイのアドレスを指定したビット線、ワード線等の容量を測定する装置は存在しなかった。
この発明は上記問題点を解決するためになされたもので、DRAM等のメモリセルアレイのアドレスを指定したビット線、ワード線等の容量を測定することができる微小容量測定装置を得ることを目的とする。
この発明に係る請求項1記載の微小容量測定装置は、第1のテスト回路部及び第1の参照回路部を有する装置であって、前記第1のテスト回路部及び前記第1の参照回路部は、それぞれ複数の第1のビット線を含む第1の測定対象部と、第1のノードを流れる電流を測定して得られる測定電流に基づき、前記第1のノードに電気的に接続されるターゲット容量を測定する第1のCBCM用回路と、前記複数の第1のビット線のうち一つの第1のビット線を選択して前記第1のCBCM用回路の前記第1のノードに電気的に接続する第1のビット線選択部とを備え、前記第1のテスト回路部及び前記第1の参照回路部は、前記第1の測定対象部の前記複数の第1のビット線における所定の容量関連特性のみが互いに異なる。
この発明における請求項1記載の微小容量測定装置は、第1のテスト回路部及び第1の参照回路部それぞれの第1のビット線選択部により一つの第1のビット線を選択して第1のCBCM用回路の第1のノードに電気的に接続することにより、第1のCBCM用回路によってテスト用及び参照用測定電流をそれぞれ求めることができる。
そして、テスト用測定電流と参照用測定電流との差をとることにより、上記所定の容量関連特性以外の測定電流成分を全てキャンセルすることができるため、第1のノードに付随するターゲット容量以外の寄生容量をキャンセルした精度の良いビット線容量を求めることができる。
<実施の形態1>
(構成)
図1はこの発明の実施の形態1である微小容量測定装置の第1のテスト回路部の構成を示す回路図である。実施の形態1の微小容量測定装置は半導体基板上に形成され、DRAMメモリセルアレイのビット線及びメモリ(セル)キャパシタの容量とをアドレス指定して測定する第1の測定機能を有する。なお、DRAMについては、例えば、「T. Park et al. ,“Fabrication of Body-Tied FinFETs (Omega MOSFETs) Using Bulk Si Wafers,” Symp. VLSI Technology, pp.135-136, 2003.」に開示されている。
(構成)
図1はこの発明の実施の形態1である微小容量測定装置の第1のテスト回路部の構成を示す回路図である。実施の形態1の微小容量測定装置は半導体基板上に形成され、DRAMメモリセルアレイのビット線及びメモリ(セル)キャパシタの容量とをアドレス指定して測定する第1の測定機能を有する。なお、DRAMについては、例えば、「T. Park et al. ,“Fabrication of Body-Tied FinFETs (Omega MOSFETs) Using Bulk Si Wafers,” Symp. VLSI Technology, pp.135-136, 2003.」に開示されている。
同図に示すように、第1の測定対象部であるDRAMセルアレイ1に対応して(第1の)CBCM用回路2、ビット線デコーダ3(第1のビット線選択部)及びワード線デコーダ4(第1のワード線選択部)が設けられる。これらDRAMセルアレイ1、CBCM用回路2、ビット線デコーダ3及びワード線デコーダ4は所定の半導体基板上に形成される。
DRAMセルアレイ1はマトリクス状に複数の(第1の)メモリセルMC00〜MC33(図1では説明の都合上、4×4のメモリセルを示している。)が配置されている。メモリセルMC00はアクセストランジスタT00と容量成分を有し情報記憶部として機能するメモリキャパシタC00とから構成され、アクセストランジスタT00のドレインは(第1の)ビット線BL0に接続され、ゲートは(第1の)ワード線WL0に接続され、ソースはメモリキャパシタC00の一端に接続され、メモリキャパシタC00の他端は接地される。
同様にして、メモリセルMCij(i=0〜3,j=0〜3)は、アクセストランジスタTij及びメモリキャパシタCijから構成され、アクセストランジスタTijのドレインはビット線BLjに接続され、ゲートはワード線WLiに接続され、ソースはメモリキャパシタCijの一端に接続され、メモリキャパシタCijの他端は接地される。すなわち、複数のメモリセルMC00〜MC33は列単位にビット線BL0〜BL3に接続され、行単位にワード線WL0〜WL3に接続される。
なお、メモリキャパシタCijの他端は実際には図示しないセルプレートによって接地レベル(Vss)に設定される。セルプレートの電位は任意に設定可能であり、例えば、Vdd/2設定しても良い。ただし、Vddは電源電圧(電位)である。
CBCM用回路2は、電源電位Vdd,接地レベル間に直列に接続された、電流計51、PMOSトランジスタMP1及びNMOSトランジスタMN1から構成され、PMOSトランジスタMP1はゲートにPMOSゲート電位GPを受け、NMOSトランジスタMN1はゲートにNMOSゲート電位GNを受ける。
このような構成のCBCM用回路2は、PMOSトランジスタMP1及びNMOSトランジスタMN1により擬似インバータを構成し、PMOSトランジスタMP1のソースとNMOSトランジスタMN1のソースとの間のノードN1を流れる測定電流に基づき、ノードN1がCBCM用信号線53を介して電気的に接続されるターゲット容量を測定することができる。なお、電流計51は半導体基板上に形成する必要ないため、外部の測定装置として設けられる。
図2はCBCM用回路2の測定動作を説明するタイミング図である。同図に示すように、PMOSゲート電位GP及びNMOSゲート電位GNの入力電圧波形は、どの時間においても、NMOSトランジスタMN1及びPMOSトランジスタMP1のうち、少なくとも一方はオフするように与えられる。したがって、同一時間において、PMOSトランジスタMP1及びNMOSトランジスタMN1を介して流れる貫通電流は生じない。
図2に示すように、時刻t0以前のPMOSゲート電位GP及びNMOSゲート電位GNが共にHレベル電圧VHの期間は、PMOSトランジスタMP1がオフ状態、NMOSトランジスタMN1がオン状態である。
その後、時刻t0にNMOSゲート電位GNがLレベル電圧VLに立ち下がることにより、NMOSトランジスタMN1がオフ状態となる。
時刻t1〜t4の間、PMOSトランジスタMP1がオンして、電源電圧(電位)VddからノードN1を介してターゲット容量に電流を供給することにより、ターゲット容量を充電する。この間、NMOSトランジスタMN1はフ状態であるため、ノードN1の電位は電源電位Vddに達する。
時刻t4〜t5間は、PMOSトランジスタMP1,NMOSトランジスタMN1が共にオフ状態になる。理想的には、ターゲット容量に充電された電荷は保存されるため、ノードN1の電位は電源電位Vddを維持する。
時刻t5〜t7間は、NMOSトランジスタMN1のみオンするため、ターゲット容量に充電された電荷は接地レベルへ放電され、ノードN1の電位は接地電位Vssに達する。
時刻t8以降は、PMOSトランジスタMP1及びNMOSトランジスタMN1が共にオフ状態になる。理想的には、ターゲット容量は放電が完了したときの電位である接地電位Vssを維持する。
以上が動作の1周期T(t0〜t8での時間)で、以降、この動作を繰り返す。CBCM用回路2で測定(観測)するのは、周期TにノードN1を流れる電流の時間平均値Itである。今、ゲート入力波形(GP,GN)の周波数をf(=1/T)とすると、ターゲット容量値Ct(=It/(Vdd・f))が求められる。
ビット線デコーダ3はNANDゲートGB10〜GB13…、トランスファゲートTG10〜TG13…,TG20〜TG23…、インバータGB20〜GB23…、及びビット信号線61〜66により構成される。以降、説明の都合上、図示されている構成部についてのみ説明する。
ビット信号線61にはビット線信号b0、ビット信号線62には反転ビット線信号バーb0、ビット信号線63にはビット線信号b1、ビット信号線64には反転ビット線信号バーb1、ビット信号線65にはビット線信号b2、ビット信号線66には反転ビット線信号バーb2が付与される。
3入力のNANDゲートGB10は第1入力がビット信号線61に、第2入力がビット信号線63に、第3入力がビット信号線65に接続され、その出力がトランスファゲートTG10のPMOS入力部及びトランスファゲートTG20のNMOS入力部に付与され、インバータGB20を介した反転出力がトランスファゲートTG10のNMOS入力部及びトランスファゲートTG20のPMOS入力部に付与される。そして、トランスファゲートTG10の一端がCBCM用信号線53に接続され、他端がビット線BL0に接続され、トランスファゲートTG20の一端が接地され、他端がビット線BL0に接続される。
3入力のNANDゲートGB11は第1入力がビット信号線62に、第2入力がビット信号線63に、第3入力がビット信号線65に接続され、その出力がトランスファゲートTG11のPMOS入力部及びトランスファゲートTG21のNMOS入力部に付与され、インバータGB21を介した反転出力がトランスファゲートTG11のNMOS入力部及びトランスファゲートTG21のPMOS入力部に付与される。そして、トランスファゲートTG11の一端がCBCM用信号線53に接続され、他端がビット線BL1に接続され、トランスファゲートTG21の一端が接地され、他端がビット線BL1に接続される。
3入力のNANDゲートGB12は第1入力がビット信号線61に、第2入力がビット信号線64に、第3入力がビット信号線65に接続され、その出力がトランスファゲートTG12のPMOS入力部及びトランスファゲートTG22のNMOS入力部に付与され、インバータGB22を介した反転出力がトランスファゲートTG12のNMOS入力部及びトランスファゲートTG22のPMOS入力部に付与される。そして、トランスファゲートTG12の一端がCBCM用信号線53に接続され、他端がビット線BL2に接続され、トランスファゲートTG22の一端が接地され、他端がビット線BL2に接続される。
3入力のNANDゲートGB13は第1入力がビット信号線62に、第2入力がビット信号線64に、第3入力がビット信号線65に接続され、その出力がトランスファゲートTG13のPMOS入力部及びトランスファゲートTG23のNMOS入力部に付与され、インバータGB23を介した反転出力がトランスファゲートTG13のNMOS入力部及びトランスファゲートTG23のPMOS入力部に付与される。そして、トランスファゲートTG13の一端がCBCM用信号線53に接続され、他端がビット線BL3に接続され、トランスファゲートTG23の一端が接地され、他端がビット線BL3に接続される。
このような構成のビット線デコーダ3は、ビット線信号b0〜b2(バーb0〜バーb2)に応じて、一つのビット線BLを選択して、選択したビット線BLとCBCM用回路2のCBCM用信号線53とを電気的に接続し、非選択のビット線BLを全て接地レベルに設定する。
例えば、ビット線信号b0〜b2が全て“H”の場合、NANDゲートGB10の出力が“L”、インバータGB20の出力が“H”となる。したがって、トランスファゲートTG10がオンし、トランスファゲートTG20がオフするため、トランスファゲートTG10を介してCBCM用信号線53とビット線BL0とが電気的に接続される。このとき、非選択のビット線BL1〜BL3は、オン状態のトランスファゲートTG21〜TG23を介して接地される。
ワード線デコーダ4は、ワード信号線71〜79、NANDゲートGW10〜GW13,…及びインバータGW20〜GW23,…から構成される。以降、説明の都合上、図示しているワード線デコーダ4の構成部についてのみ説明する。
ワード信号線71にはワード線信号a0、ワード信号線72には反転ワード線信号バーa0、ワード信号線73にはワード線信号a1、ワード信号線74には反転ワード線信号バーa1、ワード信号線75にはワード線信号a2、ワード信号線76には反転ワード線信号バーa2、ワード信号線77にはワード線信号a3、ワード信号線78には反転ワード線信号バーa3、ワード信号線79にはワード線信号a0とワード線信号a3との排他的論理和信号がそれぞれ付与される。なお、ワード線信号a0とワード線信号a3との排他的論理和は、ワード線信号a0,a3を入力する排他的論理和ゲートの出力から簡単に得ることができるため、排他的論理和ゲートの図示は省略している。
3入力のNANDゲートGW10は第1入力がワード信号線74に、第2入力がワード信号線76に、第3入力がワード信号線78に接続され、その出力がインバータGW20を介してワード線WL0に付与される。
3入力のNANDゲートGW11は第1入力がワード信号線74に、第2入力がワード信号線76に、第3入力がワード信号線79に接続され、その出力がインバータGW21を介してワード線WL1に付与される。
3入力のNANDゲートGW12は第1入力がワード信号線74に、第2入力がワード信号線75に、第3入力がワード信号線78に接続され、その出力がインバータGW22を介してワード線WL2に付与される。
3入力のNANDゲートGW13は第1入力がワード信号線74に、第2入力がワード信号線75に、第3入力がワード信号線79に接続され、その出力がインバータGW23を介してワード線WL3に付与される。
このような構成のワード線デコーダ4は、ワード線信号a0〜a3(バーa0〜バーa3)に基づき、全てのワード線WLを非活性状態の“L”(接地レベル)に設定する第1の機能と、一つのワード線WLを活性状態の“H”(電源電圧Vdd)に他のワード線WLを“L”に設定する第2の機能と、同時に2つのワード線WLを選択して“H”にし他のワード線WLを“L”に設定する第3の機能とを有している。
(ビット線容量の測定)
ここで、DRAMセルアレイ1において、同列(接続されるビット線BLが共通)のメモリセルMCにおける2つのメモリセルMC間のアクセストランジスタの組をペアトランジスタと名付ける。ペアトランジスタは隣接して配置される必要はないが、共通のビット線BLに接続される関係を有している。例えば、図1のペアメモリセル52におけるアクセストランジスタT00とアクセストランジスタT10との組をペアトランジスタとする。
ここで、DRAMセルアレイ1において、同列(接続されるビット線BLが共通)のメモリセルMCにおける2つのメモリセルMC間のアクセストランジスタの組をペアトランジスタと名付ける。ペアトランジスタは隣接して配置される必要はないが、共通のビット線BLに接続される関係を有している。例えば、図1のペアメモリセル52におけるアクセストランジスタT00とアクセストランジスタT10との組をペアトランジスタとする。
以下、実施の形態1の微小容量測定装置の第1の測定機能(その1)である、ビット線BL0に付随する寄生容量であるビット線容量を測定する場合について説明する。
まず、ワード線デコーダ4の第1の機能により全てのワード線WLを“L”に設定(図1の例ではワード線信号a1を“H”にすれば、ワード線WL0〜WL3は全て“L”となる。)する。したがって、ペアメモリセル52のアクセストランジスタT00,T10もオフ状態になる。
この状態で、ビット線信号b0〜b2を全て“H”にすると、NANDゲートGB10の出力が“L”、インバータGB20の出力が“H”となり、トランスファゲートTG10がオン、トランスファゲートTG20がオフする。その結果、CBCM用回路2のCBCM用信号線53はトランスファゲートTG10を介してビット線BL0と電気的に接続される。このとき、非選択のビット線BL1〜BL3は、オン状態のトランスファゲートTG21〜TG23を介して接地される。
この状態で、CBCM用回路2による測定動作(図2)を実行させる。このとき、CBCM用回路2によって充放電される対象はビット線BL0となる。すなわち、ビット線BL0に接続されるアクセストランジスタT00〜T30は全てオフしているため、CBCM用回路2から周期的に供給、あるいは吸収される電荷は、ビット線BL0を周期的に充放電する。このときの充電電流の電流値をテスト電流値Itst(テスト用測定電流)として電流計51により測定する。
上記したテスト電流値Itstの測定時には、ワード線デコーダ4により全てのワード線WL0〜WL3が“L”に設定されているため、複数のメモリセルMC00〜MC3におけるメモリキャパシタC00〜C33をビット線BL0〜BL3から電気的に遮断してビット容量からメモリセルMC00〜MC33の影響を完全になくすことができ、その結果、テスト電流値Itstを精度良く得ることができる。
ただし、CBCM用回路2のノードN1(CBCM用信号線53)は、ビット線BL0以外にも、ビット線デコーダ3の非選択部分(トランスファゲートTG21〜TG23等)にも接続されるため、ビット線BL0と共に上記非選択部分の寄生容量に対しても充放電を行っている。すなわち、ターゲット容量であるビット線BL0以外の寄生容量α1を併せて充放電するため、テスト電流値Itstに基づき得られる測定容量には上記寄生容量α1分が含まれてしまう。
そこで、上記寄生容量α1を除去すべく、図1で示した第1のテスト回路部から、ビット線BL(BL0〜BL3)における容量関連特性であるビット線BLの長さのみを変更し、他の構成は第1のテスト回路部と全く同じ構成の第1の参照回路部を別途独立して設ける。ここで、第1のテスト回路部におけるビット線の長さをビット線長Ltst、第1の参照回路部におけるビット線BLの長さをビット線長Lrefとする。
そして、第1の参照回路部においても第1のテスト回路部と同様にビット線BL0をターゲット容量とした設定を行って、CBCM用回路2を動作させ参照電流値Iref(参照用測定電流)を得る。参照電流値Irefの測定時もテスト電流値Itst測定時同様、ワード線デコーダ4により全てのワード線WL0〜WL3が“L”に設定されているため、参照電流値Irefを精度良く測定することができる。
ここで、電源電圧をVdd、図2で示したゲート電圧パルス(PMOSゲート電位GP,NMOSゲート電位GN)の周波数をfとすると、次の式(1)が成立する。なお、CBCM用回路2の電流計51で測定されるテスト電流値Itst及び参照電流値Irefは時間平均値である。
なお、式(1)において、ビット線単位容量Cbitは単位長さ当たりのビット線容量を意味する。式(1)に示すように、テスト電流値Itstと参照電流値Irefとの差をとることにより、上記寄生容量α1をキャンセルすることができる。
式(1)より求められたビット線単位容量Cbitにビット線長Ltstを乗算することにより第1のテスト回路部におけるビット線BL0の容量を精度良く得ることができる。
このように、実施の形態1の微小容量測定装置は、第1のテスト回路部及び第1の参照回路部それぞれにおいて、ビット線デコーダ3により一つのビット線BLを選択してCBCM用回路2のノードN1に電気的に接続することにより、CBCM用回路2によってテスト電流値Itst及び参照電流値Irefをそれぞれ求めることができる。
そして、テスト電流値Itstと参照電流値Irefとの差をとることにより、ビット線長の相違に起因する容量成分以外の測定電流成分を全てキャンセルすることができるため、ノードN1に付随するターゲット容量以外の寄生容量α1をキャンセルした精度の良い、DRAMセルアレイ1におけるビット線容量を求めることができる。
(メモリキャパシタの容量測定)
(観測電流(測定電流)I1の測定)
次に、図1で示した実施の形態1の微小容量測定装置における第1のテスト回路部を用いた第1の測定機能(その2)であるメモリキャパシタの容量測定方法について説明する。
(観測電流(測定電流)I1の測定)
次に、図1で示した実施の形態1の微小容量測定装置における第1のテスト回路部を用いた第1の測定機能(その2)であるメモリキャパシタの容量測定方法について説明する。
まず、ワード線信号a0〜a3を全て“L”に設定してワード線デコーダ4による第2の機能を実行させると、ワード線WL0のみ“H”となり、他のワード線WL1〜WL3はすべて“L”となる。
このとき、メモリセルMC00のアクセストランジスタT00がオンするため、メモリキャパシタC00とビット線BL0とがアクセストランジスタT00を介して電気的に接続される。このとき、ワード線WL1〜WL3にゲートが接続されるアクセストランジスタT10〜T30はオフ状態であるため、メモリキャパシタC10〜C30はビット線BL0と電気的に接続されない。
そして、ビット線信号b0〜b2を全て“H”にすると、トランスファゲートTG10がオンするため、CBCM用回路2のCBCM用信号線53とビット線BL0とが電気的に接続される。このとき、他のビット線BL1〜BL3は全てオン状態のトランスファゲートTG21〜TG23を介して接地される。
この状態で、CBCM用回路2による容量測定動作を実行して観測電流I1を測定すると、次の式(2)が成立する。なお、式(2)において、CBL0はビット線BL0のビット線容量、Cs00は、メモリキャパシタC00の容量、α1は上記した寄生容量、β1はアクセストランジスタT00の寄生容量である。
(観測電流I2(測定電流)の測定)
観測電流I1の測定後、ワード線信号a0を“H”、ワード線信号a1〜a3を“L”に変更してワード線デコーダ4による第3の機能を実行させると、ワード線WL0及びワード線WL1が“H”、それ以外のワード線WL2,WL3は“L”となる。
観測電流I1の測定後、ワード線信号a0を“H”、ワード線信号a1〜a3を“L”に変更してワード線デコーダ4による第3の機能を実行させると、ワード線WL0及びワード線WL1が“H”、それ以外のワード線WL2,WL3は“L”となる。
その結果、アクセストランジスタT00及びT10がオン状態なり、メモリキャパシタC00及びC10がビット線BL0に電気的に接続される。このとき、アクセストランジスタT20及びT30はオフ状態であるため、メモリキャパシタC20及びC30はビット線BL0に電気的に接続されない。なお、アクセストランジスタTijに付与する“H”レベルは、少なくとも電源電圧Vdd+Vth(アクセストランジスタTijの閾値電圧)である方が望ましい。上記したメモリキャパシタC00を有するメモリセルMC00と、メモリキャパシタC10を有するメモリキャパシタC10とがペアメモリセル52となる。
そして、ビット線信号b0〜b2を全て“H”に設定すると、CBCM用回路2のCBCM用信号線53とビット線BL0とが電気的に接続される。このとき、他のビット線BL1〜BL3は接地される。
この状態で、CBCM用回路2による容量値測定動作を実行して観測電流I2を測定すると、次の式(3)が成立する。式(3)において、Cs01はメモリキャパシタC01の容量、γ1はアクセストランジスタT10の寄生容量である。
(観測電流I0(測定電流)の測定)
観測電流I2の測定後、ワード線信号a0〜a3を全て“H”に設定してワード線デコーダ4の第1の機能を実行させると、全てのワード線WL0〜WL3が“L”となる。そして、ビット線信号b0〜b2を全て“H”に設定すると、ビット線BL0とCBCM用回路2のCBCM用信号線53とが電気的に接続される。このとき、他のビット線BL1〜BL3は全て接地レベル(“L”)に設定される。
観測電流I2の測定後、ワード線信号a0〜a3を全て“H”に設定してワード線デコーダ4の第1の機能を実行させると、全てのワード線WL0〜WL3が“L”となる。そして、ビット線信号b0〜b2を全て“H”に設定すると、ビット線BL0とCBCM用回路2のCBCM用信号線53とが電気的に接続される。このとき、他のビット線BL1〜BL3は全て接地レベル(“L”)に設定される。
この状態で、CBCM用回路2による容量値測定動作を実行して観測電流I0を測定すると、次の式(4)が成立する。
ここで、式(3)から式(2)を引くと、次の式(5)が得られる。
さらに、式(2)から式(4)を引くと、次の式(6)が得られる。
アクセストランジスタT00の寄生容量β1、アクセストランジスタT01の寄生容量γ1が共に、被測定容量であるメモリセルキャパシタ容量Cs00等に比べ十分小さくなるように設計すれば、式(5)及び式(6)からそれぞれメモリセルキャパシタ容量Cs00及びCs01を精度良く得ることができる。
このように、実施の形態1の微小容量測定装置は、第1のテスト回路部のビット線デコーダ3により一つのビット線BLを選択してCBCM用回路2のノードN1に電気的に接続し、ワード線デコーダ4による上記第1〜第3の機能をそれぞれの実行時のテスト用測定電流である観測電流I0、観測電流I1、及び観測電流I2に基づくことにより、複数のメモリセルのうち一つのメモリキャパシタの容量成分を精度良く求めることができる。
(ポーズリフレッシュ時間の考慮)
ここで、リフレッシュ時間と容量値測定時間との関係について考察する。DRAMのメモリキャパシタは、アクセストランジスタの拡散層に接続して形成されるため、上記拡散層のPN接合まわりでリーク電流が発生する。メモリキャパシタを電源電圧Vddに充電後、放置しておくと、このリーク電流により、時間経過と伴にメモリキャパシタの電位が下がり、電源電圧Vddよりも低くなる。
ここで、リフレッシュ時間と容量値測定時間との関係について考察する。DRAMのメモリキャパシタは、アクセストランジスタの拡散層に接続して形成されるため、上記拡散層のPN接合まわりでリーク電流が発生する。メモリキャパシタを電源電圧Vddに充電後、放置しておくと、このリーク電流により、時間経過と伴にメモリキャパシタの電位が下がり、電源電圧Vddよりも低くなる。
上述した式では、メモリキャパシタが充電されたときの電位を電源電圧Vddと仮定しているため、実際のメモリキャパシタの電位が電源電圧Vddよりも低下すると測定誤差の原因となる。
そこで、メモリキャパシタが電源電圧Vdd(第1の電圧)に充電されてから、上記リーク電流によりVdd/2(第2の電圧)に至るまでの時間を、本明細書中において、「ポーズリフレッシュ時間」と定義すると、上述した考察結果から、図2で示したCBCM用回路2のゲート入力パルスの周期T(所定の測定期間)を、ポーズリフレッシュ時間よりも短い期間に設定した動作条件を少なくとも満足させることにより、実施の形態1のCBCM用回路2は精度良く測定電流を測定することができ、その結果、精度良くビット線単位容量Cbit、メモリセルキャパシタ容量Cs00を得ることができる。
(ワード線の寄生容量の測定)
(構成)
図3はこの発明の実施の形態1である微小容量測定装置の第2のテスト回路部の構成を示す回路図である。実施の形態1の微小容量測定装置はDRAMメモリセルアレイのワード線をアドレス指定して測定する第2の測定機能を有する。
(構成)
図3はこの発明の実施の形態1である微小容量測定装置の第2のテスト回路部の構成を示す回路図である。実施の形態1の微小容量測定装置はDRAMメモリセルアレイのワード線をアドレス指定して測定する第2の測定機能を有する。
同図に示すように、第2の測定対象部であるDRAMセルアレイ5に対応して(第2の)CBCM用回路6、ビット線デコーダ7(第2のビット線選択部)及びワード線デコーダ8(第2のワード線選択部)が設けられる。これらDRAMセルアレイ5、CBCM用回路6、ビット線デコーダ7及びワード線デコーダ8は所定の半導体基板上に形成される。
DRAMセルアレイ5はマトリクス状に(第2の)メモリセルMC00〜MC33(図3では説明の都合上、4×4のメモリセルを示している。)が配置されている。メモリセルMCij(i=0〜3,j=0〜3)は、アクセストランジスタTij及びメモリキャパシタCijから構成され、アクセストランジスタTijのドレインは(第2の)ビット線BLjに接続され、ゲートは(第2の)ワード線WLiに接続され、ソースはメモリキャパシタCijの一端に接続され、メモリキャパシタCijの他端は接地される。
CBCM用回路6は、ノードN21,ノードN22間に直列に接続された、電流計54、PMOSトランジスタMP2及びNMOSトランジスタMN2から構成され、PMOSトランジスタMP2はゲートにPMOSゲート電位GPを受け、NMOSトランジスタMN2はゲートにNMOSゲート電位GNを受ける。なお、ノードN21,N22には後述するように所定の電位が設定される。
このような構成のCBCM用回路6は、PMOSトランジスタMP2及びNMOSトランジスタMN2により擬似インバータを構成し、PMOSトランジスタMP2のソースとNMOSトランジスタMN2のソースとの間のノードN2を流れる測定電流に基づき、CBCM用信号線56を介して電気的に接続されるターゲット容量を測定することができる。なお、電流計54は半導体基板上に形成する必要ないため、外部の測定装置として設けられる。
CBCM用回路6の測定動作はCBCM用回路2と同様に図2で示したタイミングで行われる。
ワード線デコーダ8はNANDゲートGW30〜GW33…、トランスファゲートTG30〜TG33…,TG40〜TG43…、インバータGB20〜GB23…、及びワード信号線71〜76…により構成される。以降、説明の都合上、図示されている構成部についてのみ説明する。
ワード信号線71にはワード線信号a0、ワード信号線72には反転ワード線信号バーa0、ワード信号線73にはワード線信号a1、ワード信号線74には反転ワード線信号バーa1、ワード信号線75にはワード線信号a2、ワード信号線76には反転ワード線信号バーa2が付与される。
3入力のNANDゲートGW30は第1入力がワード信号線71に、第2入力がワード信号線73に、第3入力がワード信号線75に接続され、その出力がトランスファゲートTG30のPMOS入力部及びトランスファゲートTG40のNMOS入力部に付与され、インバータGW40を介した反転出力がトランスファゲートTG30のNMOS入力部及びトランスファゲートTG40のPMOS入力部に付与される。そして、トランスファゲートTG30の一端がCBCM用信号線56に接続され、他端がワード線WL0に接続され、トランスファゲートTG40の一端が接地され、他端がワード線WL0に接続される。
3入力のNANDゲートGW31は第1入力がワード信号線72に、第2入力がワード信号線73に、第3入力がワード信号線75に接続され、その出力がトランスファゲートTG31のPMOS入力部及びトランスファゲートTG41のNMOS入力部に付与され、インバータGW41を介した反転出力がトランスファゲートTG31のNMOS入力部及びトランスファゲートTG41のPMOS入力部に付与される。そして、トランスファゲートTG31の一端がCBCM用信号線56に接続され、他端がワード線WL1に接続され、トランスファゲートTG41の一端が接地され、他端がワード線WL1に接続される。
3入力のNANDゲートGW32は第1入力がワード信号線71に、第2入力がワード信号線74に、第3入力がワード信号線75に接続され、その出力がトランスファゲートTG32のPMOS入力部及びトランスファゲートTG42のNMOS入力部に付与され、インバータGW42を介した反転出力がトランスファゲートTG32のNMOS入力部及びトランスファゲートTG42のPMOS入力部に付与される。そして、トランスファゲートTG32の一端がCBCM用信号線56に接続され、他端がワード線WL2に接続され、トランスファゲートTG42の一端が接地され、他端がワード線WL2に接続される。
3入力のNANDゲートGW33は第1入力がワード信号線72に、第2入力がワード信号線74に、第3入力がワード信号線75に接続され、その出力がトランスファゲートTG33のPMOS入力部及びトランスファゲートTG43のNMOS入力部に付与され、インバータGW43を介した反転出力がトランスファゲートTG33のNMOS入力部及びトランスファゲートTG43のPMOS入力部に付与される。そして、トランスファゲートTG33の一端がCBCM用信号線56に接続され、他端がワード線WL3に接続され、トランスファゲートTG43の一端が接地され、他端がワード線WL3に接続される。
このような構成のワード線デコーダ8は、ワード線信号a0〜b2(バーa0〜バーa2)に応じて、一つのワード線WLを選択して、選択したワード線WLとCBCM用回路6のCBCM用信号線56とを電気的に接続し、非選択のワード線WLを接地レベルに設定する。
例えば、ワード線信号a0〜b2が全て“H”の場合、NANDゲートGW30の出力が“L”、インバータGW40の出力が“H”となる。したがって、トランスファゲートTG30がオンし、トランスファゲートTG40がオフするため、トランスファゲートTG30を介してCBCM用信号線56とワード線WL0とが電気的に接続される。このとき、非選択のワード線WL1〜WL3は、オン状態のトランスファゲートTG41〜TG43を介して接地される。
ビット線デコーダ7は、ビット信号線61〜69、NANDゲートGB30〜GB33,…及びインバータGB40〜GB43,…から構成される。以降、説明の都合上、図示されている構成部についてのみ説明する。
ビット信号線61にはビット線信号b0、ビット信号線62には反転ビット線信号バーb0、ビット信号線63にはビット線信号b1、ビット信号線64には反転ビット線信号バーb1、ビット信号線65にはビット線信号b2、ビット信号線66には反転ビット線信号バーb2、ビット信号線67にはビット線信号b3、ビット信号線68には反転ビット線信号バーb3、ビット信号線69にはビット線信号b0とビット線信号b3との排他的論理和信号がそれぞれ付与される。なお、ビット線信号b0とビット線信号b3との排他的論理和は、ビット線信号b0,a3を入力する排他的論理和ゲートの出力から簡単に得ることができるため、排他的論理和ゲートの図示は省略している。
3入力のNANDゲートGB30は第1入力がビット信号線64に、第2入力がビット信号線66に、第3入力がビット信号線68に接続され、その出力がインバータGB40を介してビット線BL0に付与される。
3入力のNANDゲートGB31は第1入力がビット信号線64に、第2入力がビット信号線66に、第3入力がビット信号線69に接続され、その出力がインバータGB41を介してビット線BL1に付与される。
3入力のNANDゲートGB32は第1入力がビット信号線64に、第2入力がビット信号線65に、第3入力がビット信号線68に接続され、その出力がインバータGB42を介してビット線BL2に付与される。
3入力のNANDゲートGB33は第1入力がビット信号線64に、第2入力がビット信号線65に、第3入力がビット信号線69に接続され、その出力がインバータGB43を介してビット線BL3に付与される。
このような構成のビット線デコーダ7は、ビット線信号b0〜b3(バーb0〜バーb3)に基づき、全てのビット線BLを“L”(接地レベル)に設定する第1の機能と、一つのビット線BLを“H”(電源電圧Vdd)に他のビット線BLを“L”に設定する第2の機能と、同時に2つのビット線BLを選択して“H”にし他のビット線BLを“L”に設定する第3の機能とを有している。
(ワード線容量の測定)
以下、実施の形態1の微小容量測定装置の第2の測定機能である、第2のテスト回路部を用いてワード線WL0に付随する寄生容量であるワード線容量を測定する場合を説明する。
以下、実施の形態1の微小容量測定装置の第2の測定機能である、第2のテスト回路部を用いてワード線WL0に付随する寄生容量であるワード線容量を測定する場合を説明する。
まず、ビット線デコーダ7の第1の機能により全てのビット線BLを“L”に設定(図3の例ではビット線信号b1を“H”にすれば、ビット線BL0〜BL3は全て“L”となる。)する。
この状態で、ワード線デコーダ8におけるワード線信号a0〜a2を全て“H”にすると、NANDゲートGW30の出力が“L”、インバータGW40の出力が“H”となり、トランスファゲートTG30がオン、トランスファゲートTG40がオフする。その結果、CBCM用回路6のCBCM用信号線56はトランスファゲートTG30を介してワード線WL0と電気的に接続される。このとき、非選択のワード線WL1〜WL3は、オン状態のトランスファゲートTG41〜TG43を介して接地される。
この状態で、CBCM用回路6による測定動作を実行させる。このとき、CBCM用回路6によって充放電される対象はワード線WL0となる。但し、CBCM用回路6のPMOSトランジスタMP2のソース電位であるノードN21の電位を(ソース電位Vs+微小電位ΔV)に設定し、NMOSトランジスタMN2のソース電位であるノードN22の電位をソース電位Vsに設定する。
そして、ソース電位Vsを、DRAMの実動作用の電源電圧Vddと接地電位Vssとの間で走査(スイープ)させる。例えば、Vdd=1.2V, Vss=0V とし、ΔV=0.1V と仮定した場合、走査するとは、下記(1)〜(12)で示すように電圧を変化させバイアス条件を変更することを意味する。
(1) Vs+ΔV=1.2V, Vs=1.1V、
(2) Vs+ΔV=1.1V, Vs=1.0V、
・・・・・・・・・
(11) Vs+ΔV=0.2V, Vs=0.1V、
(12) Vs+ΔV=0.1V, Vs=0V
(2) Vs+ΔV=1.1V, Vs=1.0V、
・・・・・・・・・
(11) Vs+ΔV=0.2V, Vs=0.1V、
(12) Vs+ΔV=0.1V, Vs=0V
このように走査すると、各バイアス条件では、ノードN21(Vs+ΔV),ノードN22(Vs)間のワード線容量の平均値が測定されることになる。このように走査させるのは、ワード線WLの容量はMOSキャパシタ容量であるため、電圧依存性を有するからである。
走査する各バイアス条件時におけるワード線容量をCBCM用回路6によるCBCM法により測定することにより、ワード線容量の電圧依存性を求めることができる。なお、容量測定はNMOSゲート電位GN及びPMOSゲート電位GPは図2で示すタイミングで行われる。
上記したワード線信号a0〜a2,ビット線信号b0〜b3の信号設定によって、CBCM用回路6から周期的に供給、あるいは吸収される電荷は、ワード線WL0を周期的に充放電する。このときの充電電流の電流値をテスト電流値Itstとして電流計54により測定する。
ただし、CBCM用回路6のノードN2は、ワード線WL0以外にも、ワード線デコーダ8の非選択部分(トランスファゲートTG41〜TG43等)にも接続されるため、ワード線WL0と共に上記非選択部分の寄生容量に対しても充放電を行っている。すなわち、ターゲット容量であるワード線WL0以外の寄生容量α2を併せて充放電するため、テスト電流値Itstに基づき得られる測定容量には上記寄生容量α2分が含まれてしまう。
そこで、上記寄生容量α2を除去すべく、図3で示した第2のテスト回路部からワード線WL(WL0〜WL3)の長さのみを変更し、他の構成は第2のテスト回路部と全く同じ構成の第2の参照回路部を別途独立して設ける。ここで、第2のテスト回路部におけるワード線の長さをワード線長WLtst、第2の参照回路部におけるワード線WLの長さをワード線長WLrefとする。
そして、第2の参照回路部においても第2のテスト回路部と同様にワード線WL0をターゲット容量とした設定を行って、CBCM用回路6を動作させ参照電流値Irefを測定する。ここで電源電圧をVdd、図2で示したゲート電圧パルス(PMOSゲート電位GP,NMOSゲート電位GN)の周波数をfとすると、次の式(7)が成立する。なお、CBCM用回路6の電流計54で測定されるテスト電流値Itst及び参照電流値Irefは時間平均値である。
なお、式(7)において、ワード線単位容量CWL(VW)は、ワード線WLの電位がソース電位VW(=Vs+ΔV/2)のときの単位長さ当たりのワード線容量に相当し、ワード線WLの電位がソース電位Vsとの場合と、(Vs+ΔV)との場合の容量の平均値を意味する。式(7)に示すように、テスト電流値Itstと参照電流値Irefとの差をとることにより、上記寄生容量α2をキャンセルすることができる。
式(7)より求められたワード線単位容量CWL(VW)にワード線長WLtstを乗算することにより第2のテスト回路部におけるワード線WL0の容量を精度良く得ることができる。
このように、実施の形態1の微小容量測定装置は、第2のテスト回路部及び第2の参照回路部それぞれのワード線デコーダ8により一つのワード線WLを選択してCBCM用回路6のノードN2に電気的に接続することにより、CBCM用回路6によってテスト電流値Itst及び参照電流値Irefをそれぞれ求めることができる。
そして、テスト電流値Itstと参照電流値Irefとの差をとることにより、ワード線長の相違に起因する容量成分以外の測定電流成分を全てキャンセルすることができるため、ノードN2に付随するターゲット容量以外の寄生容量α2をキャンセルした精度の良い、DRAMセルアレイ1におけるワード線容量を求めることができる。
なお、第2のテスト回路部及び第2の参照回路部におけるビット線デコーダは、全てのビット線BLを所定電位に固定できれば十分であるため、図3で示したビット線デコーダ7のような構成にする必要はなく、少なくとも第1の機能が実行可能なビット線デコーダであれば良い。
このように、実施の形態1の微小容量測定装置は、第1のテスト回路部及び第1の参照回路部とを備えることにより第1の測定機能を有するため、DRAMセルアレイにおけるビット線容量及びメモリキャパシタの容量を精度良く測定することができる。
加えて、実施の形態1の微小容量測定装置は、第2のテスト回路部及び第2の参照回路とをさらに備えることにより第2の測定機能を有するため、DRAMセルアレイにおけるワード線容量を精度良く測定することができる。
なお、図1で示した第1のテスト回路部及び図3で示した第2のテスト回路部の各構成(ビット線デコーダ3,7,ワード線デコーダ4,8等)はあくまでも一例であって、同様な機能を有する回路であれば上記回路構成に限定されないことは勿論である。
<実施の形態2>
(構成)
図4はこの発明の実施の形態2である微小容量測定装置の第1のテスト回路部の構成を示す回路図である。実施の形態2の微小容量測定装置はSRAM(Static Random Access Memory)メモリセルアレイのビット線容量をアドレス指定して測定する第1の測定機能を有する。
(構成)
図4はこの発明の実施の形態2である微小容量測定装置の第1のテスト回路部の構成を示す回路図である。実施の形態2の微小容量測定装置はSRAM(Static Random Access Memory)メモリセルアレイのビット線容量をアドレス指定して測定する第1の測定機能を有する。
同図に示すように、第1の測定対象部であるSRAMセルアレイ11に対応して(第1の)CBCM用回路12、ビット線デコーダ13(第1のビット線選択部)及びワード線デコーダ(第2のワード線選択部:図示せず)が設けられる。これらSRAMセルアレイ11、CBCM用回路12、ビット線デコーダ13及び図示しないワード線デコーダは所定の半導体基板上に形成される。
SRAMセルアレイ11はマトリクス状にメモリセルSC00〜SC12(図4では説明の都合上、3×2のメモリセルを示している。)が配置されている。メモリセルSC00〜SC12は、それぞれPMOSトランジスタQ1,Q3及びNMOSトランジスタQ2,Q4〜Q6から構成される。PMOSトランジスタQ1及びNMOSトランジスタQ2によりCMOS構成のインバータIG1が形成され、PMOSトランジスタQ3及びNMOSトランジスタQ4によりCMOS構成のインバータIG2が形成される。これらのインバータIG1及びIG2は互いに交叉接続され、インバータIG1の出力(インバータIG2の入力)がNMOSトランジスタQ5の一方電極に接続され、インバータIG1の入力(インバータIG2の出力)がNMOSトランジスタQ6の一方電極に接続される。
そして、メモリセルSC00〜SC02のNMOSトランジスタQ5及びQ6のゲートはワード線WL0に接続され、メモリセルSC10〜SC12のNMOSトランジスタQ5及びQ6のゲートはワード線WL1に接続され、メモリセルSC00,SC10のNMOSトランジスタQ5及びQ6の他方電極はビット線BL0及びBL1にそれぞれ接続され、メモリセルSC01,SC11のNMOSトランジスタQ5及びQ6の他方電極はビット線BL2及びBL3にそれぞれ接続され、メモリセルSC02,SC12のNMOSトランジスタQ5及びQ6の他方電極はビット線BL4及びBL5にそれぞれ接続される。
CBCM用回路12は、電源電位Vdd,接地レベル間に直列に接続された、電流計57、PMOSトランジスタMP3及びNMOSトランジスタMN3から構成され、PMOSトランジスタMP3はゲートにPMOSゲート電位GPを受け、NMOSトランジスタMN3はゲートにNMOSゲート電位GNを受ける。
このような構成のCBCM用回路12は、図1で示したCBCM用回路2と同様、PMOSトランジスタMP3のソースとNMOSトランジスタMN3のソースとの間のノードN1を流れる測定電流に基づき、CBCM用信号線58を介して電気的に接続されるターゲット容量を測定することができる。
ビット線デコーダ13はNANDゲートGB50〜GB54、トランスファゲートTG50〜TG54…,TG60〜TG64…、インバータGB60〜GB64…、及びビット信号線61〜66により構成される。以降、説明の都合上、図示されている構成部についてのみ説明する。
ビット信号線61にはビット線信号b0、ビット信号線62には反転ビット線信号バーb0、ビット信号線63にはビット線信号b1、ビット信号線64には反転ビット線信号バーb1、ビット信号線65にはビット線信号b2、ビット信号線66には反転ビット線信号バーb2が付与される。
3入力のNANDゲートGB50は第1入力がビット信号線61に、第2入力がビット信号線63に、第3入力がビット信号線65に接続され、その出力がトランスファゲートTG50のPMOS入力部及びトランスファゲートTG60のNMOS入力部に付与され、インバータGB60を介した反転出力がトランスファゲートTG50のNMOS入力部及びトランスファゲートTG60のPMOS入力部に付与される。そして、トランスファゲートTG50の一端がCBCM用信号線58に接続され、他端がビット線BL0に接続され、トランスファゲートTG60の一端が接地され、他端がビット線BL0に接続される。
3入力のNANDゲートGB51は第1入力がビット信号線62に、第2入力がビット信号線63に、第3入力がビット信号線65に接続され、その出力がトランスファゲートTG51のPMOS入力部及びトランスファゲートTG61のNMOS入力部に付与され、インバータGB61を介した反転出力がトランスファゲートTG51のNMOS入力部及びトランスファゲートTG61のPMOS入力部に付与される。そして、トランスファゲートTG51の一端がCBCM用信号線58に接続され、他端がビット線BL1に接続され、トランスファゲートTG61の一端が接地され、他端がビット線BL1に接続される。
3入力のNANDゲートGB52は第1入力がビット信号線61に、第2入力がビット信号線64に、第3入力がビット信号線65に接続され、その出力がトランスファゲートTG52のPMOS入力部及びトランスファゲートTG62のNMOS入力部に付与され、インバータGB62を介した反転出力がトランスファゲートTG52のNMOS入力部及びトランスファゲートTG62のPMOS入力部に付与される。そして、トランスファゲートTG52の一端がCBCM用信号線58に接続され、他端がビット線BL2に接続され、トランスファゲートTG62の一端が接地され、他端がビット線BL2に接続される。
3入力のNANDゲートGB53は第1入力がビット信号線62に、第2入力がビット信号線64に、第3入力がビット信号線65に接続され、その出力がトランスファゲートTG53のPMOS入力部及びトランスファゲートTG63のNMOS入力部に付与され、インバータGB63を介した反転出力がトランスファゲートTG53のNMOS入力部及びトランスファゲートTG63のPMOS入力部に付与される。そして、トランスファゲートTG53の一端がCBCM用信号線58に接続され、他端がビット線BL3に接続され、トランスファゲートTG63の一端が接地され、他端がビット線BL3に接続される。
3入力のNANDゲートGB54は第1入力がビット信号線61に、第2入力がビット信号線63に、第3入力がビット信号線66に接続され、その出力がトランスファゲートTG54のPMOS入力部及びトランスファゲートTG64のNMOS入力部に付与され、インバータGB64を介した反転出力がトランスファゲートTG54のNMOS入力部及びトランスファゲートTG64のPMOS入力部に付与される。そして、トランスファゲートTG54の一端がCBCM用信号線58に接続され、他端がビット線BL4に接続され、トランスファゲートTG64の一端が接地され、他端がビット線BL4に接続される。
なお、ビット線デコーダ13内において、SRAMセルアレイ11のビット線BL5に対応して、上記と同様な3入力NANDゲート、インバータ、2つのトランスファゲートが設けられるが、説明の都合上、図示は省略している。
このような構成のビット線デコーダ13は、ビット線信号b0〜b2(バーb0〜バーb2)に応じて、一つのビット線BLを選択して、選択したビット線BLとCBCM用回路12のCBCM用信号線58とを電気的に接続し、非選択のビット線BLを接地レベルに設定する。
例えば、ビット線信号b0〜b2が全て“H”の場合、NANDゲートGB50の出力が“L”、インバータGB60の出力が“H”となる。したがって、トランスファゲートTG50がオンし、トランスファゲートTG60がオフするため、トランスファゲートTG50を介してCBCM用信号線58とビット線BL0とが電気的に接続される。このとき、非選択のビット線BL1〜BL5は、オン状態のトランスファゲートTG61〜TG64等を介して接地される。
図示しないワード線デコーダは、全てのワード線を非選択(“L”)に設定する全非選択機能を有する。例えば、上記全非選択機能を有する実動作用のワード線デコーダと等価なデコーダを用いても良い。
(ビット線容量の測定)
以下、実施の形態2の微小容量測定装置の第1の測定機能である、ビット線BL0の容量を測定する機能について説明する。
以下、実施の形態2の微小容量測定装置の第1の測定機能である、ビット線BL0の容量を測定する機能について説明する。
まず、ワード線デコーダの全非選択機能により全てのワード線WLを“L”に設定する。この状態で、ビット線信号b0〜b2を全て“H”にすると、NANDゲートGB50の出力が“L”、インバータGB60の出力が“H”となり、トランスファゲートTG50がオン、トランスファゲートTG60がオフする。その結果、CBCM用回路12のCBCM用信号線58はトランスファゲートTG50を介してビット線BL0と電気的に接続される。このとき、非選択のビット線BL1〜BL5は、オン状態のトランスファゲートTG61〜TG64等を介して接地される。
この状態で、図2で示すタイミングでPMOSゲート電位GP及びNMOSゲート電位GNを与えることにより、CBCM用回路12による測定動作を実行させる。このとき、CBCM用回路12によって充放電される対象はビット線BL0となる。すなわち、ビット線BL0に接続される各メモリセルSCx(x=0,1,…)0のNMOSトランジスタQ5は全てオフしているため、CBCM用回路12から周期的に供給、あるいは吸収される電荷は、ビット線BL0を周期的に充放電する。このときの充電電流の電流値をテスト電流値Itstとして電流計57により測定する。
ただし、CBCM用回路12のノードN1は、ビット線BL0以外にも、ビット線デコーダ13の非選択部分(トランスファゲートTG61〜TG64等)にも接続されるため、ビット線BL0と共に非選択部分の寄生容量に対しても充放電を行っている。すなわち、ターゲット容量であるビット線BL0以外の寄生容量α3を併せて充放電するため、テスト電流値Itstに基づき得られる測定容量には上記寄生容量α3分が含まれてしまう。
そこで、上記寄生容量α3を除去すべく、図4で示した第1のテスト回路部からビット線BLの長さのみを変更し、他の構成は図4で示した第1のテスト回路部と全く同じ構成の第1の参照回路部を別途独立して設ける。ここで、第1のテスト回路部におけるビット線の長さをビット線長Ltst、第1の参照回路部におけるビット線BLの長さをビット線長Lrefとする。
そして、第1の参照回路部においても第1のテスト回路部と同様にビット線BL0をターゲット容量とした設定を行って、CBCM用回路12を動作させ参照電流値Irefを測定する。ここで、電源電圧をVdd、図2で示したゲート電圧パルス(PMOSゲート電位GP,NMOSゲート電位GN)の周波数をfとすると、次の式(8)が成立する。なお、CBCM用回路12の電流計57で測定されるテスト電流値Itst及び参照電流値Irefは時間平均値である。
なお、式(8)において、ビット線単位容量CbitはSRAMセルアレイ11における単位長さ当たりのビット線容量を意味する。式(8)に示すように、テスト電流値Itstと参照電流値Irefとの差をとることにより、上記寄生容量α3をキャンセルすることができる。
式(8)より求められたビット線単位容量Cbitにビット線長Ltstを乗算することにより実施の形態2の第1のテスト回路部におけるビット線BL0の容量を精度良く得ることができる。
このように、実施の形態2の微小容量測定装置は、第1の測定機能によってテスト電流値Itstと参照電流値Irefとの差をとることにより、ビット線長の相違に起因する容量成分以外の測定電流成分を全てキャンセルすることができるため、ノードN1に付随するターゲット容量以外の寄生容量α3をキャンセルした精度の良い、SRAMセルアレイ11におけるビット線容量を求めることができる。
(ワード線容量の測定)
SRAMセルアレイ11のビット線BL及びワード線WLに対し、図3で示すビット線デコーダ7、ワード線デコーダ8を設ける等の図3の構成相当の第2のテスト回路部及び第2の参照回路部を設けることにより、実施の形態2の微小容量測定装置にも第2の測定機能を具備することもでき、この場合、実施の形態1と同様な方法でワード線容量を測定することが可能である。
SRAMセルアレイ11のビット線BL及びワード線WLに対し、図3で示すビット線デコーダ7、ワード線デコーダ8を設ける等の図3の構成相当の第2のテスト回路部及び第2の参照回路部を設けることにより、実施の形態2の微小容量測定装置にも第2の測定機能を具備することもでき、この場合、実施の形態1と同様な方法でワード線容量を測定することが可能である。
<実施の形態3>
(構成)
図5はこの発明の実施の形態3である微小容量測定装置の第1のテスト回路部の構成を示す回路図である。実施の形態3の微小容量測定装置はMRAM(Magnetoresistive Random Access Memory)メモリセルアレイのビット線をアドレス指定して測定する第1の測定機能を有する。なお、MRAMについては、例えば、「A. R. Sitaram et al. ,“A 0.18 μm Logic-based MRAM Technology for High Performance Non-volatile Memory Applications,” Symp. VLSI Technology, pp.15-16, 2003.」に開示されている。
(構成)
図5はこの発明の実施の形態3である微小容量測定装置の第1のテスト回路部の構成を示す回路図である。実施の形態3の微小容量測定装置はMRAM(Magnetoresistive Random Access Memory)メモリセルアレイのビット線をアドレス指定して測定する第1の測定機能を有する。なお、MRAMについては、例えば、「A. R. Sitaram et al. ,“A 0.18 μm Logic-based MRAM Technology for High Performance Non-volatile Memory Applications,” Symp. VLSI Technology, pp.15-16, 2003.」に開示されている。
同図に示すように、第1の測定対象部であるMRAMセルアレイ21に対応して(第1の)CBCM用回路22、ビット線デコーダ23(第1のビット線選択部)及びワード線デコーダ(第1のワード線選択部:図示せず)が設けられる。これらMRAMセルアレイ21、CBCM用回路22、ビット線デコーダ23及びワード線デコーダ(図示せず)は所定の半導体基板上に形成される。
MRAMセルアレイ21はマトリクス状にメモリセルSC00〜SC12(図5では説明の都合上、5×3のメモリセルを示している。)が配置されている。メモリセルNC00〜NC24は、それぞれNMOSトランジスタTR1及び磁気トンネル抵抗素子MR1から構成される。NMOSトランジスタTR1の一方電極と磁気トンネル抵抗素子MR1の他端(ノードN12)とが接続される。
そして、メモリセルNC00〜NC04のNMOSトランジスタTR1のゲートはワード線WL0に接続され、メモリセルNC10〜NC14のNMOSトランジスタTR1のゲートはワード線WL1に接続され、メモリセルNC20〜NC24のNMOSトランジスタTR1のゲートはワード線WL2に接続され、メモリセルNC00〜NC20の磁気トンネル抵抗素子MR1の一端(ノードN11)とビット線BL0とが接続され、メモリセルNC01〜NC21の磁気トンネル抵抗素子MR1の一端とビット線BL1とが接続され、メモリセルNC02〜NC22の磁気トンネル抵抗素子MR1の一端とビット線BL2とが接続され、メモリセルNC03〜NC23の磁気トンネル抵抗素子MR1の一端とビット線BL3とが接続され、メモリセルNC04〜NC24の磁気トンネル抵抗素子MR1の一端とビット線BL3とが接続される。
さらに、メモリセルNC00〜NC04の磁気トンネル抵抗素子MR1に対応してディジット線DL0が設けられ、ディジット線DL0とビット線BL0〜BL4との交差点近傍に各磁気トンネル抵抗素子MR1が配設され、メモリセルNC10〜NC14の磁気トンネル抵抗素子MR1に対応してディジット線DL1が設けられ、ディジット線DL1とビット線BL0〜BL4との交差点近傍に各磁気トンネル抵抗素子MR1が配設され、メモリセルNC20〜NC24の磁気トンネル抵抗素子MR1に対応してディジット線DL2が設けられ、ディジット線DL2とビット線BL0〜BL4との交差点近傍に各磁気トンネル抵抗素子MR1が配設される。なお、磁気トンネル抵抗素子MR1はディジット線DL0〜DL2とは電気的に接続されていない。
磁気トンネル抵抗素子MR1の磁気トンネル接合に情報を書き込むために、ビット線BLとディジット線DLにそれぞれ電流を流すと、各線のまわりに磁界が発生し、各線の交差点では、磁界が重なり合うので、磁界が大きくなり、この磁界が磁気トンネル抵抗素子MR1への書き込みに使われる。すなわち、ディジット線DLは、書き込みのための磁界を発生するのに寄与する金属配線である。
そして、メモリセルNC00〜NC20のNMOSトランジスタTR1の他方電極が制御線VGL0に接続され、メモリセルNC01〜NC21のNMOSトランジスタTR1の他方電極が制御線VGL1に接続され、メモリセルNC02〜NC22のNMOSトランジスタTR1の他方電極が制御線VGL2に接続され、メモリセルNC03〜NC23のNMOSトランジスタTR1の他方電極が制御線VGL3に接続され、メモリセルNC04〜NC24のNMOSトランジスタTR1の他方電極が制御線VGL3に接続される。
制御線VGLには、読み出し時に各メモリセルNCのNMOSトランジスタTR1のソース(あるいは、ドレイン)に与えられる電圧が付与される。選択されたアドレスのメモリセルの磁気トンネル抵抗素子MR1の磁気トンネル接合に電流を流し、その電流が制御線VGLを介してセンスアンプにより検知増幅されることにより読み出しが行われる。
CBCM用回路22は、電源電位Vdd,接地レベル間に直列に接続された、電流計59、PMOSトランジスタMP4及びNMOSトランジスタMN4から構成され、PMOSトランジスタMP4はゲートにPMOSゲート電位GPを受け、NMOSトランジスタMN4はゲートにNMOSゲート電位GNを受ける。
このような構成のCBCM用回路22は、図1で示したCBCM用回路2と同様、PMOSトランジスタMP4のソースとNMOSトランジスタMN4のソースとの間のノードN1を流れる測定電流に基づき、CBCM用信号線80を介して電気的に接続されるターゲット容量を測定することができる。
ビット線デコーダ23はNANDゲートGB70〜GB74…、トランスファゲートTG70〜TG74…,TG80〜TG84…、インバータGB80〜GB84…、及びビット信号線61〜66により構成される。以降、説明の都合上、図示されている構成部についてのみ説明する。
ビット信号線61にはビット線信号b0、ビット信号線62には反転ビット線信号バーb0、ビット信号線63にはビット線信号b1、ビット信号線64には反転ビット線信号バーb1、ビット信号線65にはビット線信号b2、ビット信号線66には反転ビット線信号バーb2が付与される。
3入力のNANDゲートGB70〜GB74のビット信号線61〜66に対する接続関係は、図4で示した実施の形態2のNANDゲートGB50〜GB54の信号線61〜66に対する接続関係と同様である。
NANDゲートGB7k(k=0〜4)とインバータGB8k、トランスファゲートTG7k及びTG8kとの関係は、図4で示した実施の形態2のNANDゲートGB5kとインバータGB6k、トランスファゲートTG5k及びTG6kとの関係と同様である。
トランスファゲートTG70〜TG74及びTG80〜TG84とビット線BL0〜BL4との関係は、図4で示した実施の形態2のトランスファゲートTG50〜TG54及びトランスファゲートTG60〜TG64とビット線BL0〜BL4との関係と同様である。
このような構成のビット線デコーダ23は、ビット線信号b0〜b2(バーb0〜バーb2)に応じて、一つのビット線BLを選択して、選択されたビット線BLとCBCM用回路22のCBCM用信号線80とを電気的に接続し、非選択のビット線BLを接地レベルに設定する回路である。
図示しないワード線デコーダは、全てのワード線を非選択(“L”)に設定する全非選択機能を有する。例えば、上記全非選択機能を有する実動作用のワード線デコーダと等価なデコーダを用いても良い。
(ビット線容量の測定)
以下、実施の形態3の微小容量測定装置の第1の測定機能である、ビット線BL0の容量を測定する機能について説明する。
以下、実施の形態3の微小容量測定装置の第1の測定機能である、ビット線BL0の容量を測定する機能について説明する。
まず、ワード線デコーダの全非選択機能により全てのワード線WLを“L”に設定する。
磁気トンネル抵抗素子MR1はノードN11,N12間に電位差があると電流が流れる。メモリセルNC00〜NC21の磁気トンネル抵抗素子MR1はビット線BL0とノードN11で接続しているため、ビット線BL0のCBCM充電電流が磁気トンネル抵抗素子MR1を通じてリークすると、測定誤差の原因となる。そこで、上記全非選択機能によりワード線WL0〜WL2を“L”にし全てのNMOSトランジスタTR1をオフ状態にしノードN12をフローティング状態することにより、磁気トンネル抵抗素子MR1に電流が流れないようにしている。
この状態で、ビット線信号b0〜b2を全て“H”にすると、NANDゲートGB70の出力が“L”、インバータGB80の出力が“H”となり、トランスファゲートTG70がオン、トランスファゲートTG80がオフする。その結果、CBCM用回路22はCBCM用信号線80及びトランスファゲートTG70を介してビット線BL0と電気的に接続される。このとき、非選択のビット線BL1〜BL4は、オン状態のトランスファゲートTG81〜TG84を介して接地される。
この状態で、図2で示すタイミングでPMOSゲート電位GP及びNMOSゲート電位GNを与えることにより、CBCM用回路22による測定動作を実行させる。このとき、CBCM用回路22によって充放電される対象はビット線BL0となり、CBCM用回路22から周期的に供給、あるいは吸収される電荷は、ビット線BL0を周期的に充放電する。このときの充電電流の電流値をテスト電流値Itstとして電流計59により測定する。
ただし、CBCM用回路22のノードN1は、ビット線BL0以外にも、ビット線デコーダ23の非選択部分(トランスファゲートTG81〜TG84等)にも接続されるため、ビット線BL0と共に非選択部分の寄生容量に対しても充放電を行っている。すなわち、ターゲット容量であるビット線BL0以外の寄生容量α4を併せて充放電するため、テスト電流値Itstに基づき得られる測定容量には上記寄生容量α4分が含まれてしまう。
そこで、上記寄生容量α4を除去すべく、図5で示した第1のテスト回路部からビット線BLの長さのみを変更し、他の構成は第1のテスト回路部と全く同じ構成の第1の参照回路部を別途独立して設ける。ここで、第1のテスト回路部におけるビット線の長さをビット線長Ltst、第1の参照回路部におけるビット線BLの長さをビット線長Lrefとする。
そして、第1の参照回路部においても第1のテスト回路部と同様にビット線BL0をターゲット容量とした設定を行って、CBCM用回路22を動作させ参照電流値Irefを測定する。ここで、電源電圧をVdd、図2で示したゲート電圧パルス(PMOSゲート電位GP,NMOSゲート電位GN)の周波数をfとすると、次の式(9)が成立する。なお、CBCM用回路22の電流計59で測定されるテスト電流値Itst及び参照電流値Irefは時間平均値である。
なお、式(9)において、ビット線単位容量CbitはMRAMセルアレイ21における単位長さ当たりのビット線容量を意味する。式(9)に示すように、テスト電流値Itstと参照電流値Irefとの差をとることにより、上記寄生容量α4をキャンセルすることができる。
式(9)より求められたビット線単位容量Cbitにビット線長Ltstを乗算することにより第1のテスト回路部におけるビット線BL0の容量を精度良く得ることができる。
このように、実施の形態3の微小容量測定装置は、第1の測定機能によってテスト電流値Itstと参照電流値Irefとの差をとることにより、ビット線長の相違に起因する容量成分以外の測定電流成分を全てキャンセルすることができるため、ノードN1に付随するターゲット容量以外の寄生容量α4をキャンセルした精度の良い、MRAMセルアレイ21におけるビット線容量を求めることができる。
(ワード線容量の測定)
MRAMセルアレイ21のビット線BL及びワード線WLに対し、図3で示すビット線デコーダ7、ワード線デコーダ8を設ける等の図3相当の第2のテスト回路部及び第2の参照回路部を設け第2の測定機能を具備することにより、実施の形態3においても実施の形態1と同様な方法でワード線容量を測定することが可能である。
MRAMセルアレイ21のビット線BL及びワード線WLに対し、図3で示すビット線デコーダ7、ワード線デコーダ8を設ける等の図3相当の第2のテスト回路部及び第2の参照回路部を設け第2の測定機能を具備することにより、実施の形態3においても実施の形態1と同様な方法でワード線容量を測定することが可能である。
<実施の形態4>
(構成)
図6はこの発明の実施の形態4である微小容量測定装置の第1のテスト回路部の構成を示す回路図である。実施の形態4の微小容量測定装置はDRAM等のセンスアンプに接続するビット線容量をアドレス指定して測定する第1の測定機能を有する。
(構成)
図6はこの発明の実施の形態4である微小容量測定装置の第1のテスト回路部の構成を示す回路図である。実施の形態4の微小容量測定装置はDRAM等のセンスアンプに接続するビット線容量をアドレス指定して測定する第1の測定機能を有する。
同図に示すように、第1の測定対象部であるセンスアンプ群31に対応して(第1の)CBCM用回路32、及びビット線デコーダ33(第1のビット線選択部)が設けられる。これらセンスアンプ群31、CBCM用回路32及びビット線デコーダ33は所定の半導体基板上に形成される。
センスアンプ群31は複数のビット線BLのうち、隣接する一組のビット線対BLi,BL(i+1)(i=0,2,…)間に少なくとも一つのセンスアンプSAが設けられる。図6では説明の都合上、ビット線BL0,BL1間に設けられる一つのセンスアンプSA0、ビット線BL2,BL3間に設けられる一つのセンスアンプSA1のみ図示している。
各センスアンプSAj(j=0,1,…)は、PMOSトランジスタQ11,NMOSトランジスタQ12からなるCMOS構成のインバータIG11と、PMOSトランジスタQ13,NMOSトランジスタQ14からなるCMOS構成のインバータIG12との交差接続により形成される。PMOSトランジスタQ11,Q13のソースはノードN3に接続され、NMOSトランジスタQ12,Q14のソースはノードN4に接続される。
そして、センスアンプSA0及びSA1のインバータIG12の入力(インバータIG11の出力)がビット線BL0及びBL2にそれぞれ接続され、センスアンプSA0及びSA1のインバータIG11の入力(インバータIG12の出力)がビット線BL1及びBL3に接続される。
CBCM用回路32は、電源電位Vdd,接地レベル間に直列に接続された、電流計81、PMOSトランジスタMP5及びNMOSトランジスタMN5から構成され、PMOSトランジスタMP5はゲートにPMOSゲート電位GPを受け、NMOSトランジスタMN5はゲートにNMOSゲート電位GNを受ける。
このような構成のCBCM用回路32は、図1で示したCBCM用回路2と同様、PMOSトランジスタMP5のソースとNMOSトランジスタMN5のソースとの間のノードN1の測定電流に基づき、CBCM用信号線87を介して電気的に接続されるターゲット容量を測定することができる。
ビット線デコーダ33はNANDゲートGB90〜GB93、トランスファゲートTG90〜TG93…,TG100〜TG103…、インバータGB100〜GB103…、及びビット信号線61〜66…により構成される。以降、説明の都合上、図示されている構成部についてのみ説明する。
ビット信号線61にはビット線信号b0、ビット信号線62には反転ビット線信号バーb0、ビット信号線63にはビット線信号b1、ビット信号線64には反転ビット線信号バーb1、ビット信号線65にはビット線信号b2、ビット信号線66には反転ビット線信号バーb2が付与される。
3入力のNANDゲートGB90〜GB94のビット信号線61〜66に対する接続関係は、図1で示した実施の形態1のNANDゲートGB10〜GB14の信号線61〜66に対する接続関係と同様である。
NANDゲートGB9k(k=0〜3)とインバータGB10k、トランスファゲートTG9k及びTG10kとの関係は、図1で示した実施の形態1のNANDゲートGB1kとインバータGB2k、トランスファゲートTG1k及びTG2kとの関係と同様である。
トランスファゲートTG90〜TG93及びTG100〜TG103とビット線BL0〜BL3との関係は、図1で示した実施の形態1のトランスファゲートTG10〜TG13及びトランスファゲートTG20〜TG23とビット線BL0〜BL3との関係と同様である。
ただし、ビット線デコーダ33は、トランスファゲートTG100〜TG103の一端は接地レベルではなく設定電圧Vrが付与される点において、実施の形態1のビット線デコーダ3とは異なる。なお、設定電圧Vrは実際のセンスアンプの動作電圧に応じて適宜設定される。
このような構成のビット線デコーダ33は、ビット線信号b0〜b2(バーb0〜バーb2)に応じて、一つのビット線BLを選択して、選択したビット線BLとCBCM用回路32のCBCM用信号線87とを電気的に接続し、非選択のビット線BLを設定電圧Vrに設定する回路である。
(ビット線容量の測定)
以下、実施の形態4の微小容量測定装置の第1の測定機能である、ビット線BL0の容量を測定する機能について説明する。
以下、実施の形態4の微小容量測定装置の第1の測定機能である、ビット線BL0の容量を測定する機能について説明する。
まず、ノードN3及びノードN4をフローティング状態に設定する。本来のセンスアンプSAであれば、ノードN3は電源電圧Vdd、ノードN4は接地電位Vssに設定されるが、第1のテスト回路部では、測定中にセンスアンプSAが能動的に動作するのを防止すべく、ノードN3及びノードN4をフローティング状態に設定する。そして、設定電圧VrをVdd/2に設定する。この設定電圧VrはDRAMの実動作時の設定電位に相当する。
この状態で、ビット線信号b0〜b2を全て“H”にすると、NANDゲートGB90の出力が“L”、インバータGB100の出力が“H”となり、トランスファゲートTG90がオン、トランスファゲートTG100がオフする。その結果、CBCM用回路32はCBCM用信号線87及びトランスファゲートTG90を介してビット線BL0と電気的に接続される。このとき、非選択のビット線BL1〜BL3は、オン状態のトランスファゲートTG101〜TG103を介して設定電圧Vr(=Vdd/2)に設定される。
この状態で、図2で示すタイミングでPMOSゲート電位GP及びNMOSゲート電位GNを与えることにより、CBCM用回路32による測定動作を実行させる。このとき、CBCM用回路32によって充放電される対象はビット線BL0となり、CBCM用回路32から周期的に供給、あるいは吸収される電荷は、ビット線BL0を周期的に充放電する。このときの充電電流の電流値をテスト電流値Itstとして電流計81により測定する。
ただし、CBCM用回路32のノードN1は、ビット線BL0以外にも、ビット線デコーダ33の非選択部分(トランスファゲートTG101〜TG103等)にも接続されるため、ビット線BL0と共に上記非選択部分の寄生容量に対しても充放電を行っている。すなわち、ターゲット容量であるビット線BL0以外の寄生容量α5を併せて充放電するため、テスト電流値Itstに基づき得られる測定容量には上記寄生容量α5分が含まれてしまう。
そこで、上記寄生容量α5を除去すべく、図6で示した第1のテスト回路部から一組のビット線対BL0,BL1間に設けられるセンスアンプ数(所定の容量関連特性)のみを変更し、他の構成は第1のテスト回路部と全く同じ構成の第1の参照回路部を別途独立して設ける。
ここで、第1のテスト回路部におけるビット線対間のセンスアンプ数をテスト用センスアンプ数Ntst、第1の参照回路部におけるビット線対間のセンスアンプ数を参照用センスアンプ数Nrefとする。
そして、第1の参照回路部においても第1のテスト回路部と同様にビット線BL0をターゲット容量とした設定を行って、CBCM用回路32を動作させ参照電流値Irefを測定する。ここで、電源電圧をVdd、図2で示したゲート電圧パルス(PMOSゲート電位GP,NMOSゲート電位GN)の周波数をfとすると、次の式(10)が成立する。なお、CBCM用回路32の電流計81で測定されるテスト電流値Itst及び参照電流値Irefは時間平均値である。
なお、式(10)において、ビット線単位容量Cbitはセンスアンプ群31における単位長さ当たりのビット線容量を意味する。式(10)に示すように、テスト電流値Itstと参照電流値Irefとの差をとることにより、上記寄生容量α5をキャンセルすることができる。
式(10)より求められたビット線単位容量Cbitに第1のテスト回路部のビット線長Ltstを乗算することにより第1のテスト回路部におけるビット線BL0の容量を精度良く得ることができる。
このように、実施の形態4の微小容量測定装置は、第1の測定機能によってテスト電流値Itstと参照電流値Irefとの差をとることにより、ビット線対間に設けられるセンスアンプ数に起因する容量成分以外の測定電流成分を全てキャンセルすることができるため、ノードN1に付随するターゲット容量以外の寄生容量α5をキャンセルした精度の良い、センスアンプ群31におけるビット線容量を求めることができる。
センスアンプ群31はDRAMに用いられるセンスアンプについて述べたが、この他に、MRAM, SRAMに用いられるセンスアンプにも適用可能である。例えば、SRAMの場合は設定電圧Vrを電源電圧Vddにして行うことになる。
<実施の形態1〜実施の形態4の関連事項>
(形成基板等)
上述した実施の形態1〜実施の形態4の微小容量測定装置が形成される所定の半導体基板として、バルク基板等の通常の半導体基板は勿論、SOI(Silicon On Insulator)基板等の基板も考えられる。SOI基板を用いた場合、トランジスタの接合容量が小さくなり、トランジスタのオン,オフ動作が速くなるという利点を奏する。
(形成基板等)
上述した実施の形態1〜実施の形態4の微小容量測定装置が形成される所定の半導体基板として、バルク基板等の通常の半導体基板は勿論、SOI(Silicon On Insulator)基板等の基板も考えられる。SOI基板を用いた場合、トランジスタの接合容量が小さくなり、トランジスタのオン,オフ動作が速くなるという利点を奏する。
また、実施の形態1〜実施の形態4の微小容量測定装置をチップを切断するためのダイシング・ライン上に形成しても良い。
(他のメモリセルへの適用)
また、実施の形態1〜実施の形態3では、公知のDRAM、SRAM、MRAMのメモリセルからなるメモリセルアレイを示したが、これに限定されず、公知のEEPROM(Electrically Erasable Programmable Read Only Memory)、FeRAM(Ferroelectric Random Access Memory)、PRAM(Phase-Charge Random Access Memory)、SONOS(Silicon-Oxide-Nitride-Oxide-Semiconductor flash memory)、MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor flash memory)においても、上述した実施の形態1〜実施の形態4を適用可能である。
また、実施の形態1〜実施の形態3では、公知のDRAM、SRAM、MRAMのメモリセルからなるメモリセルアレイを示したが、これに限定されず、公知のEEPROM(Electrically Erasable Programmable Read Only Memory)、FeRAM(Ferroelectric Random Access Memory)、PRAM(Phase-Charge Random Access Memory)、SONOS(Silicon-Oxide-Nitride-Oxide-Semiconductor flash memory)、MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor flash memory)においても、上述した実施の形態1〜実施の形態4を適用可能である。
なお、EEPROMについては、例えば、「M. Ichige et al. ,“A novel self-aligned shallow trench isolation cell for 90nm 4Gbit NAND Flash EEPROMs,”Symp. VLSI Technology, pp.89-90, 2003.」、「 Y. Song et al. ,“Highly Manufacturable 90nm NOR Flash Technology with 0.081μm2 Cell Size,” Symp. VLSI Technology, pp.91-92, 2003. 」、「Y. Sasago et al. ,“90-nm-node multi-level AG-AND type flash memory with cell size of true F2/bit and programming throughput of 10 MB/s,” Tech. Dig. of IEDM, pp.823-826, 2003」等に開示されている。
FeRAMについては、例えば、「Y. Nagasato et al. ,“0.18μm SBT-Based Embedded FeRAM Operation at a Low Voltage of 1.1V,” Symp. VLSI Technology, pp.171-172, 2003.」に開示されている。
PRAMについては、例えば、「Y. H. Ha et al. ,“An Edge Contact Type Cell for Phase Change RAM Featuring Very Low Power Consumption,” Symp. VLSI Technolgy, pp.175-176, 2003.」に開示されている。
SONOSについては、例えば、米国特許公報 5,768,192、「T.Sugizaki et al. ,“Novel Multi-bit SONOS Type Flash Memory Using a High-k Charge Trapping Layer,”Symp. VLSI Technology, pp.27-28, 2003.」、「J.-H. Kim et al. ,“Highly Manufacturable SONOS Non-Volatile Memory for the Embedded Soc Solution,”Symp. VLSI Technolgy, pp.31-32, 2003.」に開示されている。
以下、実施の形態1〜実施の形態4との適用関係について説明する。実施の形態1のワード線の寄生容量の測定を行う第2のテスト回路部及び第2の参照回路部において(図3参照)、DRAMセルアレイ5の代わりに、FeRAM,PRAM,SONOS,MONOSのメモリセルからなるメモリセルアレイを設けることにより、各メモリセルに対して第2の測定機能を実現することが可能である。
実施の形態2のビット線の寄生容量の測定を行う第1のテスト回路部及び第1の参照回路において(図4参照)、SRAMセルアレイ11の代わりに、FeRAM,PRAM,SONOS,MONOSのメモリセルからなるメモリセルアレイを設けることにより、各メモリセルに対して第2の測定機能を実現することが可能である。
実施の形態4のセンスアンプに接続するビット線容量の測定を行う第1のテスト回路部及び参照回路部において(図5参照)、FeRAM,PRAM,SONOS,MONOSのメモリセルからなるメモリセルアレイに対応して設けられるセンスアンプ群をセンスアンプ群31の代わりに設けることにより、各メモリセルに対して第1の測定機能を実現することが可能である。
(MONOS構造)
不揮発性半導体メモリの一つとしてMONOS構造メモリがある。図7は書き込み時におけるMONOS構造(その1)を示す断面図である。同図に示すように、半導体基板41の上層部に選択的にソース領域42,ドレイン領域43が形成され、ソース領域42,ドレイン領域43間の半導体基板41の表面の一部上にONO膜44が形成され、ONO膜44上に導電体である第1ゲート電極45が形成される。ONO膜44は、酸化シリコン膜(O)/窒化シリコン膜(N)/酸化シリコン膜(O)よりなる3層構造の絶縁膜である。
不揮発性半導体メモリの一つとしてMONOS構造メモリがある。図7は書き込み時におけるMONOS構造(その1)を示す断面図である。同図に示すように、半導体基板41の上層部に選択的にソース領域42,ドレイン領域43が形成され、ソース領域42,ドレイン領域43間の半導体基板41の表面の一部上にONO膜44が形成され、ONO膜44上に導電体である第1ゲート電極45が形成される。ONO膜44は、酸化シリコン膜(O)/窒化シリコン膜(N)/酸化シリコン膜(O)よりなる3層構造の絶縁膜である。
また、ソース領域42,ドレイン領域43間の半導体基板41の表面上のONO膜44が形成されていない部分から、ONO膜44及び第1ゲート電極45の側面及び第1ゲート電極45の上面の一部に欠けて絶縁膜46が形成され、この絶縁膜46上に導電体である第2ゲート電極47が形成される。
このような構造において、書き込み時は、電子電流の流れ83はドレイン領域43からソース領域42への向きとなり、この際、約3.1eV以上のエネルギーを得たホットエレクトロン82がONO膜44に注入され、主にONO膜44内の窒化シリコン膜中に蓄積される。この蓄積された電子が記憶された情報を媒介する存在となる。
図8は消去時におけるMONOS構造(その1)を示す断面図である。ONO膜44に蓄積された電子は第1ゲート電極45へプール・フレンケル(Poole-Frenkel)放出により移動して、消去が完了する。
図9は書き込み時におけるMONOS構造(その2)を示す断面図である。同図に示すように、半導体基板91の上層部に選択的にソース領域92,ドレイン領域93が形成され、ソース領域92,ドレイン領域93間の半導体基板91の表面上に絶縁膜96が形成され、絶縁膜96上にONO膜94及び第2ゲート電極97がそれぞれ形成される。ONO膜94は、酸化シリコン膜/窒化シリコン膜/酸化シリコン膜よりなる3層構造の絶縁膜である。ONO膜94上に第1ゲート電極95が形成される。ONO膜94は第1ゲート電極95,第2ゲート電極97の側面間にも形成され、第1ゲート電極95,第2ゲート電極97間を絶縁分離している。
このような構造において、書き込み時は、電子電流の流れ85はドレイン領域93からソース領域92への向きとなり、この際、約3.1eV以上のエネルギーを得たホットエレクトロン85がONO膜94に注入され、主にONO膜49内の窒化シリコン膜中に蓄積される。この蓄積された電子が記憶された情報を媒介する存在となる。
図10は消去時におけるMONOS構造(その2)を示す断面図である。同図に示すように、約3.6eV以上のエネルギーを得たホール86がソース領域92の近傍に発生し、ONO膜94内に注入された結果、ONO膜94内に蓄積された電子84と再結合することにより、消去が完了する。
図7〜図10で示したMONOS構造が不揮発性メモリの単位セルとなり、このセルをアレイ状に配列することによりメモリセルアレイが形成される。そして、ビット線に相当する配線がドレインあるいはソースと電気的に接続した導電体となる。このように構成されたビット線容量をアドレス指定して測定することは、前述したように、実施の形態1,2,4の微小容量測定装置のセルアレイ1,11等の代わりにMONOS構造のメモリセルからなるメモリセルアレイを用いることにより実現可能である。
<実施の形態5>
ビット線容量は、メモリ読み出し時間に関係がある。さらに、メモリ読み出し時間は、同メモリを搭載したシステムLSIの動作速度に影響を及ぼす。それ故、メモリセルアレイにおいてビット線容量にバラツキがあると、メモリ読み出し時間にバラツキが生じ、メモリが正しく動作するためのタイミングマージンが無くなる問題がある。
ビット線容量は、メモリ読み出し時間に関係がある。さらに、メモリ読み出し時間は、同メモリを搭載したシステムLSIの動作速度に影響を及ぼす。それ故、メモリセルアレイにおいてビット線容量にバラツキがあると、メモリ読み出し時間にバラツキが生じ、メモリが正しく動作するためのタイミングマージンが無くなる問題がある。
そこで、実施の形態1〜実施の形態4の微小容量測定装置において、各ビット線のビット線容量を測定し、測定結果に基づきメモリ読み出し時間が一様、かつ高速になるように読み出し回路をチューニングしたのが実施の形態5である。
読み出し回路は、読み出し速度に関連する所定の動作特性を有し、複数のビット線より得られる情報を外部に出力する機能を有する回路を意味し、具体的には、読み出し時に使用されるデコーダ、センスアンプ及び出力バッファ等を意味し、主としてビット線(対)単位に設けられるセンスアンプ及び出力バッファを意味する。
図11は実施の形態5の読み出し回路の設計方法を示すフローチャートである。以下、同図を参照してその処理手順を説明する。なお、読み出し回路における上記所定の動作特性が予め初期設定されている。
まず、ステップS1で、メモリセルアレイのビット線一本ずつの寄生容量であるビット線容量を実施の形態1〜実施の形態4のうち適合する微小容量測定装置(第1のテスト回路部及び第1の参照回路部)を設計用微小容量測定装置として用いて測定する。なお、第1のテスト回路部及び第1の参照回路部に用いるDRAMセルアレイ1等のメモリセルアレイは、実際に製造する実使用のメモリセルアレイと同条件で製造する。
次に、ステップS2で、回路シミュレータに、ステップS1で測定したビット線容量を入力し、上記ビット線容量及び読み出し回路の所定の動作特性を含めて各ビットの読み出し時間を回路シミュレーション結果として求める。
そして、ステップS3において、ステップS2の回路シミュレーションで求めた各ビット線の読み出し時間のうち、最大値と最小値とが規格値を満足するか否かを判定し、満足しておれば(YES)処理を終了し、満足していなければ(NO)ステップS4に移行する。
ステップS4において、読み出し回路に関し、読み出し時間が規格値から外れているビット線に対応する上記所定の動作特性(例えば、センスアンプあるいは出力バッファに用いられるトランジスタのゲート幅)を変更し、規格値に収まるようにした後、ステップS2に戻る。
以降、ステップS3でYESと判定されるまで、ステップS2〜S4の処理が繰り返される。
このように、実施の形態5の半導体記憶装置における読み出し回路の設計方法によれば、ビット線容量に基づきビット線単位に読み出し回路の所定の動作特性を適宜変更することにより、全てのビット線間でメモリ読み出し時間が一様、かつ高速になるように読み出し回路を設計することができる。
1,5 DRAMセルアレイ、2,6,12,22,32 CBCM用回路、3,7,13,23,33 ビット線デコーダ、4,8,14,24 ワード線デコーダ、11 SRAMセルアレイ、21 MRAMセルアレイ、31 センスアンプ群。
Claims (8)
- 第1のテスト回路部及び第1の参照回路部を有する微小容量測定装置であって、
前記第1のテスト回路部及び前記第1の参照回路部は、それぞれ
複数の第1のビット線を含む第1の測定対象部と、
第1のノードを流れる電流を測定して得られる測定電流に基づき、前記第1のノードに電気的に接続されるターゲット容量を測定する第1のCBCM用回路と、
前記複数の第1のビット線のうち一つの第1のビット線を選択して前記第1のCBCM用回路の前記第1のノードに電気的に接続する第1のビット線選択部とを備え、
前記第1のテスト回路部及び前記第1の参照回路部は、前記第1の測定対象部の前記複数の第1のビット線における所定の容量関連特性のみが互いに異なる、
微小容量測定装置。 - 請求項1記載の微小容量測定装置であって、
前記所定の容量関連特性は前記複数の第1のビット線の長さを含み、
前記第1の測定対象部はマトリクス状に配置され、各々が情報記憶部を有する複数の第1のメモリセルを含み、
前記複数の第1のメモリセルは列単位に前記複数の第1のビット線に接続され、行単位に複数の第1のワード線に接続され、前記複数の第1のメモリセルの前記情報記憶部は対応する前記第1のワード線が活性状態のとき対応する前記第1のビット線に電気的に接続され、
前記第1のテスト回路部及び前記第1の参照回路部は、それぞれ
前記複数の第1のワード線に対し、前記複数の第1のワード線すべてを非活性状態に設定する第1の機能を有する第1のワード線選択回路をさらに備える、
微小容量測定装置。 - 請求項2記載の微小容量測定装置であって、
前記情報記憶部は容量成分を有し、
前記第1のワード線選択回路は、
前記複数の第1のワード線に対し、一つの第1のワード線のみを選択的に活性状態にする第2の機能と、2つの第1のワード線のみを選択的に活性状態にする第3の機能とをさらに有する、
微小容量測定装置。 - 請求項3記載の微小容量測定装置であって、
前記複数の第1のメモリセルはDRAMメモリセルを含み、前記容量成分はメモリキャパシタを含み、
前記第1のCBCM用回路は、
所定の測定期間中に前記測定電流を測定することによって前記ターゲット容量を測定する回路を含み、前記メモリキャパシタが第1の電圧に充電されてからリーク電流により第2の電圧に至るまでの時間より前記所定の測定期間を短くしたことを特徴とする、
微小容量測定装置。 - 請求項2記載の微小容量測定装置であって、
前記複数の第1のメモリセルはDRAMメモリセル、SRAMメモリセル、MRAMメモリセル、EEPROMメモリセル、FeRAMメモリセル、SONOSメモリセル、MONOSメモリセル及びPRAMメモリセルのうち、いずれか一つのメモリセルを含む、
微小容量測定装置。 - 請求項2記載の微小容量測定装置であって、
第2のテスト回路部及び第2の参照回路部をさらに有し、
前記第2のテスト回路部及び前記第2の参照回路部は、それぞれ
第2のノードに接続されるターゲット容量を測定する第2のCBCM用回路と、
マトリクス状に配置され、各々が情報記憶部を有する複数の第2のメモリセルを含む第2の測定対象部とを備え、前記複数の第2のメモリセルは列単位に複数の第2のビット線に接続され、行単位に複数の第2のワード線に接続され、前記複数の第2のメモリセルの前記情報記憶部は対応する前記第2のワード線が活性状態のとき対応する前記第2のビット線に電気的に接続され、
前記複数の第2のワード線のうち一つの第2のワード線を選択して前記第2のCBCM用回路の前記第2のノードに電気的に接続する第2のワード線選択部と、
前記複数の第2のビット線全てを固定電位に設定する第2のビット線選択部とをさらに備え、
前記第2のテスト回路部及び前記第2の参照回路部は、前記第2の測定対象部の前記複数の第2のワード線の長さのみが互いに異なることを特徴とする、
微小容量測定装置。 - 請求項1記載の微小容量測定装置であって、
前記第1の測定対象部は、前記複数のビット線のうち隣接する一組のビット線対間にそれぞれ設けられる少なくとも一つのセンスアンプを含み、
前記所定の容量関連特性は、前記一組のビット線対間それぞれに設けられる前記センスアンプの数を含む、
微小容量測定装置。 - 請求項1〜請求項7記載のうちのいずれかの微小容量測定装置を設計用微小容量測定装置として用いて半導体記憶装置を設計する半導体記憶装置の設計方法であって、前記半導体記憶装置は、読み出し速度に関連する所定の動作特性を有し、複数のビット線より得られる情報を外部に出力する読み出し回路を含み、
前記半導体記憶装置の設計方法は、
(a) 前記設計用微小容量測定装置を用いて、前記測定対象部における複数のビット線それぞれのビット線容量を測定するステップと、
(b) 前記ステップ(a) の測定結果及び前記読み出し回路の予め設定した前記所定の動作特性に基づき回路シミュレーションを実行し、前記複数のビット線それぞれにおける読み出し時間を求めるステップと、
(c) 前記複数のビット線それぞれにおける読み出し時間が所定の基準を満足しない場合、前記所定の基準を満足するように、前記読み出し回路における前記所定の動作特性を変更するステップと、
を備える半導体記憶装置の設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139692A JP2005322324A (ja) | 2004-05-10 | 2004-05-10 | 微小容量測定装置及び半導体記憶装置の設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139692A JP2005322324A (ja) | 2004-05-10 | 2004-05-10 | 微小容量測定装置及び半導体記憶装置の設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005322324A true JP2005322324A (ja) | 2005-11-17 |
Family
ID=35469486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004139692A Pending JP2005322324A (ja) | 2004-05-10 | 2004-05-10 | 微小容量測定装置及び半導体記憶装置の設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005322324A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012089224A (ja) * | 2010-09-22 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置およびその検査方法 |
US10872672B2 (en) | 2018-10-29 | 2020-12-22 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, memory system including nonvolatile memory device, and method of controlling nonvolatile memory device |
US20220252433A1 (en) * | 2021-02-05 | 2022-08-11 | LAPIS Technology Co., Ltd. | Semiconductor device and capacitance sensor circuit |
-
2004
- 2004-05-10 JP JP2004139692A patent/JP2005322324A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012089224A (ja) * | 2010-09-22 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 半導体メモリ装置およびその検査方法 |
US10872672B2 (en) | 2018-10-29 | 2020-12-22 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, memory system including nonvolatile memory device, and method of controlling nonvolatile memory device |
US20220252433A1 (en) * | 2021-02-05 | 2022-08-11 | LAPIS Technology Co., Ltd. | Semiconductor device and capacitance sensor circuit |
US11635309B2 (en) * | 2021-02-05 | 2023-04-25 | LAPIS Technology Co., Ltd. | Semiconductor device and capacitance sensor circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4169592B2 (ja) | Cmis型半導体不揮発記憶回路 | |
TWI239632B (en) | Semiconductor memory device | |
JP3672954B2 (ja) | 半導体記憶装置 | |
KR101088954B1 (ko) | 프로그램이 가능한 비휘발성 메모리 | |
TWI506625B (zh) | 具有負電壓寫入輔助電路之記憶體及其方法 | |
US8391078B2 (en) | Method and apparatus of operating a non-volatile DRAM | |
US8320190B2 (en) | Method and apparatus of operating a non-volatile DRAM | |
US7869274B2 (en) | Semiconductor memory device | |
US20060023548A1 (en) | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device | |
JP2013069356A (ja) | 半導体記憶装置 | |
US6327180B2 (en) | Semiconductor memory device for effecting erasing operation in block unit | |
JP2002245775A (ja) | 半導体装置 | |
US20080106945A1 (en) | Self-reference sense amplifier circuit and sensing method | |
JP2016513852A (ja) | 高速・低電力センス増幅器 | |
JP2007310936A (ja) | 半導体記憶装置 | |
JPH0278099A (ja) | 半導体記憶装置 | |
JP2022511134A (ja) | フラッシュメモリセルにアクセスするためのアレイの列及び行を構成する方法及び装置 | |
KR101095730B1 (ko) | 앤티퓨즈를 기반으로 하는 반도체 메모리 장치 | |
US5818753A (en) | Electrically-erasable and programmable ROM with pulse-driven memory cell | |
US7257042B2 (en) | Enhanced sensing in a hierarchical memory architecture | |
KR20120119325A (ko) | 반도체 메모리 장치 | |
JP2010015650A (ja) | 半導体記憶装置 | |
JP2005322324A (ja) | 微小容量測定装置及び半導体記憶装置の設計方法 | |
KR100940198B1 (ko) | 멀티비트 otp 셀 | |
JP4195427B2 (ja) | 半導体記憶装置 |