JP2005318662A

JP2005318662A - スイッチング電源装置

Info

Publication number: JP2005318662A
Application number: JP2004130283A
Authority: JP
Inventors: Katsuya Ikezawa; 勝也池澤
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 2004-04-26
Filing date: 2004-04-26
Publication date: 2005-11-10
Anticipated expiration: 2024-04-26
Also published as: EP1592118A1; US7135843B2; US20050236904A1; JP3963905B2

Abstract

【課題】昇降圧制御の切り替わり時において出力に発生するリップル電圧を低減するスイッチング電源装置を提供する。
【解決手段】制御部（ＣＴＲＬ）１０は、入力電位検出部２０の検出値に応じて、降圧制御モード／昇圧制御モードを切替え、各制御モードにおいて、出力電位Ｖｏｕｔに応じてコンパレータ５０が生成するクロック信号を、それぞれプライマリ回路（ＰＲＩ）／セカンダリ回路（ＳＥＣ）にフィードバックし、その際、制御モードに応じて、トランスコンダクタンス増幅器４０の入力極性を切り替えるためのマルチプレクサ６０を有する。
【選択図】図１

Description

本発明は、スイッチング電源装置に関し、特に、入力側および出力側にそれぞれ２つの半導体スイッチング素子を配したＨブリッジ型のスイッチング回路を有するスイッチング電源装置に関する。

以下、添付図面に関連付けて従来のスイッチング電源装置について述べる。
図９は、従来のスイッチング電源装置１ａの一構成例を示す。図に示すスイッチング電源装置１ａは、入力側に設定されたニッケル水素電池等のバッテリ（図のＢａｔ）により得られる広い範囲の直流電圧に基づいて、所定の安定した直流電圧を得るための電源装置である。
スイッチング電源装置１ａは、図に示すように、インダクタンスＬを介して入力側に配設された半導体スイッチング素子Ｔｒ１，Ｔｒ２と、出力側に配設された半導体スイッチング素子Ｔｒ３，Ｔｒ４とによりＨブリッジのスイッチング回路を含んで構成され、これらの半導体スイッチング素子の導通状態を制御することにより、昇降圧制御を実現する。たとえば、１．５〜５Ｖ程度の広い範囲の入力電圧に基づいて、安定した３Ｖの出力電圧が得られるように半導体スイッチング素子を制御する。

入力側に配設された半導体スイッチング素子Ｔｒ１およびＴｒ２には、それぞれバッファＢｕｆ１およびインバータＩｎｖ２を介して、後述するＰＷＭ制御信号が制御部１０ａより供給される。したがって、半導体スイッチング素子Ｔｒ１およびＴｒ２は、供給されるＰＷＭ制御信号のパルス幅に応じて、一方がオン状態、他方がオフ状態となるように制御される。
以下、図９に示すように、半導体スイッチング素子Ｔｒ１，Ｔｒ２、バッファＢｕｆ１およびインバータＩｎｖ２により構成される入力側の制御回路を、プライマリ回路（ＰＲＩ）と称する。

出力側に配設された半導体スイッチング素子Ｔｒ３およびＴｒ４には、それぞれバッファＢｕｆ３およびインバータＩｎｖ４を介して、後述するＰＷＭ制御信号が制御部１０ａより供給される。したがって、半導体スイッチング素子Ｔｒ３およびＴｒ４は、供給されるＰＷＭ制御信号のパルス幅に応じて、一方がオン状態、他方がオフ状態となるように制御される。
以下、図９に示すように、半導体スイッチング素子Ｔｒ３，Ｔｒ４、バッファＢｕｆ３およびインバータＩｎｖ４により構成される入力側の制御回路を、セカンダリ回路（ＳＥＣ）と称する。

入力電位検出部２０は、所定の基準電位に基づいて入力電位Ｖｉｎを常時検出し、検出した入力電位Ｖｉｎを制御部１０ａに供給する。後述するように、制御部１０ａは、入力電位検出部２０が検出した入力電位Ｖｉｎに応じて、制御モードを切り替える。

トランスコンダクタンス増幅器４０は、いわゆるＧｍアンプである。
図９に示すように、トランスコンダクタンス増幅器４０のプラス端子は、所定のレファレンス電圧Ｖｒｅｆを入力し、マイナス端子は、出力電位Ｖｏｕｔを抵抗ＲＦおよびＲＳにより分圧した電位を入力する。

トランスコンダクタンス増幅器４０の出力端子には、トランスコンダクタンス増幅器４０の出力した電流に応じた電位を生成するための抵抗Ｒ１と、抵抗Ｒ１と直列に接続され位相補償を行うコンデンサＣ１と、が接続されている。位相補償用のコンデンサＣ１は、比較的大きな容量、たとえば、１０ｎＦ程度の容量が必要となる。

また、トランスコンダクタンス増幅器４０の出力端子は、コンパレータ５０ａのマイナス端子に接続されている。したがって、コンパレータ５０ａのマイナス端子は、位相補償されたトランスコンダクタンス増幅器４０の出力端電位となっている。一方、コンパレータ５０ａのプラス端子には、三角波生成部３０により生成された、一定周期で、かつ、一定振幅の三角波信号が入力される。
これにより、コンパレータ５０ａは、トランスコンダクタンス増幅器４０の出力端電位に応じたデューティ比のクロック信号を生成する。コンパレータ５０ａの出力端子は、図９に示すように、制御部１０ａの外部端子ｃに接続され、後述するように、当該クロック信号が、制御モードに応じて、反転され、または、反転されないで、ＦＢ＿ＰＷＭ信号として、プライマリ回路／セカンダリ回路のいずれかに供給される。

制御部１０ａは、入力電位検出部２０により検出された入力電位Ｖｉｎに応じて、制御モードを切り替える。すなわち、目標出力電位Ｖｏｕｔに対して、入力電位Ｖｉｎが高いと判断した場合には（Ｖｉｎ＞Ｖｏｕｔ）、制御モードを降圧制御モードに切替える制御を行い、目標出力電位Ｖｏｕｔに対して、入力電位Ｖｉｎが低いと判断した場合には（Ｖｉｎ＜Ｖｏｕｔ）、制御モードを昇圧制御モードに切替える制御を行う。

具体的には、降圧制御モードでは、制御部１０ａは、コンパレータ５０ａから送出されるクロック信号をＦＢ＿ＰＷＭ信号として、プライマリ回路へ供給するとともに、セカンダリ回路に対し、仮想的な出力電位Ｖｏｕｔ（仮想Ｖｏｕｔ）が得られるようなパルス幅のＦＦ＿ＰＷＭ信号を供給する。
なお、仮想Ｖｏｕｔは、セカンダリ回路側の平均電位であり、以下の式に示す関係が成立する。

仮想Ｖｏｕｔ＝Ｖｉｎ×ＦＢｄｕｔｙ …（１）

一方、昇圧制御モードでは、制御部１０ａは、コンパレータ５０ａから送出されるクロック信号を反転させた信号をＦＢ＿ＰＷＭ信号として、セカンダリ回路へ供給するとともに、プライマリ回路に対し、仮想的な入力電位Ｖｉｎ（仮想Ｖｉｎ）が得られるようなパルス幅のＦＦ＿ＰＷＭ信号を供給する。
なお、仮想Ｖｉｎは、プライマリ回路側の平均電位であり、以下の式に示す関係が成立する。

仮想Ｖｉｎ＝Ｖｏｕｔ×ＦＢｄｕｔｙ …（２）

なお、コンパレータ５０ａが出力するクロック信号を反転させてＦＢ＿ＰＷＭ信号を生成する処理は、インバータを含むロジック回路が制御部１０ａ内に構成されて行われる。

図１０は、スイッチング電源装置１ａが降圧制御モードで動作する場合の接続状態およびＰＷＭ信号の供給状態を示す等価回路である。
入力電位Ｖｉｎが出力電位Ｖｏｕｔよりも高い降圧制御モードでは、図に示すように、出力電位Ｖｏｕｔに応じたデューティ比（ＦＢｄｕｔｙ）のＦＢ＿ＰＷＭ信号がプライマリ回路に供給されるとともに、ＦＦ＿ＰＷＭ信号がセカンダリ回路に供給される。これにより、スイッチング電源装置１ａは、目標の出力電位Ｖｏｕｔが得られるように降圧制御される。

図１１は、スイッチング電源装置１ａが昇圧制御モードで動作する場合の接続状態およびＰＷＭ信号の供給状態を図示したものである。
なお、実際には、コンパレータ５０ａが出力するクロック信号が反転されて、ＦＢ＿ＰＷＭ信号としてセカンダリ回路に供給されるが、記載の簡略化のため、図１１のコンパレータ５０ａでは、図１０に示したコンパレータ５０ａと比較して、プラス端子とマイナス端子とを逆転させて記載し、その出力が等価的に直接セカンダリ回路に供給されるように記載している。

入力電位Ｖｉｎが出力電位Ｖｏｕｔより低くなると、制御モードは、昇圧制御モードとなり、図に示すように、出力電圧に応じたデューティ比（ＦＢｄｕｔｙ）のＦＢ＿ＰＷＭ信号がセカンダリ回路に供給されるとともに、ＦＦ＿ＰＷＭ信号がプライマリ回路に供給される。これにより、スイッチング電源装置１ａは、目標の出力電位Ｖｏｕｔが得られるように昇圧制御される。

ところで、上述した従来のスイッチング電源装置１ａにおいては、制御モードを切り替える際に、トランスコンダクタンス増幅器４０の出力端電位の過渡特性に起因して、スイッチング電源装置１ａの出力にリップル電圧が発生するという問題がある。すなわち、比較的容量が大きい位相補償用のコンデンサＣ１の存在により、制御モードが切り替わった直後に、トランスコンダクタンス増幅器４０の出力端の電位が安定するまでの過渡領域において、出力電位Ｖｏｕｔを安定的に制御できないという問題がある。

以下、上述した問題について、図１２に関連付けて具体的に述べる。
図１２は、制御モードの切替え時刻Ｔｃの前後における各信号波形のタイミングチャートであり、（ａ）はトランスコンダクタンス増幅器４０の出力端電位Ｖ４０を、（ｂ）はコンパレータ５０ａに入力される三角波信号Ｖｔｒｉを、（ｃ）はＦＢ＿ＰＷＭ信号を、（ｄ）はＦＦ＿ＰＷＭ信号を、（ｅ）は出力電位Ｖｏｕｔを、それぞれ示す。なお、三角波信号Ｖｔｒｉの最大電位をＶｔｒｉ２、最小電位をＶｔｒｉ１と称する。

図１２において、時刻Ｔｃ以前は、入力電位Ｖｉｎ＞出力電位Ｖｏｕｔの関係が成立し、制御部１０ａは降圧制御モードにより動作し、時刻Ｔｃ以後は、入力電位Ｖｉｎ＜出力電位Ｖｏｕｔの関係が成立し、制御部１０ａは昇圧制御モードにより動作し、その際のＦＢ＿ＰＷＭ信号のデューティ比ＦＢｄｕｔｙは、常に０．９となることを目標に設定されているものとする。

時刻Ｔｃ以前においては、トランスコンダクタンス増幅器４０の出力端電位Ｖ４０は安定しているため、ＦＢ＿ＰＷＭ信号は、下記式（１）に示す安定したデューティ比ＦＢｄｕｔｙをもって、プライマリ回路に供給されている。

ＦＢｄｕｔｙ＝（Ｖ４０−Ｖｔｒｉ１）／（Ｖｔｒｉ２−Ｖｔｒｉ１） …（３）

たとえば、Ｖｔｒｉ２＝１．４５Ｖ、Ｖｔｒｉ１＝０．８５Ｖとすると、ＦＢ＿ＰＷＭ信号のデューティ比ＦＢｄｕｔｙが上述した０．９の場合には、前記した式（３）により、Ｖ４０＝１．３９Ｖとなっている。

その後、入力電位Ｖｉｎが低下して、入力電位Ｖｉｎ＜出力電位Ｖｏｕｔの関係が成立する時刻Ｔｃになると、制御部１０ａは昇圧制御モードにより動作を開始する。すなわち、時刻Ｔｃになった直後から、コンパレータ５０ａから出力されるクロック信号が反転されてセカンダリ回路に供給される。

仮に、トランスコンダクタンス増幅器４０の出力端に接続された位相補償用のコンデンサＣ１が存在しないとすると、その出力端電位Ｖ４０は、時刻Ｔｃ以前の１．３９Ｖ（ＦＢｄｕｔｙ＝０．９）から、短時間で０．９１Ｖとなるように制御される。
なお、昇圧制御モードでは、制御部１０ａは、コンパレータ５０ａの出力するクロック信号を反転させてＦＢ＿ＰＷＭ信号を生成するので、０．９１Ｖは、昇圧制御モードにおけるＦＢｄｕｔｙ＝０．９に相当する。
すなわち、前述した式（２）に従って、仮想Ｖｉｎが２．７Ｖ（仮想Ｖｉｎ＝出力電位Ｖｏｕｔ×ＦＢｄｕｔｙ＝３×０．９＝２．７Ｖ）となるように、ＦＦ＿ＰＷＭ信号がプライマリ回路に供給される。

しかし、実際には、位相補償用のコンデンサＣ１が存在するために、時刻Ｔｃ直後の出力端電位Ｖ４０は、図１２（ａ）に示すように、なだらかに低下し、安定点であるＶ４０＝０．９１Ｖに達するには時間がかかる。
たとえば、時刻Ｔｃ直後の出力電位Ｖ４０が時刻Ｔｃ以前と変わらずに１．３９Ｖであるとすると、昇圧制御モードでは、制御部１０ａは、コンパレータ５０ａの出力するクロック信号を反転させてＦＢ＿ＰＷＭ信号を生成するので、そのデューティ比は、切替え直後に０．９から０．１となる。一方、ＦＦ＿ＰＷＭ信号は、上述したように、仮想Ｖｉｎ＝２．７Ｖとなるようにプライマリ回路に供給されるので、前述した式（２）により、出力電位Ｖｏｕｔは、

Ｖｏｕｔ＝仮想Ｖｉｎ／ＦＢｄｕｔｙ
＝２．７Ｖ／０．１＝２７Ｖ …（４）

となり、出力電位Ｖｏｕｔはオーバーシュートする。
この出力電位Ｖｏｕｔのオーバーシュートは、コンデンサＣ１が十分に放電し、トランスコンダクタンス増幅器４０の出力端電位Ｖ４０が安定的に０．９１Ｖ（昇圧制御モードにおいて、ＦＢｄｕｔｙ：０．９相当）になった時点で解消されるが、その間はリップル電圧として観測される。
すなわち、ＦＢ＿ＰＷＭ信号のデューティ比は、常に０．９となるように設定されているが、実際には、制御モードの切り替わり直後の過渡領域において、デューティ比が０．１となる状態が生じ、その間に、リップル電圧が観測される。

以上述べたように、トランスコンダクタンス増幅器を有する従来のスイッチング電源装置は、特に降圧制御から昇圧制御への切り替わり時において、トランスコンダクタンス増幅器の出力端に位相補償用の比較的大容量のコンデンサを接続していたため、当該コンデンサの影響により、増幅器の出力端電位がすぐに所望の値に追従することができず、その結果、出力にリップル電圧が発生するという問題があったのである。

本発明はかかる事情に鑑みてなされたものであり、その目的は、昇降圧制御の切り替わり時において出力に発生するリップル電圧を低減するスイッチング電源装置を提供することにある。

上記目的を達成するために、本発明に係るスイッチング電源装置は、入力側の導通状態を制御するための複数のスイッチング素子からなる第１のスイッチング手段と、出力側の導通状態を制御するための複数のスイッチング素子からなる第２のスイッチング手段と、出力電位に応じたパルス幅のフィードバックパルスを生成するフィードバックパルス生成手段と、少なくとも降圧制御モードと昇圧制御モードとを含む複数の制御モードを入力電位に応じて切り替え、前記降圧制御モードでは、前記フィードバックパルスを前記第１のスイッチング手段に与え、前記昇圧制御モードでは、前記フィードバックパルスを前記第２のスイッチング手段に与える第１の制御手段と、前記フィードバックパルスのデューティ比が前記複数の制御モードによらず一定となるように、前記フィードバックパルス生成手段を制御する第２の制御手段とを有するスイッチング電源装置である。

好適には、前記フィードバックパルス生成手段は、出力電位に対応した電圧を入力する第１の端子と基準電位を入力する第２の端子を有するトランスコンダクタンス増幅器、を含み、前記第２の制御手段は、前記降圧制御モードおよび前記昇圧制御モードに応じて、前記トランスコンダクタンス増幅器の第１および第２の端子の極性を反転させる。

好適には、前記フィードバックパルス生成手段は、容量素子に接続されたノードの電位と一定周期の三角波信号を比較して前記フィードバックパルスを生成する比較器、を含み、前記トランスコンダクタンス増幅器の出力端が前記ノードよりも出力側に位置するように、前記トランスコンダクタンス増幅器が配設される。

本発明のスイッチング電源装置によれば、第２の制御手段は、フィードバックパルス生成手段のトランスコンダクタンス増幅器の入力極性を、制御モードに応じて切り替えるため、制御モードに応じて適切にフィードバックをかけつつ、安定した定電流を出力し、フィードバックパルスのデューティ比が制御モードによらず一定となる。
また、本発明のスイッチング電源装置によれば、フィードバックパルス生成手段の比較器は、容量素子に接続されたトランスコンダクタンス増幅器の出力端の電位と、一定周期の三角波信号とを比較して前記フィードバックパルスを生成するので、当該容量素子の充電状態によらず、比較器に入力される電位レベルが安定する結果、フィードバックパルスのデューティ比が一定となる。

本発明によれば、昇降圧制御の切り替わり時において出力に発生するリップル電圧を低減するので、出力端に接続された負荷に対して、常に安定した電源を供給することが可能となる。

以下、添付図面に関連付けて本発明に係るスイッチング電源装置の一実施形態について述べる。
図１は、本実施形態に係るスイッチング電源装置１の一構成例を示す。図に示すスイッチング電源装置１は、入力側に設定されたニッケル水素電池等のバッテリ（図のＢａｔ）により得られる広い範囲の直流電圧に基づいて、所定の安定した直流電圧を得るための電源装置である。
スイッチング電源装置１は、図に示すように、インダクタンスＬを介して入力側に配設された半導体スイッチング素子Ｔｒ１，Ｔｒ２と、出力側に配設された半導体スイッチング素子Ｔｒ３，Ｔｒ４とによりＨブリッジのスイッチング回路を含んで構成され、これらの半導体スイッチング素子の導通状態を制御することにより、昇降圧制御を実現する。たとえば、１．５〜５Ｖ程度の広い範囲の入力電圧に基づいて、安定した３Ｖの出力電圧が得られるように半導体スイッチング素子を制御する。

なお、後述するプライマリ回路およびセカンダリ回路は、それぞれ、本発明の第１および第２のスイッチング手段の一実施形態である。
制御部（ＣＴＲＬ）１０は、本発明の第１の制御手段の一実施形態である。
マルチプレクサ（ＭＰＸ）６０は、本発明の第２の制御手段の一実施形態である。
トランスコンダクタンス増幅器４０およびコンパレータ５０は、本発明のフィードバックパルス生成手段を構成する一実施形態である。

入力側に配設された半導体スイッチング素子Ｔｒ１およびＴｒ２には、それぞれバッファＢｕｆ１およびインバータＩｎｖ２を介して、後述するＰＷＭ制御信号が制御部１０より供給される。したがって、半導体スイッチング素子Ｔｒ１およびＴｒ２は、供給されるＰＷＭ制御信号のパルス幅に応じて、一方がオン状態、他方がオフ状態となるように制御される。
以下、図１に示すように、半導体スイッチング素子Ｔｒ１，Ｔｒ２、バッファＢｕｆ１およびインバータＩｎｖ２により構成される入力側の制御回路を、プライマリ回路（ＰＲＩ）と称する。

出力側に配設された半導体スイッチング素子Ｔｒ３およびＴｒ４には、それぞれバッファＢｕｆ３およびインバータＩｎｖ４を介して、後述するＰＷＭ制御信号が制御部１０より供給される。したがって、半導体スイッチング素子Ｔｒ３およびＴｒ４は、供給されるＰＷＭ制御信号のパルス幅に応じて、一方がオン状態、他方がオフ状態となるように制御される。
以下、図１に示すように、半導体スイッチング素子Ｔｒ３，Ｔｒ４、バッファＢｕｆ３およびインバータＩｎｖ４により構成される入力側の制御回路を、セカンダリ回路（ＳＥＣ）と称する。

入力電位検出部２０は、所定の基準電位に基づいて入力電位Ｖｉｎを常時検出し、検出した入力電位Ｖｉｎを制御部１０およびマルチプレクサ６０に供給する。後述するように、制御部１０は、入力電位検出部２０が検出した入力電位Ｖｉｎに応じて、制御モードを切り替える。

マルチプレクサ６０は、図に示すように、少なくとも端子ｇ〜端子ｋの５端子を含んで構成され、端子ｉから入力される入力電位検出部２０の検出電位Ｖｉｎに応じて、端子ｇおよび端子ｈと、端子ｋおよび端子ｊとの接続状態が切り替わるように制御する。
具体的には、検出電位Ｖｉｎが目標となる出力電位Ｖｏｕｔより高い場合（Ｖｉｎ＞Ｖｏｕｔ）には、端子ｇと端子ｋとを導通させるとともに、端子ｈと端子ｊとを導通させる。一方、検出電位Ｖｉｎが目標となる出力電位Ｖｏｕｔより低い場合（Ｖｉｎ＜Ｖｏｕｔ）には、端子ｇと端子ｊとを導通させるとともに、端子ｈと端子ｋとを導通させる。

図２は、マルチプレクサ６０の一回路構成例である。
図２に示すように、マルチプレクサ６０は、４つのアナログスイッチ６１〜６４と、コンパレータ（ＣＯＭＰ）６５と、を含んで構成することができる。
図に示す回路構成例では、端子ｉより入力した入力電位検出部２０の検出電位Ｖｉｎがレファレンス電圧Ｖｒｅｆ１（目標の出力電位Ｖｏｕｔに設定される）よりも高い場合には、コンパレータ６５がＨレベルを出力することにより、アナログスイッチ６２および６４が導通状態となり、アナログスイッチ６１および６３が非導通状態となる。これにより、端子ｇと端子ｋが導通し、端子ｈと端子ｊが導通する。

また、端子ｉより入力した入力電位検出部２０の検出電位Ｖｉｎがレファレンス電圧Ｖｒｅｆ１（目標の出力電位Ｖｏｕｔに設定される）よりも低い場合には、コンパレータ６５がＬレベルを出力することにより、アナログスイッチ６１および６３が導通状態となり、アナログスイッチ６２および６４が非導通状態となる。これにより、端子ｇと端子ｊが導通し、端子ｈと端子ｋが導通する。

トランスコンダクタンス増幅器４０は、いわゆるＧｍアンプである。
図に示すように、トランスコンダクタンス増幅器４０のプラス端子はマルチプレクサ６０の端子ｇに、マイナス端子はマルチプレクサ６０のｈ端子に、ぞれぞれ接続されている。
したがって、トランスコンダクタンス増幅器４０には、所定のレファレンス電圧Ｖｒｅｆと、出力電位Ｖｏｕｔを抵抗ＲＦおよびＲＳにより分圧した電位と、のいずれかを、入力電位検出部２０の検出電位Ｖｉｎに応じて、プラス端子／マイナス端子に切り替えて入力される。

トランスコンダクタンス増幅器４０の出力端子には、トランスコンダクタンス増幅器４０の出力した電流に応じた電位を生成するための抵抗Ｒ１と、抵抗Ｒ１と直列に接続され位相補償を行う本発明の容量素子としてのコンデンサＣ１と、が接続されている。位相補償用のコンデンサＣ１は、比較的大きな容量、たとえば、１０ｎＦ程度の容量が必要となる。

また、トランスコンダクタンス増幅器４０の出力端子は、コンパレータ５０のマイナス端子に接続されている。したがって、コンパレータ５０のマイナス端子は、位相補償されたトランスコンダクタンス増幅器４０の出力端電位となっている。一方、コンパレータ５０のプラス端子には、三角波生成部３０により生成された、一定周期で、かつ、一定振幅の三角波信号が入力される。
これにより、コンパレータ５０は、トランスコンダクタンス増幅器４０の出力端電位に応じたデューティ比のクロック信号を生成する。コンパレータ５０の出力端子は、図１に示すように、制御部１０の外部端子ｃに接続され、後述するように、当該クロック信号は、ＦＢ＿ＰＷＭ信号として、制御モードに応じて、プライマリ回路／セカンダリ回路のいずれかに供給される。
なお、本実施形態に係るスイッチング電源装置１では、コンパレータ５０が生成するクロック信号は、従来のスイッチング電源装置１ａと異なり、制御モードによらず反転処理はされない。

制御部１０は、入力電位検出部２０により検出された入力電位Ｖｉｎに応じて、以下の３つの制御モードを切り替える。
（１）降圧制御モード
たとえば、入力電位Ｖｉｎが４〜５Ｖの範囲であり、目標の出力電位Ｖｏｕｔが３Ｖであるような場合に降圧制御モードが行われる。
降圧制御モードでは、セカンダリ回路の半導体スイッチング素子Ｔｒ３を常にオン状態、半導体スイッチング素子Ｔｒ４を常にオフ状態とし、出力電位Ｖｏｕｔに応じて、プライマリ回路に対して与えるクロック信号のデューティ比を制御することにより、入力側の平均電位（仮想電位Ｖｉｎ）を制御する。

（２）昇圧制御モード
たとえば、入力電位Ｖｉｎが１．５〜２．７Ｖの範囲であり、目標の出力電位Ｖｏｕｔが３Ｖであるような場合に昇圧制御モードが行われる。
昇圧制御モードでは、プライマリ回路の半導体スイッチング素子Ｔｒ１を常にオン状態、半導体スイッチング素子Ｔｒ２を常にオフ状態として、出力電位Ｖｏｕｔに応じて、セカンダリ回路に対して与えるクロック信号のデューティ比を制御することにより、出力側の平均電位（仮想電位Ｖｏｕｔ）を制御する。

（３）昇降圧制御モード
たとえば、入力電位Ｖｉｎが２．７〜４Ｖの範囲であり、目標の出力電位Ｖｏｕｔが３Ｖであるような場合に昇降圧制御モードが行われる。
昇降圧制御モードでは、入力電位Ｖｉｎと目標の出力電位Ｖｏｕｔの関係により、降圧制御モードと昇圧制御モードが逐次切り替わって制御が行われる。
すなわち、昇降圧制御モードにおいては、目標出力電位Ｖｏｕｔに対して、入力電位Ｖｉｎが高いと判断した場合には（Ｖｉｎ＞Ｖｏｕｔ）、制御モードを降圧制御モードに切替える制御を行い、目標出力電位Ｖｏｕｔに対して、入力電位Ｖｉｎが低いと判断した場合には（Ｖｉｎ＜Ｖｏｕｔ）、制御モードを昇圧制御モードに切替える制御を行う。
その際、上述した（１）降圧制御モードおよび（２）昇圧制御モードと異なり、プライマリ回路およびセカンダリ回路双方に与えるクロック信号のデューティ比を制御する。

本実施形態に係るスイッチング電源装置１は、昇降圧制御モードにおける制御モードの切替え時の動作について特徴があるため、以下では、昇降圧制御モードの場合における制御部１０について述べる。
また、以下において、降圧制御モード／昇圧制御モードと述べる場合には、昇降圧制御モードにおける降圧制御モード／昇圧制御モードについて言及しているものとする。

図３は、上述した昇降圧制御モードによって動作する場合の制御部１０の一回路構成例である。
図３に示すように、制御部１０は、４つのアナログスイッチ１１〜１４と、コンパレータ（ＣＯＭＰ）１５と、ＦＦ＿ＰＷＭ生成部１６と、ＦＢ＿ＰＷＭ生成部１７とを含んで構成することができる。
ＦＦ＿ＰＷＭ生成部１６は、所定のタイミング、たとえば、ＦＢ＿ＰＷＭ信号が出力されるタイミングと反転したタイミングで、降圧制御モード／昇圧制御モードによらず、一定のデューティ比のＦＦ＿ＰＷＭ信号を出力する。
ＦＢ＿ＰＷＭ生成部１７は、コンパレータ５０が供給するクロック信号を端子ｃを介して入力し、タイミングが制御された後に、入力したクロック信号とデューテュ比が等しいＦＢ＿ＰＷＭ信号を出力する。

図３に示す回路構成例では、端子ｂより入力した入力電位検出部２０の検出電位Ｖｉｎがレファレンス電圧Ｖｒｅｆ２（目標の出力電位Ｖｏｕｔに設定される）よりも高い場合には、コンパレータ１５がＨレベルを出力することにより、アナログスイッチ１２および１４が導通状態となり、アナログスイッチ１１および１３が非導通状態となる。これにより、ＦＦ＿ＰＷＭ生成部１６が出力するＦＦ＿ＰＷＭ信号が端子ｄを介してセカンダリ回路に供給され、ＦＢ＿ＰＷＭ生成部１７が出力するＦＢ＿ＰＷＭ信号が端子ａを介してプライマリ回路に供給される。

また、端子ｉより入力した入力電位検出部２０の検出電位Ｖｉｎがレファレンス電圧Ｖｒｅｆ２（目標の出力電位Ｖｏｕｔに設定される）よりも低い場合には、コンパレータ１５がＬレベルを出力することにより、アナログスイッチ１１および１３が導通状態となり、アナログスイッチ１２および１４が非導通状態となる。これにより、ＦＦ＿ＰＷＭ生成部１６が出力するＦＦ＿ＰＷＭ信号が端子ａを介してプライマリ回路に供給され、ＦＢ＿ＰＷＭ生成部１７が出力するＦＢ＿ＰＷＭ信号が端子ｄを介してセカンダリ回路に供給される。

したがって、降圧制御モードでは、制御部１０は、コンパレータ５０から送出されるクロック信号（ＦＢ＿ＰＷＭ信号）をプライマリ回路へ供給するとともに、セカンダリ回路に対し、仮想的な出力電位Ｖｏｕｔ（仮想Ｖｏｕｔ）が得られるようなパルス幅のＦＦ＿ＰＷＭ信号を供給する。
なお、仮想Ｖｏｕｔは、セカンダリ回路側の平均電位であり、以下の式に示す関係が成立する。

仮想Ｖｏｕｔ＝Ｖｉｎ×ＦＢｄｕｔｙ …（５）

一方、昇圧制御モードでは、制御部１０は、コンパレータ５０から送出されるクロック信号（ＦＢ＿ＰＷＭ信号）をセカンダリ回路へ供給するとともに、プライマリ回路に対し、仮想的な入力電位Ｖｉｎ（仮想Ｖｉｎ）が得られるようなパルス幅のＦＦ＿ＰＷＭ信号を供給する。
なお、仮想Ｖｉｎは、プライマリ回路側の平均電位であり、以下の式に示す関係が成立する。

仮想Ｖｉｎ＝Ｖｏｕｔ×ＦＢｄｕｔｙ …（６）

図４は、スイッチング電源装置１が降圧制御モードで動作する場合の接続状態およびＰＷＭ信号の供給状態を示す等価回路である。
入力電位Ｖｉｎが目標の出力電位Ｖｏｕｔよりも高い降圧制御モードでは、図に示すように、出力電位Ｖｏｕｔに応じたデューティ比（ＦＢｄｕｔｙ）のＦＢ＿ＰＷＭ信号がプライマリ回路に供給されるとともに、ＦＦ＿ＰＷＭ信号がセカンダリ回路に供給される。これにより、スイッチング電源装置１は、目標の出力電位Ｖｏｕｔが得られるように降圧制御される。
なお、入力電位Ｖｉｎが目標の出力電位Ｖｏｕｔよりも高い場合には、図示した接続状態となるように、マルチプレクサ６０が動作する。

図５は、スイッチング電源装置１が昇圧制御モードで動作する場合の接続状態およびＰＷＭ信号の供給状態を示す等価回路である。
入力電位Ｖｉｎが目標の出力電位Ｖｏｕｔより低くなると、制御モードは、昇圧制御モードとなり、図に示すように、出力電圧に応じたデューティ比（ＦＢｄｕｔｙ）のＦＢ＿ＰＷＭ信号がセカンダリ回路に供給されるとともに、ＦＦ＿ＰＷＭ信号がプライマリ回路に供給される。これにより、スイッチング電源装置１は、目標の出力電位Ｖｏｕｔが得られるように昇圧制御される。
その際、入力電位Ｖｉｎが目標の出力電位Ｖｏｕｔより低くなった直後に、マルチプレクサ６０がトランスコンダクタンス増幅器４０のプラス／マイナス端子の接続状態を切り替えるが、記載の簡略化のため、図５に示すトランスコンダクタンス増幅器４０では、各端子に対する外部との接続状態を図４と変えずに、図４に示したトランスコンダクタンス増幅器４０に対して、プラス端子とマイナス端子とを逆転させて記載している。

次に、制御部１０が制御モードを降圧制御モードから昇圧制御モードへ切り替える際のスイッチング電源装置１の動作について、図６に関連付けて具体的に述べる。
図６は、制御モードの切替え時刻Ｔｃの前後における各信号波形のタイミングチャートであり、（ａ）はトランスコンダクタンス増幅器４０の出力端電位Ｖ４０を、（ｂ）はコンパレータ５０に入力される三角波信号Ｖｔｒｉを、（ｃ）はＦＢ＿ＰＷＭ信号を、（ｄ）はＦＦ＿ＰＷＭ信号を、（ｅ）は出力電位Ｖｏｕｔを、それぞれ示す。なお、三角波信号Ｖｔｒｉの最大電位をＶｔｒｉ２、最小電位をＶｔｒｉ１と称する。

図６において、時刻Ｔｃ以前は、入力電位Ｖｉｎ＞出力電位Ｖｏｕｔの関係が成立し、制御部１０は降圧制御モードにより動作し、時刻Ｔｃ以後は、入力電位Ｖｉｎ＜出力電位Ｖｏｕｔの関係が成立し、制御部１０は昇圧制御モードにより動作し、ＦＢ＿ＰＷＭ信号のデューティ比ＦＢｄｕｔｙが常に０．９となるように設定されているものとする。

時刻Ｔｃ以前においては、トランスコンダクタンス増幅器４０の出力端電位Ｖ４０は安定しているため、ＦＢ＿ＰＷＭ信号は、下記式（７）に示す安定したデューティ比ＦＢｄｕｔｙをもって、プライマリ回路に供給されている。

ＦＢｄｕｔｙ＝１−（Ｖ４０−Ｖｔｒｉ１）／（Ｖｔｒｉ２−Ｖｔｒｉ１）…（７）

たとえば、Ｖｔｒｉ２＝１．４５Ｖ、Ｖｔｒｉ１＝０．８５Ｖとすると、ＦＢ＿ＰＷＭ信号のデューティ比ＦＢｄｕｔｙが上述した０．９の場合には、前記した式（７）により、Ｖ４０＝０．９１Ｖとなっている。

その後、入力電位Ｖｉｎが低下して、入力電位Ｖｉｎ＞目標の出力電位Ｖｏｕｔの関係が成立する時刻Ｔｃになると、制御部１０は昇圧制御モードに切り替わって動作を開始し、ＦＢｄｕｔｙが０．９を維持するように制御を行う。
その際に、マルチプレクサ６０がトランスコンダクタンス増幅器４０のプラス／マイナス端子に対する接続状態を切り替える動作を行うので、図６（ａ）に示すように、トランスコンダクタンス増幅器４０の出力端電位Ｖ４０を０．９１Ｖ（ＦＢｄｕｔｙ＝０．９）に維持しつつ、切り替わり前後の各制御モードに対して、常にフィードバックをかける構成とすることが可能となる。

その際、制御モードの切り替わり前後において、トランスコンダクタンス増幅器４０の出力端電位Ｖ４０に変化がなく、トランスコンダクタンス増幅器４０の出力端に接続された位相補償用のコンデンサＣ１の充電状態は、切り替わり前後において変化はない。すなわち、切り替わり前から、コンデンサＣ１の電位は、０．９１Ｖを維持している。
したがって、時刻Ｔｃ直後において、コンデンサＣ１の充電電位によって、デューティ比ＦＢｄｕｔｙの値が影響を受けることはないので、前述した式（６）の関係が常に維持される結果、図６（ｅ）に示すように、出力電位Ｖｏｕｔに生ずるリップルが非常に小さいものとなる。

なお、上述した例では、デューティ比ＦＢｄｕｔｙが０．９と設定されている場合について述べたが、任意のデューティ比に設定できることは言うまでもない。デューティ比が任意に設定されていても、トランスコンダクタンス増幅器４０は、デューティ比に応じた電流値を出力し、その出力端電位は一定に維持されるので、任意のデューティ比に対しても、出力電位Ｖｏｕｔに生ずるリップルは非常に小さいものとなる。

なお、上述した実施形態の説明においては、降圧制御モードから昇圧制御モードへ切り替わる際の動作について述べたが、昇圧制御モードから降圧制御モードへ切り替わる際にも同様に、出力に生ずるリップル電圧の低減に対して効果がある。
たとえば、シミュレーション結果の一例によれば、降圧制御モードから昇圧制御モードへ切り替わる際に生ずるリップル電圧を比較すると、従来のスイッチング電源装置では１．４Ｖであるのに対し、本実施形態に係るスイッチング電源装置では１３ｍＶとなる。また、昇圧制御モードから降圧制御モードへ切り替わる際に生ずるリップル電圧を比較すると、従来のスイッチング電源装置では０．２Ｖであるのに対し、本実施形態に係るスイッチング電源装置では２０ｍＶとなり、いずれの制御モードの変化に対しても大幅な改善が見られる。

以上説明したように、本実施形態に係るスイッチング電源装置１によれば、出力電位に応じたＦＢ＿ＰＷＭ信号を降圧制御モード／昇圧制御モードに対して、それぞれプライマリ回路／セカンダリ回路にフィードバックし、その際、制御モードに応じて、トランスコンダクタンス増幅器４０の入力極性を切り替えるためのマルチプレクサ６０を有しているので、制御モードの切り替わり前後において、トランスコンダクタンス増幅器４０の出力電位が変動しない、すなわち、ＦＢ＿ＰＷＭ信号のデューティ比を一定としつつ、各制御モードにおいて、ネガティブフィードバックをかけることが可能となる。

また、本実施形態に係るスイッチング電源装置１は、トランスコンダクタンス増幅器４０の出力端に位相補償用の比較的大容量のコンデンサＣ１を有しているが、トランスコンダクタンス増幅器４０の出力電位が制御モードによらず常に一定に維持されるので、コンデンサＣ１の充電状態によらず、生成されるＦＢ＿ＰＷＭ信号のデューティ比が一定となる。
すなわち、制御モードの切り替わり前後において、コンデンサＣ１の充電電圧の過渡特性の影響を受けることはなく、出力に生ずるリップル電圧が非常に小さいものとなる。したがって、フィードバック系の位相補償とリップル電圧の低減という相反する性能を両立させることが可能である。

なお、本発明の実施形態は、上述した内容に拘泥するものではなく、本発明の要旨を変更しない範囲で様々な改変が可能である。
たとえば、図７は、一変形例に係るスイッチング電源装置が降圧制御モードで動作する場合の等価回路を、図８は、一変形例に係るスイッチング電源装置が昇圧制御モードで動作する場合の等価回路を、それぞれ示す。

図７およびに図８に示すスイッチング電源装置は、図４および図５に示したスイッチング電源装置１と比較して、トランスコンダクタンス増幅器４０の入力端子の極性がそれぞれ逆転している点で相違する。すなわち、図７においては、出力電位Ｖｏｕｔを分圧した電位がマイナス端子にフィードバックされ、図８においては、出力電位Ｖｏｕｔを分圧した電位がプラス端子にフィードバックされている。
また、ネガティブフィードバックを構成するように、コンパレータ５０の極性を図４および図５に示したスイッチング電源装置１に対して反転させている。

本変形例においても、上述したスイッチング電源装置１と同様に、トランスコンダクタンス増幅器４０の出力電位が制御モードによらず常に一定に維持されるので、コンデンサＣ１の充電状態によらず、生成されるＦＢ＿ＰＷＭ信号のデューティ比が一定となるので、制御モードの切り替わり前後において、コンデンサＣ１の充電電圧の過渡特性の影響を受けることはなく、出力に生ずるリップル電圧が非常に小さいものとなる。

実施形態に係るスイッチング電源装置の一構成例である。実施形態に係るスイッチング電源装置のマルチプレクサの一回路構成例である。実施形態に係るスイッチング電源装置が昇降圧制御モードによって動作する場合の制御部の一回路構成例である。実施形態に係るスイッチング電源装置が降圧制御モードで動作する場合の等価回路である。実施形態に係るスイッチング電源装置が昇圧制御モードで動作する場合の等価回路である。実施形態に係るスイッチング電源装置において、制御モードの切替え時刻Ｔｃの前後の各信号波形のタイミングチャートであり、（ａ）はトランスコンダクタンス増幅器４０の出力端電位Ｖ４０を、（ｂ）はコンパレータ５０に入力される三角波信号Ｖｔｒｉを、（ｃ）はＦＢ＿ＰＷＭ信号を、（ｄ）はＦＦ＿ＰＷＭ信号を、（ｅ）は出力電位Ｖｏｕｔを、それぞれ示す。変形例に係るスイッチング電源装置が降圧制御モードで動作する場合の等価回路である。変形例に係るスイッチング電源装置が昇圧制御モードで動作する場合の等価回路である。従来のスイッチング電源装置の一構成例である。従来のスイッチング電源装置が降圧制御モードで動作する場合の接続状態およびＰＷＭ信号の供給状態を図示従来のスイッチング電源装置が昇圧制御モードで動作する場合の接続状態およびＰＷＭ信号の供給状態を図示従来のスイッチング電源装置において、制御モードの切替え時刻Ｔｃの前後の各信号波形のタイミングチャートであり、（ａ）はトランスコンダクタンス増幅器４０の出力端電位Ｖ４０を、（ｂ）はコンパレータ５０ａに入力される三角波信号Ｖｔｒｉを、（ｃ）はＦＢ＿ＰＷＭ信号を、（ｄ）はＦＦ＿ＰＷＭ信号を、（ｅ）は出力電位Ｖｏｕｔを、それぞれ示す。

符号の説明

１，１ａ…スイッチング電源装置
１０，１０ａ…制御部（ＣＴＲＬ）
１１〜１４…アナログスイッチ
１５…コンパレータ（ＣＯＭＰ）
１６…ＦＦ＿ＰＷＭ生成部
１７…ＦＢ＿ＰＷＭ生成部
２０…入力電位検出部（ＶＩＤ）
３０…三角波生成部（ＴＲＩ）
４０…トランスコンダクタンス増幅器
５０，５０ａ…コンパレータ
６０…マルチプレクサ（ＭＰＸ）
６１〜６４…アナログスイッチ
６５…コンパレータ（ＣＯＭＰ）

Claims

入力側の導通状態を制御するための複数のスイッチング素子からなる第１のスイッチング手段と、
出力側の導通状態を制御するための複数のスイッチング素子からなる第２のスイッチング手段と、
出力電位に応じたパルス幅のフィードバックパルスを生成するフィードバックパルス生成手段と、
少なくとも降圧制御モードと昇圧制御モードとを含む複数の制御モードを入力電位に応じて切り替え、前記降圧制御モードでは、前記フィードバックパルスを前記第１のスイッチング手段に与え、前記昇圧制御モードでは、前記フィードバックパルスを前記第２のスイッチング手段に与える第１の制御手段と、
前記フィードバックパルスのデューティ比が前記複数の制御モードによらず一定となるように、前記フィードバックパルス生成手段を制御する第２の制御手段と
を有するスイッチング電源装置。
前記フィードバックパルス生成手段は、出力電位に対応した電圧を入力する第１の端子と基準電位を入力する第２の端子を有するトランスコンダクタンス増幅器、を含み、
前記第２の制御手段は、前記降圧制御モードおよび前記昇圧制御モードに応じて、前記トランスコンダクタンス増幅器の第１および第２の端子の極性を反転させる
請求項１記載のスイッチング電源装置。
前記フィードバックパルス生成手段は、容量素子に接続されたノードの電位と一定周期の三角波信号を比較して前記フィードバックパルスを生成する比較器、を含み、
前記トランスコンダクタンス増幅器の出力端が前記ノードよりも出力側に位置するように、前記トランスコンダクタンス増幅器が配設される
請求項２記載のスイッチング電源装置。
電圧入力端子とインダクタンス素子の一方の端子との間に接続された第１のスイッチング素子と、
インダクタンス素子の一方の端子と基準電位との間に接続された第２のスイッチング素子と、
電圧出力端子とインダクタンス素子の他方の端子との間に接続された第３のスイッチング素子と、
インダクタンス素子の他方の端子と基準電位との間に接続された第４のスイッチング素子と、
上記第３及び第４のスイッチング素子又は上記第１及び第２のスイッチング素子にフォードフォワード制御信号を供給するためのフィードフォワード制御回路と、
上記第１及び第２のスイッチング素子又は上記第３及び第４のスイッチング素子にフォードバック制御信号を供給するためのフィードバック制御回路と、
を有し、降圧モードで動作する際には上記フィードフォワード制御信号が上記第３及び第４のスイッチング素子に供給されると共に上記フィードバック制御信号が上記第１及び第２のスイッチング素子に供給され、昇圧モードで動作する際には上記フィードフォワード制御信号が上記第１及び第２のスイッチング素子に供給されると共に上記フィードバック制御信号が上記第３及び第４のスイッチング素子に供給されるスイッチング電源装置であって、
上記フィードバック制御回路が、極性が逆となる第１及び第２の端子を有する比較回路を有し、降圧モードで動作する際には上記第１の端子に出力電圧に応じた電圧が供給されると共に上記第２の端子に基準電圧が供給され、昇圧モードで動作する際には上記第１の端子に基準電圧が供給されると共に上記第２の端子に出力電圧に応じた電圧が供給されるスイッチング電源装置。
上記フィードバック制御回路が、上記比較回路の出力信号と三角波信号とを入力してフィードバック制御信号を生成するコンパレータを有し、上記比較回路が電流出力型の増幅回路である
請求項４に記載のスイッチング電源装置。
上記フィードバック制御回路が、上記比較回路の上記第１及び第２の端子と出力電圧に応じた電圧及び基準電圧との接続関係を切り替える入力切替回路を有する
請求項４又は５に記載のスイッチング電源装置。