JP2005311282A - Ｎａｎｄ型フラッシュメモリ素子及びその製造方法 - Google Patents

Ｎａｎｄ型フラッシュメモリ素子及びその製造方法 Download PDF

Info

Publication number
JP2005311282A
JP2005311282A JP2004234088A JP2004234088A JP2005311282A JP 2005311282 A JP2005311282 A JP 2005311282A JP 2004234088 A JP2004234088 A JP 2004234088A JP 2004234088 A JP2004234088 A JP 2004234088A JP 2005311282 A JP2005311282 A JP 2005311282A
Authority
JP
Japan
Prior art keywords
dielectric film
polysilicon layer
region
flash memory
select line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004234088A
Other languages
English (en)
Inventor
Byoung Ki Lee
秉 起 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005311282A publication Critical patent/JP2005311282A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】フローティングゲート用のポリシリコン層が形成された半導体基板の全体構造上に誘電体膜と保護用ポリシリコン層を形成し、ソースセレクトラインとドレインセレクトラインで形成されるポリシリコン層の上部に形成された誘電体膜を一部除去した後、コントロールゲート用のポリシリコン層とシリサイド層を形成してセレクトラインのフローティングゲートとコントロールゲートとが電気的に接続されるようにすることによって、ワードラインやセレクトラインを均一なパターンに形成してパターンの不均一によるパターン崩壊やパターンが薄くなることを防止して集積度の減少を防止できるＮＡＮＤ型フラッシュメモリ素子及びその製造方法を提供する。
【解決手段】フローティングゲート、誘電体膜及びコントロールゲートを含む複数のワードラインと、前記誘電体膜の一部が除去されフローティングゲートとコントロールゲートとが直接接続された複数のセレクトラインを備え、前記複数のワードラインと前記複数のセレクトラインが均一な間隔で形成されている。
【選択図】図４

Description

本発明はＮＡＮＤ型フラッシュメモリ素子及びその製造方法に関し、特にワードラインやセレクトラインのパターニング特性を向上させ、集積度を高めることができるＮＡＮＤ型フラッシュメモリ素子及びその製造方法に関する。
通常、半導体メモリ素子は実際にデータを格納するためのセルと、セルが動作するようにセルに外部電圧を伝達するための周辺トランジスタを含んでなる。
半導体メモリ素子にはＮＡＮＤ型フラッシュメモリ素子があり、ＮＡＮＤ型フラッシュメモリ素子に含まれた複数のメモリセルトランジスタはストリング(Ｓｔｒｉｎｇ)構造で接続されている。このようなストリング構造を選択するためには、選択トランジスタが必要である。
図１は通常のＮＡＮＤ型フラッシュメモリ素子のセルアレイを説明するためのレイアウト図である。
図１を参照すると、半導体基板の所定領域に互いに平行に複数の活性領域１０１が形成される。これらの活性領域１０１には不純物が注入される。一方、半導体基板上には活性領域１０１と垂直方向にドレインセレクトライン(Ｄｒａｉｎ Ｓｅｌｅｃｔ Ｌｉｎｅ；ＤＳＬ)と、複数のワードライン(ＷＬａ１ないしＷＬａｎ、ＷＬｂ１ないしＷＬｂｎ)と、ソースセレクトライン(Ｓｏｕｒｃｅ Ｓｅｌｅｃｔ Ｌｉｎｅ;ＳＳＬ)が形成される。ゲートラインが形成される。
このように、ＮＡＮＤ型フラッシュメモリ素子ではセレクトトランジスタが２種類に区分される。一つ目は通常のＭＯＳＦＥＴでドレインの機能をするようにセルトランジスタの電流を供給するためのドレインセレクトトランジスタである。ドレインセレクトトランジスタのゲートは電気的に互いに接続されゲートラインが形成されるが、このようなゲートラインがドレインセレクトラインＤＳＬになる。二つ目は、通常のＭＯＳＦＥＴでソースの機能をするソースセレクトトランジスタである。ソースセレクトトランジスタのゲートは電気的に互いに接続されゲートラインが形成されるが、このようなゲートラインがソースセレクトラインＳＳＬになる。
このように、ＮＡＮＤ型フラッシュメモリのセルアレイは、活性領域１０１、ドレインセレクトラインＤＳＬ及びソースセレクトラインＳＳＬを含んでなる。そして、活性領域１０１とドレインセレクトラインＤＳＬとが交差する領域にはドレインセレクトトランジスタが形成され、活性領域１０１とソースセレクトラインＤＳＬとが交差する領域にはソースセレクトトランジスタが形成され、活性領域１０１とワードライン(ＷＬａ１ないしＷＬａｎ、ＷＬｂ１ないしＷＬｂｎ)が交差する領域にはフラッシュメモリセルが形成される。
この場合、ワードライン(ＷＬａ１ないしＷＬａｎ、ＷＬｂ１ないしＷＬｂｎ)はスタックゲートの形態で形成されるのに対して、ソースセレクトラインＤＳＬやドレインセレクトラインＤＳＬはスタックゲートの構造ではないため、ソースセレクトラインＤＳＬやドレインセレクトラインＤＳＬに含まれたフローティングゲートとコントロールゲートとが電気的に接続されなければならない。フローティングゲートとコントロールゲートとの接続は、ソースセレクトラインＤＳＬとドレインセレクトラインＤＳＬを形成した後、これらラインの所定領域にコンタクト１０２を形成し、導電性物質を埋め込む方式でなる。この場合、コンタクト１０２面積を確保するためにコンタクト１０２周囲に広いゲートパッド１０２ａを形成しなければならない。この場合、セレクトライン(ＤＳＬまたはＳＳＬ)のパターンの不連続性によって図２(ａ)でのように、セレクトライン(ＤＳＬまたはＳＳＬ)や複数のワードライン(ＷＬａ１ないしＷＬａｎ、ＷＬｂ１ないしＷＬｂｎ)を画定するためのフォトレジストパターンが崩壊(Ｃｏｌｌａｐｓｅ;１０３)したり、図２(ｂ)でのようにセレクトライン(ＤＳＬまたはＳＳＬ)が薄く１０４画定されて抵抗が増加するという問題が生じる。
また、ゲートパッド１０２aにより集積度を高めることが困難であり、セレクトゲートをパターニングすることにおいて集積度に制限を受ける。
本発明は、上記した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、フローティングゲート用のポリシリコン層が形成された半導体基板の全体構造上に誘電体膜と保護用ポリシリコン層を形成し、ソースセレクトラインとドレインセレクトラインで形成されるポリシリコン層の上部に形成された誘電体膜を一部除去した後、コントロールゲート用のポリシリコン層とシリサイド層を形成してセレクトラインのフローティングゲートとコントロールゲートとが電気的に接続されるようにすることによって、ワードラインやセレクトラインを均一なパターンに形成してパターンの不均一によるパターン崩壊やパターンが薄くなることを防止して集積度の減少を防止できるＮＡＮＤ型フラッシュメモリ素子及びその製造方法を提供することにある。
上記目的を達成するために、本発明に係るＮＡＮＤ型フラッシュメモリ素子は、フローティングゲート、誘電体膜及びコントロールゲートを含む複数のワードラインと、前記誘電体膜の一部が除去されフローティングゲートとコントロールゲートとが直接接続された複数のセレクトラインを備え、前記複数のワードラインと前記複数のセレクトラインが均一な間隔で形成されていることを特徴とする。
また、本発明に係るＮＡＮＤ型フラッシュメモリ素子の製造方法は、素子分離領域には素子分離膜が形成され、前記素子分離膜間の活性領域の上部にはトンネル酸化膜及び第１ポリシリコン層の積層構造が均一な間隔で形成されている半導体基板が提供されるステップと、前記第１ポリシリコン層を含む全体構造上に誘電体膜を形成するステップと、ソースセレクトラインまたはドレインセレクトラインが形成される領域の前記誘電体膜を除去するステップと、前記誘電体膜を含む全体構造上に第２ポリシリコン層、シリサイド層及びハードマスクパターンを順次形成するステップと、前記ハードマスクパターンをエッチング停止膜として用いるエッチング工程及び自己整列エッチング工程を順次行って複数のワードライン及び複数のセレクトラインを形成するステップとを備えることを特徴とする。
前記で、誘電体膜の除去の際に、誘電体膜を保護するために誘電体膜の上部に保護用ポリシリコン層を形成した状態で誘電体膜を除去することができる。
一方、ソースセレクトラインまたはドレインセレクトラインが形成される領域のうちの一部の領域にのみ誘電体膜が残留するように誘電体膜の一部のみを除去することもできる。
エッチング工程の際に誘電体膜が残留する領域では誘電体膜をエッチング停止膜として用い、誘電体膜が除去された領域ではトンネル酸化膜をエッチング停止膜として用いてエッチング工程を行うことができる。
自己整列エッチング工程を行う前にエッチング工程によりトンネル酸化膜が露出された領域にフォトレジストパターンを形成できる。
本発明によれば、コンタクトなしでセレクトラインのフローティングゲートとコントロールゲートとを直接電気的に接続することによって、ワードラインやセレクトラインを均一なパターンに形成してパターンの不均一によるパターン崩壊やパターンが薄くなることを防止し、ゲートパッドを省略して集積度が減少することを防止できるという、効果を奏する。
以下、添付する図面を参照して本発明の好ましい実施の形態を説明する。
図３は本発明の実施の形態に係るＮＡＮＤ型フラッシュメモリ素子のレイアウト図である。図４乃至図６は図３のＡ-Ａ’線の状態を工程順序に従って示す断面図である。
図３及び図４(ａ)を参照すると、半導体基板４０１の素子分離領域には素子分離膜(図示せず)が形成され、セル領域を含む活性領域にはトンネル酸化膜４０２とフローティングゲート用の第１ポリシリコン層４０３が積層された構造で形成される半導体基板４０１が提供される。このとき、セル領域では第１ポリシリコン層４０３とトンネル酸化膜４０２が素子分離領域と同じ方向にパターニングされ、素子分離領域間の活性領域の上部にのみ残留する。一方、第１ポリシリコン層４０３のＳＡ-ＳＴＩ(Ｓｅｌｆ Ａｌｉｇｎｅｄ Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ)方式で形成する場合、第１ポリシリコン層４０３の縁は素子分離膜(図示せず)と重なる。
次に、第１ポリシリコン層４０３を含む全体構造上に誘電体膜４０４を形成して誘電体膜４０４を保護するために誘電体膜４０４の上部には第２ポリシリコン層４０５を形成する。この場合、第２ポリシリコン層４０５は第１ポリシリコン層４０３の間に安定的に蒸着できるように第１ポリシリコン層４０３間隔の１/２の厚さに形成することが好ましく、デザインルールに基づいて３００Åないし５００Åの厚さに形成できる。一方、誘電体膜４０４はＯＮＯ構造の誘電体膜に形成することができる。
その後、第２ポリシリコン層４０５の上部にはフォトレジストパターン４０６を形成する。フォトレジストパターン４０６は後続する工程で形成されるドレインセレクトラインやソースセレクトライン間の領域を画定するために形成されるが、このとき、ドレインセレクトラインやソースセレクトライン間の領域が目標とする幅よりも広く画定されたフォトレジストパターン４０６を形成する。例えば、最終的にドレインセレクトラインやソースセレクトラインに誘電体膜４０４が残留しない程度にドレインセレクトライン領域やソースセレクトライン領域がオープンされるフォトレジストパターン４０６を形成するか、誘電体膜４０４が１０ｎｍないし５０ｎｍ程度残留するようにドレインセレクトラインやソースセレクトライン間の領域が一部のみ開放されたフォトレジストパターン４０６を形成することもできる。
図３及び図４(ｂ)を参照すると、フォトレジストパターン４０６をエッチングマスクとして用いて第２ポリシリコン層４０５と誘電体膜４０４を順次エッチングする。このとき、第２ポリシリコン層４０５や誘電体膜４０４はプラズマを利用したドライエッチング方式でエッチングすることが好ましい。一方、誘電体膜４０４は化学製品を利用したウェットエッチング方式でエッチングすることができる。これにより、ソースセレクトゲートラインやドレインセレクトラインが形成される領域間の誘電体膜４０４が除去されるだけでなく、これらセレクトラインの上部にある誘電体膜４０４も一部除去される。
前記では、ソースセレクトラインまたは前記ドレインセレクトラインが形成される領域のうちの一部の領域にのみ誘電体膜４０４が残留するように誘電体膜４０４の一部のみを除去したが、ソースセレクトラインまたは前記ドレインセレクトラインが形成される領域の全ての誘電体膜４０４を除去することもできる。
一方、セル領域の第２ポリシリコン層４０５及び誘電体膜４０４を除去する際に、周辺回路領域(図示せず)の第２ポリシリコン層と誘電体膜もともに除去する。
図３及び図５(ａ)を参照すると、フォトレジストパターン(図４(ｂ)の４０６)を除去する。次に、第２ポリシリコン層４０４を含む全体構造上にコントロールゲートを形成するための第３ポリシリコン層４０７及びシリサイド層４０８を形成する。このとき、誘電体膜４０４が除去された領域では第１ポリシリコン層４０３と第３ポリシリコン層４０７とが電気的/物理的に接続される。ここで、第３ポリシリコン層４０７は５００Åないし１０００Åの厚さに形成でき、シリサイド層４０８はタングステンを用いて形成できる。
その後、シリサイド層４０８の上部にはワードラインとセレクトラインパターンが画定されたハードマスク４０９を形成する。従来はフローティングゲート用の第１ポリシリコン層４０３とコントロールゲート用の第３ポリシリコン層４０７を電気的に接続するためのコンタクトを形成するためにセレクトラインパターンの間隔をワードラインパターンの間隔よりも広く画定した。例えば、９０ｎｍのフラッシュメモリ素子の場合、ワードラインパターンの間隔を９５ｎｍに画定し、セレクトラインパターンの間隔はコンタクトを形成するために２２０ｎｍに画定した。しかし、本発明ではセレクトラインパターンの間隔とワードラインパターンの間隔が同一に画定されるようにハードマスク４０９をパターニングする。
このように、セレクトラインパターンの間隔とワードラインパターンの間隔を同一に画定するため、パターンの均一性を確保することができる。したがって、ハードマスク４０９のパターニング時にハードマスク４０９の上部に形成されるフォトレジストパターン(図示せず)が崩壊することを防止し、セレクトラインパターンが薄く画定されることを防止することができる。
図３及び図５(ｂ)を参照すると、ハードマスク４０９をエッチングマスクとして用いてエッチング工程を行う。この場合、誘電体膜４０４が残留する領域では誘電体膜４０４をエッチング停止膜として設定し、誘電体膜４０４が除去された領域ではトンネル酸化膜４０２をエッチング停止層として設定してエッチング工程を行う。このとき、周辺回路領域(図示せず)ではゲート酸化膜(図示せず)をエッチング停止膜として設定してシリサイド層とポリシリコン層をエッチングする。
上述した条件で下部層をパターニングすると、ソースセレクトラインやドレインセレクトラインが形成される領域の間ではシリサイド層４０８、第３ポリシリコン層４０７及び第１ポリシリコン層４０３が順次エッチングされ、トンネル酸化膜４０２が露出される。そして、ワードラインが形成される領域の間ではシリサイド層４０８及び第３ポリシリコン層４０７がエッチングされ、誘電体膜４０４が露出される。一方、ソースセレクトラインやドレインセレクトラインが形成される領域では誘電体膜４０４の一部が除去された状態で第３ポリシリコン層４０７が形成されているため、第１ポリシリコン層４０３と第３ポリシリコン層４０７とが電気的/物理的に接続された状態でパターニングされる。
図３及び図６(ａ)を参照すると、ソースセレクトラインやドレインセレクトラインが形成される領域の間に露出されたトンネル酸化膜４０２が覆われるようにフォトレジストパターン４１０を形成する。フォトレジストパターン４１０は後続のエッチング工程時にトンネル酸化膜４０２が除去されるとき、半導体基板４０１にエッチング損傷が発生することを防止するために形成される。
図３及び図６(ｂ)を参照すると、自己整列エッチング工程によりセル領域に露出された誘電体膜４０４をエッチングし、その下部の第１ポリシリコン層４０３を順次エッチングする。これにより、シリサイド層４０８と第３ポリシリコン層４０７とからなるコントロールゲート４１１と、第１ポリシリコン層からなるフローティングゲート４０３が形成される。次に、フォトレジストパターン(図６(ａ)の４１０)を除去する。
これにより、コントロールゲート４１１及びフローティングゲート４０３が接続されたセレクトライン(ＤＳＬ及びＳＳＬ)が複数のワードライン(ＷＬａ１ないしＷＬａｎ、ＷＬｂ１ないしＷＬｂｎ)と均一な間隔に形成される。
尚、本発明は、上記した本実施の形態に限られるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更して実施することが可能である。
通常のＮＡＮＤ型フラッシュメモリ素子のセルアレイを説明するためのレイアウト図である。 (ａ)はセレクトラインの不連続性によって発生する問題点を説明するための断面写真であり、(ｂ)はセレクトラインの不連続性によって発生する問題点を説明するための断面写真である。 本発明の実施の形態に係るＮＡＮＤ型フラッシュメモリ素子のレイアウト図である。 図３のＡ-Ａ’線の状態を工程順序に従って示す断面図である。 図３のＡ-Ａ’線の状態を工程順序に従って示す断面図である。 図３のＡ-Ａ’線の状態を工程順序に従って示す断面図である。
符号の説明
１０１、４０１ 半導体基板
１０２ コンタクト
１０２a ゲートパッド
１０３ パターン崩壊
１０４ 薄いパターン
４０２ トンネル酸化膜
４０３ 第１ポリシリコン層、フローティングゲート
４０４ 誘電体膜
４０５ 第２ポリシリコン層
４０６ フォトレジストパターン
４０７ 第３ポリシリコン層
４０８ シリサイド層
４０９ ハードマスク
４１０ フォトレジストパターン
４１１ コントロールゲート



Claims (6)

  1. フローティングゲート、誘電体膜及びコントロールゲートを含む複数のワードラインと、
    前記誘電体膜の一部が除去されフローティングゲートとコントロールゲートとが直接接続された複数のセレクトラインを備え、
    前記複数のワードラインと前記複数のセレクトラインが均一な間隔で形成されていることを特徴とするＮＡＮＤ型フラッシュメモリ素子。
  2. 素子分離領域には素子分離膜が形成され、前記素子分離膜間の活性領域の上部にはトンネル酸化膜及び第１ポリシリコン層の積層構造が均一な間隔で形成されている半導体基板が提供されるステップと、
    前記第１ポリシリコン層を含む全体構造上に誘電体膜を形成するステップと、
    ソースセレクトラインまたはドレインセレクトラインが形成される領域の前記誘電体膜を除去するステップと、
    前記誘電体膜を含む全体構造上に第２ポリシリコン層、シリサイド層及びハードマスクパターンを順次形成するステップと、
    前記ハードマスクパターンをエッチング停止膜として用いるエッチング工程及び自己整列エッチング工程を順次行って複数のワードライン及び複数のセレクトラインを形成するステップと
    を備えることを特徴とするＮＡＮＤ型フラッシュメモリ素子の製造方法。
  3. 前記誘電体膜の除去の際に、前記誘電体膜を保護するために前記誘電体膜の上部に保護用ポリシリコン層を形成した状態で前記誘電体膜を除去することを特徴とする請求項２に記載のＮＡＮＤ型フラッシュメモリ素子の製造方法。
  4. 前記ソースセレクトラインまたは前記ドレインセレクトラインが形成される領域のうちの一部の領域にのみ前記誘電体膜が残留するように前記誘電体膜の一部のみを除去することを特徴とする請求項２に記載のＮＡＮＤ型フラッシュメモリ素子の製造方法。
  5. 前記エッチング工程の際に前記誘電体膜が残留する領域では前記誘電体膜をエッチング停止膜として用い、前記誘電体膜が除去された領域では前記トンネル酸化膜をエッチング停止膜として用いることを特徴とする請求項２に記載のＮＡＮＤ型フラッシュメモリ素子の製造方法。
  6. 前記自己整列エッチング工程を行う前に前記エッチング工程により前記トンネル酸化膜が露出された領域にフォトレジストパターンを形成することを特徴とする請求項２に記載のＮＡＮＤ型フラッシュメモリ素子の製造方法。
JP2004234088A 2004-04-19 2004-08-11 Ｎａｎｄ型フラッシュメモリ素子及びその製造方法 Pending JP2005311282A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040026769A KR100650817B1 (ko) 2004-04-19 2004-04-19 난드형 플래쉬 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2005311282A true JP2005311282A (ja) 2005-11-04

Family

ID=35095406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234088A Pending JP2005311282A (ja) 2004-04-19 2004-08-11 Ｎａｎｄ型フラッシュメモリ素子及びその製造方法

Country Status (5)

Country Link
US (1) US20050230738A1 (ja)
JP (1) JP2005311282A (ja)
KR (1) KR100650817B1 (ja)
CN (1) CN100377358C (ja)
TW (1) TWI253148B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557004B2 (en) 2006-06-14 2009-07-07 Fujitsu Microelectronics Limited Method for fabricating semiconductor device
US20120146122A1 (en) * 2010-12-14 2012-06-14 Sung Jin Whang 3-d non-volatile memory device and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864992B1 (ko) * 2006-01-02 2008-10-23 주식회사 하이닉스반도체 낸드 플래쉬 메모리 소자의 제조방법
KR100875019B1 (ko) * 2007-04-12 2008-12-19 주식회사 하이닉스반도체 반도체 소자의 셀 어레이
US8716779B2 (en) * 2009-07-30 2014-05-06 Hynix Semiconductor Inc. Flash memory device and mask for fabricating the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894146A (en) * 1995-02-28 1999-04-13 Sgs-Thomson Microelectronics, S.R.L. EEPROM memory cells matrix with double polysilicon level and relating manufacturing process
KR970003256A (ko) * 1995-06-24 1997-01-28 김광호 플래쉬 메모리장치
KR100356773B1 (ko) * 2000-02-11 2002-10-18 삼성전자 주식회사 플래쉬 메모리 장치 및 그 형성 방법
KR100389039B1 (ko) * 2001-03-05 2003-06-25 삼성전자주식회사 비휘발성 메모리소자 및 그 제조방법
KR100487560B1 (ko) * 2003-03-10 2005-05-03 삼성전자주식회사 선택 트랜지스터를 갖는 이이피롬 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557004B2 (en) 2006-06-14 2009-07-07 Fujitsu Microelectronics Limited Method for fabricating semiconductor device
US20120146122A1 (en) * 2010-12-14 2012-06-14 Sung Jin Whang 3-d non-volatile memory device and method of manufacturing the same
US9112044B2 (en) * 2010-12-14 2015-08-18 SK Hynix Inc. 3-D non-volatile memory device and method of manufacturing the same

Also Published As

Publication number Publication date
CN100377358C (zh) 2008-03-26
TWI253148B (en) 2006-04-11
TW200536062A (en) 2005-11-01
CN1691335A (zh) 2005-11-02
US20050230738A1 (en) 2005-10-20
KR100650817B1 (ko) 2006-11-27
KR20050101688A (ko) 2005-10-25

Similar Documents

Publication Publication Date Title
US20060234165A1 (en) Method of manufacturing a semiconductor device
KR20090065148A (ko) Ｎａｎｄ 플래시 메모리 소자 및 그 제조 방법
US7183174B2 (en) Flash memory device and method of manufacturing the same
US9536890B2 (en) Semiconductor transistor and flash memory, and manufacturing method thereof
JP5389075B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2012019184A (ja) 半導体素子のパターン形成方法
JP2010245173A (ja) 半導体装置の製造方法
JP2007184620A (ja) マスクｒｏｍを具備する半導体装置及びその製造方法
JP2004048007A (ja) Ｎａｎｄ型フラッシュメモリ素子のセレクトライン形成方法
KR100538075B1 (ko) 플래시 메모리 소자의 제조 방법
KR100650817B1 (ko) 난드형 플래쉬 메모리 소자 및 그 제조 방법
KR100787943B1 (ko) 비휘발성 기억 소자의 형성 방법
KR100486309B1 (ko) 플래쉬 메모리 소자의 제조 방법
US6642111B1 (en) Memory device structure and method of fabricating the same
US7445999B2 (en) Fabricating method of a flash memory cell
US7582526B2 (en) Method for manufacturing semiconductor device
US20070064496A1 (en) Cell string of flash memory device and method of manufacturing the same
KR100452313B1 (ko) 비휘발성메모리소자및그제조방법
US6812096B2 (en) Method for fabrication a flash memory device having self-aligned contact
KR100870289B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
US20130049094A1 (en) Non-volatile memory device and method for fabricating the same
JPH1154730A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20050101869A (ko) 난드형 플래쉬 메모리 소자의 제조 방법
KR100536802B1 (ko) 플래시 메모리 소자의 제조 방법
KR100912992B1 (ko) 반도체 소자의 게이트 형성 방법