JP2005295423A - 撮像装置 - Google Patents

Abstract

【課題】スローモーション再生のためには高速撮影する特殊な装置が必要となる。
【解決手段】撮像部１においては、例えば３倍速で撮像素子を駆動し、その撮像信号をＡ／Ｄ変換器２によりディジタル映像信号に変換し、カメラ信号処理回路３においてガンマ変換や輪郭補正などの処理を行う。その３倍速出力信号を、圧縮回路５によりデータ圧縮を行いメモリ６に記録する。またカメラ信号処理回路３の出力は、速度変換回路４においてフィールド間引き等により、通常速度の映像信号に変換し、セレクタ９を介して出力端子１０より通常速度のモニタ信号として出力する。記録した高速映像の再生時には、メモリ６に記録されたデータを通常速度に対応する速度で読み出し、伸張回路７によりデータを復元し、セレクタ９を介して出力端子１０よりスロー再生信号として出力する。特殊な外部機器を必要とせず、スロー再生画像を得ることができる。
【選択図】図１

Description

本発明はスローモーション再生が可能な高速撮像装置に関するものである。

近年、ビデオカメラの高性能化が進み、特にディジタル技術の進展に伴い、通常より高速で撮影するスローモーション撮影が可能となっている。特にスポーツ中継などにおいては、美しいスローモーション再生は番組製作の上で大きな特徴となる。

高速度撮影を行う場合、従来の標準のビデオ信号に対しその倍速度分の周波数帯域を持つ信号が得る事が必要である。すなわち、１／３スロー再生を得るために、３倍速の撮影をする場合には、カメラの出力として通常の３倍のデータレートが必要である。カメラから通常のビデオ信号のフォーマットとは異なる、３倍速のデータ出力が必要であり、その信号伝送にも高速撮影専用の伝送装置が必要となる。

その課題を解決する一つの方法として、例えば特開２０００−１８８７０３号公報に開示されているものがあり、その構成を図５に示す。図５において、１０１はビデオカメラ、１０２はＣＣＵ（カメラコントロールユニット）、１１０は撮像デバイス、１１１はＡ／Ｄ変換回路、１１２はメモリー、１１３はプロセスＬＳＩ、１２０はプロセスＬＳＩ、１２１はメモリー、１２２は切替回路、１２３は伝送路である。

以上のように構成された従来の撮像装置について、以下その動作について３倍速度撮影を例として説明する。

まず、ビデオカメラ１０１において、撮像デバイス１１０により標準の３倍で高速度撮影したビデオ信号ＳＯを、Ａ／Ｄ変換回路１１１によりアナログのビデオ信号をディジタルのビデオ信号に変換し、メモリー１１２により標準速度の３本のビデオ信号ＳＯ１〜ＳＯ３に分離し、この３本の標準ビデオ信号ＳＯ１〜ＳＯ３をプロセスＬＳＩ１１３により所定伝送形式の標準ビデオ信号Ｓ１〜Ｓ３に変換して広帯域の伝送路１２３を介してカメラコントロールユニット１０２に伝送する。

ここで、３倍速度以下の高速度撮影映像ＳＯを複数本の標準ビデオ信号ＳＯ１〜ＳＯ３に分離する際に、ブランクフィールドを含ませるようにしている。ブランクフィールド信号Ｓｂｆは複数本の標準ビデオ信号ＳＯ１〜ＳＯ３のどのフィールドにブランクフィールドが含まれているかを示す。ブランクフィールド信号Ｓｂｆも同様に伝送路１２３を介してカメラコントロールユニット１０２に伝送する。

カメラコントロールユニット１０２において、伝送路１２３を介して伝送された３本の標準ビデオ信号ＳＯ１〜ＳＯ３をプロセスＬＳＩ１２０により内部処理可能な３本の標準ビデオ信号ＳＵ１〜ＳＵ３に変換し、切替回路１２２により３本の標準速度ビデオ信号を単位期間毎に揃えて複数本のＳＤＩ出力ＳＩ１〜ＳＩ３として各種映像機器へ出力する。

ここで、メモリー１２１によりブランクフィールド信号Ｓｂｆからブランクフィールドを判別して３本の標準ビデオ信号ＳＵ１〜ＳＵ３から有効な映像のみを蓄積し、メモリー１２１からスロー再生信号ＳＬを出力する。

なお、ビデオカメラ１０１において、３倍速の高速度映像ＳＯをメモリー１２１を使用して３本の標準ビデオ信号ＳＯ１〜ＳＯ３にした後に、プロセスＬＳＩ１１３に３本の標準ビデオ信号ＳＯ１〜ＳＯ３を入力している。ここで、プロセスＬＳＩ１１３はカメラ特有のビデオ信号を処理する機能と伝送用フォーマットに変換する伝送プロセス機能とを有する。なお、図５においては、プロセスＬＳＩ１１３は単一で示されているが、ビデオ信号処理と伝送用処理を別々のＩＣで構成しても良いし、また、３本の標準ビデオ信号ＳＯ１〜ＳＯ３に対して３個のＩＣで構成してビデオ信号処理をしても良く、この場合には、従来の標準カメラのプロセス用のＩＣをそのまま流用して回路を構成することができる。

伝送用フォーマット変換プロセスＩＣでは３本の標準カメラ内部処理用のディジタルビデオ信号を標準規格である４：２：２の輝度信号および色差信号Ｙ，ＣＢ，ＣＲ，伝送周波数２７ＭＨｚ，ビット数１０ビットのパラレル信号で構成されるＤ１フォーマット信号相当のフォーマットに変換する。そして、その後、光ファイバーやＴＲＩＡＸ等の伝送路１２３を介して信号線、電源線、制御線を伝送するため、３本のビデオ信号の時分割多重化処理をする。または、これに限らず、３本の２７０ＭＨｚのシリアルのＳＤＩ信号相当として３本のＢＮＣケーブルを用いて伝送することも可能である。
特開２０００−１８８７０３号公報（第３−５頁）

しかしながら上記のような技術においては、高速撮影においてカメラヘッドから３倍速に相当する３倍の信号データを伝送するために、カメラコントロールユニットとの伝送においては、３本のビデオ信号の時分割多重化処理を行うか、３本のＢＮＣケーブルを用意する必要がある。また、スロー再生するためには、カメラコントロールユニットに例えば３台のＶＴＲを接続し同期運転する必要がある、という課題を有している。

本発明は、上述の従来の課題を解決するもので、高速撮像装置において特殊な伝送装置や特殊な外部記録装置を必要とせずに、スローモーション再生画像を得ることを目的とする。

本発明の請求項１に記載の発明は、第１の周期で被写体を撮像する撮像手段と、前記撮像手段で撮像された映像信号を圧縮する圧縮手段と、前記圧縮手段で圧縮された映像信号を格納する記憶手段と、前記記憶手段に格納された映像信号データを第２の周期で読み出して伸張して出力する伸張手段とを備え、前記第２の周期は前記第１の周期より長いことを特徴としたものであり、特殊な外部記録装置を必要とせずに撮像装置よりスロー再生信号を得るという作用を有する。

本発明の請求項２に記載の発明は、前記撮像手段で撮像された第１の周期の映像信号を第２の周期の映像信号に変換する変換手段と、前記伸張手段と前記変換手段の信号を切り替える選択手段とを備えることを特徴としたものであり、スロー再生のための高速撮像信号をメモリに記録すると同時に通常速の映像信号を出力する事が可能という作用を有する。

本発明の請求項３に記載の発明は、前記撮像手段で撮像された第１の周期の映像信号を第２の周期の映像信号に変換する変換手段を備え、前記伸張手段の出力信号と前記変換手段の出力信号を共に出力することを特徴としたものであり、スロー再生が可能という特徴を有しつつも常に通常速の映像信号を出力できるという作用を有する。

本発明の請求項４に記載の発明は、前記変換手段は、前記撮像手段で撮像された第１の周期の映像信号から一部の映像信号を第２の周期として出力することを特徴としたものであり、フィールド間引きという簡便な方法にて通常速の映像信号を得ることができるという作用を有する。

本発明の請求項５に記載の発明は、前記変換手段は、前記撮像手段で撮像された第１の周期の複数の映像信号に加算演算を施して、第２の周期の映像信号として出力することを特徴としたものであり、高速撮影時の通常速映像信号としてノイズの少ない信号を得ることができるという作用を有する。

本発明の請求項６に記載の発明は、前記記憶手段は半導体メモリであることを特徴としたものであり、高速撮像などの可変速度のデータ記録が容易という作用を有する。

本発明の請求項７に記載の発明は、前記記憶手段は取り外し可能な不揮発性メモリであることを特徴としたものであり、高速撮像信号を格納したメモリを他の再生機器に接続することにより、信号伝送を必要とせずに簡単にスロー再生する事ができるという作用を有する。

本発明の請求項８に記載の発明は、前記第１の周期と前記第２の周期が整数比であることを特徴としたものであり、メモリ制御が簡便になるという作用を有する。

以上のように本発明によれば、高速撮像装置において特殊な伝送装置や特殊な外部記録装置を必要とせずに、スローモーション再生画像を得ることができるという優れた効果が得られる。

以下、本発明の実施の形態について、図面を用いて説明する。

（実施の形態１）
図１は本発明の実施の形態１における撮像装置の構成を示すブロック図である。

図１において、１は撮像部、２はＡ／Ｄ変換器、３はカメラ信号処理回路、４は速度変換回路、５は圧縮回路、６はメモリ、７は伸張回路、８は制御回路、９はセレクタ、１０は出力端子である。

以上のように構成された実施の形態１による撮像装置の動作について、例えばスローモーション映像の速度比が１／３、すなわち３倍速の高速撮像を行う場合を、以下に図１および図２を適宜参照し説明する。

図１において、撮像部１、Ａ／Ｄ変換器２、カメラ信号処理回路３は、通常のカメラの構成要素であり、その動作も基本的には同じである。すなわち、撮像部１は光学的な画像信号を電気信号に変換し出力するもので、例えばＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型撮像素子とその駆動回路、およびアナログ信号処理回路からなる。Ａ／Ｄ変換器２は、撮像部１の出力であるアナログ映像信号をディジタル映像信号に変換し、カメラ信号処理回路３へと入力する。カメラ信号処理回路３では、オフセット調整、ゲイン調整、ガンマ補正、輪郭補正など、通常のカメラとして必要な信号処理が行われ、その出力信号は記録、表示可能な標準形態の映像信号となる。

ここで、３倍速の高速撮像を行うので、通常の毎秒６０フィールドの映像信号に対して、１８０フィールドの映像信号を生成することが必要となる。そこで、撮像部１では、撮像素子から通常の３倍の速度で信号電荷を取り出し、図２に示すように通常の１／３の時間である１／１８０秒毎に、１Ａ、１Ｂ、１Ｃ、２Ａ、２Ｂ、という具合に映像信号が出力される。この撮像信号に対して、Ａ／Ｄ変換器２、およびカメラ信号処理回路３も通常の３倍速で動作を行う。

カメラ信号処理回路３の出力である３倍速の映像信号は、圧縮回路５においてデータ圧縮が行われる。これは、例えばブロック化・ＤＣＴ（離散コサイン変換）・量子化といった処理によりデータ量を削減するものである。この圧縮された映像データは、メモリ６に記録されるが、その記録動作は制御回路８により制御され、通常の３倍速で記録される。すなわち、図２に示すように、１／１８０秒毎に１フィールド分の映像データが記録される。なお、メモリ６はフラッシュメモリのような不揮発性メモリや、あるいはＳＤＲＡＭのような揮発性メモリでも構わない。

次に、スロー再生時の動作を以下に説明する。再生時には、制御回路８がメモリ６を読み出し制御し、通常の映像信号と同じ毎秒６０フィールドの割合でデータを出力する。その出力データは、伸張回路７においてＩＤＣＴ（逆離散コサイン変換）などデータ圧縮とは逆の処理を施され、映像信号の形態に戻される。すなわち、図２に示すように、通常と同じ１／６０秒毎に、１Ａ、１Ｂ、１Ｃ、２Ａ、２Ｂ、という具合に映像信号が出力されるので、撮影時と比較して時間軸を３倍に拡大した映像信号が得られる。

なお、３倍速の高速撮像時においては、カメラ信号処理回路３の出力の３倍速映像信号は、上述したようなメモリ６への記録と同時に、速度変換回路４へ入力され、通常速度の映像信号に変換される。その変換する簡単な方法としては、図３に示すように、１８０フィールドの映像信号から、３フィールドから１フィールドの割合で映像信号を抜き出す事により、６０フィールドの映像信号を生成する事である。

そして、セレクタ９は出力端子１０へ出力する映像信号を選択するもので、高速撮像時にはａ側の信号を、スロー再生時にはｂ側の信号を選択する。すわなち、高速撮像時には３倍速の映像信号をメモリ６に記録すると同時に、通常速に変換した映像信号を出力して、通常のカメラと同様の使い方をすることができる。また、再生時には、メモリ６に記録された映像信号を、記録時と比較して１／３の速度で再生することにより、スロー再生信号を得ることができる。

また、図４には別の構成を示すブロック図を示す。図４に示す撮像装置の構成は、図１に示した構成とほとんど同様であるが、セレクタ９が省略され、出力端子１１が追加している点が異なる。その他の構成要素およびその動作は図１と同様である。

図４に示す構成の撮像装置では、出力端子１０からは常に通常速度の映像信号を出力し、出力端子１１からはスロー再生時の映像信号を出力する事を特徴とする。そこで、出力端子１０の映像信号を使用する事により、常に通常の撮像装置として使用する事が可能となる。なお、スロー再生信号が必要な時には、出力端子１１の信号を使用すればよい。すなわち、図４に示す構成を用いる事により、通常速の映像信号とスロー再生の信号の双方が必要となる場合にも対応できる。

なお、速度変換回路４として、簡便なフィールドを間引きする方法を述べたが、通常の映像信号と比較すると撮像素子における蓄積時間が短いので、Ｓ／Ｎが悪くなる。そこで、速度変換回路４として、例えば複数のフィールドから加算演算する構成とする事により、Ｓ／Ｎの良い映像信号を得ることができる。

また、メモリ６として半導体メモリを使用する事により、高速撮像時のような通常時とは異なる信号データレートのデータ記録を容易にする事ができる。

なお、本実施の形態のように、高速撮像時が通常撮像時の整数倍のフィールドレートである場合が制御が簡単となるが、整数倍に限定するものではない。

さらに、撮像部の撮像デバイスとしてはＣＣＤに限定するものではなく、例えばディジタル信号を出力するＣＭＯＳ型撮像素子でも同様の効果を実現することができる。

本発明にかかる撮像装置は、美しいスローモーション再生を実現できる高速撮像装置として有用である。

本発明の実施の形態１における撮像装置の構成を示すブロック図 本発明の実施の形態１における撮像装置の説明に供する図 本発明の実施の形態１における撮像装置の説明に供する図 本発明の他の実施の形態における撮像装置の構成を示すブロック図 従来の撮像装置の構成を示すブロック図

符号の説明

１ 撮像部
２ Ａ／Ｄ変換器
３ カメラ信号処理回路
４ 速度変換回路
５ 圧縮回路
５ メモリ
７ 伸張回路
８ 制御回路
９ セレクタ
１０ 出力端子
１１ 出力端子

Claims (8)

1. 第１の周期で被写体を撮像する撮像手段と、
   前記撮像手段で撮像された映像信号を圧縮する圧縮手段と、
   前記圧縮手段で圧縮された映像信号を格納する記憶手段と、
   前記記憶手段に格納された映像信号データを第２の周期で読み出して伸張して出力する伸張手段と、を備え、
   前記第２の周期は前記第１の周期より長いことを特徴とする撮像装置。
2. 前記撮像手段で撮像された第１の周期の映像信号を第２の周期の映像信号に変換する変換手段と、
   前記伸張手段と前記変換手段の信号を切り替える選択手段とを備えることを特徴とする請求項１記載の撮像装置。
3. 前記撮像手段で撮像された第１の周期の映像信号を第２の周期の映像信号に変換する変換手段を備え、
   前記伸張手段の出力信号と前記変換手段の出力信号を共に出力することを特徴とする請求項１記載の撮像装置。
4. 前記変換手段は、前記撮像手段で撮像された第１の周期の映像信号から一部の映像信号を第２の周期として出力することを特徴とする請求項２および３記載の撮像装置。
5. 前記変換手段は、前記撮像手段で撮像された第１の周期の複数の映像信号に加算演算を施して、第２の周期の映像信号として出力することを特徴とする請求項２および３記載の撮像装置。
6. 前記記憶手段は半導体メモリであることを特徴とする請求項１記載の撮像装置。
7. 前記記憶手段は取り外し可能な不揮発性メモリであることを特徴とする請求項１記載の撮像装置。
8. 前記第１の周期と前記第２の周期が整数比であることを特徴とする請求項１記載の撮像装置。
   

Images