JP2005293574A - ホールをもつシステムメモリアドレスをサポートするデータ処理システム及びコンピュータプログラム - Google Patents

Abstract

【課題】ホールをもつシステムメモリアドレスをサポートする。
【解決手段】論理区画をサポートするように構成されたプロセッサにより稼動されるオペレーティング・システムのシステムメモリに対して割り振られた第１の物理アドレス範囲を仮想化して、第１の論理アドレス範囲を生成する。第２の物理アドレス範囲を仮想化して、第２の論理アドレス範囲を生成する。第１及び第２の物理アドレス範囲は不連続である。第１及び第２の物理アドレス範囲の仮想化は、第１の論理アドレス範囲及び第２の論理アドレス範囲が連続するようにされる。第１の物理アドレス範囲及び第２の物理アドレス範囲の中間にあるメモリマップされた入力／出力物理アドレス範囲を仮想化して、第３の論理アドレス範囲を生成する。第３の論理アドレス範囲の最下部の論理アドレスは、第１及び第２の論理アドレス範囲のそれぞれの最上部の論理アドレスを超える。
【選択図】図１

Description

本発明は、一般に、改善されたデータ処理システム、特に、改善されたオペレーティング・システム作動のための方法及びデータ処理システムに関する。より詳細には、本発明は、メモリマップされた入力／出力物理アドレスを仮想化して、連続するシステムメモリアドレス・スペースを与えるための方法及びデータ処理システムを提供するものである。

多くのデータ処理システムにおいては、入力／出力キャッシュ禁止アドレスは、システム・アドレス・スペースのアドレス範囲にマップされる。多くの場合、入力／出力キャッシュ禁止アドレスは、オペレーティング・システムによる使用のために割り振られたシステムメモリの多数の物理アドレス範囲の中間に、物理アドレスを有する。このような場合には、入力／出力キャッシュ禁止アドレスは、オペレーティング・システムがアドレス可能な別々のメモリのブロックの間に存在する、物理アドレスのメモリ「ホール」（ｈｏｌｅ）を呈するものとなる。

オペレーティング・システムは、ホールをもつシステムメモリアドレスをサポートできないことがある。例えば、２つのメモリアレイをもつ幾つかの構成においては、Ｌｉｎｕｘ（Ｌｉｎｕｓ Ｔｏｒｖａｌｄｓの商標）のオペレーティング・システムは、ホールをもつメモリアドレスを処理できないことがある。このような状況においては、オペレーティング・システムのカーネルを、メモリホールに対応するように変更することができる。しかしながら、このような解決策は時間がかかり、幾つかのサーバプログラムの機能性、可用性、及び、このような欠陥をもつオペレーティング・システムのバージョンを十分にサポートするデータ処理システムの能力を脅かすことになる。

従って、ホールをもつシステムメモリアドレスをサポートするデータ処理システムを提供することが有益である。さらに、オペレーティング・システムのカーネルを変更することなく、ホールをもつシステムメモリアドレスをサポートするデータ処理システムを提供することが有益であるであろう。

本発明は、ホールをもつメモリアドレスをサポートするための方法、コンピュータプログラム、及びデータ処理システムを提供する。論理区画（ｌｏｇｉｃａｌ ｐａｒｔｉｔｉｏｎｉｎｇ）をサポートするように構成されたプロセッサにより稼動されるオペレーティング・システムのシステムメモリに対して割り振られた第１の物理アドレス範囲を仮想化して、第１の論理アドレス範囲を生成する。オペレーティング・システムのシステムメモリに対して割り振られた第２の物理アドレス範囲を仮想化して、第２の論理アドレス範囲を生成する。第１の物理アドレス範囲及び第２の物理アドレス範囲は不連続である。第１及び第２の物理アドレス範囲の仮想化は、第１の論理アドレス範囲及び第２の論理アドレス範囲が連続するようにされる。第１の物理アドレス範囲及び第２の物理アドレス範囲の中間にあるメモリマップされた入力／出力物理アドレス範囲を仮想化して、第３の論理キャッシュ禁止アドレス範囲を生成する。第３の論理アドレス範囲の最下部の論理アドレスは、第１及び第２の論理アドレス範囲のそれぞれの最上部の論理アドレスを超える。

本発明の特性と考えられる新規な特徴が、添付の特許請求の範囲に記載される。しかしながら、本発明自体並びに好ましい使用モード、そのさらなる目的及び利点は、以下の例示的な実施形態の詳細な説明を添付の図面と併せて読んだときに、最もよく理解されることになるであろう。

図１を参照すると、本発明の好ましい実施形態に係る、ホールをもつシステムメモリアドレスにサポートを与えるデータ処理システムのブロック図が示されている。データ処理システム１００は、システムバス１０６に接続された複数のプロセッサ１０２及び１０４を含む対称型マルチプロセッサ（ＳＭＰ）システムとすることができる。プロセッサ１０２及び１０４は、論理区画環境の下で稼動されるようにすることが好ましい。例えば、プロセッサ１０２及び１０４は、それぞれニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションにより製造された９７０ＰｏｗｅｒＰＣプロセッサ、又は同様の機能プロセッサデバイスとして実施することができる。代替的には、単一のプロセッサシステムを用いることができる。さらに、システムバス１０６には、ローカルメモリ１０９にインターフェースを与えるメモリコントローラ／キャッシュ１０８が接続される。Ｉ／Ｏバスブリッジ１１０がシステムバス１０６に接続され、Ｉ／Ｏバス１１２にインターフェースを与える。メモリコントローラ／キャッシュ１０８、及び、Ｉ／Ｏバスブリッジ１１０は図示されるように統合することができる。

Ｉ／Ｏバス１１２に接続された周辺機器相互接続（ＰＣＩ）バスブリッジ１１４は、ＰＣＩローカルバス１１６にインターフェースを与える。幾つかのモデムをＰＣＩローカルバス１１６に接続することができる。典型的なＰＣＩバスの実装は、４つのＰＣＩ拡張スロット又はアドインコネクタをサポートする。顧客データ処理システムに対する通信リンクは、アドインコネクタを介してＰＣＩローカルバス１１６に接続されたモデム１１８及びネットワーク・アダプタ１２０により与えることができる。さらに、システムファームウェア１１５をローカルバス１１６に接続することができる。

付加的なＰＣＩバスブリッジ１２２及び１２４は、付加的なＰＣＩローカルバス１２６及び１２８にインターフェースを与え、そこから付加的なモデム又はネットワーク・アダプタをサポートすることができる。このようにして、データ処理システム１００は、多数のネットワークコンピュータに対する接続を可能にする。図示されるように、メモリマップされたグラフィックス・アダプタ１３０及びハードディスク１３２もまた、直接又は間接のいずれかで、Ｉ／Ｏバス１１２に接続することができる。

当業者であれば、図１に示されるハードウェアを変更できることを認識するであろう。例えば、さらに、光ディスクドライブなどといった他の周辺装置を、図示されるハードウェアに加えて、又はその代わりに用いることもできる。図示される実施例は、本発明に対する構造的な制限を示すことを意味するものではない。

図１に示されるデータ処理システムは、例えば、拡張対話式エグゼクティブ（ＡＩＸ）オペレーティング・システム又はＬＩＮＵＸのオペレーティング・システムを稼動させる、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションの製品であるＩＢＭ ＪＳ２０ ｂｌａｄｅ ｅＳｅｒｖｅｒ ｐＳｅｒｉｅｓ ｓｙｓｔｅｍとすることができる。

図２は、本発明の好ましい実施形態に係る、ホールをもつメモリアドレスをサポートするために仮想化することができる不連続物理メモリアドレス・スペースを有する、図１に示されるデータ処理システム１００のローカルメモリ１０９のようなメモリデバイスの概略図である。説明に役立つ実例においては、メモリ２００は、８ギガバイト（ＧＢ）、すなわち８１９２ＭＢのシステムメモリを備える。システムメモリは、２つの不連続物理メモリ範囲に分割される。具体的には、メモリ２００は、第１の物理範囲２１０及び第２の物理範囲２１１を含み、これらは、該第１の物理範囲２１０と該第２の物理範囲２１１との中間でアドレスホールを呈するメモリマップされた入力／出力（ＭＭＩＯ）物理範囲２２０によって分離されている。説明に役立つ実例においては、物理範囲２１０は、オペレーティング・システムによりアドレス可能な２０４８メガバイト（ＭＢ）のシステムメモリ範囲を含み、物理範囲２１１は、オペレーティング・システムによりアドレス可能な６１４４ＭＢのシステムメモリ範囲を含む。物理範囲２１０は、１６進法の０×０００００００００から０×０７ＦＦＦＦＦＦＦまでの物理アドレス範囲を含み、物理範囲２１１は、１６進法の０×１００００００００から０×１５ＦＦＦＦＦＦＦまでの物理アドレス範囲を含む。キャッシュ禁止アドレスは、物理範囲２１０及び２１１の中間にアドレス範囲を有する物理範囲２２０にマップされる。このように、メモリ２００は、物理範囲２１０及び２１１により与えられるシステムメモリの物理アドレスにおいて不連続性を呈するＭＭＩＯ物理範囲２２０を含む。ＭＭＩＯ物理範囲２２０は、１６進法の０×０８０００００００から０×ＦＦＦＦＦＦＦＦまでの物理メモリアドレス範囲を有する２０４８ＭＢのメモリを備える。

図３は、本発明の好ましい実施形態に係る、メモリホールをもつメモリアドレスをサポートするために、メモリアドレスの論理区画により仮想化を実現するソフトウェア及びハードウェア構成の概略図である。オペレーティング・システム３０４は、例えば、Ｌｉｎｕｘのオペレーティング・システムの実装、拡張対話式エグゼクティブ・オペレーティング・システム（ＡＩＸ）といったＵｎｉｘ（登録商標）のオペレーティング・システムの別の変形その他同様なものとすることができる。オペレーティング・システム３０４は、アプリケーション３０２を稼動させる。論理区画（ＬＰＡＲ）管理３０６は、ＬＰＡＲリソースの管理を容易にするソフトウェアシステム層である。ＬＰＡＲ管理３０６は、例えば、ハードディスク又は図１に示されるデータ処理システム１００のファームウェア１１５のようなシステムファームウェアに格納されるコンピュータプログラムとして維持されるコンピュータ実行可能命令を含むことができる。ＬＰＡＲ管理３０６は、例えば、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションの製品である、Ｈｙｐｅｒｖｉｓｏｒシステムとして実施することができる。ＬＰＡＲ管理３０６は、さらに、図１に示されるデータ処理システム１００のローカルメモリ１０９のようなシステムメモリデバイスに割り振られたコンピュータ実行可能論理を含むことができる。例えば、ＬＰＡＲ管理３０６は、物理範囲２１０又は２１１の一部を、論理対物理アドレスのマッピング・テーブル、ＬＰＡＲプログラム及びデータ・ストレージその他同様なものに割り振ることができる。さらに、ＬＰＡＲ３０６は、オペレーティング・システム３０４の仮想アドレッシング・サポートを可能にするように、ページ・テーブルを割り振ることができる。マッピング・テーブル、ページ・テーブル、ＬＰＡＲプログラム及びデータ・ストレージにより利用される物理範囲２１０又は２１１のアドレス・スペースは、オペレーティング・システムによるアクセスには利用できない。

ＬＰＡＲ管理３０６は、プロセッサ３０８、及び、メモリ３０９、及び、入力及び出力（Ｉ／Ｏ）デバイス３１０といったシステムハードウェアに対するＯ／Ｓ３０４のアクセスを管理する。プロセッサ３０８は、図１に示されるデータ処理システム１００のプロセッサ１０２及び１０４を表し、メモリ３０９は該データ処理システム１００のローカルメモリ１０９を表す。プロセッサ３０８は、論理区画をサポートし、本発明の好ましい実装に係る論理区画環境の下で稼動するように構成される。

図４は、本発明の好ましい実施形態に係る、図１のデータ処理システム１００のオペレーティング・システムに連続論理アドレス・スペースを与える、図３に示されるメモリ３０９のようなメモリデバイスの概略図である。ＭＭＩＯ物理範囲２２０の物理アドレスは、システムメモリをマッピングするのに要求されるあらゆる論理アドレスより上の論理アドレスに仮想化される。説明に役立つ実例においては、０×０８０００００００から０×ＦＦＦＦＦＦＦＦまでの物理アドレス範囲を有するＭＭＩＯ物理範囲２２０は、０×１００８０００００００から０×１００ＦＦＦＦＦＦＦまでの論理アドレスを有する論理ＭＭＩＯ範囲４２０に仮想化される。さらに、Ｏ／Ｓ３０４には、０から物理メモリのサイズまでの論理アドレスを有するシステムメモリが提示される（ＬＰＡＲ管理３０６に要求されるどのようなオーバヘッドより少ない）。

例示的な実施においては、０×０００００００００００から０×００１Ｆ５ＦＦＦＦＦＦまでの論理アドレスを有する論理範囲４１０によりアクセスされるシステムメモリがＯ／Ｓ３０４に提示され、ＬＰＡＲ３０６プログラム、データ・ストレージ、及び論理対物理マッピング・テーブルは、３２ＭＢのシステムメモリを利用する。ＬＰＡＲ３０６は、仮想アドレスサポートのためにプロセッサ３０８により用いられるページ・テーブルに対して１２８ＭＢのシステムメモリを使用する。このように、説明に役立つ実例においては、システムメモリは、０×０００００００００００から０×００１Ｆ５ＦＦＦＦＦＦまでの論理アドレスを含む論理範囲４１０によりアドレス指定される。ＭＭＩＯ物理範囲２２０は、０×１００８０００００００から０×１００ＦＦＦＦＦＦＦＦまでの論理アドレスを含む論理ＭＭＩＯ範囲４２０によりアドレス指定される。

ＬＰＡＲ管理３０６は、論理アドレスを対応する物理アドレスに変換して、物理メモリにアクセスする。例えば、変換は、論理範囲４１０に対してはテーブル索引により、及び論理ＭＭＩＯ範囲４２０に対しては範囲検査により行うことができる。本発明の好ましい実施形態に係るメモリアドレスの仮想化に対するマッピング・テーブルにより定義することができる、論理メモリの開始アドレス及び終了アドレス、及び、対応する物理メモリの開始アドレス及び終了アドレスは、以下の表１にまとめられている。表１に示されるように、論理ＭＭＩＯ範囲４２０の最下部又は開始アドレスは、論理範囲４１０の最上部又は終了アドレスより大きい。

図５は、本発明の好ましい実施形態に係る、オペレーティング・システムがホールをもつメモリアドレスをサポートするようにメモリデバイスを構成するための、図１のデータ処理システム１００のようなデータ処理システムにより実行されるルーチンのフローチャートである。このルーチンは、例えば、システムのブート中に開始し（ステップ５０２）、データ処理システムのプロセッサが、論理区画環境において構成される（ステップ５０４）。物理範囲２１０のような物理メモリアドレスの第１の物理メモリアレイ又は範囲が、対応する第１の論理アドレス範囲又はアレイに仮想化される（ステップ５０６）。次に、物理範囲２１１のような、第１のメモリアレイと不連続である第２のメモリアレイが仮想化される（ステップ５０８）。第２の物理範囲の仮想化は、第２のメモリアレイに対応する仮想アドレス範囲が、第１のメモリアレイの仮想化により生成された論理アドレス範囲と連続するように実行される。このように、第１の及び第２の物理範囲の仮想化により生成された論理アドレス範囲は、連続する論理アドレス範囲をもたらす。

次に、ＭＭＩＯ物理アドレス範囲が、第３の論理アドレス範囲に仮想化される（ステップ５１０）。ＭＭＩＯ物理アドレス範囲の仮想化は、このＭＭＩＯ物理アドレス範囲の仮想化により生成される論理アドレス範囲の最下部の論理アドレスが、物理範囲２１０及び２１１の仮想化により生成される論理アドレス範囲の最上部の論理アドレスよりも大きくなるように実行される。次に、マッピング・テーブルがシステムのメモリデバイスにロードされ、論理対物理アドレスの変換を与えて（ステップ５１２）、ルーチンは終了する（ステップ５１４）。従って、オペレーティング・システムには、システムメモリへのアクセスに対して、図４に示される論理範囲４１０のような単一の連続論理アドレス・スペースが提示されるという利点がある。

このように、本発明はホールをもつシステムメモリアドレスをサポートするデータ処理システムを提供する。システムメモリの不連続物理アドレス範囲は、連続論理アドレス・スペースに仮想化される。メモリマップされた入力／出力物理範囲は、システムメモリの論理範囲の最上部アドレスの上に最下部のアドレスを有するメモリの論理範囲に仮想化される。有利なことに、ホールをもつシステムメモリアドレスをサポートするのに、データ処理システムのＯ／Ｓのカーネルの変更は必要ではない。

本発明は、十分に機能するデータ処理システムとの関連において説明されてきたが、重要なこととして、当業者であれば、本発明のプロセスは、コンピュータ可読媒体の命令の形態、及び様々な形態で配布することができ、そして本発明は、この配布を行うために実際に用いられている特定形式の信号伝達媒体に係りなく、等しく適用可能であると認識するであろうことに注目するのは重要である。コンピュータ可読媒体の例には、フロッピー（登録商標）ディスク、ハードディスクドライブ、ＲＡＭ、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭのような書き込み可能型媒体、例えば無線周波数及び光波伝送といった伝送形態を用いるデジタル及びアナログ通信リンク、有線又は無線通信リンクのような伝送型媒体がある。コンピュータ可読媒体は、特定のデータ処理システムにおける実際の使用のためにデコードされるコード化フォーマットの形態をとることができる。

本発明の詳細な説明は、図示及び説明のために与えられるものであって、網羅的なものとして、すなわち本発明を開示された形態に限定するものとして意図されたものではない。多くの修正及び変形が当業者には明らかとなるであろう。実施形態は、本発明の原理、実用的用途を最も良く解説し、かつ当業者以外の人が本発明の種々の修正を有する種々の実施形態を、考えられる特定の用途に適するものとして理解できるように、選択され、説明されるものである。

本発明の好ましい実施形態により示される、ホールをもつシステムメモリアドレスにサポートを与えるデータ処理システムのブロック図である。 本発明の好ましい実施形態に係る、ホールをもつメモリアドレスをサポートするのに仮想化することができる不連続物理メモリアドレス・スペースを有するメモリデバイスの概略図である。 本発明の好ましい実施形態に係る、メモリホールをもつメモリアドレスをサポートするために、メモリアドレスの論理区画により仮想化を実現するソフトウェア及びハードウェア構成の概略図である。 本発明の好ましい実施形態に係る、連続論理システムメモリアドレス・スペースを与えるメモリデバイスの概略図である。 本発明の好ましい実施形態に係る、オペレーティング・システムがホールをもつメモリアドレスをサポートするようにメモリデバイスを構成するための、図１のデータ処理システム１００のようなデータ処理システムにより実行されるルーチンのフローチャートである。

符号の説明

１００：データ処理システム
１０２、１０４：プロセッサ
１０６：システムバス
１０８：メモリコントローラ／キャッシュ
１０９：ローカルメモリ
１１０：Ｉ／Ｏブリッジ
１１２：Ｉ／Ｏバス
１１４、１２２、１２４：ＰＣＩバスブリッジ
１１５：ファームウェア
１１６、１２６、１２８：ＰＣＩバス
１１８：モデム
１２０：ネットワーク・アダプタ
１３０：グラフィックス・アダプタ
１３２：ハードディスク

Claims (20)

1. ホールをもつメモリアドレスをサポートするための方法であって、コンピュータにより実施されるステップからなり、
   論理区画をサポートするように構成されたプロセッサにより稼動されるオペレーティング・システムのシステムメモリに対して割り振られた第１の物理アドレス範囲を仮想化して、第１の論理アドレス範囲を生成し、
   前記オペレーティング・システムのシステムメモリに対して割り振られた、前記第１の物理アドレス範囲とは不連続の第２の物理アドレス範囲を仮想化して、前記第１の論理アドレス範囲に連続する第２の論理アドレス範囲を生成し、
   前記第１及び第２の物理アドレス範囲の中間にあるメモリマップされた入力／出力物理アドレス範囲を仮想化して、第３の論理アドレス範囲を生成する、
   ステップを含み、
   前記第３の論理アドレス範囲の最下部の論理アドレスが、前記第１及び第２の論理アドレス範囲のそれぞれの最上部の論理アドレスを超えることを特徴とする方法。
2. 前記第１の物理アドレス範囲と、前記第２の物理アドレス範囲と、前記メモリマップされた入力／出力物理アドレス範囲とを仮想化するステップが、物理アドレス及び対応する論理アドレスを定義するマッピング・テーブルを維持することを含む請求項１に記載の方法。
3. 前記マッピング・テーブルを維持することが、さらに、該マッピング・テーブルを、前記第１及び第２の物理アドレス範囲の１つに割り振られた、該第１及び第２の物理アドレス範囲にアクセスするオペレーティング・システムには利用不可能な物理アドレス・スペースに維持することを含む請求項２に記載の方法。
4. 前記第３の論理アドレス範囲が、前記第１の論理アドレス範囲及び前記第２の論理アドレス範囲と不連続である請求項１に記載の方法。
5. 前記第１の物理アドレス範囲及び前記第２物理アドレス範囲の少なくとも１つの一部を、論理区画管理ソフトウェア層に割り振ることをさらに含む請求項１に記載の方法。
6. 前記メモリマップされた入力／出力物理アドレス範囲が、キャッシュ禁止アドレスに対して割り振られる請求項１に記載の方法。
7. 不連続物理メモリ範囲を連続論理アドレス範囲に仮想化するためのコンピュータ可読媒体におけるコンピュータプログラムであって、
   システムメモリに対して割り振られたメモリデバイスの第１及び第２の不連続物理アドレス範囲、及び、前記第１及び第２の物理アドレス範囲の中間にあるメモリマップされた入力／出力物理アドレス範囲を含む第３の物理アドレス範囲のための論理対物理メモリアドレス変換を格納する第１の命令を含み、前記論理対物理メモリアドレス変換により与えられる前記第３の物理アドレス範囲の最下部の論理アドレスが、該論理対物理メモリアドレス変換により与えられる、前記第１及び第２の不連続物理アドレス範囲に対応する前記第１及び第２の論理アドレス範囲の最上部より大きいものであり、
   前記第１の命令の実行に応答して、論理アドレスを対応する物理アドレスに変換するための第２の命令、
   を含むコンピュータプログラム。
8. 前記論理対物理メモリの変換が、前記メモリデバイスにアクセスするオペレーティング・システムには利用不可能であるマッピング・テーブルに格納された請求項７に記載のコンピュータプログラム。
9. 前記マッピング・テーブルが、前記第１及び第２の物理アドレス範囲の少なくとも１つに維持された請求項８に記載のコンピュータプログラム。
10. 前記第２の命令が、論理区画機能を与える請求項７に記載のコンピュータプログラム。
11. 前記第２の命令が、前記第１及び第２の物理アドレス範囲の少なくとも１つに維持された請求項７に記載のコンピュータプログラム。
12. 前記第２の命令が、データ処理システムの入力及び出力装置をもつオペレーティング・システムとインターフェースする請求項７に記載のコンピュータプログラム。
13. 前記第２の命令が、前記第１及び第２の論理アドレス範囲を含む連続論理アドレス範囲を、前記オペレーティング・システムに提示する請求項１２に記載のコンピュータプログラム。
14. 前記第３の物理アドレス範囲が、キャッシュ禁止のメモリマップされた入力／出力アドレスに対して割り振られた請求項８に記載のコンピュータプログラム。
15. 不連続のシステムメモリアレイをサポートするデータ処理システムであって、
    第１及び第２のそれぞれの物理アドレス範囲を有するシステムメモリに対して割り振られた第１及び第２の不連続物理メモリアレイと、前記第１及び第２の物理アドレス範囲の中間に第３の物理アドレス範囲を有する第３の物理メモリアレイと、データ・セットと、命令のセットとを含むメモリ、及び
    論理区画をサポートするように構成されたプロセッサ、
    を備え、前記プロセッサには、前記第１及び第２の不連続メモリアレイへのアクセスに対して、前記命令の実行に応答して、連続論理アドレス範囲が提示されることを特徴とするデータ処理システム。
16. 前記データ・セットが、論理対物理メモリアドレス変換を定義するマッピング・テーブルである請求項１５に記載のデータ処理システム。
17. 前記命令のセットが、論理区画管理を与える請求項１５に記載のデータ処理システム。
18. 前記データ・セットが、前記第１及び第２の物理アドレス範囲の少なくとも１つにおけるメモリに維持された請求項１５に記載のデータ処理システム。
19. 前記命令のセットが、前記第１及び第２の物理アドレス範囲の少なくとも１つにおけるメモリに維持された請求項１５に記載のデータ処理システム。
20. 第２の論理アドレス範囲が前記第３の物理アドレス範囲にマップされて、前記第２の論理アドレス範囲の最下部の論理アドレスは、前記連続論理アドレス範囲の最上部の論理アドレスより大きいものである請求項１５に記載のデータ処理システム。
    

Images