JP2024512960A - ページ移行を提供するためのシステム及び方法 - Google Patents

Abstract

複数の階層型メモリ間のページのページ移行を提供する方法及び装置は、各メモリ階層内で頻繁にアクセスされるメモリページを識別し、メモリページがどのくらい頻繁にアクセスされているかを示すページ人気ランキング情報を生成する。方法及び装置は、オペレーティングシステム又はハイパーバイザ（システムで何れかが使用されているかに応じて）にページ人気ランキング情報を提供し、オペレーティングシステム又はハイパーバイザは、ページ人気ランキング情報に基づいて、ページ移動コマンドをハードウェア・データ・ムーバに発行し、ハードウェア・データ・ムーバは、オペレーティングシステムからのページ移動コマンドに応じてメモリページを異なるメモリ階層に移動する。
【選択図】図１

Description

ダイレクト・メモリ・アクセス（direct memory access、ＤＭＡ）コントローラを含むメモリコントローラは、データプロセッサ等のメモリ・アクセス・エージェントによって生成されたアクセスを、コンピュータメモリによって理解される１つ以上のコマンドに変換する回路である。メモリコントローラを、個別のチップとして実装すること、又は、単一の集積回路チップ上のデータプロセッサ等の他のコンポーネントと統合することも可能である。後者の場合、メモリコントローラは、通常、統合メモリコントローラと呼ばれる。統合メモリコントローラは、ダイナミック・ランダム・アクセス・メモリ（dynamic random-access memory、ＤＲＡＭ）バスプロトコル及びダブル・データ・レート・ダイナミック・ランダム・アクセス・メモリ（double data rate dynamic random-access memory、ＤＤＲ ＤＲＡＭ）バスプロトコル等の様々なバスプロトコルをサポートする。プロセッサ（例えば、中央演算処理装置（central processing unit、ＣＰＵ）、グラフィックス処理装置（graphics processing unit、ＧＰＵ）、デジタル・シグナル・プロセッサ（digital signal processor、ＤＳＰ）等）のようなコンピューティングリソース及びメモリの密結合の必要性は、システム設計者に、メモリ容量の要件、メモリコントローラの可用性、メモリのライフサイクル制限、及び、ＣＰＵが利用できるメモリ帯域幅に関連する課題を突きつけている。インメモリワークロード及びサーバ仮想化等の機能は、メモリ容量を増加させる必要性を駆り立てる。更に、ＣＰＵ（例えば、１つ以上のコア）の性能の向上により、ソケットごとにより多くのメモリチャネルが必要となる。例えば、メモリ容量要件は、多くのワークロードに対してバランスのとれた計算リソースを維持するために、ＣＰＵの数によって駆り立てられる。

階層型メモリシステムは、種々のレイテンシ及び／又は帯域幅の特性を有するメモリの２つ又はそれより多くの領域からなる。例えば、２ソケットシステムは、全てのメモリが従来のＤＲＡＭであっても、メモリの「ローカル」階層及び「リモート」階層を有する。業界では、ＨＢＭ及びＤＲＡＭ、ＤＲＡＭ及びＣＸＬタイプ３メモリ拡張デバイス、ＤＲＡＭ及びＮＶＤＩＭＭ－Ｐ等の階層型メモリの新しい組み合わせが開発されている。レイテンシ及び帯域幅の差のいくつかの例には、例えば、ＤＲＡＭに対してより高いレイテンシ特性及び異なる帯域幅特性を有するＣＸＬ接続メモリが含まれてもよい。ＨＢＭは、ＤＲＡＭと類似したレイテンシ特性を有するが、帯域幅が非常に高い場合がある。複数のメモリ階層の間の性能差に起因して、頻繁に使用されるページをより低速なメモリ階層からより高速な階層に移動させ、使用される頻度の低いページをより高速なメモリ階層からより低速な階層に移動させることが望ましい。メモリをプロセスに割り当てる等の管理を容易にするために、メモリを、４ＫｉＢ、２ＭｉＢ、１ＧｉＢ等の様々なサイズのページに分割してもよい。ページ移行を使用することにより、メモリのより高速な階層を最大限に利用することによる性能の向上が得られる。

複数の競合するメモリ技術の急速な開発が進行中であるため、現在のところ、明確な最良の技術又は解決策又はインターフェースが存在しない。ハードウェアのみの解決策が提案されているが、所有権が主張されるものであり、現在の選択肢から最良のメモリ解決策が選択される可能性は低く、未だ選択肢が出てきていない。また、ページ移行のためのハードウェアのみの解決策は、いくつかのワークロードでは良好に機能するが、他のワークロードではうまく機能しない場合があり、挙動に基づいて動作を調整することが困難な場合がある。また、ハイパーバイザと仮想マシンとの間のセキュリティを強化する必要性及び仮想化により、ハードウェアのみの解決策は、セキュリティニーズへの適合では十分に堅牢ではない場合がある。ページ移行を実行する他の解決策は、ハードウェアのみの解決策よりも柔軟な場合があるソフトウェアのみの解決策を使用するが、ソフトウェアで実施されたデータ移動は、ハードウェアで実施されたデータ移動より性能が低くなる。また、例えば、高度なセキュリティ機能によって保護されるゲスト仮想マシンによって使用されているページを、ハイパーバイザによって移行できない場合があるので、既知のシステムが適切なセキュリティを提供しない場合がある。

実施形態は、同様の符号が同様の要素を表す以下の図を伴う場合に、以下の説明を考慮してより容易に理解されるであろう。

本開示に記載の一例による、ページ移行を提供するための装置を示すブロック図である。 本開示に記載の一例による、階層型メモリシステムにおいてページ移行を提供するための方法を示すフロー図である。 本開示に記載の一例による、ページ移動コマンドを示す図である。 本開示に記載の一例による、ページ移行を提供するための装置の一例を示すブロック図である。

以下の説明において、異なる図面における同一の符号の使用は、同様の又は同一のアイテムを示す。別段言及されなければ、「結合される」という単語及びその関連する動詞形は、当技術分野で知られている手段による直接接続及び間接電気接続の両方を含み、また、別段言及されなければ、直接接続の任意の記述は、好適な形態の間接電気接続を使用する代替の実施形態も意味する。

装置及び方法は、ページ移行動作のために３つのコンポーネントを使用する一種のハイブリッド・ハードウェア／ソフトウェア・アーキテクチャを提供する。いくつかの実装では、ソフトウェア・プロファイリング・ドライバは、採用されると共に例えばＣＰＵにおいて実行され、システムトラフィックのプロファイリングを行って、例えばオペレーティングシステム又はハイパーバイザによるソフトウェアの意思決定を通知する。ハイパーバイザ／オペレーティングシステムは、ハイパーバイザ／ＯＳページ管理に関連する決定を行うためのページ移行ポリシーエンジンとして機能する。ファームウェアを実行するマイクロコントローラ等のハードウェア・データ・ムーバは、ハイパーバイザ／オペレーティングシステムの指示によるページの移行をサポートする。このアーキテクチャにより、種々のメモリ技術及びワークロードに対する広範囲な柔軟性が可能になる。いくつかの実装では、改善されたページ移行動作を可能にするために、ハイパーバイザ／オペレーティングシステムによってハードウェア・データ・ムーバに対して発行される新しいコマンドが開発されている。

いくつかの実装では、サーバプロセッサは、複数のメモリ領域の階層の間、例えば、直接接続ＤＲＡＭ及びより低速な階層型メモリの間のページ移行をサポートする。いくつかの実装では、システムメモリの頻繁にアクセスされるページを、より低速なメモリ階層からより高速なメモリ階層に再配置して性能を向上させることが可能になるように、ページ移行を使用する。ＤＲＡＭ及び他のデバイスの混成がシステムメモリにマッピングされるが、いくつかの例では、メモリマップドＩＯ（memory mapped IO、ＭＭＩＯ）ではない。非ＤＲＡＭ領域は、より長い読み出し／書き込みアクセス時間、及び、より大きいビット密度等のデバイス技術の特性に起因して、典型的にはより高いレイテンシを有し、場合によってはＤＲＡＭ領域よりも大きい。性能を向上させるために、プロファイラは、現在のところより低速な階層にある頻繁にアクセスされるページを識別し、ハイパーバイザ又はＯＳは、それらのページをＤＲＡＭ等のより高速なメモリに移行させると共に、アクセス頻度の低いページをより低速なシステム階層に残しておく。また、ハイパーバイザ又はＯＳは、必要に応じて、ページをより高速な階層からより低速な階層に移動させる。一例では、より高速な階層内にある頻繁にアクセスされるページは、より低速な階層への移行には選択されない。

いくつかの実装では、複数の階層型メモリ間のページのページ移行を提供するための方法は、各階層型メモリ領域内で頻繁にアクセスされるメモリページを識別し、メモリページがどのくらい頻繁にアクセスされているかを示すページ人気ランキング情報（page hotness ranking information）を生成することと、ページ人気ランキング情報をオペレーティングシステム又はハイパーバイザのうち少なくとも一方に提供することと、ページ人気ランキング情報に基づいて、オペレーティングシステム又はハイパーバイザによってハードウェア・データ・ムーバ（hardware data mover）にページ移動コマンドを発行することと、オペレーティングシステム又はハイパーバイザからのページ移動コマンドに応じて、ハードウェア・データ・ムーバによってメモリページを何れかのメモリ階層から別のメモリ階層に移動させることと、を含む。

ある特定の実装では、本方法は、異なるメモリ階層への複数のメモリページのセキュア・ネスト・ページング・バッチ移動（secure nested paging batch move）をハードウェア・データ・ムーバに提供させるコマンドデータを発行することを含む。

いくつかの実装では、本方法は、ゲスト・オペレーティングシステムによって安全に所有される１つ以上のメモリページのセキュア・ネスト・ページング移動をハードウェア・データ・ムーバに提供させるコマンドデータを発行することを含む。

ある特定の実装では、本方法は、暗号化されていないか、又は、オペレーティングシステム若しくはハイパーバイザが所有する鍵を使用して暗号化されているかの何れかのメモリに、非セキュア・ネスト・ページング・システム内のダイレクト・メモリ・アクセス・デバイスによって活発に使用され得る１つ以上のページのコンテンツを、ハードウェア・データ・ムーバに移動させるコマンドデータを発行することを含む。

いくつかの実装では、本方法は、ダイレクト・メモリ・アクセス・デバイスによって活発に使用され得るページのセキュア・ネスト・ページング移動をハードウェア・データ・ムーバに提供させるコマンドデータを発行することを含む。

ある特定の実装では、本方法は、オペレーティングシステム又はハイパーバイザと、ハードウェア・データ・ムーバと、の間のアプリケーション・プログラミング・インターフェース（application programming interface、ＡＰＩ）を提供することを含み、このＡＰＩは、ハードウェア・データ・ムーバに移動コマンドを提供し、ハードウェア・データ・ムーバからオペレーティングシステムに返されたページ移行データを提供する。

いくつかの実装では、本方法は、ページ移動コマンドを提供している間に入出力メモリ管理ユニット内のＤＭＡ動作を遅延させることを含む。

いくつかの実装では、複数の階層型メモリ間のページのページ移行を提供するための装置は、格納されたコードを実行するように構成された１つ以上のプロセッサを含み、この格納されたコードは、実行されると、各メモリ階層領域内で頻繁にアクセスされるメモリページを１つ以上のプロセッサに識別させ、メモリページがどのくらい頻繁にアクセスされているかを示すページ人気ランキング情報を生成させる。装置は、ページ人気ランキング情報に基づいて、ハードウェア・データ・ムーバにページ移動コマンドを発行するように構成されたオペレーティングシステム又はハイパーバイザを含む。装置は、オペレーティングシステムからのページ移動コマンドに応じて異なるメモリ階層にメモリページを移動させるハードウェア・データ・ムーバを含む。

図１は、ページ移行を提供するためのシステム１００の一例を示している。この例では、システム１００は、１つ以上のサーバプロセッサを含み、このサーバプロセッサは、例えば、データプロセッサ等のプロセッサ１１０と、中央演算処理装置等のプロセッサ１１２と、を含み、このプロセッサ１１２は、格納された実行可能命令を実行し、この命令は、実行されると、オペレーティングシステム及び／又はハイパーバイザ、ドライバ、アプリケーション・プログラム・インターフェース（application program interface、ＡＰＩ）、並びに、本明細書で更に説明するゲスト・オペレーティングシステムとして動作する。いくつかの実装におけるサーバプロセッサは、集積回路、システム・オン・チップ、又は、他の任意の適切な構成である。この例では、システム１００は、１つ以上のＩＯデバイス１１４と、現在のところ階層１メモリと呼ばれるより低速な階層型メモリ１１８と、階層２メモリと呼ばれるより高速な階層型メモリ１２０を有する階層型メモリシステム１１６と、を含む。プロセッサ１１０は、データファブリック１２２と、入出力メモリ管理ユニット（input output memory management unit、ＩＯＭＭＵ）１２４と、ハードウェア・データ・ムーバ１２６と、を含む。ＩＯＭＭＵ１２４は、１つ以上のＩＯデバイス１１４に適切なインターフェースを提供することで、ＩＯデバイス１１４は、階層型メモリシステムのメモリを使用できるようになる。ＩＯＭＭＵ及びＩＯデバイスは、１６３として示される１つ以上のバス構造を通じて通信する。また、データファブリック１２２は、１６２として示される１つ以上の通信リンクを通じて階層型メモリ１１６のための適切なインターフェースを提供する。データファブリック１２２は、通信リンク１６４を通じてＩＯＭＭＵ１２４と通信する。

いくつかの実装では、ハードウェア・データ・ムーバ１２６は、セキュリティプロセッサ等のプロセッサ１３０と、いくつかの実装ではファームウェアを実行するマイクロコントローラとして実装されるダイレクト・メモリ・アクセス（direct memory access、ＤＭＡ）エンジン１３５と、を含む。同様に、いくつかの実装におけるプロセッサ１３０も、ファームウェアを実行するプロセッサとして実装される。いくつかの実装では、ハードウェア・データ・ムーバ１２６は、ＩＯＭＭＵを通じてデータファブリック１２２と通信し、１つ以上の通信リンク１５０を介してＩＯＭＭＵと通信する。他の実装では、データ・ムーバはデータファブリックと直接的に通信する。

いくつかの実装におけるプロセッサ１１２は、オペレーティングシステム又はハイパーバイザを実行するプロセッサとして機能する。仮想化システムでは、プロセッサ１１２は、当技術分野で知られているようなゲスト・オペレーティングシステム１５２を生成する。これらのゲスト・オペレーティングシステムは、仮想マシンとのインターフェース接続を容易にする。仮想化システムでは、ハイパーバイザが使用され、次いで１つ以上のゲスト仮想マシンがハイパーバイザの制御の下で実行される。非仮想化システムは、オペレーティングシステムを実行する。仮想化システムでは、ハイパーバイザがシステム物理メモリマップを所有する。非仮想化システムでは、ＯＳがシステム物理メモリマップを所有する。この例では、オペレーティングシステム又はハイパーバイザは、ページ移行ポリシーエンジン１５５を含む。また、プロセッサ１１２は、ドライバ等のページ性能プロファイラ１５６と、ページプロファイラＡＰＩ１５８と、データ・ムーバＡＰＩ１６０と、を含む。

プロセッサ１３０は、ページ移動コマンド１６８及び他のコマンドをプロセッサ１１２から受信し、移動コマンドの場合には、ページ性能プロファイラ１５６が、人気のある階層型メモリシステム１１６内ページをより低速な階層型メモリ１１８内に識別した場合に、ＤＭＡエンジン１３５を採用して、例えば、より低速なメモリ階層１１８からより高速なメモリ階層１２０へのページ移動を行う。いくつかの実装では、ページ性能プロファイラ１５６は、ページ・テーブル・エントリ（page table entry、ＰＴＥ）内のアクセス／ダーティビットをスキャンして、頻繁にアクセスされるページを識別する。別の言い方をすれば、より低速な階層型メモリ内でページが頻繁にアクセスされる場合、ページ性能プロファイラ１５６は、それらのページを識別し、ページプロファイラＡＰＩ１５８を通じてページ移行ポリシーエンジン１５５にページごとの又はページグループごとのランクを提供することで、ページ移行ポリシーエンジン１５５は、より低速な階層型メモリからより高速な階層型メモリにページを移動させるかどうかを決定することができる。ページ移行ポリシーエンジン１５５は、ハードウェア・データ・ムーバ１２６によって移動される各特定の階層型メモリ内のページのリストであるページ移動リスト１６５をメモリ内に保持する。

システム１００は、ＩＯデバイス１１４によって活発に読み出され及び／又は書き込まれている移動ページに対応する。いくつかの実装でのＣＰＵ１１２によって活発に読み出され及び／又は書き込まれているページの移動は、従来の方法で処理される。例えば、ページ移行により、ページのアドレスマッピングは、何れかのシステム物理アドレスから別のシステム物理アドレスに変更され、データは「古い」アドレスから「新しい」アドレスにコピーされる。伝統的なハイパーバイザ又はＯＳソフトウェアは、ＣＰＵアドレスマッピングのためのページテーブルを更新する（古いアドレスマッピングを消去し、次いで、ページ移行が完了した時点で、新しいアドレスマッピングをインストールする）。ハードウェア・データ・ムーバは、データをその新しいページにコピーし、ＩＯＭＭＵページテーブル内のアドレスマッピングを更新する。

いくつかの実装では、ページ性能プロファイラ１５６は、ＣＰＵ上で実行するドライバであり、他の実装では、ページ性能プロファイラ１５６は、ハードウェア・データ・ムーバ１２６内に配置されており、セキュリティプロセッサ１３０又はＤＭＡエンジン１３５によって実行されるファームウェアである。他の変形例も考えられる。

いくつかの実装では、ページプロファイラ１５６は、より低速な階層型メモリ領域内で頻繁にアクセスされるメモリページを識別し、メモリページが将来アクセスされる可能性を示すページ人気ランキング情報１６６を生成する。オペレーティングシステム又はハイパーバイザ等のページ移行ポリシーエンジン１５５は、ページ人気ランキング情報１６６に基づいて、ハードウェア・データ・ムーバ１２６にページ移動コマンド１６８を発行する。例えば、人気ランキング情報１６６により、より低速な階層のメモリ内の特定のページ又はページ一式に対して高い順位が示される場合、そのページは頻繁にアクセスされていることを意味しており、そのページをより高速な階層のメモリに移動させるように移動コマンド１６８が発行される。ハードウェア・データ・ムーバ（hardware data mover、ＨＤＭ）１２６は、オペレーティングシステムからのページ移動コマンドに応じて、より低速な階層型メモリからより高速な階層型メモリにメモリページを移動させる。より高速な階層からより低速な階層へのページ移動も、ＯＳ又はハイパーバイザによる指示どおりに、必要に応じてデータ・ムーバによって実行される。

いくつかの実装では、ＰＣＩｅ等の要求エンジン又は他のＩ／Ｏデバイスが他のページの読み出し及び書き込みを発行し続けることができるが、移行されているページへのアクセスはＩＯＭＭＵにおいて停止されるように、ハードウェア・データ・ムーバ１２６はＩＯＭＭＵ１２４を一時的に休止させる。例えば、いくつかの実装では、システムは、ブロックされる１つ以上のＩＯＭＭＵページ・テーブル・エントリを変更することで、ＩＯＭＭＵは、Ｉ／Ｏデバイスからの要求アドレスを書き換えようとする試みを停止する。ハードウェア・データ・ムーバ１２６は、「古い」アドレスへのアクセスをブロックし、それへの任意のアクセスは、ＩＯＭＭＵにおいて停止される。次いで、データ・ムーバは、「古い」ページから新しいページにデータを移動する。データ移動が完了した時点で、データ・ムーバは、ＩＯＭＭＵページテーブルを更新して、「古い」アドレスの代わりに「新しい」アドレスにマッピングし、ＩＯＭＭＵ停止を解除する。その先のＩＯＭＭＵは、Ｉ／Ｏデバイスからの任意の要求を「新しい」アドレスに送信する。

いくつかの実装では、ＣＰＵ及びＩＯＭＭＵの各々によりＣＰＵかＩＯＭＭＵのページ・アクセス・プロファイリングが可能になるように、個別のページテーブルが保持される。いくつかの実装では、プロファイラ１５６は、ページ人気情報（例えば、ランク及びメタデータ）を発行することによって頻繁にアクセスされ、メモリのより低速な階層からメモリのより高速な階層への移行が提案される「遅いメモリ」ページのリストを提供する。

ある特定の実装では、図３に関して以下で更に記載するように、複数の種類の移動コマンドが採用される。いくつかの実装では、移動コマンドは、より高速な階層型メモリ内のメモリ領域への複数のメモリページのセキュア・ネスト・ページング・バッチ移動をハードウェア・データ・ムーバに提供させるコマンドデータを含む。いくつかの実装では、移動コマンドＳＮＰ＿ＰＡＧＥ＿ＭＯＶＥ＿ＧＵＥＳＴ ＣＭＤは、１つ以上のメモリページのセキュア・ネスト・ページング移動をゲスト・オペレーティングシステムに提供することをハードウェア・データ・ムーバに行わせるコマンドデータを含む。いくつかの実装では、ＰＡＧＥ＿ＭＯＶＥ＿ＩＯコマンドは、暗号化されていないか、又は、オペレーティングシステム若しくはハイパーバイザが所有する鍵を使用して暗号化されているかの何れかのメモリに、非セキュア・ネスト・ページング・システム内のダイレクト・メモリ・アクセス・デバイスによって活発に使用され得る１つ以上のページのコンテンツをハードウェア・データ・ムーバに移動させるコマンドデータを含む。

ある特定の実装では、ＳＮＰ＿ＰＡＧＥ＿ＭＯＶＥ＿ＩＯコマンドは、Ｉ／Ｏデバイスページのセキュア・ネスト・ページング移動をハードウェア・データ・ムーバに提供させるコマンドデータを含み、このセキュア・ネスト・ページング移動は、ダイレクト・メモリ・アドレス・デバイスによって活発に使用されるページを移動させる。

プロセッサ１１２は、格納されたコードを実行し、このコードは実行されるとページ移行ポリシーエンジン１５５等のオペレーティングシステムと、ハードウェア・データ・ムーバ１２６と、の間のデータ・ムーバＡＰＩ１６０を提供し、このＡＰＩはハードウェア・データ・ムーバ１２６に移動コマンドを提供し、ハードウェア・データ・ムーバからオペレーティングシステムに返された、移動が成功裏に行われたことの確認等のページ移行データを提供する。

図２は、階層型メモリを使用するＩＯデバイスのためのページ移行等のような、多層メモリシステムにおけるページ移行を提供するための方法２００の一例を示すフローチャートである。動作を任意の適切な順序で実行してもよく、任意の適切な構造によって実行してもよいことが認識されるであろう。この例では、本方法は、図１のシステムによって実行される。ブロック２１０に示すように、本方法は、より低速な階層型メモリ領域及びより高速な階層型メモリ等の各メモリ階層において頻繁にアクセスされるメモリページを識別し、メモリページがアクセスされている頻度を示すページ人気ランキング情報１６６を生成することを含む。いくつかの実装では、これはプロファイラ１５６によって行われる。ブロック２１５に示すように、本方法は、ページ人気ランキング情報１６６をポリシーエンジン１５５等のオペレーティングシステム又はハイパーバイザに、例えば、プロファイラ１５６によって提供することを含む。ブロック２２０に示すように、本方法は、ページ人気ランキング情報１６６に基づいて、オペレーティングシステムによって、ハードウェア・データ・ムーバ１２６にページ移動コマンド１６８を発行することを含む。ブロック２２５に示されるように、本方法は、オペレーティングシステム又はハイパーバイザからのページ移動コマンド１６８に応じて、メモリページを異なるメモリ階層へ（例えば、より低速な階層型メモリ１１８からより高速な階層型メモリ１２０へ）ハードウェア・データ・ムーバ１２６によって移動させることを含む。

一例では、プロファイラ１５６は、より低速な階層型メモリ領域にマッピングされると共に頻繁にアクセスされるメモリページを（そのようなページはより良好なシステム性能のためにより高速なメモリ階層に移行される候補である可能性が高いので）識別しようと試みるプロセッサによって実行されるソフトウェアである。いくつかの実装では、プロファイラはページ人気ランクを提供する。いくつかの実装では、プロファイラは、各ページのプロファイリング統計をページ人気ランクに集約する。すなわち、
人気ランク＝ｆ（最新性、頻度、共有、クリーン／ダーティ、メモリ階層）。

人気ランクは、過去においてページがどのくらい頻繁にアクセスされたかを説明する。より高いランクのページは、性能を向上させるために、より高速なメモリ階層に配置される。

いくつかの実装では、各ページについて、プロファイラは、ランクの他に以下の情報、すなわち、監視ハードウェア（例えば、ＤＭＡ）から直接的に取得されたホスト仮想アドレス及びシステム物理アドレス（ＨＶＡ及びｓＰＡ）と、ページサイズと、そのページが現在のところ属するメモリ階層（より高速なメモリ階層か、より低速なメモリ階層か）と、を提供する。このメモリ階層は、監視ハードウェア（例えば、ＤＭＡ）から直接的に取得されたもの、又は、メモリマップ（より高速なメモリ階層アドレス領域か、より低速なメモリ階層アドレス領域か）に基づいて生成されるものであり、このメモリマップは、アドバンスト・コンフィグレーション・アンド・パワー・インターフェース（Advanced Configuration and Power Interface、ＡＣＰＩ）の異種メモリ属性テーブル（Heterogeneous Memory Attributes Tables、ＨＭＡＴ）及びシステム・リソース・アフィニティ・テーブル（System Resource Affinity Table、ＳＲＡＴ）から取得される。

これらのページを識別するためにプロファイラが様々な方法を使用できることを認識し得るであろう。種々のシステムでは、それらのワークロード及びハードウェア／ソフトウェア構成にとって最適に機能するものに応じて、それらのプロファイラを異なるように構成することを選択してもよい。また、将来のシステムでは、プロファイラで使用される方法を追加、削除又は変更してもよいが、ポリシーエンジンに送信されるプロファイラ出力は、プロファイラで使用される基礎となる方法にかかわらず、一貫したままであることが意図されている。これにより、ハイパーバイザ及びオペレーティングシステムのベンダは、ポリシーエンジンを変更する必要なく、将来のプロセッサ及びそれらの性能プロファイリング・ドライバと共に機能し続ける、ページ移行のためのポリシーエンジンを生成することが可能になる。

ポリシーエンジン１５５は、システム物理アドレスマップを所有するトップレベルのハイパーバイザ又はオペレーティングシステムで実行される。それは、性能プロファイリング・ドライバ１５６又はそれが考慮することを望む任意の他のソースから入力１６６を取り込み、それがシステムにとって最良であると考える如何なるページ移行決定も行う。任意の適切な決定プロセスが採用されてもよく、ハイパーバイザ又はオペレーティングシステムのベンダに委ねられる。

ハイパーバイザ／オペレーティングシステムのポリシーエンジン１５５は、物理メモリ全体の管理を担当して、ページ移行を可能にするために必要に応じて物理メモリの割り当て及び予約を行う。ポリシーエンジンは、必要に応じてより低速なメモリ階層からより高速なメモリにページを迅速に移動させることができるように、ＤＲＡＭページのプールを予約してもよい。これらのメモリ管理の選択は、ハイパーバイザ又はオペレーティングシステムのベンダに委ねられる。

いくつかのシステムは、ＶＭセキュリティを採用する。例えば、アドバンスト・マイクロ・デバイスズ（Advanced Micro Devices、ＡＭＤ）は、ハイパーバイザから仮想マシン（virtual machine：ＶＭ）を分離するように設計された最初のｘ８６技術であるセキュアな暗号化仮想化（Secure Encrypted Virtualization：ＳＥＶ）を導入した。ハイパーバイザは、伝統的に仮想化セキュリティモデルにおいて信頼されるコンポーネントであったが、多くの市場が、異なるＶＭ信頼モデルから利益を得ることができる。例えばクラウドでは、顧客は、自身のＶＭベースのワークロードをクラウド管理者から保護して、自身のデータの機密性を維持し、クラウドプロバイダのインフラストラクチャ内のバグへのそれらの暴露を最小限に抑えることを望む場合がある。これは、ハイパーバイザ及び物理サーバ上にたまたま共存する場合がある他のコードからハードウェアレベルでＶＭを分離したいという要望につながる。

ＡＭＤは、ＳＥＶにおいてメインメモリ暗号化を使用することによって、この課題に取り組み始めた。この技術では、個々のＶＭに、それらが使用中のデータを自動的に暗号化するために使用される固有の高度暗号化標準（Advanced Encryption Standard、ＡＥＳ）暗号鍵を割り当てることが可能になった。ハイパーバイザ等のコンポーネントがゲスト内部のメモリを読み取ろうと試みた場合、暗号化されているバイトしか見ることができない。

ＡＭＤは後にＳＥＶ－ＥＳ（Encrypted State：暗号化された状態）機能を導入しており、この機能によりＣＰＵレジスタ状態に対する追加の保護が追加された。ＳＥＶ－ＥＳでは、ＶＭによって活発に使用されているデータをハイパーバイザが見ることができないように、ＶＭレジスタ状態が各ハイパーバイザ遷移時に暗号化される。ＳＥＶと共に、ＳＥＶ－ＥＳは、メモリ内のデータの機密性を保護するのに役立つことによってＶＭの攻撃対象領域を低減する。次世代のＳＥＶは、ＳＥＶ－ＳＮＰ（Secure Nested Paging：セキュア・ネスト・ページング）と呼ばれる。ＳＥＶ－ＳＮＰは、既存のＳＥＶ及びＳＥＶ－ＥＳの機能性を基礎として、ハードウェアベースの新しいセキュリティ保護を追加している。ＳＥＶ－ＳＮＰ（ＳＮＰとも呼ばれる）は、物理メモリページの所有権をＶＭに割り当てることによって強力なメモリ整合性保護を追加する。ページを所有するＶＭのみが、ページを変更してもよい。ＳＥＶ－ＳＮＰは、分離された実行環境を生成するために、データリプレイ、メモリリマッピング、及び、他にもいろいろな悪意のあるハイパーバイザベースの攻撃を防止するのに役立つ。また、ＳＥＶ－ＳＮＰは、追加のＶＭ使用モデルをサポートし、割り込み挙動を中心により強力な保護を提供し、最近開示されたサイドチャネル攻撃に対する保護の強化を提供するように設計されたいくつかの追加のオプションのセキュリティ強化を導入する。

また、ポリシーエンジンが使用する意思決定プロセスは、ハイパーバイザ／オペレーティングシステムのベンダ次第であるが、いくつかの実装では、ポリシーエンジンがページ移行プロセスの一部として実行すべきいくつかのアクションがある。例えば、ポリシーエンジンが移行したいと望むページを識別した時点で、それはＣＰＵホストページを非存在にし、ＣＰＵのＴＬＢを無効にすべきである。また、非ＳＮＰハイパーバイザがこれを行うことに失敗した場合、非ＳＮＰゲスト状態がページ移行中にＣＰＵアクティビティによって破損する場合がある。ＳＮＰハイパーバイザがこれを行うことに失敗した場合、ページ移行は失敗する。また、ポリシーエンジンは、任意のＣＸＬデバイス又は非セキュアなＡＴＳデバイスが存在する場合、ＰＣＩ－Ｅｘｐｒｅｓｓの仕様において定義されるように、アドレス変換サービス（address translation service、ＡＴＳ）からホストページをオフライン化しなければならない。ポリシーエンジン１５５が、いくつかの実装において、２ＭＢ又は１ＧＢのページを移行することを望む場合、データ・ムーバが４ＫＢページより大きいページを処理しない限り、ポリシーエンジンは、データ・ムーバを呼び出す前に、ページスマッシュを実行して、それらを４ＫＢページに変換する。ＳＮＰ対応システムでは、ソースページ及び移動先ページが適切な状態にあることが予想される。例えば、ハイパーバイザによって所有されるページが移動されている場合、ソースページ及び移動先ページはハイパーバイザの状態にあると予想される。同様に、ゲストＯＳによって所有されるページが移動されている場合、ソースページはゲスト有効又はゲスト無効の状態にあると予想され、移動先ページは移行前の状態にあると予想される。次いで、ポリシーエンジンは、適切な移動コマンド（例えば、メールボックスメッセージ）をデータ・ムーバ１２６に送信する。

ある特定のＩＯＭＭＵページテーブル要件がハイパーバイザ又はＯＳに提起される。例えば、いくつかの実装では、ハイパーバイザ又はＯＳは、任意のゲスト物理アドレス（ＧＰＡ）からシステム物理アドレス（ｓＰＡ）へのマッピングのための単一のＩＯＭＭＵホスト・ページ・テーブルのみを有する。メモリの種々のセクションをマッピングする複数のホスト・ページ・テーブルがあり得る。例えば、各仮想マシンは、自身のＩＯＭＭＵホスト・ページ・テーブルを有してもよい。

ハードウェア・データ・ムーバ１２６は、現在のページ変換をブロックすると共に無効にし、ソースページから移動先ページにデータをコピーし、データ移動が完了した時点で新しいＩＯＭＭＵページ変換をセットアップするための様々な機能を実行する。ＳＮＰ対応システムでは、データ・ムーバは、ＳＮＰセキュリティ保証を実施し、ＳＮＰ逆マップテーブル（Reverse Map Table、ＲＭＰ）を適切に更新する。いくつかの実装では、データ・ムーバは、セキュリティプロセッサ（ＳＰ）アプリケーション・プログラミング・インターフェース（ＡＰＩ）等のデータ・ムーバＡＰＩ１６０を採用し、このＡＰＩはポリシーエンジン１５５によって呼び出されて、ＳＰ及びハードウェア（例えば、ＤＭＡエンジン１３５）によって、その制御の下で特定のページが移動されることを要求する。このＡＰＩは、将来のプロセッサ設計の柔軟性を可能にするページ移行をサポートする複数のプロセッサ世代にわたって一貫したままであることが企図される。

上述したように、プロファイラ１５６は、より低速なメモリ階層からより高速な階層型メモリに移行することをハイパーバイザ又はオペレーティングシステムが選択する可能性がある、頻繁にアクセスされるページを識別する。ハイパーバイザ又はオペレーティングシステム内のポリシーエンジンは、人気ランキング情報、及び、考慮する必要がある任意の他の要因の分析に基づいて、何れのページを移行するかを実際に決定する。データ・ムーバは、ポリシーエンジンのコマンドを実行して、ページをそれらの現在のアドレスから新しいアドレスに移行させる。上記のシステムは、ゲストＯＳがより低速なメモリ階層にＩ／Ｏバッファを割り当てた仮想化システムをサポートする。これらのＩ／Ｏバッファは、ゲスト内に固定されたページであってもよい。ハイパーバイザは、ゲストＯＳがこれらのより低速なメモリ階層のページに頻繁にアクセスしていることを検出すると共により高い性能のメモリのページへのそれらの再配置を決定し、他方で、ゲストＯＳが如何なる変更にも気づかないままでいることが、開示されたページ移行システムにより可能になる。セキュア・ネスト・ページング（Secure Nested Paging、ＳＮＰ）及びセキュアな暗号化仮想化（Secure Encrypted Virtualization、ＳＥＶ）の機能を使用する仮想化システムにおいても、ページ移行が可能である。

ハードウェア・データ・ムーバは、従来のシステムとは異なり、複数のゲストＯＳのために６４個の４ＫＢページのグループ等のページのバッチを移動するようにプログラム可能であり、各ゲストは、セキュリティプロセッサによって管理されているように、ある特定のゲストのためだけにページを暗号化及び復号化するためのそれ自身のセキュリティ鍵を有する。例えば、セキュリティプロセッサは、ページを移動させるために用いる適切なゲスト暗号化／復号化の鍵をデータ・ムーバに伝える。これは、そのページの適切なコンテンツを、それらのコンテンツ又は鍵をハイパーバイザに公開することなく新しい位置に移動させる。

図３は、いくつかの実装において、システム設計に応じてページ移行ポリシーエンジン１５５によって発行されるページ移動コマンドの例を示す。いくつかの実装におけるＰＡＧＥ＿ＭＯＶＥ＿ＩＯコマンド３００は、Ｉ／ＯのＤＭＡを有するもののＳＮＰ／ＳＥＶ能力を有しないゲストを有する非ＳＮＰハイパーバイザのために使用される。コマンド３００は、非ＳＮＰハイパーバイザ又はベアメタルＯＳ（ホストがメモリを所有する）のために所望され、ページ移行ポリシーエンジン１５５は、階層型メモリシステムを管理するためにコマンドを使用してもよい。

ＰＡＧＥ＿ＭＯＶＥ＿ＩＯコマンド３００は、非ＳＮＰシステム内の１つ以上のページのコンテンツを、暗号化されていないか又は暗号化されているかの何れかのメモリにハイパーバイザが所有する鍵を使用して移動させる。このコマンドは、システム物理アドレス空間内で１つ以上のページの移動を可能にし、他方で、そのページは、固定されたメモリへのＤＭＡを生成するデバイスを含むＤＭＡデバイスによって活発に使用され得る。それは、新しいページ位置を指示するようにＩＯＭＭＵホストＰＴＥを直接的に更新する。ＩＯＭＭＵホスト・ページ・テーブルは、デバイスＤＭＡをマッピングするために使用される。一例では、ページ移動コマンド３００は、ページ移動リストの物理アドレス、移動すべきページ移行リストのエントリの数、及び、物理アドレスのステータスを表すコマンドデータを含む。ページ移行リスト内に含まれるソースページは、ハイパーバイザ又は種々のゲストに属してもよい。

ページ移行リストのエントリ３１０の例は、移動されるページのＩＯＭＭＵゲスト物理アドレス（guest physical address、ＧＰＡ）と、参照されたＩＯＭＭＵホスト・ページ・テーブル・エントリ（page table entry、ＰＴＥ）のＩＯＭＭＵ識別子の下位ビットと、ソースページへのポインタと、ソースページアドレスと、ＩＯＭＭＵ識別子の上位ビットと、移動先ページアドレスと、を含むように示されている。

ＳＮＰ＿ＰＡＧＥ＿ＭＯＶＥ＿ＩＯコマンド３０２は、ＳＮＰセキュリティ保証を維持しながら、ＳＮＰを有効にしたシステムにおけるシステム物理アドレス空間内で１つ以上のハイパーバイザページのコンテンツを移動させる。このコマンドは、適切なセキュリティ状態にない如何なるページ（ソースページ及び移動先ページの両方）も移行させない。それらが移行にとって適切な状態にある場合、コピーは、正しい暗号化／復号化の鍵を用いてデータ・ムーバによって行われるが、ページコンテンツ又は鍵の値を公開することがない。そのページを、ハイパーバイザと様々なゲストＯＳとの間で共有してもよい。メモリは、暗号化されていないか又はハイパーバイザの鍵を使用して暗号化されているかの何れでもよい。コマンド３０２は、ＤＭＡデバイスによって活発に使用され得るページを移動させる。このコマンドは、ＩＯＭＭＵホスト・ページ・テーブル・エントリを直接的に更新して、新しいページ位置を指示する。いくつかの実装では、ＣＰＵは、移動されるページへのアクセスが妨げられる。いくつかの他のページ移動コマンドのように、ページ移行リストアドレスは移動コマンドの一部としてＯＳによって提供されて、ページ移行リストのソース物理アドレスを識別する。ページ移行リストは、移動されるページのリストを、それらのソースアドレス及び移動先アドレスも含めて、含んでいる。

ゲストページ移行リストのエントリ３０４の例は、移動されるページのＩＯＭＭＵゲスト物理アドレス（guest physical address、ＧＰＡ）と、参照されたＩＯＭＭＵホスト・ページ・テーブル・エントリ（page table entry、ＰＴＥ）のＩＯＭＭＵ識別子の下位ビットと、ソースページへのポインタと、ソースページアドレスと、ＩＯＭＭＵ識別子の上位ビットと、移動先ページアドレスと、を含む。

ＳＮＰ＿ＰＡＧＥ＿ＭＯＶＥ＿ＧＵＥＳＴコマンド３０６は、ＳＮＰセキュリティ保証に違反することなく、システム物理アドレス空間内で、ＳＮＰを認識するＳＥＶゲストに属する１つ以上のページのコンテンツを移動させる。移行プロセス中にそのページへの同時並行のＤＭＡが存在する場合、ＤＭＡを中断してもよい。通常は、移動されるページをＣＰＵホスト・ページ・テーブル内で非存在にすることによって、ＣＰＵは、それらにアクセスすることが妨げられるべきである。移行が成功した後、移動先ページはそれらの対応するソースページの状態をとり、ソースページは移行前の状態に戻される。コマンド３０６は、ゲストページ移行リスト物理アドレスと、移動するページ移行リストエントリの数と、物理アドレスのステータスと、を含む。

ＳＮＰ＿ＵＰＤＡＴＥ＿ＰＡＧＥＳコマンド３０８は、ページのリストをある逆マップテーブル（reverse map table、ＲＭＰ）の状態から別の状態に変換する。例えば、ハイパーバイザの状態から移行前の状態へ及びその逆である。ＯＳが多数のページの状態を変更したいと望む場合には、ＲＭＰＵＰＤＡＴＥコマンドの代わりにこの動作を使用してもよい。ＲＭＰは、セキュア・ネスト・ページング（Secure Nested Paging、ＳＮＰ）対応システム内のメモリのページごとの「セキュリティ状態」であり、したがって、セキュリティプロセッサは、ＲＭＰに変更がある場合にはいつでも関与する必要がある。いくつかの実装では、単一のＳＮＰ＿ＵＰＤＡＴＥ＿ＰＡＧＥＳコマンドによって最大４０９６ページを移動してもよい。また、ページ移行リストに記載されたページが互いに隣接している必要性はない。

いくつかの実装では、ページ更新リストは、メモリの整列された４ＫＢ領域内に１から１２７個のページ更新リストエントリを含む。更新される追加のページが存在する場合、４ＫＢ領域の上位３２バイトは、リストの次の部分を指示する次ページ更新リストエントリを含む。

図４は、上述したようなページ移行を実行する１つ以上のサーバプロセッサ４０２を採用するクラウドプラットフォーム等のコンピューティングシステム４００の一実施形態を示す。概して、コンピューティングシステム４００は、１つ以上のクラウドサーバを含むがこれらに限定されないいくつかの異なる種類のデバイスの何れか又はメモリ４０６を含む他のデバイスとして具現化されており、システム・オン・チップ、集積回路、マルチパッケージデバイス等であってもよい。この例では、コンピューティングシステム４００は、バス構造４１２を通じて互いに通信するいくつかのコンポーネントを含む。コンピューティングシステム４００では、各コンポーネントは、バス４１２を通じて直接的に又は他のコンポーネントのうち１つ以上を介しての何れかで、他のコンポーネントの何れかと通信することができる。コンピューティングシステム４００内のコンポーネントは、いくつかの実装では、サーバの筐体、ラップトップ若しくはデスクトップの筐体、又は、携帯電話のケーシング等の単一の物理的エンクロージャ内に含まれ、あるいはいくつかの実装では、ディスプレイは、システム・オン・チップ又は他の構成から離れている。代替の実施形態では、コンピューティングシステム４００のコンポーネントのうちいくつかは、コンピューティングシステム４００全体が単一の物理的エンクロージャ内に存在しないような周辺デバイス４０８として具現化される。システムは、階層型メモリ４２２を含む。

いくつかの実装では、コンピューティングシステム４００は、ユーザから情報を受信する又はユーザに情報を提供するためのユーザ・インターフェース・デバイスを含む。具体的には、コンピューティングシステム４００は、キーボード、マウス、タッチスクリーン又はユーザから情報を受信するための他のデバイス等の入力デバイス４０２を含む。いくつかの実装では、コンピューティングシステム４００は、発光ダイオード（light-emitting diode、ＬＥＤ）ディスプレイ、液晶ディスプレイ又は他の出力デバイス等の物理モニタ４１１を介してユーザに情報を表示する。しかしながら、そのようなデバイスを採用する必要はない。

ある特定の実装では、コンピューティングシステム４００は、有線ネットワーク又は無線ネットワークを通じてデータを送信及び受信するためのネットワークアダプタ４０７を更に含む。また、コンピューティングシステム４００は、１つ以上の周辺デバイス４０８を含む。周辺デバイス４０８は、大容量記憶デバイス、位置検出デバイス、センサ、入力デバイス、又は、コンピューティングシステム４００によって使用される他の種類のデバイスを含んでもよい。

処理装置４０２は、ハイパーバイザ、アプリケーション、ドライバ、ＡＰＩ及び他のコードを含むオペレーティングシステム等のメモリシステム４０６に格納された命令を受信して実行する。一実施形態において、処理装置４０２は、共通の集積回路基板上に存在する複数の処理コアを含む。メモリシステム４０６は、ランダムアクセスメモリ（ＲＡＭ）モジュール、読み出し専用メモリ（random-access memory、ＲＯＭ）モジュール、ハードディスク、及び、他の非一時的なコンピュータ可読記憶媒体等のように、コンピューティングシステム４００によって使用されるメモリデバイスを含む。メモリデバイスのいくつかは、処理装置４０２のためのメモリとして使用される。

コンピューティングシステム４００のいくつかの実施形態は、図４に示されるような実施形態よりもより少ない又はより多いコンポーネントを含んでもよい。例えば、ある特定の実施形態は、如何なるディスプレイ４１１も入力デバイス４０２もないままで実施される。他の実施形態は、２つ以上のある特定のコンポーネントを有しており、例えば、コンピューティングシステム４００の一実施形態は、複数の処理装置４０２と、バスと、ネットワークアダプタ４０７と、メモリシステム４０６等を有することができる。

特徴及び要素が特定の組み合わせで上述明されているが、各特徴又は要素は、他の特徴及び要素を用いずに単独で、又は、他の特徴及び要素を用いて若しくは用いずに様々な組み合わせで使用することができる。いくつかの実施形態において本明細書に記載される装置は、汎用コンピュータ又はプロセッサによる実施のために非一時的なコンピュータ可読記憶媒体に組み込まれるコンピュータプログラム、ソフトウェア又はファームウェアにおいて実施され得る。コンピュータ可読記憶媒体の例としては、読み取り専用メモリ（read only memory、ＲＯＭ）、ランダムアクセスメモリ（random-access memory、ＲＡＭ）、レジスタ、キャッシュメモリ、半導体メモリデバイス、磁気媒体（例えば、内蔵ハードディスク及びリムーバブルディスク）、磁気光学媒体、並びに、光学媒体（例えば、ＣＤ－ＲＯＭディスク及びデジタル多用途ディスク（digital versatile disk、ＤＶＤ））が挙げられる。

様々な実施形態の上記の詳細な説明では、その一部を形成し、本発明を実施することができる特定の好ましい実施形態を例として示す添付図面を参照した。これらの実施形態は、当業者が本発明を実施することを可能にするために十分に詳細に説明されており、他の実施形態が利用されてもよく、本発明の範囲から逸脱することなく論理的、機械的及び電気的変更が行われてもよいことを理解されたい。当業者が本発明を実施することを可能にするのに必要でない詳細を避けるために、説明は、当業者に知られている特定の情報を省略する場合がある。更に、本開示の教示を組み込む多くの他の様々な実施形態が当業者によって容易に構築され得る。したがって、本発明は、本明細書に記載の特定の形態に限定されることを意図するものではなく、逆に、本発明の範囲内に合理的に含まれ得るそのような代替形態、修正形態及び均等物を包含することを意図するものである。したがって、上述した詳細な説明は、限定的な意味で解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によってのみ定義される。本明細書に記載される実施形態及び実施例の上記の詳細な説明は、限定ではなく、例示及び説明のためにのみ提示されている。例えば、説明された動作は、任意の適切な順序又は方法で行われる。したがって、本発明は、上記で開示され、本明細書で特許請求される基本的な基礎原理の範囲内に入るあらゆる修正、変形又は等価物を包含することが企図される。

上記の詳細な説明及びそこに記載される実施例は、限定のためではなく、例示及び説明のためにのみ提示されている。

Claims (20)

1. 複数の階層型メモリ間のページのページ移行を提供する方法であって、
   各階層型メモリ領域内で頻繁にアクセスされるメモリページを識別し、メモリページがどのくらい頻繁にアクセスされているかを示すページ人気ランキング情報を生成することと、
   前記ページ人気ランキング情報をオペレーティングシステム又はハイパーバイザのうち少なくとも一方に提供することと、
   前記ページ人気ランキング情報に基づいて、前記オペレーティングシステム又はハイパーバイザが、ページ移動コマンドをハードウェア・データ・ムーバに発行することと、
   前記オペレーティングシステム又はハイパーバイザからの前記ページ移動コマンドに応じて、前記ハードウェア・データ・ムーバが、メモリページを何れかのメモリ階層から別のメモリ階層に移動させることと、を含む、
   方法。
2. 前記ページ移動コマンドを発行することは、異なるメモリ階層への複数のメモリページのセキュア・ネスト・ページング・バッチ移動を前記ハードウェア・データ・ムーバに提供させるコマンドデータを発行することを含む、
   請求項１の方法。
3. 前記ページ移動コマンドを発行することは、ゲスト・オペレーティングシステムが安全に所有する１つ以上のメモリページのセキュア・ネスト・ページング移動を前記ハードウェア・データ・ムーバに提供させるコマンドデータを発行することを含む、
   請求項１の方法。
4. 前記ページ移動コマンドを発行することは、非セキュア・ネスト・ページング・システム内のダイレクト・メモリ・アクセス・デバイスによって活発に使用され得る１つ以上のページのコンテンツを、暗号化されていないか、又は、オペレーティングシステム若しくはハイパーバイザが所有する鍵を使用して暗号化されているかの何れかのメモリに前記ハードウェア・データ・ムーバによって移動させるコマンドデータを発行することを含む、
   請求項１の方法。
5. 前記ページ移動コマンドを発行することは、Ｉ／Ｏデバイスページのセキュア・ネスト・ページング移動を前記ハードウェア・データ・ムーバに提供させるコマンドデータを発行することを含み、
   前記セキュア・ネスト・ページング移動は、ダイレクト・メモリ・アクセス・デバイスによって活発に使用され得るページを移動させる、
   請求項１の方法。
6. 前記オペレーティングシステムと前記ハードウェア・データ・ムーバとの間にアプリケーション・プログラミング・インターフェース（application programming interface、ＡＰＩ）を設けることを含み、
   前記ＡＰＩは、前記ページ移動コマンドを前記ハードウェア・データ・ムーバに提供し、返されたページ移行データを前記ハードウェア・データ・ムーバから前記オペレーティングシステムに提供する、
   請求項１の方法。
7. 前記ページ移動コマンドを提供している間に入出力メモリ管理ユニットのアドレスマッピングを遅延させることを含む、
   請求項１の方法。
8. 複数の階層型メモリ間のページのページ移行を提供する装置であって、
   格納されたコードを実行するように構成された１つ以上のプロセッサであって、前記コードは、実行されると、各メモリ階層領域内で頻繁にアクセスされるメモリページを識別することと、メモリページがどのくらい頻繁にアクセスされているかを示すページ人気ランキング情報を生成することと、を前記１つ以上のプロセッサに行わせる、１つ以上のプロセッサと、
   前記ページ人気ランキング情報に基づいて、ページ移動コマンドをハードウェア・データ・ムーバに発行するように構成されたオペレーティングシステム又はハイパーバイザと、
   前記１つ以上のプロセッサに動作可能に結合され、前記オペレーティングシステム又はハイパーバイザからの前記ページ移動コマンドに応じてメモリページを異なるメモリ階層に移動させるように動作するハードウェア・データ・ムーバと、を備える、
   装置。
9. 前記ページ移動コマンドは、異なるメモリ階層への複数のメモリページのセキュア・ネスト・ページング・バッチ移動を前記ハードウェア・データ・ムーバに提供させるコマンドデータを含む、
   請求項８の装置。
10. 前記ページ移動コマンドは、ゲスト・オペレーティングシステムが安全に所有する１つ以上のメモリページのセキュア・ネスト・ページング移動を前記ハードウェア・データ・ムーバに提供させるコマンドデータを含む、
    請求項８の装置。
11. 前記ページ移動コマンドを発行することは、非セキュア・ネスト・ページング・システム内のダイレクト・メモリ・アクセス・デバイスによって活発に使用され得る１つ以上のページのコンテンツを、暗号化されていないか、又は、オペレーティングシステム若しくはハイパーバイザが所有する鍵を使用して暗号化されているかの何れかのメモリに前記ハードウェア・データ・ムーバによって移動させるコマンドデータを発行することを含む、
    請求項８の装置。
12. 前記ページ移動コマンドは、Ｉ／Ｏデバイスページのセキュア・ネスト・ページング移動を前記ハードウェア・データ・ムーバに提供させるコマンドデータを含み、
    前記セキュア・ネスト・ページング移動は、ダイレクト・メモリ・アクセス・デバイスによって活発に使用され得るページを移動させる、
    請求項８の装置。
13. 前記１つ以上のプロセッサは、格納されたコードを実行し、前記コードは、実行されると、前記オペレーティングシステムと前記ハードウェア・データ・ムーバとの間にアプリケーション・プログラミング・インターフェース（application programming interface、ＡＰＩ）を設けることを前記１つ以上のプロセッサに行わせ、
    前記ＡＰＩは、前記移動コマンドを前記ハードウェア・データ・ムーバに提供し、返されたページ移行データを前記ハードウェア・データ・ムーバから前記オペレーティングシステムに提供する、
    請求項８の装置。
14. 入力／出力メモリ管理ユニットを備え、
    前記入力／出力メモリ管理ユニットは、前記ハードウェア・データ・ムーバに動作可能に結合されると共に、前記階層型メモリにアクセスする入力／出力ユニットとインターフェース接続するように動作し、
    前記ハードウェア・データ・ムーバは、
    セキュリティプロセッサ（security processor、ＳＰ）と、
    前記セキュリティプロセッサと通信するダイレクト・メモリ・アクセス・エンジン（direct access engine、ＤＭＡ）と、を備え、
    前記セキュリティプロセッサは、前記ページ移動コマンドを処理するように動作し、前記ＤＭＡエンジンは、メモリの異なる階層の間で１つ以上のページを移動させるように動作する、
    請求項８の装置。
15. マルチ階層型メモリシステムにおいてページ移行を提供する装置であって、
    プロセッサを含むハードウェア・データ・ムーバと、
    前記プロセッサと通信するダイレクト・メモリ・アクセス（direct memory access、ＤＭＡ）エンジンと、を備え、
    前記プロセッサは、オペレーティングシステムからのページ移動コマンドを処理するように動作し、
    前記ＤＭＡエンジンは、前記ページ移動コマンドに基づいて、メモリの異なる階層の間で１つ以上のページを移動させるように動作する、
    装置。
16. 前記プロセッサは、異なるメモリ階層への複数のメモリページのセキュア・ネスト・ページング・バッチ移動を前記ハードウェア・データ・ムーバに提供させるコマンドデータを処理するように構成されている、
    請求項１５の装置。
17. 前記プロセッサは、ゲスト・オペレーティングシステムが所有する１つ以上のメモリページのセキュア・ネスト・ページング移動を前記ハードウェア・データ・ムーバに提供させるコマンドデータを処理するように構成されている、
    請求項１５の装置。
18. 前記プロセッサは、非セキュア・ネスト・ページング・システム内のダイレクト・メモリ・アクセス・デバイスによって活発に使用され得る１つ以上のページのコンテンツを、暗号化されていないか、又は、オペレーティングシステム若しくはハイパーバイザが所有する鍵を使用して暗号化されているかの何れかのメモリに前記ハードウェア・データ・ムーバによって移動させるコマンドデータを処理するように構成されている、
    請求項１５の装置。
19. 前記プロセッサは、Ｉ／Ｏデバイスページのセキュア・ネスト・ページング移動を前記ハードウェア・データ・ムーバに提供させるコマンドデータを処理するように構成されており、
    前記セキュア・ネスト・ページング移動は、ダイレクト・メモリ・アクセス・デバイスによって活発に使用され得るページを移動させる、
    請求項１５の装置。
20. 前記プロセッサは、セキュア・ネストされたページのためのページ移動を提供するように構成されたセキュリティプロセッサである、
    請求項１５の装置。

Images