CN100385420C - 用于支持具有非相连的系统存储器地址的数据处理系统和方法 - Google Patents

用于支持具有非相连的系统存储器地址的数据处理系统和方法 Download PDF

Info

Publication number
CN100385420C
CN100385420C CNB2005100093115A CN200510009311A CN100385420C CN 100385420 C CN100385420 C CN 100385420C CN B2005100093115 A CNB2005100093115 A CN B2005100093115A CN 200510009311 A CN200510009311 A CN 200510009311A CN 100385420 C CN100385420 C CN 100385420C
Authority
CN
China
Prior art keywords
addresses
logical
range
physical
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100093115A
Other languages
English (en)
Other versions
CN1677370A (zh
Inventor
李华文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1677370A publication Critical patent/CN1677370A/zh
Application granted granted Critical
Publication of CN100385420C publication Critical patent/CN100385420C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation

Abstract

本发明提供了支持具有孔的存储器地址的方法、计算机程序产品和数据处理系统。分配给操作系统的系统存储器的第一物理地址范围被虚拟化，以产生第一逻辑地址范围，所述操作系统由被配置为支持逻辑分区的处理器运行。分配给操作系统的系统存储器的第二物理地址范围被虚拟化，以产生第二逻辑地址范围。第一物理地址范围和第二物理地址范围是非相连的。第一和第二物理地址范围的虚拟化，使得第一逻辑地址范围和第二逻辑地址范围是相连的。位于第一物理地址范围和第二物理地址范围中间的存储器映射输入/输出物理地址范围被虚拟化，以产生第三逻辑地址范围。第三逻辑地址范围的最低逻辑地址超过第一和第二逻辑地址范围的相应的最上面的逻辑地址。

Description

用于支持具有非相连的系统存储器地址的数据处理系统和方法
技术领域
一般来说，本发明涉及一种改进的数据处理系统，具体来说，涉及一种用于改进操作系统操作的方法和数据处理系统。更具体来说，本发明提供了用于提供存储器映射的输入/输出物理地址的虚拟化的方法和数据处理系统，以提供相连的系统存储器地址空间。
背景技术
在许多数据处理系统中，输入/输出高速缓存禁止的地址被映射到系统地址空间的地址范围中。输入/输出高速缓存禁止的地址所具有物理地址常常在分配给操作系统使用的多个系统存储器物理地址范围的中间。在这样的情况下，输入/输出高速缓存禁止的地址呈现为驻留在可由操作系统寻址的单独的存储器块之间存储器物理地址的“孔”。
操作系统可能不能支持具有孔的系统存储器地址。例如，在某些两个存储器阵列的配置中，Linux操作系统可能不能处理具有孔的存储器地址。在这样的情况下，可以修改操作系统内核以适应存储器孔。然而，要完全支持具有这样的缺陷的操作系统版本，这样的解决方案费时，并可能危害某些服务器程序功能，可用性，以及数据处理系统的能力。
相应地，应该提供支持具有孔的系统存储器地址的数据处理系统。还应该提供支持具有孔的系统存储器地址的数据处理系统，而不必要求修改操作系统内核。
发明内容
本发明提供支持具有非相连的存储器地址的方法、计算机程序产品和数据处理系统。该方法包括下列计算机实现的步骤：虚拟化分配给操作系统的系统存储器的第一物理地址范围，以产生第一逻辑地址范围，所述操作系统由被配置为支持逻辑分区的处理器运行；虚拟化分配给操作系统的系统存储器的第二物理地址范围，以产生第二逻辑地址范围，其中，第一物理地址范围和第二物理地址范围是非相连的，而第一逻辑地址范围和第二逻辑地址范围是相连的；虚拟化位于第一物理地址范围和第二物理地址范围中间的存储器映射的输入/输出物理地址范围，以产生第三逻辑地址范围，其中，第三逻辑地址范围的最低逻辑地址超过第一和第二逻辑地址范围的相应的最上面的逻辑地址；其中，虚拟化第一物理地址范围、第二物理地址范围以及存储器映射的输入/输出物理地址范围的步骤包括：维护定义物理地址和对应的逻辑地址的映射表
本发明的用于支持非相连的存储器阵列的数据处理系统包括：存储器，该存储器包含被分配给具有第一和第二物理地址范围的系统存储器的第一和第二非相连的物理存储器阵列和具有位于第一和第二物理地址范围中间的第三物理地址范围的第三物理存储器阵列，并且存储有定义逻辑地址到物理存储器地址转换的映射表以及指令集；被配置为支持逻辑分区的处理器，其中，响应指令的执行，处理器被提供以相连的逻辑地址范围，用于根据所述映射表访问第一和第二非相连的存储器阵列。
分配给操作系统的系统存储器的第一物理地址范围被虚拟化，以产生第一逻辑地址范围，所述操作系统由被配置为支持逻辑分区的处理器运行。分配给操作系统的系统存储器的第二物理地址范围被虚拟化，以产生第二逻辑地址范围。第一物理地址范围和第二物理地址范围是非相连的。第一和第二物理地址范围的虚拟化，使得第一逻辑地址范围和第二逻辑地址范围是相连的。位于第一物理地址范围和第二物理地址范围中间的存储器映射的(memory mapped)输入/输出物理地址范围被虚拟化，以产生第三逻辑高速缓存禁止的地址范围。第三逻辑地址范围的最低逻辑地址超过第一和第二逻辑地址范围的相应的最上面的逻辑地址。
附图说明
在所附的权利要求中阐述了本发明的新颖的特征。然而，本发明本身，以及优选的使用模式，进一步的目标和优点，通过参考对说明性的实施例的详细描述并参考附图，将得到最好的理解，其中：
图1是根据本发明的优选实施例描述的支持具有孔的系统存储器地址的数据处理系统的方框图；
图2是根据本发明的优选实施例的具有可以虚拟化以支持具有孔的存储器地址的非相连的物理存储器地址空间的存储器设备的示意图；
图3是根据本发明的优选实施例的用于实现存储器设备的逻辑分区虚拟化以支持具有存储器孔的存储器地址的软件和硬件配置的示意图；
图4是根据本发明的优选实施例的提供相连的逻辑系统存储器地址空间的存储器设备的示意图；以及
图5是根据本发明的优选实施例的数据处理系统配置存储器设备以便使操作系统支持具有孔的存储器地址所执行的过程的流程图。
具体实施方式
请参看图1，该图是根据本发明的优选实施例描述的支持具有孔的系统存储器地址的数据处理系统的方框图。数据处理系统100可以是包括连接到系统总线106的多个处理器102和104的对称多处理器(SMP)系统。优选情况下，处理器102和104可以在逻辑分区环境下运行。例如，处理器102和104可以作为位于New York，Armonk的IBM公司制造的相应的970PowerPC处理器，或功能类似的处理器设备来实现。或者，也可以使用单处理器系统。与系统总线106相连接的还有存储器控制器/高速缓存108，它提供了到本地存储器109的接口。I/O总线桥路110连接到系统总线106，并提供到I/O总线112的接口。如本文所述，存储器控制器/高速缓存108和I/O总线桥路110也可以集成在一起。
连接到I/O总线112的外围组件互连(PCI)总线桥路114提供了到PCI本地总线116的接口。许多调制解调器可以连接到PCI本地总线116。典型的PCI总线实现方式将支持四个PCI扩展槽或插入式连接器。到客户端数据处理系统的通信链路可以通过调制解调器118和通过插入式连接器连接到PCI本地总线116的网络适配器120来提供。另外，系统固件115也可以连接到本地总线116。
更多的PCI总线桥路122和124为更多的PCI本地总线126和128提供了接口，从这些接口，可以支持更多的调制解调器或网络适配器。如此，通过数据处理系统100，可以连接到多个网络计算机。如文本所描述的，存储器映射图形适配器130和硬盘132也可以直接或间接地连接到I/O总线112。
那些本领域普通技术人员将认识到，图1所描述的硬件可以不同。例如，除了所描述的硬件，也可以使用诸如光盘驱动器之类的其他外围设备，或者代替所描述的硬件。所描述的示例不对本发明的体系结构作出限制。
图1中所描述的数据处理系统可以是，例如，运行高级交互执行(AIX)操作系统或LINUX操作系统的IBM J820blade eServerpSeries系统，该系统是位于纽约Armonk的IBM公司的产品。
图2是根据本发明的优选实施例的具有可以虚拟化以支持具有孔的存储器地址的非相连的物理存储器地址空间的诸如图1所示的数据处理系统100的本地存储器109存储器设备的示意图。在说明性的示例中，存储器200提供8千兆字节(GB)或8192MB系统存储器。系统存储器被分成两个非相连的物理存储器范围。具体来说，存储器200包括第一物理范围210，和第二物理范围211，它们由存储器映射的输入/输出(MMIO)物理范围220分开，物理范围220提供了位于物理范围210和211中间的地址孔。在说明性的示例中，物理范围210包括2048兆字节(MB)可由操作系统寻址的系统存储器范围，物理范围211包括6144MB的可由操作系统寻址的系统存储器范围。物理范围210包括从十六进制0x000000000到0x07FFFFFFF的物理地址范围，而物理范围211包括从十六进制0x100000000到0x15FFFFFFF的物理地址范围。高速缓存禁止地址被映射为具有位于物理范围210和211中间的地址范围。如此，存储器200包括MMIO物理范围220，该物理范围220在由物理范围210和211提供的系统存储器的物理地址中提供不相连性。MMIO物理范围220包括2048MB的具有从十六进制0x080000000到0xFFFFFFFF的物理存储器地址范围的存储器。
图3是根据本发明的优选实施例的用于实现存储器设备的逻辑分区虚拟化以支持具有存储器孔的存储器地址的软件和硬件配置的示意图。操作系统304可以是，例如，Linux操作系统的实现方式，诸如高级交互执行操作系统(AIX)之类的Unix操作系统的变种等等。操作系统304运行应用程序302。逻辑分区(LPAR)管理306是有助于LPAR资源的管理的软件系统层。LPAR管理306可以包括作为存储在硬盘或诸如图1所示的数据处理系统100的固件115之类的系统固件上的计算机程序产品维护的计算机可执行的指令。LPAR管理306可以作为Hypervisor系统来实现，这是位于纽约Armonk的IBM公司的产品。LPAR管理306还可以包括在诸如图1所示的数据处理系统100的本地存储器109之类的系统存储器设备上分配的计算机可执行的逻辑。例如，LPAR管理306可以为逻辑到物理地址映射表、LPAR程序和数据存储等等分配物理范围210或211的一部分。另外，LPAR 306还可以分配页面表，以便使操作系统304能够提供虚拟寻址支持。由映射表、页面表、LPAR程序和数据存储占用的物理范围210或211的地址空间无法被操作系统访问。
LPAR管理306管理O/S 304对诸如处理器308和存储器309以及输入和输出(I/O)设备310之类的系统硬件的访问。处理器308代表数据处理系统100的处理器102和104，存储器309代表图1所示的数据处理系统100的本地存储器109。处理器308支持逻辑分区，并被配置为在根据本发明的优选实施例的逻辑分区环境下运行。
图4是诸如图3所示的存储器309之类的存储器设备的示意图，该设备向根据本发明的优选实施例的图1的数据处理系统100的操作系统提供相连的逻辑地址空间。MMIO物理范围220的物理地址被虚拟化为映射系统存储器所需的任何逻辑地址上面的逻辑地址。在说明性的示例中，具有0x080000000到0xFFFFFFFF的物理地址范围的MMIO物理范围220被虚拟化为具有从0x10080000000到0x100FFFFFFF的逻辑地址的逻辑MMIO范围420。另外，还给O/S 304提供具有逻辑地址0到物理存储器的大小(小于LPAR管理306所需的任何开销)的系统存储器。
在示范性实施例中，系统存储器被具有从0x0000000000到0x001F5FFFFFF的逻辑地址的逻辑范围410访问，被提供给O/S304，LPAR 306程序、数据存储，逻辑到物理物理映射表消耗32MB的系统存储器。LPAR 306利用128MB的系统存储器，供处理器308所使用的页面表提供虚拟地址支持。如此，在说明性示例中，系统存储器被包括0x00000000000到0x001F5FFFFFF的逻辑地址的逻辑范围410寻址。MMIO物理范围220被包括从0x10080000000到Ox100FFFFFFFFF的逻辑地址的逻辑MMIO范围420寻址。
LPAR管理306将逻辑地址转换为对应的物理地址，以便访问物理存储器。例如，转换可以通过逻辑范围410的表查询和逻辑MMIO范围420的范围检查来执行。下面的表A概述了根据本发明的优选实施例的可以由用于存储器地址虚拟化的映射表定义的逻辑存储器开始和结束地址和对应的物理存储器开始和结束地址。如表A所示，逻辑MMIO范围420的最下面的或开始地址大于逻辑范围0410的最上面的或结束地址。
表A
  逻辑存储器开始地址   逻辑存储器结束地址   物理存储器开始地址   物理存储器结束地址
  0x00000000000   0x00077FFFFFF   0x00B000000   0x07FFFFFFF
  0x0007800000   0x001EFFFFFFF   Ox100000000   0x277FFFFFF
  0x001F000000   0x001F5FFFFFF   0x002000000   0x007FFFFF
  逻辑MMIO开始地址   逻辑MMIO结束地址   物理MMIO开始地址   物理MMIO结束地址
  0x1008000000   0x100FFFFEFFF   0x080000000   0x0FFFFFFFF
图5是根据本发明的优选实施例的诸如图1的数据处理系统100之类的数据处理系统配置存储器设备以便使操作系统支持具有孔的存储器地址所执行的例程的流程图。例程在系统启动期间开始(步骤502)，数据处理系统处理器在逻辑分区环境中配置(步骤504)。诸如物理范围210之类的第一物理存储器阵列或物理存储器地址的范围被虚拟化为对应的第一逻辑地址范围或阵列(步骤506)。然后，将与首先存储器阵列非相连的诸如物理范围211之类的第二存储器阵列虚拟化(步骤508)。执行第二物理范围的虚拟化，以便对应于第二存储器阵列的虚拟地址范围与由第一存储器阵列的虚拟化产生的逻辑地址相连。由第一和第二物理范围的虚拟化产生的逻辑地址范围产生相连的逻辑地址范围。
然后，将MMIO物理地址范围虚拟化为第三逻辑地址范围(步骤510)。执行MMIO物理地址范围的虚拟化，以便由MMIO物理地址范围的虚拟化产生的逻辑地址范围的最下面的逻辑地址大于由物理范围210和211的虚拟化产生的逻辑地址范围的最上面的逻辑地址。然后，将映射表加载到系统存储器设备中，以便提供逻辑到物理地址转换(步骤512)，然后，例程退出(步骤514)。相应地，优选情况下，给操作系统提供单一的，相连的逻辑地址空间，以便访问诸如图4所示的逻辑范围410之类的系统存储器。
如此，本发明提供了支持具有孔的系统存储器地址的数据处理系统。系统存储器的非相连的物理地址范围被虚拟化为相连的逻辑地址空间。存储器映射的输入/输出物理范围被虚拟化为具有最下面的地址(位于系统存储器的逻辑范围的最上面的地址的上面)的存储器的逻辑范围。优选情况下，为支持具有孔的系统存储器地址，不需要对数据处理系统O/S内核进行修改。
值得注意的是，尽管是在完全运转的数据处理系统的上下文中描述本发明的，那些本领域普通技术人员将认识到，本发明的进程能够以存储了指令的计算机可读的介质的形式和各种各样的形式进行分发，本发明同样适用，不管实际用于进行分发的承载信号的介质的特定类型是什么。计算机可读的介质的示例包括可记录类型的介质，如软盘、硬盘驱动器、RAM、CD-ROM、DVD-ROM、传输类型的介质，例如使用诸如射频和光波传输的传输形式的数字和模拟通信链路、有线或无线通信链路。计算机可读的介质可以采取编码格式的形式，这些编码在特定数据处理系统中实际使用时被解码。
本发明的说明书只作说明，而不是详尽的说明或限于所说明的形式。那些本领域普通技术人员将认识到，可以进行许多修改。所选择的实施例只是为了最好地说明本发明的原理，实际应用，并使精通本技术的其他人懂得，带有各种修改的各种实施例也是可以接受的。

Claims (10)

1.一种支持具有非相连的存储器地址的方法，该方法包括下列计算机实现的步骤：
虚拟化分配给操作系统的系统存储器的第一物理地址范围，以产生第一逻辑地址范围，所述操作系统由被配置为支持逻辑分区的处理器运行；
虚拟化分配给操作系统的系统存储器的第二物理地址范围，以产生第二逻辑地址范围，其中，第一物理地址范围和第二物理地址范围是非相连的，而第一逻辑地址范围和第二逻辑地址范围是相连的；以及
虚拟化位于第一物理地址范围和第二物理地址范围中间的存储器映射的输入/输出物理地址范围，以产生第三逻辑地址范围，其中，第三逻辑地址范围的最低逻辑地址超过第一和第二逻辑地址范围的相应的最上面的逻辑地址；其中，虚拟化第一物理地址范围、第二物理地址范围以及存储器映射的输入/输出物理地址范围的步骤包括：维护定义物理地址和对应的逻辑地址的映射表。
2.根据权利要求1所述的方法，其中，维护映射表的步骤进一步包括在分配给第一和第二物理地址范围中的其中一个范围的物理地址空间中维护映射表，其中，物理地址空间无法被访问第一和第二物理地址范围的操作系统使用。
3.根据权利要求1所述的方法，其中，第三逻辑地址范围与第一逻辑地址范围和第二逻辑地址范围是非相连的。
4.根据权利要求1所述的方法，进一步包括：
为逻辑分区管理软件层分配第一物理地址范围和第二物理地址范围中的至少一个的一部分。
5.根据权利要求1所述的方法，其中，为高速缓存禁止的地址分配存储器映射的输入/输出物理地址范围。
6.一种用于支持非相连的存储器阵列的数据处理系统，包括：
存储器，该存储器包含被分配给具有第一和第二物理地址范围的系统存储器的第一和第二非相连的物理存储器阵列和具有位于第一和第二物理地址范围中间的第三物理地址范围的第三物理存储器阵列，并且存储有定义逻辑地址到物理存储器地址转换的映射表以及指令集；以及
被配置为支持逻辑分区的处理器，其中，响应指令的执行，处理器被提供以相连的逻辑地址范围，用于根据所述映射表访问第一和第二非相连的存储器阵列。
7.根据权利要求6所述的数据处理系统，其中，指令集提供逻辑分区管理。
8.根据权利要求6所述的数据处理系统，其中，映射表被维护在第一和第二物理地址范围的至少一个的存储器中。
9.根据权利要求6所述的数据处理系统，其中，指令集被维护在第一和第二物理地址范围的至少一个中的存储器中。
10.根据权利要求6所述的数据处理系统，其中，第二逻辑地址范围被映射到第三物理地址范围，第二逻辑地址范围的最下面的逻辑地址大于相连的逻辑地址范围的最上面的逻辑地址。
CNB2005100093115A 2004-03-31 2005-02-18 用于支持具有非相连的系统存储器地址的数据处理系统和方法 Expired - Fee Related CN100385420C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/814,733 2004-03-31
US10/814,733 US7426625B2 (en) 2004-03-31 2004-03-31 Data processing system and computer program product for support of system memory addresses with holes

Publications (2)

Publication Number Publication Date
CN1677370A CN1677370A (zh) 2005-10-05
CN100385420C true CN100385420C (zh) 2008-04-30

Family

ID=35049895

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100093115A Expired - Fee Related CN100385420C (zh) 2004-03-31 2005-02-18 用于支持具有非相连的系统存储器地址的数据处理系统和方法

Country Status (5)

Country Link
US (1) US7426625B2 (zh)
JP (1) JP4143616B2 (zh)
KR (1) KR100773001B1 (zh)
CN (1) CN100385420C (zh)
TW (1) TWI340898B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007141066A (ja) * 2005-11-21 2007-06-07 Toshiba Corp 情報処理装置およびメモリアドレス空間割り当て方法
US7685401B2 (en) * 2006-12-27 2010-03-23 Intel Corporation Guest to host address translation for devices to access memory in a partitioned system
US8141093B2 (en) * 2007-11-15 2012-03-20 International Business Machines Corporation Management of an IOV adapter through a virtual intermediary in an IOV management partition
CN101203019B (zh) * 2007-11-20 2011-01-05 中兴通讯股份有限公司 通讯设备逻辑地址与物理地址的互换方法及装置
US8239938B2 (en) * 2008-12-08 2012-08-07 Nvidia Corporation Centralized device virtualization layer for heterogeneous processing units
US8209554B2 (en) * 2009-02-23 2012-06-26 International Business Machines Corporation Applying power management on a partition basis in a multipartitioned computer system
US9195581B2 (en) * 2011-07-01 2015-11-24 Apple Inc. Techniques for moving data between memory types
US20130219146A1 (en) * 2012-02-16 2013-08-22 Micron Technology, Inc. Method, device and system for a configurable address space for non-volatile memory
US20130219105A1 (en) * 2012-02-16 2013-08-22 Micron Technology, Inc. Method, device and system for caching for non-volatile memory device
US20150310787A1 (en) * 2013-10-21 2015-10-29 Pixtronix, Inc. Ems displays incorporating conductive edge seals and methods for manufacturing thereof
US10114752B2 (en) 2014-06-27 2018-10-30 International Business Machines Corporation Detecting cache conflicts by utilizing logical address comparisons in a transactional memory
US20150378904A1 (en) * 2014-06-27 2015-12-31 International Business Machines Corporation Allocating read blocks to a thread in a transaction using user specified logical addresses
US10095417B1 (en) * 2016-12-13 2018-10-09 EMC IP Holding Company LLC Method and system for improving flash storage read performance in partially programmed blocks
US10289550B1 (en) 2016-12-30 2019-05-14 EMC IP Holding Company LLC Method and system for dynamic write-back cache sizing in solid state memory storage
US10338983B2 (en) 2016-12-30 2019-07-02 EMC IP Holding Company LLC Method and system for online program/erase count estimation
US11069418B1 (en) 2016-12-30 2021-07-20 EMC IP Holding Company LLC Method and system for offline program/erase count estimation
US10403366B1 (en) 2017-04-28 2019-09-03 EMC IP Holding Company LLC Method and system for adapting solid state memory write parameters to satisfy performance goals based on degree of read errors
US10290331B1 (en) 2017-04-28 2019-05-14 EMC IP Holding Company LLC Method and system for modulating read operations to support error correction in solid state memory
US11099980B2 (en) * 2018-05-09 2021-08-24 International Business Machines Corporation Host aware update write

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548746A (en) * 1993-11-12 1996-08-20 International Business Machines Corporation Non-contiguous mapping of I/O addresses to use page protection of a process
JPH0922377A (ja) * 1995-07-07 1997-01-21 Ekushingu:Kk メモリマップアドレス変換回路
US5675761A (en) * 1994-05-16 1997-10-07 International Business Machines Corporation Method and system for providing discontiguous drive support
US6505269B1 (en) * 2000-05-16 2003-01-07 Cisco Technology, Inc. Dynamic addressing mapping to eliminate memory resource contention in a symmetric multiprocessor system

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0658649B2 (ja) * 1985-10-28 1994-08-03 株式会社日立製作所 仮想記憶装置における領域管理方法
JPS6419446U (zh) 1987-07-21 1989-01-31
JPH0813814B2 (ja) 1988-10-18 1996-02-14 ダイセル化学工業株式会社 縮合複素環化合物の製造法
US5117350A (en) * 1988-12-15 1992-05-26 Flashpoint Computer Corporation Memory address mechanism in a distributed memory architecture
JPH02189655A (ja) 1989-01-18 1990-07-25 Fujitsu Ltd 情報処理装置の絶対アドレス変換方式
US5297270A (en) * 1989-11-13 1994-03-22 Zenith Data Systems Corporation Programmable cache memory which associates each section of main memory to be cached with a status bit which enables/disables the caching accessibility of the particular section, and with the capability of functioning with memory areas of varying size
JPH03288267A (ja) 1990-04-04 1991-12-18 Toshiba Corp 医用画像データ伝送方式
EP0672280A4 (en) * 1992-12-07 1996-09-25 Raxco Inc APPARATUS AND METHOD FOR MOVING OPEN FILES.
JP2541771B2 (ja) * 1993-01-29 1996-10-09 インターナショナル・ビジネス・マシーンズ・コーポレイション 原子的メモリ参照方法及びシステム
EP0610583A1 (en) 1993-02-08 1994-08-17 International Business Machines Corporation Multizone relocation facility computer memory system
JP3540388B2 (ja) 1994-09-30 2004-07-07 株式会社東芝 コンピュータシステム
JP3505231B2 (ja) 1994-09-30 2004-03-08 株式会社東芝 コンピュータシステム
DE69428881T2 (de) 1994-01-12 2002-07-18 Sun Microsystems Inc Logisch adressierbarer physikalischer Speicher für ein Rechnersystem mit virtuellem Speicher, das mehrere Seitengrössen unterstützt
JP3740195B2 (ja) 1994-09-09 2006-02-01 株式会社ルネサステクノロジ データ処理装置
US5581768A (en) * 1995-02-27 1996-12-03 Intel Corporation Method and apparatus for executing applications in place from write once/seldom memories
US6256710B1 (en) * 1995-04-28 2001-07-03 Apple Computer, Inc. Cache management during cache inhibited transactions for increasing cache efficiency
US6061773A (en) * 1996-05-03 2000-05-09 Digital Equipment Corporation Virtual memory system with page table space separating a private space and a shared space in a virtual memory
US5819298A (en) * 1996-06-24 1998-10-06 Sun Microsystems, Inc. File allocation tables with holes
US5873124A (en) * 1997-02-06 1999-02-16 Microsoft Corporation Virtual memory scratch pages
US5940868A (en) * 1997-07-18 1999-08-17 Digital Equipment Corporation Large memory allocation method and apparatus
US6226730B1 (en) * 1998-06-05 2001-05-01 Intel Corporation Achieving page hit memory cycles on a virtual address reference
JP2000347929A (ja) 1999-06-09 2000-12-15 Nec Eng Ltd メモリｉｃ
US6629111B1 (en) * 1999-10-13 2003-09-30 Cisco Technology, Inc. Memory allocation system
US6877158B1 (en) * 2000-06-08 2005-04-05 International Business Machines Corporation Logical partitioning via hypervisor mediated address translation
KR100392382B1 (ko) * 2001-07-27 2003-07-23 한국전자통신연구원 동적 크기 변경 및 메타 데이터 양의 최소화를 위한 논리볼륨 관리 방법
US6564299B1 (en) * 2001-07-30 2003-05-13 Lsi Logic Corporation Method and apparatus for defining cacheable address ranges
US7055015B2 (en) * 2002-02-25 2006-05-30 Ricoh Company, Ltd. Information processing apparatus in which processes can reduce overhead of memory access and efficiently share memory
US20030188062A1 (en) * 2002-03-28 2003-10-02 Luse Paul E. Device resource allocation
US6904490B2 (en) * 2002-10-10 2005-06-07 International Business Machines Corporation Method and system of managing virtualized physical memory in a multi-processor system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548746A (en) * 1993-11-12 1996-08-20 International Business Machines Corporation Non-contiguous mapping of I/O addresses to use page protection of a process
US5675761A (en) * 1994-05-16 1997-10-07 International Business Machines Corporation Method and system for providing discontiguous drive support
JPH0922377A (ja) * 1995-07-07 1997-01-21 Ekushingu:Kk メモリマップアドレス変換回路
US6505269B1 (en) * 2000-05-16 2003-01-07 Cisco Technology, Inc. Dynamic addressing mapping to eliminate memory resource contention in a symmetric multiprocessor system

Also Published As

Publication number Publication date
JP4143616B2 (ja) 2008-09-03
TWI340898B (en) 2011-04-21
KR20060045387A (ko) 2006-05-17
TW200602865A (en) 2006-01-16
KR100773001B1 (ko) 2007-11-05
JP2005293574A (ja) 2005-10-20
US7426625B2 (en) 2008-09-16
US20050223185A1 (en) 2005-10-06
CN1677370A (zh) 2005-10-05

Similar Documents

Publication Publication Date Title
CN100385420C (zh) 用于支持具有非相连的系统存储器地址的数据处理系统和方法
JP5376496B2 (ja) 仮想マシンデバイスの動的割り当て
US8041877B2 (en) Distributed computing utilizing virtual memory having a shared paging space
US8549534B2 (en) Managing assignment of partition services to virtual input/output adapters
US8099522B2 (en) Arrangements for I/O control in a virtualized system
US8271764B2 (en) Storing and retrieving blocks of data having different dimensions in/from block storage devices
US7984275B2 (en) Computer configuration virtual topology discovery and instruction therefore
CN101236529B (zh) 用于访问分区系统中的存储器的方法和设备
KR101221252B1 (ko) 구성 가상 토폴로지 변경의 수행
US8019966B2 (en) Data sharing utilizing virtual memory having a shared paging space
US20120137065A1 (en) Virtual Port Mapped RAID Volumes
CN102736972A (zh) 对待测试应用的测试例进行处理的方法和系统
US8893160B2 (en) Block storage interface for virtual memory
US10838867B2 (en) System and method for amalgamating server storage cache memory
CN103902354A (zh) 一种虚拟化应用中快速初始化磁盘的方法
US20240070065A1 (en) Method to offload memory tiering from the cpu to the memory device
Ahn et al. A Design of Kernel-Level Remote Memory Extension System

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080430

Termination date: 20120218