JP2005292331A

JP2005292331A - 液晶表示装置の製造方法

Info

Publication number: JP2005292331A
Application number: JP2004105222A
Authority: JP
Inventors: Hiroshi Sakurai; 洋桜井
Original assignee: NEC LCD Technologies Ltd
Current assignee: Tianma Japan Ltd
Priority date: 2004-03-31
Filing date: 2004-03-31
Publication date: 2005-10-20
Anticipated expiration: 2024-03-31
Also published as: KR20060044987A; KR100772267B1; CN1702529A; TWI311816B; JP4480442B2; US20050219434A1; TW200601570A

Abstract

【課題】液晶表示装置の表示部のＴＦＴトランジスタおよび周辺部の保護トランジスタを同一サイズで製造可能にする液晶表示装置の製造方法を提供する。
【解決手段】マトリクス状に形成された多数の画素領域を薄膜トランジスタ（ＴＦＴ）により駆動して画像情報を表示する液晶表示装置を製造する際、表示部のＴＦＴおよび周辺部の保護用ＴＦＴを、同一サイズ（外形寸法）のＴＦＴにより形成する。
【選択図】図１

Description

本発明は液晶表示装置の製造方法に関し、特に薄膜トランジスタ（ＴＦＴ）を使用する高解像度の液晶表示装置の製造方法に関する。

液晶表示装置（Liquid Crystal Display Panel）は、比較的低い動作電圧且つ消費電力で動作すると共に小型（薄型）軽量であるので、テレビジョン（ＴＶ）受像機やパーソナルコンピュータ（ＰＣ）の表示装置として広く使用され、従来のブラウン管（ＣＲＴ）を駆逐しつつある。

液晶表示およびその製造方法は、種々の文献に開示されている。図３は、一般的な液晶表示装置の構成を説明するための分解部分斜視図を示す（例えば、特許文献１参照）。この液晶表示装置３０は、上部基板３１、下部基板３２、共通電極３３、ブラックマトリクス３４、Ｒ（赤）、Ｇ（緑）およびＢ（青）のカラーフィルタ層３５、多数の画素領域Ｐを有する液晶層３６、各画素領域Ｐに対応して形成されたＴＦＴトランジスタＴ、ゲート配線３７、画素電極（ＴＦＴのドレイン）３８およびデータ配線（ＴＦＴのソース）により構成される。斯かる液晶表示装置３０において、共通電極３３には一定電圧が印加されている。そして、液晶層３６の各画素領域Ｐに対応して形成されたＴＦＴトランジスタＴのうちゲート配線３７および画素電極３８に、それぞれ選択信号および画像データを印加して、選択されたＴＦＴトランジスタＴをＯＮ（動通状態）とすることにより、その画素領域Ｐの液晶層３６の液晶の配向状態を制御して、希望する画像を表示する。

上述の如き、液晶表示装置３０のＴＦＴトランジスタの一般的な製造方法の主要部を、図４（ａ）〜（ｄ）を参照して説明する。先ず、図４（ａ）に示す如く、図示しないガラス上にゲートパターンＧを形成し、その上に絶縁膜としてＳｉＮ膜を形成し、上面に半導体膜４２を形成し、更にその表面に設けたフォトレジスト膜にフォトマスク４４を介して紫外線等を照射して露光し、フォトレジストのパターン４３を形成する（Ｉ−工程という）。次に、図４（ｂ）に示す如く、フォトレジストのパターン４３を使用して半導体膜４２をエッチングしてＴＦＴトランジスタのチャネル部４５を形成する（Ｉ−ＤＥ工程）。その後、図４（ｃ）に示す如く、基板４１およびチャネル部４５の表面に導電膜４６およびフォトレジスト膜を形成し、別のフォトマスク４８を使用してチャネル部４５にフォトレジストのパターン４７を形成する（Ｄ−工程）。更に、図４（ｄ）に示す如く、このフォトレジストのパターン４７を用いて、エッチングしてＴＦＴトランジスタのソースＳおよびドレインＤを形成する（Ｄ−ＷＥ工程）。その後、保護被膜等を形成するが、これらは周知技術であるので説明を省略する。

近年、アレイ工程の工程削減の１例として、ＴＦＴ部のソース・ドレイン部を形成に際して、チャネル部にグレイトーン露光を使用してＴＦＴ領域部の形成およびチャネル形成（即ち、ソース・ドレイン電極部の分離）を単一マスクで形成する技術が提案・開示されている（例えば、特許文献２参照）。この、グレイトーン露光による液晶表示装置の製造方法を、図５および図６を参照して説明する。図５は、グレイトーン露光に使用するフォトマスクを示す。ここで、図５（Ａ）は、フォトマスク５０の平面図であり、図５（Ｂ）は、図５（Ａ）の線Ｂ−Ｂ´に沿う断面図である。

図５（Ａ）および（Ｂ）に示す如く、このフォトマスク５０は、透光性基板５１の表面（下面）に形成された所定パターンの第１遮蔽パターン５２、第２遮蔽パターン５３および第３遮蔽パターン５４からなる遮蔽（即ち、光不透過性）パターン５５により構成させる。図５において、Ａは光透過領域、Ｂは遮蔽領域およびＣは半透過領域を示す。ここで、第１遮蔽パターン５２は、このフォトマスク５０を使用して製造されるＴＦＴ部のソース・ドレイン領域に対応し、第２遮蔽パターン５３は、ＴＦＴ部のチャネル領域に対応する。

図６（ａ）〜（ｅ）は、図５に示すフォトマスク５０を使用して製造される液晶表示装置又はそのＴＦＴトランジスタの製造工程を示す。図６において、各参照符号６１〜６７は、それぞれガラス基板６１、ゲート電極６２、ゲート絶縁膜６３、ａ−Ｓｉ膜６４、ｎ＋ａ−Ｓｉ膜６５、ソース・ドレイン用金属膜６６および感光膜６７を示す。更に、６６ａはソース、６６ｂはドレインおよび６７ａ感光膜パターンを示す。

先ず、図６（ａ）に示す如く、ＴＦＴトランジスタ６０は、ガラス基板６１、の表（上）面にゲート電極６２、ゲート絶縁膜６３、ａ−Ｓｉ膜６４、ｎ＋ａ−Ｓｉ膜６５、ソース・ドレイン用金属膜６６および感光膜（フォトレジスト）６７が形成されている。次に、この状態で、図５に示すフォトマスク５０を使用して感光膜６７のチャネル部に半膜厚部（又は凹部）６８が形成される（図６（ｂ）参照）。次に、ソース・ドレイン用金属膜６６のエッチングを行う（図６（ｃ）参照）。更に、感光膜６７の半膜厚部６８、即ちチャネル部のソース・ドレイン用金属膜６６をエッチングして、ソース６６ａおよびドレイン６６ｂを分離する（図６（ｄ）参照）。最後に、残った感光膜のパターン６７ａを除去して、ＴＦＴトランジスタ６０が完成する（図６（ｅ）参照）。

上述の如く、この従来技術では、ガラス基板６１にゲート電極６２を、例えばスパッタで堆積する。そして、フォトリソグラフィ法でゲート電極６２のパターン形成後にエッチングを行い、所望のゲート電極６２を形成する。次に、ゲート電極６２上にゲート絶縁膜６３として、例えばＳｉＮ膜およびチャネル活性層としてａ−Ｓｉ膜を形成する。そして、ソース・ドレイン電極との接続のためのｎ＋ａ−Ｓｉ膜６５をＣＶＤ（Chemical Vapor Deposition）法を使用して連続製膜を行うことにより形成する。更に、ｎ＋ａ−Ｓｉ膜６５上にスパッタ法を用いてソース・ドレイン電極（金属膜）６６を堆積する。その後、感光膜（レジスト）６７の塗布後にソース・ドレイン電極を「グレイトーンマスク」、即ちフォトマスク５０を使用して完全に露光された領域（即ち、ＴＦＴ領域外）、一部露光された領域（即ち、ソース・ドレイン電極６６ａ、６６ｂ間のチャネル部領域）および完全に露光されない領域（即ち、ソース電極６６ａおよびドレイン電極６６ｂ部領域）を形成する。

ここで、「グレイトーンマスク」とは、完全に露光される領域、完全に露光されない領域および露光機の限界解像力以下の微細パターンを配することによりレジストを半分の厚さだけ除去する領域からなるマスク（フォトマスク）を意味する。このようにして、ＴＦＴ部をパターン形成した場合に、ソース・ドレイン電極間であるチャネル部のレジストのみ膜厚が一部露光されるために薄くなった断面形状となる。次に、このレジストパターンをマスクとしてソース・ドレイン電極膜をドライエッチング（ＤＥ）する。このとき、ドライエッチングでは、ソース・ドレイン電極膜のみでなく、ｎ＋ａ−Ｓｉ膜６５およびａ−Ｓｉ膜６４までエッチングし、ゲート絶縁膜６３であるＳｉＮ膜をストッパとする。その後、チャネル部上の感光（レジスト）膜６８を除去するためにアッシングを行う。

次に、ＴＦＴ部のチャネル領域を形成するために、レジストパターン６７ａを使用してドライエッチングすることにより、ソース・ドレイン電極６６ａ、６６ｂを形成する。このとき、ドライエッチングでは、ソース・ドレイン電極６６ａ、６６ｂおよびｎ＋ａ−Ｓｉ膜６５までエッチングを行い、チャネル活性層をストッパとするため、チャネル領域が形成される。最後に、レジスト６７を剥離することにより、マスク５０を１回使用してＴＦＴ部（ＴＦＴトランジスタ）が形成可能であり、ＴＦＴ又は液晶表示装置の製造工程削減が可能になる。

特開２００３−３４７３１４号公報（第３−４頁、第１図）特開２００２−５５３６４号公報（第３−４頁、第１図−第６図、第９図）

グレイトーンマスクを使用する液晶表示装置又はそのＴＦＴ部の製造方法は、上述の如く製造工程を削減可能であるという利点を有するが、プロセスマージンが非常に狭く、同一マスク上に異なるサイズのＴＦＴトランジスタを形成することが困難であるという課題があった。

本発明は、従来技術の上述の如き課題に鑑みなされたものであり、トランジスタの外形を変えることなく、Ｗ／Ｌの異なるＴＦＴトランジスタが形成可能である液晶表示装置の製造方法を提供することを目的とする。

前述の課題を解決するため、本発明による液晶表示装置の製造方法は次のような特徴的な構成を採用している。

（１）マトリクス状に形成された多数の画素領域を薄膜トランジスタ（ＴＦＴ）により駆動して画像情報を表示する液晶表示装置において、
表示部のＴＦＴおよび周辺部の保護用ＴＦＴを、同一サイズ（外形寸法）のＴＦＴにより形成する液晶表示装置の製造方法。

（２）前記表示部のＴＦＴおよび前記周辺部の保護用ＴＦＴは、チャネル部に露光機の限界解像力以下の寸法のパターンが形成されたグレイトーンマスクを使用して製造する上記（１）の液晶表示装置の製造方法。

（３）ガラス基板の一面にスパッタによりゲート電極を堆積し、フォトリソグラフィ法で前記ゲート電極のパターン形成した後にエッチングを行って所望のゲート電極を形成する工程と、
前記ガラス基板の他面のゲート電極上にゲート絶縁膜としてＳｉＮ膜およびチャネル活性層としてａ−Ｓｉ膜を形成する工程と、
ソース・ドレイン電極との接続のためのｎ+−ａ−Ｓｉ膜を、ＣＶＤ法を使用して連続成膜を行って形成する工程と、
前記ｎ+−ａ−Ｓｉ膜上に、スパッタ法を用いて、ソース・ドレイン電極を堆積する工程と、
レジストを塗布後に前記ソース・ドレイン電極を、グレイトーンマスクを用いて、完全に露光された領域（ＴＦＴ領域およびソースのバスライン外）、一部露光された領域（ソース・ドレイン電極間のチャネル部領域ＣＨ）および完全に露光されない領域（ソース・ドレイン電極部およびソースのバスライン領域）を形成する工程と、
前記レジストパターンをマスクとして、ゲート絶縁膜であるＳｉＮ膜をストッパとし、ドライエッチングにより、ソース・ドレイン電極膜、ソースのバスライン、ｎ+−ａ−Ｓｉ膜およびａ−Ｓｉ膜をエッチングし、チャネル部に露光マスクに限界解像力以上のスリットパターンを配した保護トランジスタで、レジストが完全に除去された部分のｎ+−ａ−Ｓｉ膜およびａ−Ｓｉ膜までエッチングして、トランジスタの実効Ｗを小さくした後、前記チャネル部上のレジスト膜を除去するためのアッシングを行う工程と、
レジストパターンを用いてドライエッチングし、ソース・ドレイン電極およびｎ+−ａ−Ｓｉ膜までエッチングを行い、チャンネル活性層をストッパとしてチャネル領域を形成する工程と、
レジストを剥離することにより、外形が同一で実効Ｗ／Ｌが異なるＴＦＴを形成する工程と、
を備えて成る液晶表示装置の製造方法。

本発明の液晶表示装置の製造方法によると、次の如き実用上の顕著な効果が得られる。即ち、グレイトーン露光を行うマスクで、同一の外形に設計された表示部のトランジスタ（ＴＦＴトランジスタ）と周辺に配置される保護トランジスタのうち、保護トランジスタにのみ限界解像力以下のパターンにスリットを入れることにより実効Ｗ（幅）を小さくすることが可能である。従って、１ＰＲ（フォトレジスト）の省プロセスで異なるＷ／ＬのＴＦＴトランジスタを形成することが可能になり、その製造コストを低減することが可能である。

以下、本発明による液晶表示装置の製造方法の好適実施例の構成および動作を、添付図面を参照して詳細に説明する。

図１および図２は、本発明による液晶表示装置、特にＴＦＴ部の製造方法を説明する製造工程図である。特に、図１は、液晶表示装置のガラス基板に形成されるＴＦＴ部の、主要製造工程における断面図を示す。一方、図２は、図１に対応する液晶表示装置の主要部の平面図である。

先ず、図１（ａ）のＤＩ−工程では、第１パターンをフォトリソグラフィ技術で形成する。ここで、解像限界以下のパターンをＣＨ部に使用し、ハーフレジスト膜厚部を形成する。図１（ｂ）では、Ｄ配線を形成する。図１（ｃ）では、ｎ+−ａ−Ｓｉ（アモルファスシリコン）膜およびａ−Ｓｉ膜を形成する。図１（ｄ）では、第２パターンをＰＲ（フォトレジスト）−ＤＥにより形成する。ハーフレジスト膜厚部を除去して形成する。図１（ｅ）では、ＣＨ部金属およびｎ+−ａ−Ｓｉ膜を形成する。以下、具体的に説明する。

図示しないガラス上にゲートパターンＧを形成し、その上に絶縁膜としてＳｉＮ膜およびチャネル活性層としてａ−Ｓｉ膜１２を形成する。そして、ソース・ドレイン電極との接続のためのｎ+−ａ−Ｓｉ膜を、ＣＶＤ法を使用して連続成膜を行うことにより形成する。更に、このｎ+−ａ−Ｓｉ膜上にスパッタ法を用いてソース・ドレイン電極１３を堆積する。その後、レジスト１４を塗布後にソース・ドレイン電極を、グレイトーンマスク１５を用いて、完全に露光された領域（ＴＦＴ領域およびソースのバスライン外）、一部露光された領域（ソース・ドレイン電極間のチャネル部領域ＣＨ）および完全に露光されない領域（ソース・ドレイン電極部およびソースのバスライン領域）を形成する。

このとき、液晶表示装置の表示部のＴＦＴトランジスタと、外周部の保護トランジスタは、外形は同じだが限界解像力以下のスリットパターンが異なる。具体的には、表示部ではスリットはチャネル部全体に配され、保護トランジスタ部ではコーナ部では限界解像力以上のスリットが設けられている。このことにより、表示部トランジスタのチャネル部では全面にハーフ膜厚のレジストが形成されるが、保護トランジスタのチャネル部にはレジストが完全に除去される部分ができる。尚、ここでは、ポジ型レジストの場合の例について述べているが、本発明はこれに限定するものではない。

このようにして、ＴＦＴ部をパターン形成した場合、ソース・ドレイン電極間であるチャネル部領域のレジストだけレジスト膜厚が一部露光されるために、薄くなったレジスト断面形状となる。次に、このレジストパターン１４をマスクとしてソース・ドレイン電極膜をドライエッチングする。このとき、ドライエッチングではソース・ドレイン電極膜だけでなく、ソースバスライン、ｎ+−ａ−Ｓｉ膜およびａ−Ｓｉ膜までエッチングを行い、ゲート絶縁膜であるＳｉＮ膜をストッパとする。

このとき、チャネル部ＣＨに露光マスク１５に限界解像力以上のスリットパターンを配した保護トランジスタでは、レジストが完全に除去された部分のｎ+−ａ−Ｓｉ膜およびａ−Ｓｉ膜までエッチングされるため、トランジスタの実効Ｗが小さくできる。その後、チャネル部ＣＨの上のレジスト膜１４を除去するためにアッシングを行う。

次に、ＴＦＴ部のチャネル領域ＣＨを形成するために、レジストパターンを用いてドライエッチングすることにより、ソース・ドレイン部電極を形成する。このとき、ドライエッチングではソース・ドレイン電極およびｎ+−ａ−Ｓｉ膜までエッチングを行い、チャンネル活性層をストッパとするため、チャネル領域が形成される。最後に、レジストを剥離することにより、外形が同一で実効Ｗ／Ｌが異なるＴＦＴが、１回マスクで形成が可能となり工程削減を図ることが可能である。

図２を参照すると、図２（ａ）のように、ａ、ｂ、ｃの間隔が露光機の限界解像度以下の寸法のマスクを用いる。図２（ｂ）では、現像後のレジストパターンで、斜線部１はレジストが完全に残っており、斜線部２はハーフ膜厚のレジストが残っている（図１（ａ））。図２（ｃ）では、斜線部３をＣｒ−ＷＥ、Ｉ−ＤＥを行って配線パターンを形成する（図１（ｂ）、（ｃ））。図２（ｄ）では、ＰＲ−ＤＥを行い、斜線部４部のハーフレジストを除去する（完全に残っている部分のレジストは残る）（図１（ｄ））。図２（ｅ）では、Ｃｒ−ＷＥ、ＣＨ−ＤＥを行って斜線部５部にＣＨを形成する（図１（ｅ））。

以上、本発明による液晶表示装置の製造方法について好適実施例の構成および動作を詳述した。しかし、斯かる実施例は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であること、当業者には容易に理解できよう。

本発明による液晶表示装置のＴＨＴトランジスタの製造工程を説明するＴＦＴトランジスタの断面図および製造工程で使用するマスクを示す図である。図１に示す各製造工程に対応する液晶表示装置の主要部の説明図である。一般的な液晶表示装置の主要部の分解斜視図である。液晶表示装置のＴＦＴトランジスタの一般的な製造工程図である。グレイトーン露光に使用されるマスクの従来例を示し、（Ａ）は平面図、（Ｂ）は（Ａ）の線Ｂ−Ｂ´に沿う断面図である。図５に示すグレイトーンマスクを使用する液晶表示装置のＴＦＴトランジスタの製造工程図である。

符号の説明

１０ＴＦＴトランジスタ
１１ガラス基板
１４レジスト
１５フォトマスク
Ｇゲート電極
Ｓソース電極
Ｄドレイン電極

Claims

マトリクス状に形成された多数の画素領域を薄膜トランジスタ（ＴＦＴ）により駆動して画像情報を表示する液晶表示装置において、
表示部のＴＦＴおよび周辺部の保護用ＴＦＴを、同一サイズ（外形寸法）のＴＦＴにより形成することを特徴とする液晶表示装置の製造方法。
前記表示部のＴＦＴおよび前記周辺部の保護用ＴＦＴは、チャネル部に露光機の限界解像力以下の寸法のパターンが形成されたグレイトーンマスクを使用して製造することを特徴とする請求項１に記載の液晶表示装置の製造方法。
ガラス基板の一面にスパッタによりゲート電極を堆積し、フォトリソグラフィ法で前記ゲート電極のパターン形成した後にエッチングを行って所望のゲート電極を形成する工程と、
前記ガラス基板の他面のゲート電極上にゲート絶縁膜としてＳｉＮ膜およびチャネル活性層としてａ−Ｓｉ膜を形成する工程と、
ソース・ドレイン電極との接続のためのｎ+−ａ−Ｓｉ膜を、ＣＶＤ法を使用して連続成膜を行って形成する工程と、
前記ｎ+−ａ−Ｓｉ膜上に、スパッタ法を用いて、ソース・ドレイン電極を堆積する工程と、
レジストを塗布後に前記ソース・ドレイン電極を、グレイトーンマスクを用いて、完全に露光された領域（ＴＦＴ領域およびソースのバスライン外）、一部露光された領域（ソース・ドレイン電極間のチャネル部領域ＣＨ）および完全に露光されない領域（ソース・ドレイン電極部およびソースのバスライン領域）を形成する工程と、
前記レジストパターンをマスクとして、ゲート絶縁膜であるＳｉＮ膜をストッパとし、ドライエッチングにより、ソース・ドレイン電極膜、ソースのバスライン、ｎ+−ａ−Ｓｉ膜およびａ−Ｓｉ膜をエッチングし、チャネル部に露光マスクに限界解像力以上のスリットパターンを配した保護トランジスタで、レジストが完全に除去された部分のｎ+−ａ−Ｓｉ膜およびａ−Ｓｉ膜までエッチングして、トランジスタの実効Ｗを小さくした後、前記チャネル部上のレジスト膜を除去するためのアッシングを行う工程と、
レジストパターンを用いてドライエッチングし、ソース・ドレイン電極およびｎ+−ａ−Ｓｉ膜までエッチングを行い、チャンネル活性層をストッパとしてチャネル領域を形成する工程と、
レジストを剥離することにより、外形が同一で実効Ｗ／Ｌが異なるＴＦＴを形成する工程と、
を備えて成ることを特徴とする液晶表示装置の製造方法。