KR101319337B1 - 박막트랜지스터 어레이 기판의 제조방법 - Google Patents
박막트랜지스터 어레이 기판의 제조방법 Download PDFInfo
- Publication number
- KR101319337B1 KR101319337B1 KR1020070106591A KR20070106591A KR101319337B1 KR 101319337 B1 KR101319337 B1 KR 101319337B1 KR 1020070106591 A KR1020070106591 A KR 1020070106591A KR 20070106591 A KR20070106591 A KR 20070106591A KR 101319337 B1 KR101319337 B1 KR 101319337B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- semiconductor layer
- thin film
- etching
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000010409 thin film Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 61
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 7
- 230000000903 blocking effect Effects 0.000 claims description 24
- 239000011651 chromium Substances 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 claims description 8
- 229910000423 chromium oxide Inorganic materials 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims description 6
- 229910000480 nickel oxide Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims description 3
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 78
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터 어레이기판의 제조방법에 관한 것으로, 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법은 기판 상에 게이트전극, 게이트 배선을 형성하는 단계와, 상기 게이트 전극, 게이트 배선이 형성된 기판 상에 게이트 절연막, 반도체층, 금속층을 순차적으로 형성하는 단계와, 상기 금속층 상에 회절노광마스크를 이용하여 이중 단차의 제1 및 제2 포토레지스트 패턴을 각각 형성하는 단계와, 상기 제1 및 제2 포토레지스트 패턴을 통해 상기 금속층을 제1 식각하여, 소스/드레인전극 패턴 및 데이터배선 패턴을 형성하는 단계와, 상기 제1 및 제2 포토레지스트 패턴을 에싱하여 제3 및 제4 포토레지스트 패턴을 형성하는 단계와, 상기 제3 포토레지스트 패턴 및 데이터배선 패턴을 통해 상기 반도체층을 제2 식각하여, 상기 소스/드레인전극 패턴 하부에 제1 반도체층 및 데이터배선 패턴 하부에 제2 반도체층을 각각 형성하는 단계와, 상기 제3 및 제4 포토레지스트패턴을 통해 소스/드레인전극 패턴 및 데이터배선 패턴을 제3 식각하여, 소스/드레인전극 및 데이터배선을 형성하는 단계와, 상기 제3 및 제4 포토레지스트 패턴을 제거한 후, 콘택홀이 구비된 보호막을 형성하는 단계와, 상기 보호막이 형성된 기판상에 화소전극을 형성하는 단계를 포함한다.
Description
본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 액정표시장치용 박막트랜지스터 어레이기핀의 제조방법에 관한 것이다.
통상적으로 액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시한다. 액정 표시 장치는 주로 칼라 필터 어레이가 형성된 칼라 필터 기판과 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 어레이 기판이 액정을 사이에 두고 합착되어 형성된다.
박막 트랜지스터 어레이 기판은 기판 상에 게이트라인과 데이터라인의 교차로 정의된 셀영역마다 형성된 박막 트랜지스터와 화소전극을 구비한다. 박막 트랜지스터(thin film transistor)는 게이트라인으로부터의 게이트신호에 응답하여 데이터라인으로부터의 데이터 신호를 화소전극으로 공급한다. 투명도전층으로 형성된 화소전극은 TFT로부터의 데이터신호를 공급하여 액정이 구동되게 한다. 액정은 화소전극의 데이터 신호와 공통전극의 공통전압에 의해 형성된 전계에 따라 회전하여 광투과율을 조절함으로써 계조가 구현된다. 이때, 공통전극은 액정구동시 기준이 되는 공통전압이 공급되되, 박막 트랜지스터 기판 또는 칼라필터 기판 중 어느 한 곳에 형성될 수 있다.
이러한 액정 패널의 박막 트랜지스터 어레이 기판은 다수의 마스크 공정을 통해 형성된다. 하나의 마스크공정은 박막증착공정, 세정 공정, 포토리소그래피공정, 식각공정, 스트립공정, 검사공정 등과 같은 다수의 공정을 포함한다.
그러나, 다수의 마스크공정이 요구됨에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 주요 원인이 되고 있다. 이에 따라 박막 트랜지스터 어레이 기판은 5마스크 공정에서 마스크 공정수를 줄이는 방향으로 발전하고 있다. 예를 들어, 회절 노광마스크를 이용함으로써 4마스크 공정으로 공정 수를 감소시킬 수 있게 된다.
이와 같은 총 4번의 마스크 공정을 사용하여 박막트랜지스터 어레이 기판의 패턴을 완성하기 위해서는, 회절 노광 마스크를 사용하여 이중 단차의 포토레지스트 패턴을 형성한 후 이를 이용하여 데이터 라인용 금속층과 반도체층을 동시에 패터닝하여 소스/드레인전극 및 반도체층을 형성하는 과정이 필수적으로 포함된다. 이때, 반도체층은 소스/드레인전극 모서리 외부로 돌출된 반도체층 테일(tail)이 형성된다. 이는 소스/드레인전극 뿐만 아니라 도 1에 도시된 바와 같이 데이터 배선(15) 하부에도 반도체층 테일(14c)이 돌출되어 있는 데, 이러한 반도체층 테일(14c)에 의해 소자의 성능이 저하되고 있다.
첫째, 반도체층 테일로 인해 백라이트(Back light) 온/오프시 웨이퍼 노이즈(wavy noise)가 발생하게 된다.
구체적으로, 반도체층은 빛의 유무에 따라 그 도전특성이 바뀌게 되는데, 빛을 받으면 도전성을 띠게 되고 빛을 받지 않으면 절연막과 같이 도전성이 없어진다. 따라서, 백라이트가 꺼져 있을 경우에는 반도체층에 도전성이 없어 데이터 배선(15)과 보호막(16)을 사이에 두고 형성된 화소전극(17)과 데이터 배선(15)과의 사이에 기생 커패시턴스가 발생하고, 백라이트가 켜져 있을 경우에는 화소전극(17)과의 거리가 데이터 배선(15)보다 더욱 가까운 반도체층(14)에 도전성이 생겨 반도체층(14)과 화소전극(17) 사이에 기생 커패시턴스가 발생하게 된다. 이때, 반도체층 테일(14c)의 폭만큼 데이터 배선과 반도체층의 사이즈가 서로 상이하므로 화소전극과의 사이에 발생하는 기생 커패시턴스도 서로 달라진다. 즉, 데이터 배선보다 사이즈가 큰 반도체층과 화소전극 사이에 발생하는 기생커패시턴스가 더 증가된다. 이와 같이, 백라이트 온/오프에 따라 기생 커패시턴스가 달라지므로 화상에 웨이비 노이즈가 발생하는 것이다.
둘째, 데이터 배선(15) 및 반도체층(14)으로부터 화소전극(17)을 일정간격 이격시켜 형성하는데, 반도체층 테일(14c)의 폭(3㎛)만큼 데이터 배선(15)과 화소전극(17)이 더욱 이격되어야 하므로 소자의 개구영역이 줄어든다. 참고로, 빛샘을 차단하기 위해 도입된 블랙 매트릭스도 반도체층 테일의 폭만큼 크게 형성해야 하므로 소자의 개구율이 저하된다.
셋째, 반도체층 테일에 의한 포토 커런트(photo current)로 인하여 소자의 오프 커런트(off current)가 높아지게 된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 4마스크 공정에서 발생하는 반도체층 테일을 줄임으로써 웨이비 노이즈(wavy noise)를 감소시키고 소자의 개구영역을 더욱 확보하고자 하는 박막트랜지스터 어레이 기판의 제조방법을 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 박막트랜지스터 어레이기판의 제조방법은 기판 상에 게이트전극, 게이트 배선을 형성하는 단계와, 상기 게이트 전극, 게이트 배선이 형성된 기판 상에 게이트 절연막, 반도체층, 금속층을 순차적으로 형성하는 단계와, 상기 금속층 상에 회절노광마스크를 이용하여 이중 단차의 제1 및 제2 포토레지스트 패턴을 각각 형성하는 단계와, 상기 제1 및 제2 포토레지스트 패턴을 통해 상기 금속층을 제1 식각하여, 소스/드레인전극 패턴 및 데이터배선 패턴을 형성하는 단계와, 상기 제1 및 제2 포토레지스트 패턴을 에싱하여 제3 및 제4 포토레지스트 패턴을 형성하는 단계와, 상기 제3 포토레지스트 패턴 및 데이터배선 패턴을 통해 상기 반도체층을 제2 식각하여, 상기 소스/드레인전극 패턴 하부에 제1 반도체층 및 데이터배선 패턴 하부에 제2 반도체층을 각각 형성하는 단계와, 상기 제3 및 제4 포토레지스트패턴을 통해 소스/드레인전극 패턴 및 데이터배선 패턴을 제3 식각하여, 소스/드레인전극 및 데이터배선을 형성하는 단계와, 상기 제3 및 제4 포토레지스트 패턴을 제거한 후, 콘택홀이 구비된 보호막을 형성하는 단계와, 상기 보호막이 형성된 기판상에 화소전극을 형성하는 단계를 포함한다.
상기 제1 식각은 습식식각이고, 상기 제2 식각은 건식식각이고, 상기 제3 식각은 습식식각이다.
상기 이중 단차의 제2 포토레지스트 패턴은 상기 회절노광 마스크의 회절노광영역에 상응하는 영역이 상기 데이터배선의 가장자리가 형성될 영역에 배치되도록 하고, 상기 데이터배선의 가장자리가 형성될 영역에 상응하는 상기 제2 포토레지스트 패턴의 두께는 상기 데이터배선의 중심부가 형성될 영역에 상응하는 제2 포토레지스트 패턴의 두께보다 낮은 두께로 형성된다.
상기 데이터배선패턴은 상기 제2 포토레지스트 패턴의 패턴 사이즈보다 작은 사이즈로 형성된다.
상기 제2 반도체층의 모서리 경계부는 상기 데이터배선 패턴의 모서리 경계부와 서로 연결되도록 한다.
상기 데이터 배선을 형성하는 단계는 상기 제2 반도체층의 끝단이 노출되도록 한다.
상기 제4 포토레지스트 패턴은 상기 데이터배선패턴의 가장자리가 노출되도록 형성된다.
상기 회절노광마스크는 차단패턴을 회절노광영역에 형성하고, 반투과막을 회절노광영역 및 차단영역에 형성하는 제1 회절노광마스크, 차단패턴을 회절노광영역에 형성하고, 반투과패턴을 차단영역에 형성하는 제2 회절노광마스크 및 차단패턴을 회절노광영역 및 차단영역에 각각 형성하는 제3 회절 노광마스크 중 어느 하나 를 사용한다.
상기 차단패턴은 크롬(Cr), 니켈(Ni), 몰리브덴(Mo)이나 이들의 합금 중 어느 하나로 형성하고, 반투과막 또는 반투과패턴은 크롬 산화물(CrOx), 니켈산화물(NiO), 몰리브덴산화물(MoO)으로 형성한다.
본 발명에 따른 박막트랜지스터 어레이 기판의 제조방법은 데이터배선 형성 공정시 이중 단차의 포토레지스트 패턴을 사용한 식각공정을 수행함으로써, 기존에 데이터 배선 외부로 돌출된 반도체층 테일의 폭이 줄어들게 된다. 이로 인해, 백라이트(Back light, B/L)의 온/오프시 발생하는 웨이비 노이즈(wavy noise)를 방지할 수 있는 효과가 있다.
또한, 데이터 배선 외부로 돌출된 반도체층 테일이 감소하여 줄어든 반도체층 테일 영역만큼의 개구율 저하를 막을 수 있는 효과가 있다. 따라서, 빛샘방지 역할을 하는 블랙 매트릭스 크기도 줄일 수 있다.
또한, 반도체층 테일에 의한 포토 커런트(photo current)로 인하여 소자의 오프 커런트(off current)가 높아지는 것을 방지할 수 있는 효과가 있다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴보면 다음과 같다.
도 2는 본 발명에 따라 형성된 데이터배선과 반도체층 테일이 형성된 단면도이고, 도 3은 본 발명에 따른 박막 트랜지스터 어레이기판을 도시한 평면도이고, 도 4a 내지 도 4i는 본 발명에 따른 박막트랜지스터 어레이 기판의 제조방법을 도시한 공정 순서도들이다.
본 발명에 따른 박막트랜지스터 어레이 기판은 화소전극(112) 및 박막트랜지스터(TFT)가 구비된 화소영역이 복수 개 형성되는 액티브 영역과, 외부구동회로와 연결하기 위한 패드전극이 형성되어 있는 게이트 패드부 영역 및 데이터 패드부 영역으로 구분되나, 도 3에는 액티브 영역 중에서 하나의 화소영역만 도시되고 있고, 도 4a 내지 도 4i는 도 2의 Ⅰ-Ⅰ'선상의 단면도, Ⅱ-Ⅱ'선상의 단면도, Ⅲ-Ⅲ'선상의 단면도를 도시하고 있다.
도 3 및 도 4i에 도시된 바와 같이, 상기 액티브 영역의 화소영역은 서로 수직 교차되는 게이트 배선(101b)과 데이터 배선(108f)을 통해 정의되고, 상기 게이트 배선(101b) 및 데이터 배선(108f) 사이의 전면에 구비되는 게이트 절연막(104)과, 상기 두 배선의 교차 지점에 구비되는 박막 트랜지스터와, 상기 박막트랜지스터의 드레인 전극(108e) 상에 콘택되어 화소영역 전면에 형성되는 화소전극(112)과, 상기 박막 트랜지스터와 화소전극(112) 사이에 보호막(110)이 형성된다.
상기 박막 트랜지스터는 게이트 전극(101a), 게이트 절연막(104), 제1 반도체층(106d), 소스/드레인 전극(108d,108e)이 차례로 적층 형성된다.
상기 게이트 배선(101b)은 단층의 금속층으로 형성되고, 상기 게이트 배선(101b)상에 게이트 절연막(104) 및 보호막(110)이 형성된다.
상기 데이터 배선(108f)은 하부의 제2 반도체층(106c)과 적층되고, 제2 반도체층(106c)의 하부에는 게이트 절연막(104)이, 데이터배선(108f) 상부에는 보호 막(110)이 형성된다.
이때, 도 2에 도시된 바와 같이, 제2 반도체층에는 폭이 일측에 1.2~ 1.4㎛정도인 반도체층 테일이 형성되는 데, 이는 종래 기술에 따른 3㎛정도인 반도체층 테일의 폭보다 감소됨을 알 수 있다.
도 4a 내지 도 4i는 본 발명에 따른 박막트랜지스터 어레이기판의 제조방법을 도시한 공정 순서도이다.
도 4a에 도시된 바와 같이, 기판(100)상에 게이트 전극(101a) 및 게이트 배선(101b)이 형성된다.
게이트 전극(101a) 및 게이트 배선(101b)은 기판(100) 상에 스퍼터링 방법등의 증착방법을 통해 제1 도전층을 형성한 후 제1 마스크를 이용한 사진 식각공정으로 패터닝함으로써 형성된다.
이어, 도 4b에 도시된 바와 같이, 게이트전극(101a) 및 게이트 배선(101b)가 형성된 기판(100)상에 게이트 절연막(104), 비정질 실리콘층(106a), 제3 도전층(108a)이 순차적으로 형성되고, 소스/드레인 전극 및 데이터 배선을 정의하는 제1 및 제2 포토레지스트 패턴(102a, 102b)이 형성된다.
상기 제1 및 제2 포토레지스트 패턴(102a, 102b)은 이중 단차를 갖는 포토레지스트 패턴으로써, 제3 도전층(108a) 상에 포토레지스트를 형성한 후 제2 마스크(200a, 200b)를 배치하여 사진공정을 수행함으로써 형성된다. 여기서 제2 마스크(200a, 200b)는 광을 모두 투과시키는 투과영역과, 광의 일부분은 투과시키고 일부분은 차단시키는 회절 노광영역(A)과, 광을 모두 차단시키는 차단영역(B)을 포함 하는 회절 노광마스크를 사용한다. 이때, 회절 노광영역(A)은 상기 박막 트랜지스터의 채널영역이 형성될 영역 및 데이터 배선의 가장자리가 형성될 영역에 배치되고, 차단영역(B)는 상기 박막트랜지스터의 소스/드레인전극이 형성될 영역과 데이터배선의 중심부가 형성될 영역에 배치된다. 따라서, 제2 마스크의 회절노광영역(A)에 상응하는 제1 포토레지스트 패턴의 두께는 차단영역(B)에 상응하는 제1 포토레지스트 패턴의 두께보다 낮은 두께로 형성된다.
제1 및 제2 마스크(200a, 200b)는 투명기판(200)상에 차단패턴 및 반투과막 또는 반투과패턴을 사용하여 차단영역(B)과 회절노광영역(A)을 형성하여 정의되는 회절노광 마스크를 사용한다.
이와 같은 회절노광 마스크를 구현하는 3가지의 실시예가 도 5a, 도 5b 및 도 5c에 도시되고 있다.
우선, 도 5a에는 회절노광영역(A)에 차단패턴인 크롬(Cr: 201)이, 회절노광영역(A) 및 차단영역(B)에 반투과막인 크롬산화막(CrO: 203)이 형성되는 회절노광마스크를 개시하고 있고, 도 7b에는 회절노광영역(A)에 차단패턴인 크롬(Cr: 201)이, 차단영역(B)에 반투과패턴인 크롬산화막(CrO: 203)이 형성되는 회절노광마스크를 개시하고 있고, 도 7c에는 회절노광영역(A) 및 차단영역(B)에 차단패턴인 크롬(Cr: 201)이 각각 형성되는 회절 노광마스크를 개시하고 있다. 이때, 차단 패턴으로 사용되는 크롬(Cr)이외에 니켈(Ni), 몰리브덴(Mo)이나 이들의 합금 등 반사율이 낮은 불투명한 금속을 사용할 수 있고, 반투과 물질(203)의 경우에는 크롬 산화물(CrOx)이외에 니켈산화물(NiO), 몰리브덴산화물(MoO)을 사용할 수 있고, 이 반 투과막은 입사 광에 대해 약 40%, 즉, 30% 내지 50% 정도의 투과율 특성을 나타내는 물질로 형성하며, 이러한 반투과막을 이용하여 노광 시간에 차이를 주면서 잔류 포토 레지스트(PR)의 두께를 제어할 수 있다.
도 4c에 도시된 바와 같이, 기판(100)상에 소스/드레인 전극 패턴(108b) 및 데이터배선패턴(108c)이 형성된다.
소스/드레인 전극 패턴(108b) 및 데이터배선패턴(108c)은 제1 및 제2 포토레지스트 패턴(102a, 102b)을 마스크로 상기 제3 도전층(108a)을 습식 식각함으로써 형성된다.
이때, 습식식각공정을 통해 형성된 소스/드레인 전극 패턴(108b)의 모서리 경계부는 제1 포토레지스트 패턴(102a)의 모서리 경계부보다 안쪽 즉, 게이트 전극(101a)가 형성된 방향으로 위치해 있고, 상기 습식식각공정을 통해 형성된 데이터배선패턴(108c)의 모서리 경계부는 제2 포토레지스트 패턴(102b)의 모서리 경계부보다 안쪽에 위치해 있으므로, 제1 및 제2 포토레지스트 패턴(102a, 102b)의 각 패턴 사이즈보다 작은 사이즈의 소스/드레인 전극 패턴(108b) 및 데이터배선패턴(108c)이 형성된다.
이어, 도 4d에 도시된 바와 같이, 기판(100)상에 제3 및 제4 포토레지스트 패턴(103a, 103b)이 형성된다.
상기 제3 및 제4 포토레지스트 패턴(103a, 103b)는 이중 단차를 갖는 제1 및 제2 포토레지스트 패턴 각각에 소스/드레인전극 패턴(108b)의 중심부(즉, 채널영역이 형성될 영역) 및 데이터 배선패턴(108c)의 가장자리가 노출되도록 에싱공정을 수행함으로써 형성된다.
다음으로, 도 4e에 도시된 바와 같이, 기판(100)상에 제1 반도체층(106b) 및 제2 반도체층(106c)이 형성된다.
상기 제1 반도체층(106b) 및 제2 반도체층(106c)은 제3 포토레지스트 패턴(103a) 및 상기 패터닝된 데이터 배선패턴(108c)를 마스크로 각각 사용하여 상기 비정질 실리콘층(106a)을 건식식각함으로써 형성된다. 이때, 제2 반도체층(106c)의 건식식각 공정시 데이터배선 패턴(106c)을 마스크로 사용함으로써 제2 반도체층(106c)의 모서리 경계부는 데이터배선패턴(106c)의 모서리 경계부와 서로 연결되도록 하고, 제1 반도체층(106b)의 건식식각 공정시 제3 포토레지스트 패턴(103a)을 마스크로 사용함으로써 제1 반도체층(106b)의 모서리 경계부는 제3 포토레지스트 패턴(103a)과 서로 연결되도록 한다.
이어, 도 4f에 도시된 바와 같이, 기판(100)상에 소스/드레인전극(108d, 108e) 및 데이터배선(108f)이 형성된다.
상기 소스/드레인 전극(108d, 108e) 및 데이터배선(108f)은 상기 제3 및 제4 포토레지스트 패턴(103a, 103b)을 마스크로 상기 소스/드레인전극 패턴(108b) 및 데이터배선 패턴(108c)을 습식식각함으로써 형성된다.
이때, 등방성인 습식식각공정을 통해 형성된 소스/드레인 전극(108d, 108e)의 모서리 경계부는 제3 포토레지스트패턴(103a)의 모서리 경계부보다 안쪽 즉, 게이트 전극(101a)이 형성된 방향으로 위치해 있으므로, 마스크인 제3 포토레지스트 패턴(103a)의 패턴 사이즈보다 작은 패턴 사이즈로 소스/드레인 전극(108d, 108e) 이 형성된다. 또한, 제2 반도체층(106c)의 모서리 경계부와 서로 연결된 데이터 배선패턴(108c)의 모서리 경계부는 상기 등방성인 습식 식각공정을 통해 소정 길이만큼 식각되므로, 제2 반도체층(106c)의 끝단이 각각 노출되어 반도체층 테일이 형성된다.
이때, 반도체층 테일의 폭은 일측에 1.2~ 1.4㎛정도인데, 이는 종래 기술에 따른 3㎛정도인 반도체층 테일의 폭보다 감소됨을 알 수 있다.
이어, 도 4g에 도시된 바와 같이, 기판(100)상에 형성된 제3 및 제4 포토레지스트 패턴(103a, 103b)을 에싱공정을 통해 제거한다.
다음으로, 도 4h에 도시된 바와 같이, 기판(100)상에 콘택홀이 구비된 보호막(110)이 형성된다.
상기 콘택홀은 드레인전극(108e)을 노출하고, 상기 콘택홀이 구비된 보호막(110)은 기판(100)상에 보호막을 증착한 후 제3 마스크를 이용한 사진식각공정으로 상기 보호막(110)을 패터닝함으로써 형성된다.
이어, 도 4i에 도시된 바와 같이, 기판(100)상에 화소전극(1112)이 형성됨으로써, 본 공정을 완료한다.
상기 화소전극(112)은 콘택홀 내부에 형성되어 상기 드레인전극(108e)와 접촉되고, 이는 콘택홀이 형성된 보호막(110) 상에 투명 재질의 도전층을 증착한 후 제4 마스크를 이용한 사진 식각공정으로 상기 도전층을 패터닝함으로써 형성된다.
이상에서와 같이, 본 발명에 따른 박막 트랜지스터 어레이 기판의 제조방법에 따르면, 데이터배선 형성 공정시 이중 단차의 포토레지스트 패턴을 사용한 식각 공정을 수행함으로써, 기존에 데이터 배선 외부로 돌출된 반도체층 테일의 폭이 줄어들게 된다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래의 데이터배선과 반도체층을 도시한 단면도
도 2는 본 발명에 따라 형성된 데이터배선과 반도체층을 도시한 단면도
도 3은 본 발명에 따른 박막 트랜지스터 어레이기판을 도시한 평면도
도 4a 내지 도 4i는 본 발명에 따른 박막트랜지스터 어레이 기판의 제조방법을 도시한 공정 순서도들
도 5a, 도 5b 및 도 5c는 본 발명에 따른 회절노광 마스크를 도시한 단면도
Claims (9)
- 기판 상에 게이트전극, 게이트 배선을 형성하는 단계와,상기 게이트 전극, 게이트 배선이 형성된 기판 상에 게이트 절연막, 반도체층, 금속층을 순차적으로 형성하는 단계와,상기 금속층 상에 회절노광마스크를 이용하여 이중 단차의 제1 및 제2 포토레지스트 패턴을 각각 형성하는 단계와,상기 제1 및 제2 포토레지스트 패턴을 통해 상기 금속층을 제1 식각하여, 소스/드레인전극 패턴 및 데이터배선 패턴을 형성하는 단계와,상기 제1 및 제2 포토레지스트 패턴을 에싱하여 제3 및 제4 포토레지스트 패턴을 형성하는 단계와,상기 제3 포토레지스트 패턴 및 데이터배선 패턴을 통해 상기 반도체층을 제2 식각하여, 상기 소스/드레인전극 패턴 하부에 제1 반도체층 및 데이터배선 패턴 하부에 제2 반도체층을 각각 형성하는 단계와,상기 제3 및 제4 포토레지스트패턴을 통해 소스/드레인전극 패턴 및 데이터배선 패턴을 제3 식각하여, 소스/드레인전극 및 데이터배선을 형성하는 단계와,상기 제3 및 제4 포토레지스트 패턴을 제거한 후, 콘택홀이 구비된 보호막을 형성하는 단계와,상기 보호막이 형성된 기판상에 화소전극을 형성하는 단계를 포함하는 박막트랜지스터 어레이 기판의 제조방법.
- 제1 항에 있어서, 상기 제1 식각은 습식식각이고, 상기 제2 식각은 건식식각이고, 상기 제3 식각은 습식식각인 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제1 항에 있어서, 상기 회절노광 마스크를 이용한 이중 단차의 제2 포토레지스트 패턴을 형성하는 단계는상기 회절노광 마스크의 회절노광영역에 상응하는 영역이 상기 데이터배선의 가장자리가 형성될 영역에 배치되도록 하고, 상기 데이터배선의 가장자리가 형성될 영역에 상응하는 상기 제2 포토레지스트 패턴의 두께는 상기 데이터배선의 중심부가 형성될 영역에 상응하는 제2 포토레지스트 패턴의 두께보다 낮은 두께로 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제1 항에 있어서, 상기 데이터배선패턴은상기 제2 포토레지스트 패턴의 패턴 사이즈보다 작은 사이즈로 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제1 항에 있어서, 상기 제2 반도체층의 모서리 경계부는상기 데이터배선 패턴의 모서리 경계부와 서로 연결되도록 하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제1 항에 있어서, 상기 데이터 배선을 형성하는 단계는상기 제2 반도체층의 끝단이 노출되도록 하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제1 항에 있어서, 상기 제4 포토레지스트 패턴은상기 데이터배선패턴의 가장자리가 노출되도록 형성되는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법.
- 제1 항에 있어서, 상기 회절노광마스크는차단패턴을 회절노광영역에 형성하고, 반투과막을 회절노광영역및 차단영역에 형성하는 제1 회절노광마스크, 차단패턴을 회절노광영역에 형성하고, 반투과패턴을 차단영역에 형성하는 제2 회절노광마스크 및 차단패턴을 회절노광영역 및 차단영역에 각각 형성하는 제3 회절 노광마스크 중 어느 하나를 사용하는 것을 특징으로 하는 박막트랜지스터 어레이기판의 제조방법.
- 제8항에 있어서, 상기 차단패턴은 크롬(Cr), 니켈(Ni), 몰리브덴(Mo)이나 이들의 합금 중 어느 하나로 형성하고, 반투과막 또는 반투과패턴은 크롬 산화물(CrOx), 니켈산화물(NiO), 몰리브덴산화물(MoO) 중 어느 하나로 형성하는 것을 특징으로 하는 박막트랜지스터 어레이기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070106591A KR101319337B1 (ko) | 2007-10-23 | 2007-10-23 | 박막트랜지스터 어레이 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070106591A KR101319337B1 (ko) | 2007-10-23 | 2007-10-23 | 박막트랜지스터 어레이 기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090041070A KR20090041070A (ko) | 2009-04-28 |
| KR101319337B1 true KR101319337B1 (ko) | 2013-10-16 |
Family
ID=40764260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070106591A KR101319337B1 (ko) | 2007-10-23 | 2007-10-23 | 박막트랜지스터 어레이 기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101319337B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102247659B1 (ko) * | 2014-09-25 | 2021-05-03 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| KR20200102620A (ko) | 2019-02-21 | 2020-09-01 | 삼성디스플레이 주식회사 | 감광성 수지 조성물, 이를 이용한 표시 장치 및 표시 장치의 제조 방법 |
| CN113113475B (zh) * | 2021-04-08 | 2023-06-02 | 合肥京东方显示技术有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060044987A (ko) * | 2004-03-31 | 2006-05-16 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 디스플레이 패널 및 그 제조 방법 |
| KR20070002918A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 반투과형 액정표시소자의 제조방법 |
| KR100675937B1 (ko) | 2004-09-21 | 2007-02-02 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 |
| KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
-
2007
- 2007-10-23 KR KR1020070106591A patent/KR101319337B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060044987A (ko) * | 2004-03-31 | 2006-05-16 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정 디스플레이 패널 및 그 제조 방법 |
| KR100675937B1 (ko) | 2004-09-21 | 2007-02-02 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 |
| KR20070002918A (ko) * | 2005-06-30 | 2007-01-05 | 엘지.필립스 엘시디 주식회사 | 반투과형 액정표시소자의 제조방법 |
| KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090041070A (ko) | 2009-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372579B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100391157B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| US7612373B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor | |
| US7351600B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP4408271B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| KR101277218B1 (ko) | 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법 | |
| US7241648B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| KR101235106B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| US8497507B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR100413668B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| US8305536B2 (en) | Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer | |
| KR20080001181A (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| US7416926B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR20080000751A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| US7439088B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20110056962A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR101319337B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법 | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20050070415A (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR101369758B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20070068594A (ko) | 박막 트랜지스터와 이의 제조 방법 및 박막 트랜지스터제조용 마스크 | |
| KR100675634B1 (ko) | 액정표시소자의 제조방법 | |
| KR20070070701A (ko) | 횡전계형 액정표시장치용 어레이 기판의 제조 방법 | |
| KR102574600B1 (ko) | 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 7 |