JP2005275323A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005275323A JP2005275323A JP2004092608A JP2004092608A JP2005275323A JP 2005275323 A JP2005275323 A JP 2005275323A JP 2004092608 A JP2004092608 A JP 2004092608A JP 2004092608 A JP2004092608 A JP 2004092608A JP 2005275323 A JP2005275323 A JP 2005275323A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- film
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 反射画素電極11(第3の金属膜)とその上層の第2の透明導電性膜12を同じマスクパターンでパターニングし、同じエッチング液を用いて一括ウェットエッチング処理した。これにより、対向電極基板の透明共通電極との仕事関数差を小さくし、フリッカや液晶の焼き付きの発生しない液晶表示装置を、工程数を増加させることなく低コストで製造することが可能である。また、第2の透明導電性膜12を選択的にエッチングする薬液でのウェットエッチング処理を追加することにより、第2の透明導電性膜12の膜剥がれを防止することができる。これにより、隣接画素間の電気的短絡による点欠陥不良の発生しない、高品質、高歩留りで安価な液晶表示装置を得ることができる。
【選択図】図1
Description
ゲート電極を有する複数本のゲート配線、
ソース電極を有しゲート配線と交差する複数本のソース配線、
ゲート電極と、ゲート電極上にゲート絶縁膜を介して設けられた半導体層と、ソース電極およびドレイン電極とから構成される薄膜トランジスタ、
薄膜トランジスタと、ゲート配線と、ソース配線との上部に設けられた層間絶縁膜、
ドレイン電極上部の層間絶縁膜に設けられたコンタクトホールを介してドレイン電極と電気的に接続された第1の透明導電性膜からなる透過画素電極、
コンタクトホールにて第1の透明導電性膜を介してドレイン電極に電気的に接続された高反射率の金属材料からなる反射画素電極、および反射画素電極上に形成された第2の透明導電性膜を備えており、反射画素電極と第2の透明導電性膜が、同じマスクパターンで形成された同一パターン形状を有するものである。
以下に、本発明を実施するための最良の形態である実施の形態1について述べる。図1は、本発明の実施の形態1における半透過型液晶表示装置の一部の断面を示す断面図、図2は、実施の形態1における半透過型液晶表示装置の1つの画素部分を示す平面図、図3(a)〜(f)は、実施の形態1における半透過型液晶表示装置の一部の断面を、その製造プロセスにおける第1工程〜第6工程の6つの工程に沿って示す断面図である。図中、同一、相当部分には同一符号を付している。
以下に、第1工程〜第6工程におけるTFTアレイ基板20の構成を、図3を参照して説明する。
ガラス基板1上には、ゲート電極Gを有する複数本のゲート配線2a、補助容量電極および補助容量配線2bおよびゲート端子部(図示せず)等が形成される。これらのゲート配線2a、補助容量電極および補助容量配線2bおよびゲート端子部は、第1の金属膜により構成されている。
この第2工程では、第1の金属膜は、第1の絶縁膜であるゲート絶縁膜3により覆われ、各画素部分のゲート電極G上では、さらにゲート絶縁膜3に上に、半導体能動膜を構成する半導体層4と、オーミックコンタクト層5が形成される。
第3工程では、複数本のソース電極Sを有するソース配線6とソース端子部(図示せず)とドレイン電極7とが、第2の金属膜により形成される。ソース配線6は、ゲート絶縁膜3、半導体層4、オーミックコンタクト層5を介して、ゲート配線2aと交差するように形成され、ドレイン電極7はソース電極Sと間隔をおいて対向するように形成される。結果として、ゲート電極G上には、ゲート絶縁膜3を介して半導体層4およびオーミックコンタクト層5が設けられ、これらのゲート電極G、半導体層4、ソース電極Sおよびドレイン電極7により、スイッチング素子である薄膜トランジスタTが形成される。この薄膜トランジスタTも、各画素部分に対応して形成される。
第4工程では、薄膜トランジスタT、ゲート配線2aおよびソース配線6の上部に、パッシベーション膜8と有機膜9からなる層間絶縁膜ILが設けられ、この層間絶縁膜ILには、コンタクトホール13が形成される。コンタクトホール13は、層間絶縁膜ILにおいて、ゲート端子部(図示せず)の上部、ソース端子部(図示せず)の上部、およびドレイン電極7の上部にそれぞれ形成されている。コンタクトホール13から少し離れた場所に、画素開口14が各画素部分に対応して形成され、この画素開口14は有機膜9、パッシベーション膜8およびゲート絶縁膜3を貫通し、ガラス基板1に達するように形成される。またコンタクトホール13に隣接する部分には、有機膜9の上面に、凹部9aによる凹凸面が形成される。
第5工程では、第1の透明導電性膜10が形成され、それぞれコンタクトホールを介してソース端子部、ゲート端子部、ドレイン電極7に電気的に接続される。ドレイン電極7に接続された第1の透明導電性膜10は、画素部分において画素開口14に配置され、透過画素電極10aを形成している。また、第1の透明導電性膜10は、画素開口14の他に、層間絶縁膜IL上の凹部9aによる凹凸面も覆っている。
第6工程では、層間絶縁膜IL上の凹部9aによる凹凸面およびコンタクトホール13上に、第1の透明導電性膜10を介して、高反射率の反射画素電極11が形成される。この反射画素電極11は第4の金属膜により構成される。さらに、反射画素電極11上には、フリッカおよび焼き付き対策として、第2の透明導電性膜12が配置されている。これらの反射画素電極11と第2の透明導電性膜12は、同じマスクパターンで形成された同一パターン形状を有するものである。
洗浄により表面を浄化したガラス基板1上に、スパッタリング法等により第1の金属膜を成膜する。第1の金属膜としては、例えばクロム(Cr)、モリブデン(Mo)、あるいはMo合金等の高融点金属からなり、膜厚200nm〜300nm程度の単層または積層構造の薄膜を用いることができる。成膜条件は、例えば150〜220℃でArを100sccm流し、圧力0.2〜0.4Pa、DCパワー10〜15kWで行う。
次に、プラズマCVD法等により第1の絶縁膜であるゲート絶縁膜3、半導体層4、オーミックコンタクト層5を連続して成膜する。ゲート絶縁膜3としては、膜厚300〜500nmの窒化ケイ素膜(SiNx)、半導体層4としては膜厚100〜200nmのa−Si:H(水素原子が添加されたアモルファスシリコン)、オーミックコンタクト層5としては膜厚30〜50nmのa―Siにリン(P)を微量にドーピングしたn型a―Si膜等がそれぞれ用いられる。
次に、スパッタリング法等により第2の金属膜を成膜する。第2の金属膜としては、例えばクロム(Cr)、モリブデン(Mo)、あるいはMo合金等の高融点金属からなり、膜厚200nm〜300nm程度の単層または積層構造の薄膜を用いることができる。成膜条件は、例えば150〜220℃でArを100sccm流し、圧力0.2〜0.4Pa、DCパワー10〜15kWで行う。
続いて、第3回目の写真製版工程により第2の金属膜をパターニングし、ソース電極Sおよびソース配線6、ドレイン電極7およびソース端子部(図示せず)を形成する。次に、形成されたソース電極6およびドレイン電極7をマスクにして、オーミックコンタクト層5のエッチングを行い、薄膜トランジスタTのオーミックコンタクト層5の中央部を除去し、半導体層4を露出させる。オーミックコンタクト層5のエッチング処理としては、例えばSF6とO2の混合ガスまたはCF4とO2の混合ガスによるドライエッチングを行う。
次に、プラズマCVD法等により第2の絶縁膜であるパッシベーション膜8を形成し、その上からさらに有機膜9を形成し、層間絶縁膜ILを形成する。パッシベーション膜8としては、例えば膜厚100nmのSiNx膜を用いることができる。また、有機膜9としては、公知の感光性有機樹脂膜が用いられ、膜厚3.2μmから3.9μm程度に形成される。
次に、スパッタリング法等により第1の透明導電性膜10を成膜する。第1の透明導電性膜10としては、ITO、SnO2、IZOなどを用いることができ、特に化学的安定性の点からITOを用いることが好ましい。第1の透明導電性膜10としてアモルファスITOを用いた場合は、成膜時、あるいはパターニング後に加熱して結晶化させる。
次に、スパッタリング法等により第3の金属膜を成膜する。第3の金属膜としては、例えばAl合金の単層膜、あるいはMoまたはMoを主成分とする金属材料を下地層としその上にAl合金層を積層した積層膜等を用いることができる。第3の金属膜は反射画素電極として用いられるため、高反射率の金属膜であることが好ましい。続いて、ITO、IZO等の第2の透明導電性膜12を20〜100Å成膜する。なお、第2の透明導電性膜12としては、非結晶のものを用いる。
上記実施の形態1では、反射画素電極11とその上層の第2の透明導電性膜12を同じマスクパターンで形成し、同じエッチング液を用いて一括ウェットエッチング処理した。本実施の形態2では、一括ウェットエッチング処理した後、そのままのレジストパターンで第2の透明導電性膜12を選択的にエッチングする薬液でのウェットエッチング処理を追加する製造方法について説明する。
3 ゲート絶縁膜、4 半導体層、5 オーミックコンタクト層、6 ソース配線、
7 ドレイン電極、8 パッシベーション膜、9 有機膜、9a 凹部、
10 第1の透明導電性膜、10a 透過画素電極、11 反射画素電極、
12 第2の透明導電性膜、13 コンタクトホール、14 画素開口、
15 有機レジスト、20 TFTアレイ基板。
Claims (12)
- 1つの画素部分に光を透過する透過画素電極と光を反射する反射画素電極とを有するTFTアレイ基板、透明共通電極を有する対向電極基板、および前記TFTアレイ基板と前記対向電極基板との間に挟まれた液晶を備えた液晶表示装置であって、
前記TFTアレイ基板は、
ゲート電極を有する複数本のゲート配線、
ソース電極を有し前記ゲート配線と交差する複数本のソース配線、
前記ゲート電極と、前記ゲート電極上にゲート絶縁膜を介して設けられた半導体層と、前記ソース電極およびドレイン電極とから構成される薄膜トランジスタ、
前記薄膜トランジスタと、前記ゲート配線と、前記ソース配線との上部に設けられた層間絶縁膜、
前記ドレイン電極上部の前記層間絶縁膜に設けられたコンタクトホールを介して前記ドレイン電極と電気的に接続された第1の透明導電性膜からなる透過画素電極、および
前記コンタクトホールにて前記第1の透明導電性膜を介して前記ドレイン電極に電気的に接続された高反射率の金属材料からなる反射画素電極、および前記反射画素電極上に形成された第2の透明導電性膜を備えており、
前記反射画素電極と前記第2の透明導電性膜が、同じマスクパターンで形成された同一パターン形状を有することを特徴とする液晶表示装置。 - 請求項1記載の液晶表示装置であって、前記第2の透明導電性膜のパターン端が前記反射画素電極のパターン端よりも横方向に突出した庇部分の寸法が0.5μm以下であることを特徴とする液晶表示装置。
- 請求項1記載の液晶表示装置であって、前記ゲート配線として、MoあるいはMoを主成分とする金属膜を用いたことを特徴とする液晶表示装置。
- 請求項1記載の液晶表示装置であって、前記ソース配線およびドレイン電極として、MoあるいはMoを主成分とする金属膜を用いたことを特徴とする液晶表示装置。
- 請求項1記載の液晶表示装置であって、前記反射画素電極として、Al合金の単層膜、あるいはMoまたはMoを主成分とする金属材料とAl合金との積層層を用いたことを特徴とする液晶表示装置。
- 透明絶縁性基板上に第1の金属膜を形成し、第1の写真製版工程によりパターニングしてゲート電極を有する複数本のゲート配線を形成する第1工程、
この第1工程の後で、第1の絶縁膜、半導体層、オーミックコンタクト層を形成し、第2の写真製版工程により前記半導体層および前記オーミックコンタクト層を少なくとも薄膜トランジスタが形成される部分に残存するようにパターニングする第2工程、
この第2工程の後で、第2の金属膜を形成し、第3の写真製版工程によりパターニングしてソース電極を有する複数本のソース配線およびドレイン電極を形成する第3工程、
この第3工程の後で、第2の絶縁膜および有機膜を形成し、第4の写真製版工程によりパターニングして前記薄膜トランジスタ、前記ゲート配線および前記ソース配線の上部に層間絶縁膜を形成すると共に、少なくとも前記ドレイン電極上部の前記層間絶縁膜にコンタクトホールを形成する第4工程、
この第4工程の後で、第1の透明導電性膜を形成し、第5の写真製版工程によりパターニングして前記コンタクトホールを介して前記ドレイン電極と電気的に接続された透過画素電極を形成する第5工程、および
この第5工程の後で、第3の金属膜を形成し、さらにこの第3の金属膜上に第2の透明導電性膜を形成し、第6の写真製版工程により前記第3の金属膜と前記第2の透明導電性膜を同じマスクパターンでパターニングして、前記コンタクトホールにて前記第1の透明導電性膜を介して前記ドレイン電極と電気的に接続された反射画素電極と、この反射画素電極と同一パターン形状を有する第2の透明導電性膜を形成する第6工程を含むことを特徴とする液晶表示装置の製造方法。 - 請求項6記載の液晶表示装置の製造方法であって、前記第6工程の第6回目の写真製版工程において、前記第3の金属膜と前記第2の透明導電性膜を同じエッチング液を用いて一括ウェットエッチング処理したことを特徴とする液晶表示装置の製造方法。
- 請求項6記載の液晶表示装置の製造方法であって、前記第6工程の第6回目の写真製版工程において、前記第3の金属膜と前記第2の透明導電性膜を同じエッチング液を用いて一括ウェットエッチング処理した後、そのままのレジストパターンで前記第2の透明導電性膜を選択的にエッチングする薬液でのウェットエッチング処理を追加したことを特徴とする液晶表示装置の製造方法。
- 請求項8記載の液晶表示装置の製造方法であって、前記第2の透明導電性膜のパターン端が前記反射画素電極のパターン端よりも横方向に突出した庇部分の寸法が0.5μm以下になるように追加のウェットエッチング処理を行ったことを特徴とする液晶表示装置の製造方法。
- 請求項6記載の液晶表示装置の製造方法であって、前記第1工程において、前記第1の金属膜として、MoあるいはMoを主成分とする金属膜を用いたことを特徴とする液晶表示装置の製造方法。
- 請求項6記載の液晶表示装置の製造方法であって、前記第3工程において、前記第2の金属膜として、MoあるいはMoを主成分とする金属膜を用いたことを特徴とする液晶表示装置の製造方法。
- 請求項6記載の液晶表示装置の製造方法であって、前記第6工程において、前記第3の金属膜として、Al合金の単層膜、あるいはMoまたはMoを主成分とする金属材料とAl合金との積層膜を用いたことを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092608A JP4227055B2 (ja) | 2004-03-26 | 2004-03-26 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004092608A JP4227055B2 (ja) | 2004-03-26 | 2004-03-26 | 液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005275323A true JP2005275323A (ja) | 2005-10-06 |
JP4227055B2 JP4227055B2 (ja) | 2009-02-18 |
Family
ID=35175016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004092608A Expired - Lifetime JP4227055B2 (ja) | 2004-03-26 | 2004-03-26 | 液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4227055B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007304384A (ja) * | 2006-05-12 | 2007-11-22 | Epson Imaging Devices Corp | 液晶装置、液晶装置の製造方法、および電子機器 |
JP2008147613A (ja) * | 2006-11-14 | 2008-06-26 | Mitsubishi Electric Corp | 多層薄膜パターン及び表示装置の製造方法 |
US7932183B2 (en) | 2006-11-14 | 2011-04-26 | Mitsubishi Electric Corporation | Method of manufacturing multilayer thin film pattern and display device |
-
2004
- 2004-03-26 JP JP2004092608A patent/JP4227055B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007304384A (ja) * | 2006-05-12 | 2007-11-22 | Epson Imaging Devices Corp | 液晶装置、液晶装置の製造方法、および電子機器 |
JP2008147613A (ja) * | 2006-11-14 | 2008-06-26 | Mitsubishi Electric Corp | 多層薄膜パターン及び表示装置の製造方法 |
US7932183B2 (en) | 2006-11-14 | 2011-04-26 | Mitsubishi Electric Corporation | Method of manufacturing multilayer thin film pattern and display device |
Also Published As
Publication number | Publication date |
---|---|
JP4227055B2 (ja) | 2009-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3431856B2 (ja) | 液晶表示装置の製造方法 | |
JP4658514B2 (ja) | 薄膜トランジスタ・アレイ基板及びその製造方法 | |
JP3410656B2 (ja) | 液晶表示装置及びその製造方法 | |
KR100660531B1 (ko) | 반사투과 복합형 박막트랜지스터 액정표시장치 | |
KR100802457B1 (ko) | 액정표시장치 및 그 제조 방법 | |
JP4475578B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
JP5102535B2 (ja) | 表示装置と表示装置の製造方法 | |
JP2009133954A (ja) | 液晶表示装置及びその製造方法 | |
JP2006201793A (ja) | 薄膜トランジスタ表示パネル及びその製造方法 | |
US6972434B2 (en) | Substrate for display, method of manufacturing the same and display having the same | |
JP3513409B2 (ja) | 液晶表示装置およびその製造方法 | |
KR20040026003A (ko) | 액정표시소자 및 그 제조방법 | |
US20140071553A1 (en) | Color filter substrate, tft array substrate, manufacturing method of the same, and liquid crystal display panel | |
JP2008026433A (ja) | Tftアレイ基板及びその製造方法、並びにこれを用いた表示装置 | |
US20070188682A1 (en) | Method for manufacturing a display device | |
JP2005338388A (ja) | 液晶表示装置およびその製造方法 | |
JP2011029310A (ja) | Tft基板及びその製造方法 | |
JP4227055B2 (ja) | 液晶表示装置の製造方法 | |
JP4354205B2 (ja) | 液晶表示装置及びその製造方法 | |
JP2009093145A (ja) | 表示装置及び表示装置の製造方法 | |
JPH1195248A (ja) | 表示装置用アレイ基板及びその製造方法 | |
KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
KR20070072113A (ko) | 액정표시소자 및 그 제조방법 | |
KR100646172B1 (ko) | 액정표시장치 및 그 제조 방법 | |
JP2004219515A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081127 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4227055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |