JP2005275323A - 液晶表示装置およびその製造方法 - Google Patents

液晶表示装置およびその製造方法 Download PDF

Info

Publication number
JP2005275323A
JP2005275323A JP2004092608A JP2004092608A JP2005275323A JP 2005275323 A JP2005275323 A JP 2005275323A JP 2004092608 A JP2004092608 A JP 2004092608A JP 2004092608 A JP2004092608 A JP 2004092608A JP 2005275323 A JP2005275323 A JP 2005275323A
Authority
JP
Japan
Prior art keywords
liquid crystal
display device
crystal display
film
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004092608A
Other languages
English (en)
Other versions
JP4227055B2 (ja
Inventor
Masaki Nakahori
正樹 中堀
Hatsumi Kimura
初美 木村
Kenichi Miyamoto
賢一 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004092608A priority Critical patent/JP4227055B2/ja
Publication of JP2005275323A publication Critical patent/JP2005275323A/ja
Application granted granted Critical
Publication of JP4227055B2 publication Critical patent/JP4227055B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 フリッカや液晶の焼き付きの発生しない液晶表示装置を、工程数を増加させることなく低コストで製造することが可能な液晶表示装置の製造方法を提供する。
【解決手段】 反射画素電極11(第3の金属膜)とその上層の第2の透明導電性膜12を同じマスクパターンでパターニングし、同じエッチング液を用いて一括ウェットエッチング処理した。これにより、対向電極基板の透明共通電極との仕事関数差を小さくし、フリッカや液晶の焼き付きの発生しない液晶表示装置を、工程数を増加させることなく低コストで製造することが可能である。また、第2の透明導電性膜12を選択的にエッチングする薬液でのウェットエッチング処理を追加することにより、第2の透明導電性膜12の膜剥がれを防止することができる。これにより、隣接画素間の電気的短絡による点欠陥不良の発生しない、高品質、高歩留りで安価な液晶表示装置を得ることができる。
【選択図】図1

Description

本発明は、薄膜トランジスタ(TFT)をスイッチング素子に用いたアクティブマトリクス型液晶表示装置(TFT−LCD)およびその製造方法に関し、特に反射画素電極上に透明導電性膜を備えたTFTアレイ基板を低コストで製造する方法を提供するものである。
アクティブマトリクス型液晶表示装置は、ガラス基板上に薄膜トランジスタをマトリクス状に配置したTFTアレイ基板と、対向電極を備えたカラーフィルタ基板との間に液晶を配置し、それぞれの基板に形成された電極によって液晶の配向を制御することで表示を行うものであり、ノート型パーソナルコンピュータやOAモニタ用の表示装置として広く開発が進められている。
従来の一般的な液晶表示装置として、光源をその背面または側面に設置して画像表示を行う透過型液晶表示装置と、反射層を設置し周囲光を反射層表面で反射させることにより画像表示を行う反射型液晶表示装置がある。透過型液晶表示装置には、周囲光が非常に明るい場合に、周囲光に比べて表示光が暗いため表示を観察できないという課題がある。また反射型液晶表示装置には、周囲光が暗い場合には視認性が極端に低下するという課題がある。そこで、1つの画素部分に光を透過する透過画素電極と、光を反射する反射画素電極を有する液晶表示装置(以下、半透過型液晶表示装置と称す)が注目されている。
従来の半透過型液晶表示装置におけるTFTアレイ基板の構造について、その製造方法に従って簡単に説明する。透明絶縁性基板上に第1の金属膜を形成し、これを第1回目の写真製版工程によりパターニングしてゲート電極および補助容量電極を形成する。次に、ゲート絶縁膜、半導体層、オーミックコンタクト層をプラズマCVD法等で積層し、第2回目の写真製版工程により半導体層とオーミックコンタクト層を、少なくとも薄膜トランジスタが形成される部分に残存するようパターニングする。
次に第2の金属膜を形成し、これを第3回目の写真製版工程によりパターニングし、ソース電極を備えたソース配線、ドレイン電極を形成し、さらにこれらのソース電極およびドレイン電極をマスクにしてオーミックコンタクト層をパターニングして薄膜トランジスタを作成する。続いてパッシベーション膜、有機膜を形成した後、第4回目の写真製版工程にて有機膜に凹凸部を形成し、また、後に形成される画素電極とドレイン電極を電気的に接続するためのコンタクトホールをパターニングする。次に、ITO等の透明導電性膜を形成し、これを第5回目の写真製版工程によりパターニングし、透過画素電極を形成する。さらに、高反射率の第3の金属膜を形成し、これを第6回目の写真製版工程にてパターニングし、反射画素電極を形成してTFTアレイ基板が完成する。なお、上記の製造方法では、6回の写真製版工程において計6枚のマスクを用いた。
透過型液晶表示装置においては通常、TFTアレイ基板上の画素電極およびカラーフィルタ基板上の対向電極のいずれも透明であることが求められており、双方とも電極材料としてITO等の透明導電性膜が用いられていた。このため、液晶の交流駆動に際して、上記画素電極と対向電極は、互いに正、負電圧をほぼ同一の条件で液晶に印加することができた。しかしながら、上記の半透過型液晶表示装置または反射型液晶表示装置の場合は、反射画素電極としてAlなどの第3の金属膜を用いるため、仕事関数差によるDC電位が形成され、駆動条件によって表示のちらつき(フリッカ)や液晶の焼き付きが発生するという問題があった。
このようなフリッカおよび焼き付き対策として、例えば特許文献1では、有機膜上の反射層(反射画素電極)を直接覆うように形成されたITO等の透明導電材料から構成された透明電極を備えた液晶表示装置が提示されている。しかし、特許文献1の構造では、反射層とソース電極は同様な材料(Al等)から構成されるため、ソース電極が反射層のエッチング液に侵食されて断線等が発生してしまうことから、有機膜に設けられたコンタクトホール部において、接続用金属層を別途設ける必要があった。このため、新たなマスクパターンが必要になり、工程数が増え、製造コストが上がるという問題があった。
特開2003−255378号公報(第4頁−第7頁、図2)
本発明は、上述のような課題を解消するためになされたもので、フリッカや液晶の焼き付きの発生しない液晶表示装置を、工程数を増加させることなく低コストで製造することが可能な液晶表示装置の製造方法を提供し、高品質で安価な液晶表示装置を得ることを目的とする。
本発明に係わる液晶表示装置は、1つの画素部分に光を透過する透過画素電極と光を反射する反射画素電極とを有するTFTアレイ基板、透明共通電極を有する対向電極基板、およびTFTアレイ基板と対向電極基板との間に挟まれた液晶を備えた液晶表示装置であって、TFTアレイ基板は、
ゲート電極を有する複数本のゲート配線、
ソース電極を有しゲート配線と交差する複数本のソース配線、
ゲート電極と、ゲート電極上にゲート絶縁膜を介して設けられた半導体層と、ソース電極およびドレイン電極とから構成される薄膜トランジスタ、
薄膜トランジスタと、ゲート配線と、ソース配線との上部に設けられた層間絶縁膜、
ドレイン電極上部の層間絶縁膜に設けられたコンタクトホールを介してドレイン電極と電気的に接続された第1の透明導電性膜からなる透過画素電極、
コンタクトホールにて第1の透明導電性膜を介してドレイン電極に電気的に接続された高反射率の金属材料からなる反射画素電極、および反射画素電極上に形成された第2の透明導電性膜を備えており、反射画素電極と第2の透明導電性膜が、同じマスクパターンで形成された同一パターン形状を有するものである。
また、本発明に係わる液晶表示装置の製造方法は、透明絶縁性基板上に第1の金属膜を形成し、第1の写真製版工程によりパターニングしてゲート電極を有する複数本のゲート配線を形成する第1工程、この第1工程の後で、第1の絶縁膜、半導体層、オーミックコンタクト層を形成し、第2の写真製版工程により半導体層およびオーミックコンタクト層を少なくとも薄膜トランジスタが形成される部分に残存するようパターニングする第2工程、この第2工程の後で、第2の金属膜を形成し、第3の写真製版工程によりパターニングしてソース電極を有する複数本のソース配線およびドレイン電極を形成する第3工程、この第3工程の後で、第2の絶縁膜および有機膜を形成し、第4の写真製版工程によりパターニングして薄膜トランジスタ、ゲート配線およびソース配線の上部に層間絶縁膜を形成すると共に、少なくともドレイン電極上部の層間絶縁膜にコンタクトホールを形成する第4工程、この第4工程の後で、第1の透明導電性膜を形成し、第5の写真製版工程によりパターニングしてコンタクトホールを介してドレイン電極と電気的に接続された透過画素電極を形成する第5工程、およびこの第5工程の後で、第3の金属膜を形成し、さらにこの第3の金属膜上に第2の透明導電性膜を形成し、第6の写真製版工程により第3の金属膜と第2の透明導電性膜を同じマスクパターンでパターニングして、コンタクトホールにて第1の透明導電性膜を介してドレイン電極と電気的に接続された反射画素電極と、この反射画素電極と同一パターン形状を有する第2の透明導電性膜を形成する第6工程を含んで製造するものである。
本発明の液晶表示装置およびその製造方法によれば、第3の金属膜と第2の透明導電性膜を同じマスクパターンでパターニングして、反射画素電極と、この反射画素電極と同一パターン形状を有する第2の透明導電性膜を形成するようにしたので、工程数を増加させることなく、フリッカや液晶の焼き付きの発生しない液晶表示装置を低コストで製造することが可能である。
また、本発明の液晶表示装置およびその製造方法によれば、反射画素電極上に第2の透明導電性膜を形成することにより、対向電極基板の透明共通電極との仕事関数差を小さくし、フリッカや液晶の焼き付きを低減することができる。さらに、反射画素電極と第2の透明導電性膜が同一パターン形状を有するため、第2の透明導電性膜の膜剥がれを防止することができ、隣接画素間の電気的短絡による点欠陥不良の発生しない高品質、高歩留りで安価な液晶表示装置を得ることができる。
実施の形態1.
以下に、本発明を実施するための最良の形態である実施の形態1について述べる。図1は、本発明の実施の形態1における半透過型液晶表示装置の一部の断面を示す断面図、図2は、実施の形態1における半透過型液晶表示装置の1つの画素部分を示す平面図、図3(a)〜(f)は、実施の形態1における半透過型液晶表示装置の一部の断面を、その製造プロセスにおける第1工程〜第6工程の6つの工程に沿って示す断面図である。図中、同一、相当部分には同一符号を付している。
本実施の形態における半透過型液晶表示装置は、図1および図2に示すように、TFTアレイ基板20上の各画素中に、光を透過する透過画素電極10aと、光を反射する反射画素電極111を有するもので、このTFTアレイ基板20に、透明共通電極を有する対向電極基板(図示せず)を対向して配置し、それらの間に液晶を配置したものである。
以下に、第1工程〜第6工程におけるTFTアレイ基板20の構成を、図3を参照して説明する。
[第1工程における構成(図3(a))]
ガラス基板1上には、ゲート電極Gを有する複数本のゲート配線2a、補助容量電極および補助容量配線2bおよびゲート端子部(図示せず)等が形成される。これらのゲート配線2a、補助容量電極および補助容量配線2bおよびゲート端子部は、第1の金属膜により構成されている。
[第2工程における構成(図3(b))]
この第2工程では、第1の金属膜は、第1の絶縁膜であるゲート絶縁膜3により覆われ、各画素部分のゲート電極G上では、さらにゲート絶縁膜3に上に、半導体能動膜を構成する半導体層4と、オーミックコンタクト層5が形成される。
[第3工程における構成(図3(c))]
第3工程では、複数本のソース電極Sを有するソース配線6とソース端子部(図示せず)とドレイン電極7とが、第2の金属膜により形成される。ソース配線6は、ゲート絶縁膜3、半導体層4、オーミックコンタクト層5を介して、ゲート配線2aと交差するように形成され、ドレイン電極7はソース電極Sと間隔をおいて対向するように形成される。結果として、ゲート電極G上には、ゲート絶縁膜3を介して半導体層4およびオーミックコンタクト層5が設けられ、これらのゲート電極G、半導体層4、ソース電極Sおよびドレイン電極7により、スイッチング素子である薄膜トランジスタTが形成される。この薄膜トランジスタTも、各画素部分に対応して形成される。
[第4工程における構成(図3(d))〕
第4工程では、薄膜トランジスタT、ゲート配線2aおよびソース配線6の上部に、パッシベーション膜8と有機膜9からなる層間絶縁膜ILが設けられ、この層間絶縁膜ILには、コンタクトホール13が形成される。コンタクトホール13は、層間絶縁膜ILにおいて、ゲート端子部(図示せず)の上部、ソース端子部(図示せず)の上部、およびドレイン電極7の上部にそれぞれ形成されている。コンタクトホール13から少し離れた場所に、画素開口14が各画素部分に対応して形成され、この画素開口14は有機膜9、パッシベーション膜8およびゲート絶縁膜3を貫通し、ガラス基板1に達するように形成される。またコンタクトホール13に隣接する部分には、有機膜9の上面に、凹部9aによる凹凸面が形成される。
[第5工程における構成(図3(e))
第5工程では、第1の透明導電性膜10が形成され、それぞれコンタクトホールを介してソース端子部、ゲート端子部、ドレイン電極7に電気的に接続される。ドレイン電極7に接続された第1の透明導電性膜10は、画素部分において画素開口14に配置され、透過画素電極10aを形成している。また、第1の透明導電性膜10は、画素開口14の他に、層間絶縁膜IL上の凹部9aによる凹凸面も覆っている。
[第6工程の構成(図3(f))]
第6工程では、層間絶縁膜IL上の凹部9aによる凹凸面およびコンタクトホール13上に、第1の透明導電性膜10を介して、高反射率の反射画素電極11が形成される。この反射画素電極11は第4の金属膜により構成される。さらに、反射画素電極11上には、フリッカおよび焼き付き対策として、第2の透明導電性膜12が配置されている。これらの反射画素電極11と第2の透明導電性膜12は、同じマスクパターンで形成された同一パターン形状を有するものである。
さて、本実施の形態1における液晶表示装置の製造プロセスの第1工程〜第6工程について、図3を用いて具体的に説明する。なお、本実施の形態1では、6回の写真製版工程により計6枚のマスクパターンを用いてTFTアレイ基板を製造するプロセスについて述べる。
[第1工程のプロセス(図3(a))]
洗浄により表面を浄化したガラス基板1上に、スパッタリング法等により第1の金属膜を成膜する。第1の金属膜としては、例えばクロム(Cr)、モリブデン(Mo)、あるいはMo合金等の高融点金属からなり、膜厚200nm〜300nm程度の単層または積層構造の薄膜を用いることができる。成膜条件は、例えば150〜220℃でArを100sccm流し、圧力0.2〜0.4Pa、DCパワー10〜15kWで行う。
次に、第1回目の写真製版工程により第1の金属膜をパターニングし、ゲート電極Gおよびゲート配線2a、補助容量電極および補助容量配線2b、ゲート端子部(図示せず)等を形成する。写真製版工程では、基板洗浄後、感光性レジストを塗布、乾燥し、所定のパターンが形成されたマスクパターンを通して露光、現像を行い基板上にマスクパターンを転写したレジストを形成し、感光性レジストを加熱硬化させたのちに第1の金属膜のエッチングを行い、感光性レジストを剥離する。なお、第1の金属膜のエッチング処理としては、例えば液組成がリン酸+硝酸+酢酸+純水のエッチング液を用いたウェットエッチングを行う。
[第2工程のプロセス(図3(b))]
次に、プラズマCVD法等により第1の絶縁膜であるゲート絶縁膜3、半導体層4、オーミックコンタクト層5を連続して成膜する。ゲート絶縁膜3としては、膜厚300〜500nmの窒化ケイ素膜(SiNx)、半導体層4としては膜厚100〜200nmのa−Si:H(水素原子が添加されたアモルファスシリコン)、オーミックコンタクト層5としては膜厚30〜50nmのa―Siにリン(P)を微量にドーピングしたn型a―Si膜等がそれぞれ用いられる。
続いて、第2回目の写真製版工程により、半導体層4およびオーミックコンタクト層5を少なくとも薄膜トランジスタTが形成される部分に残存するようアイランド状にパターニングする。半導体層4およびオーミックコンタクト層5のエッチング処理としては、例えばSFとOの混合ガスまたはCFとOの混合ガスによるドライエッチングを行う。
[第3工程のプロセス(図3(c))]
次に、スパッタリング法等により第2の金属膜を成膜する。第2の金属膜としては、例えばクロム(Cr)、モリブデン(Mo)、あるいはMo合金等の高融点金属からなり、膜厚200nm〜300nm程度の単層または積層構造の薄膜を用いることができる。成膜条件は、例えば150〜220℃でArを100sccm流し、圧力0.2〜0.4Pa、DCパワー10〜15kWで行う。
続いて、第3回目の写真製版工程により第2の金属膜をパターニングし、ソース電極Sおよびソース配線6、ドレイン電極7およびソース端子部(図示せず)を形成する。次に、形成されたソース電極6およびドレイン電極7をマスクにして、オーミックコンタクト層5のエッチングを行い、薄膜トランジスタTのオーミックコンタクト層5の中央部を除去し、半導体層4を露出させる。オーミックコンタクト層5のエッチング処理としては、例えばSFとOの混合ガスまたはCFとOの混合ガスによるドライエッチングを行う。
[第4工程のプロセス(図3(d))
次に、プラズマCVD法等により第2の絶縁膜であるパッシベーション膜8を形成し、その上からさらに有機膜9を形成し、層間絶縁膜ILを形成する。パッシベーション膜8としては、例えば膜厚100nmのSiNx膜を用いることができる。また、有機膜9としては、公知の感光性有機樹脂膜が用いられ、膜厚3.2μmから3.9μm程度に形成される。
続いて、第4回目の写真製版工程により、有機膜9、パッシベーション膜8およびゲート絶縁膜3をパターニングする。この工程では、有機膜9の反射部に相当する部分に凹部9aによる凹凸面を、またドレイン電極7上にコンタクトホール13を形成し、併せて画素開口14を形成する。なお、図示しないゲート端子部上およびソース端子部上にもそれぞれコンタクトホールが形成される。各コンタクトホールは、有機膜9をマスクとしたドライエッチングによりパッシベーション膜8を除去することにより形成される。反射部に相当する有機膜9の表面に凹部9aによる凹凸面を設けることにより、入射された外光が散乱され良好な表示特性を得ることができる。
なお、この工程では有機膜9の露光に2種類のマスクを用いてもよいが、コンタクトホールパターンと凹部ハーフトーンパターンを同時に形成した1種類のマスクを用いてもよい。このとき凹部ハーフトーンパターンは露光光の透過量がコンタクトホールパターンの透過量の20%から80%となるようにしておくのが好ましい。このようなハーフトーンマスクを用いれば、1回の露光で有機膜9に凹部9aによる凹凸面とコンタクトホール13とを同時に形成することができる。
なお、この時点においては、図3(d)に示すように、薄膜トランジスタTと反射部の間に位置する画素/ドレインコンタクト部のコンタクトホール13では、有機膜9、パッシベーション膜8が除去されドレイン電極7が露出している。さらに画素開口14では、有機膜9、パッシベーション膜8およびゲート絶縁膜3が除去され、ガラス基板1が露出している。
[第5工程のプロセス(図3(e))]
次に、スパッタリング法等により第1の透明導電性膜10を成膜する。第1の透明導電性膜10としては、ITO、SnO、IZOなどを用いることができ、特に化学的安定性の点からITOを用いることが好ましい。第1の透明導電性膜10としてアモルファスITOを用いた場合は、成膜時、あるいはパターニング後に加熱して結晶化させる。
続いて、第5回目の写真製版工程により、第1の透明導電性膜10をパターニングし、透過画素電極10aを形成する。なお、第1の透明導電性膜10は、有機膜9に形成された凹部9aによる凹凸面上およびコンタクトホール13上にも形成される。第1の透明導電性膜10のエッチング処理は、使用する材料によって公知のウェットエッチングを用いる。例えば、結晶化ITOの場合には塩酸および硝酸が混合されてなる水溶液を用いて行うことができる。また、ITOの場合、公知のガス組成(たとえば、HI、HBr)でのドライエッチングも可能である。
[第6工程のプロセス(図3(f))]
次に、スパッタリング法等により第3の金属膜を成膜する。第3の金属膜としては、例えばAl合金の単層膜、あるいはMoまたはMoを主成分とする金属材料を下地層としその上にAl合金層を積層した積層膜等を用いることができる。第3の金属膜は反射画素電極として用いられるため、高反射率の金属膜であることが好ましい。続いて、ITO、IZO等の第2の透明導電性膜12を20〜100Å成膜する。なお、第2の透明導電性膜12としては、非結晶のものを用いる。
次に、第6回目の写真製版工程により、有機レジストをパターニングした後、液組成がリン酸+硝酸+酢酸+純水のエッチャントを用いたウェットエッチングを行う。この時、反射画素電極11(第3の金属膜)のエッチングのリフトオフ作用により、第3の金属膜と第2の透明導電性膜12を同時にエッチングし、反射画素電極11を形成する。すなわち、本実施の形態では、反射画素電極11とその上層の第2の透明導電性膜12を同じマスクパターンで形成し、同じエッチング液を用いて一括ウェットエッチング処理したものである。以上の工程を経て、図1、図2および図3(f)に示すようなTFTアレイ基板20が完成する。
完成したTFTアレイ基板20は、その後のセル化工程において配向膜が塗布され、一定の方向にラビング処理が施される。同様に、透明絶縁性基板上にブラックマトリクス、カラーフィルタ、カラーフィルタの保護膜、共通透明画素電極等が形成された対向電極基板にも配向膜が塗布されラビング処理が施される。これらのTFTアレイ基板20と対向電極基板とを互いの配向膜が向き合うようにスペーサを介して重ね合わせ、基板周縁部をシール材にて接着し、両基板間に液晶を封止する。このようにして形成された液晶セルの背面にバックライトユニットに取り付けることにより、本実施の形態における半透過型液晶表示装置が完成する。
以上のように、本実施の形態1によれば、反射画素電極11上に第2の透明導電性膜12を形成することにより、対向電極基板の透明共通電極との仕事関数差を小さくし、フリッカや液晶の焼き付きを低減することができる。また、反射画素電極11(第3の金属膜)と第2の透明導電性膜12を同じマスクパターンでパターニングし、同じエッチング液を用いて一括ウェットエッチング処理することにより、反射画素電極11と、この反射画素電極11と同一パターン形状を有する第2の透明導電性膜12を形成するようにしたので、工程数を増加させることなく、フリッカや液晶の焼き付きの発生しない液晶表示装置を低コストで製造することが可能となった。
実施の形態2.
上記実施の形態1では、反射画素電極11とその上層の第2の透明導電性膜12を同じマスクパターンで形成し、同じエッチング液を用いて一括ウェットエッチング処理した。本実施の形態2では、一括ウェットエッチング処理した後、そのままのレジストパターンで第2の透明導電性膜12を選択的にエッチングする薬液でのウェットエッチング処理を追加する製造方法について説明する。
図4は、反射画素電極11と上層の第2の透明導電性膜12を成膜した後、第6の写真製版工程において有機レジスト15を所望の形状にパターニングした後の構造を示す断面図である。また、図5および図6は、図4中Aで示す部分の拡大断面図である。
上記実施の形態1による一括ウェットエッチングでは、第2の透明導電性膜12よりも反射画素電極11(第3の金属膜)のエッチングレートが速いために、第2の透明導電性膜12のパターン端が反射画素電極11のパターン端よりも横方向に庇部分Lが0.5μm〜1.0μm程度突出した構造となる(図5)。このような構造では、後のパネル工程におけるラビング処理等の基板を擦る工程において、第2の透明導電性膜12の膜剥がれが発生し、剥がれた膜が隣の画素間で短絡すると点欠陥不良となることがある。
本実施の形態では、上記のような不良を防ぐために、非晶質の第2の透明導電性膜12を選択的にエッチングする薬液、例えばしゅう酸が混合されてなる水溶液でのウェットエッチング処理を追加し、第2の透明導電性膜12の横方向に突出した庇部分を削るようにする。具体的には、第2の透明導電性膜12のパターン端が反射画素電極11のパターン端よりも横方向に突出した庇部分Lが0.5μm以下になるように追加のウェットエッチング処理を行うことにより、図6に示すような構造のTFTアレイ基板が得られる。
以上のように、本実施の形態2では、第6工程の第6回目の写真製版工程において、反射画素電極11(第3の金属膜)と第2の透明導電性膜12を同じエッチング液を用いて一括ウェットエッチング処理した後、そのままのレジストパターンで第2の透明導電性膜12を選択的にエッチングする薬液でのウェットエッチング処理を追加することにより、第2の透明導電性膜12の横方向に突出した庇部分を削ることができるため、反射画素電極11と第2の透明導電性膜12が同一パターン形状を有するようになり、第2の透明導電性膜12の膜剥がれを防止することができる。これにより、上記実施の形態1と同様の効果に加えて、隣接画素間の電気的短絡による点欠陥不良の発生しない、高品質、高歩留りで安価な液晶表示装置を得ることができる。
なお、上記実施の形態1および実施の形態2では、半透過型液晶表示装置について説明したが、本発明は、画素表示部全面に亘って反射画素電極が形成された全反射型液晶表示装置にも適用可能である。また、上記実施の形態1では、6回の写真製版工程において計6枚のマスクを用いる製造方法について述べたが、本発明はこれに限定されるものではない。
本発明は、液晶表示装置に利用され、特にパーソナルコンピュータ等のOA機器や携帯電話、電子手帳等の携帯情報機器、あるいは液晶モニターを備えたカーナビゲーションシステムやカメラ一体型VTR等に用いられる。
本発明の実施の形態1における半透過型液晶表示装置の一部の断面を示す断面図である。 本発明の実施の形態1における半透過型液晶表示装置の1つの画素部分を示す平面図である。 本発明の実施の形態1における半透過型液晶表示装置の一部の断面を、その製造プロセスにおける第1工程〜第6工程の6つの工程に沿って示す断面図である。 本発明の実施の形態2における第6の写真製版工程にて有機レジストをパターニングした後の構造を示す断面図である。 本発明の実施の形態2における第6の写真製版工程にて1回目のウェットエッチング処理後の構造を示す拡大断面図である。 本発明の実施の形態2における第6の写真製版工程にて2回目のウェットエッチング処理後の構造を示す拡大断面図である。
符号の説明
1 ガラス基板、2a ゲート配線、2b 補助容量電極および補助容量配線、
3 ゲート絶縁膜、4 半導体層、5 オーミックコンタクト層、6 ソース配線、
7 ドレイン電極、8 パッシベーション膜、9 有機膜、9a 凹部、
10 第1の透明導電性膜、10a 透過画素電極、11 反射画素電極、
12 第2の透明導電性膜、13 コンタクトホール、14 画素開口、
15 有機レジスト、20 TFTアレイ基板。

Claims (12)

  1. 1つの画素部分に光を透過する透過画素電極と光を反射する反射画素電極とを有するTFTアレイ基板、透明共通電極を有する対向電極基板、および前記TFTアレイ基板と前記対向電極基板との間に挟まれた液晶を備えた液晶表示装置であって、
    前記TFTアレイ基板は、
    ゲート電極を有する複数本のゲート配線、
    ソース電極を有し前記ゲート配線と交差する複数本のソース配線、
    前記ゲート電極と、前記ゲート電極上にゲート絶縁膜を介して設けられた半導体層と、前記ソース電極およびドレイン電極とから構成される薄膜トランジスタ、
    前記薄膜トランジスタと、前記ゲート配線と、前記ソース配線との上部に設けられた層間絶縁膜、
    前記ドレイン電極上部の前記層間絶縁膜に設けられたコンタクトホールを介して前記ドレイン電極と電気的に接続された第1の透明導電性膜からなる透過画素電極、および
    前記コンタクトホールにて前記第1の透明導電性膜を介して前記ドレイン電極に電気的に接続された高反射率の金属材料からなる反射画素電極、および前記反射画素電極上に形成された第2の透明導電性膜を備えており、
    前記反射画素電極と前記第2の透明導電性膜が、同じマスクパターンで形成された同一パターン形状を有することを特徴とする液晶表示装置。
  2. 請求項1記載の液晶表示装置であって、前記第2の透明導電性膜のパターン端が前記反射画素電極のパターン端よりも横方向に突出した庇部分の寸法が0.5μm以下であることを特徴とする液晶表示装置。
  3. 請求項1記載の液晶表示装置であって、前記ゲート配線として、MoあるいはMoを主成分とする金属膜を用いたことを特徴とする液晶表示装置。
  4. 請求項1記載の液晶表示装置であって、前記ソース配線およびドレイン電極として、MoあるいはMoを主成分とする金属膜を用いたことを特徴とする液晶表示装置。
  5. 請求項1記載の液晶表示装置であって、前記反射画素電極として、Al合金の単層膜、あるいはMoまたはMoを主成分とする金属材料とAl合金との積層層を用いたことを特徴とする液晶表示装置。
  6. 透明絶縁性基板上に第1の金属膜を形成し、第1の写真製版工程によりパターニングしてゲート電極を有する複数本のゲート配線を形成する第1工程、
    この第1工程の後で、第1の絶縁膜、半導体層、オーミックコンタクト層を形成し、第2の写真製版工程により前記半導体層および前記オーミックコンタクト層を少なくとも薄膜トランジスタが形成される部分に残存するようにパターニングする第2工程、
    この第2工程の後で、第2の金属膜を形成し、第3の写真製版工程によりパターニングしてソース電極を有する複数本のソース配線およびドレイン電極を形成する第3工程、
    この第3工程の後で、第2の絶縁膜および有機膜を形成し、第4の写真製版工程によりパターニングして前記薄膜トランジスタ、前記ゲート配線および前記ソース配線の上部に層間絶縁膜を形成すると共に、少なくとも前記ドレイン電極上部の前記層間絶縁膜にコンタクトホールを形成する第4工程、
    この第4工程の後で、第1の透明導電性膜を形成し、第5の写真製版工程によりパターニングして前記コンタクトホールを介して前記ドレイン電極と電気的に接続された透過画素電極を形成する第5工程、および
    この第5工程の後で、第3の金属膜を形成し、さらにこの第3の金属膜上に第2の透明導電性膜を形成し、第6の写真製版工程により前記第3の金属膜と前記第2の透明導電性膜を同じマスクパターンでパターニングして、前記コンタクトホールにて前記第1の透明導電性膜を介して前記ドレイン電極と電気的に接続された反射画素電極と、この反射画素電極と同一パターン形状を有する第2の透明導電性膜を形成する第6工程を含むことを特徴とする液晶表示装置の製造方法。
  7. 請求項6記載の液晶表示装置の製造方法であって、前記第6工程の第6回目の写真製版工程において、前記第3の金属膜と前記第2の透明導電性膜を同じエッチング液を用いて一括ウェットエッチング処理したことを特徴とする液晶表示装置の製造方法。
  8. 請求項6記載の液晶表示装置の製造方法であって、前記第6工程の第6回目の写真製版工程において、前記第3の金属膜と前記第2の透明導電性膜を同じエッチング液を用いて一括ウェットエッチング処理した後、そのままのレジストパターンで前記第2の透明導電性膜を選択的にエッチングする薬液でのウェットエッチング処理を追加したことを特徴とする液晶表示装置の製造方法。
  9. 請求項8記載の液晶表示装置の製造方法であって、前記第2の透明導電性膜のパターン端が前記反射画素電極のパターン端よりも横方向に突出した庇部分の寸法が0.5μm以下になるように追加のウェットエッチング処理を行ったことを特徴とする液晶表示装置の製造方法。
  10. 請求項6記載の液晶表示装置の製造方法であって、前記第1工程において、前記第1の金属膜として、MoあるいはMoを主成分とする金属膜を用いたことを特徴とする液晶表示装置の製造方法。
  11. 請求項6記載の液晶表示装置の製造方法であって、前記第3工程において、前記第2の金属膜として、MoあるいはMoを主成分とする金属膜を用いたことを特徴とする液晶表示装置の製造方法。
  12. 請求項6記載の液晶表示装置の製造方法であって、前記第6工程において、前記第3の金属膜として、Al合金の単層膜、あるいはMoまたはMoを主成分とする金属材料とAl合金との積層膜を用いたことを特徴とする液晶表示装置の製造方法。
JP2004092608A 2004-03-26 2004-03-26 液晶表示装置の製造方法 Expired - Lifetime JP4227055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004092608A JP4227055B2 (ja) 2004-03-26 2004-03-26 液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004092608A JP4227055B2 (ja) 2004-03-26 2004-03-26 液晶表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005275323A true JP2005275323A (ja) 2005-10-06
JP4227055B2 JP4227055B2 (ja) 2009-02-18

Family

ID=35175016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004092608A Expired - Lifetime JP4227055B2 (ja) 2004-03-26 2004-03-26 液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP4227055B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304384A (ja) * 2006-05-12 2007-11-22 Epson Imaging Devices Corp 液晶装置、液晶装置の製造方法、および電子機器
JP2008147613A (ja) * 2006-11-14 2008-06-26 Mitsubishi Electric Corp 多層薄膜パターン及び表示装置の製造方法
US7932183B2 (en) 2006-11-14 2011-04-26 Mitsubishi Electric Corporation Method of manufacturing multilayer thin film pattern and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304384A (ja) * 2006-05-12 2007-11-22 Epson Imaging Devices Corp 液晶装置、液晶装置の製造方法、および電子機器
JP2008147613A (ja) * 2006-11-14 2008-06-26 Mitsubishi Electric Corp 多層薄膜パターン及び表示装置の製造方法
US7932183B2 (en) 2006-11-14 2011-04-26 Mitsubishi Electric Corporation Method of manufacturing multilayer thin film pattern and display device

Also Published As

Publication number Publication date
JP4227055B2 (ja) 2009-02-18

Similar Documents

Publication Publication Date Title
JP3431856B2 (ja) 液晶表示装置の製造方法
JP4658514B2 (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
JP3410656B2 (ja) 液晶表示装置及びその製造方法
KR100660531B1 (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
KR100802457B1 (ko) 액정표시장치 및 그 제조 방법
JP4475578B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP5102535B2 (ja) 表示装置と表示装置の製造方法
JP2009133954A (ja) 液晶表示装置及びその製造方法
JP2006201793A (ja) 薄膜トランジスタ表示パネル及びその製造方法
US6972434B2 (en) Substrate for display, method of manufacturing the same and display having the same
JP3513409B2 (ja) 液晶表示装置およびその製造方法
KR20040026003A (ko) 액정표시소자 및 그 제조방법
US20140071553A1 (en) Color filter substrate, tft array substrate, manufacturing method of the same, and liquid crystal display panel
JP2008026433A (ja) Tftアレイ基板及びその製造方法、並びにこれを用いた表示装置
US20070188682A1 (en) Method for manufacturing a display device
JP2005338388A (ja) 液晶表示装置およびその製造方法
JP2011029310A (ja) Tft基板及びその製造方法
JP4227055B2 (ja) 液晶表示装置の製造方法
JP4354205B2 (ja) 液晶表示装置及びその製造方法
JP2009093145A (ja) 表示装置及び表示装置の製造方法
JPH1195248A (ja) 表示装置用アレイ基板及びその製造方法
KR20050105422A (ko) 액정표시패널 및 그 제조 방법
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
JP2004219515A (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4227055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250