JP2005274219A - Semiconductor acceleration sensor device and its manufacturing method - Google Patents
Semiconductor acceleration sensor device and its manufacturing method Download PDFInfo
- Publication number
- JP2005274219A JP2005274219A JP2004085100A JP2004085100A JP2005274219A JP 2005274219 A JP2005274219 A JP 2005274219A JP 2004085100 A JP2004085100 A JP 2004085100A JP 2004085100 A JP2004085100 A JP 2004085100A JP 2005274219 A JP2005274219 A JP 2005274219A
- Authority
- JP
- Japan
- Prior art keywords
- acceleration sensor
- chip
- recess
- integrated circuit
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
Description
本発明は、加速度センサチップを集積回路チップとともにパッケージに実装してなる半導体加速度センサ装置並びにその製造方法に関するものである。 The present invention relates to a semiconductor acceleration sensor device in which an acceleration sensor chip is mounted in a package together with an integrated circuit chip, and a manufacturing method thereof.
従来、半導体加工技術を用いてシリコン基板等の半導体基板を加工して作成される加速度センサチップ(以下、センサチップと略す)40として、図18に示すように半導体基板を加工することで枠状の支持部43の内側に薄肉の梁部41によって揺動自在に支持された重り部42を形成するとともに、梁部41に複数個のピエゾ抵抗素子(図示せず)を形成した、いわゆる片持ち梁式のものがある(特許文献1参照)。ここでピエゾ抵抗素子は、例えば3軸方向の加速度を個別に検出し得る位置及び向きに形成されている。つまり、各軸方向に加速度が作用すると、重り部42が揺動することにより加速度の作用方向に応じて梁部41が変形して歪みが生じる。この梁部41の歪みによってピエゾ抵抗素子の抵抗値が変化し、しかも、その抵抗値変化は加速度の作用方向によって異なることから、各軸方向のピエゾ抵抗素子でブリッジ回路を構成して歪みによる抵抗値変化を電気信号として取り出せば、各軸方向毎に梁部41の歪み、すなわち作用する加速度の大きさに応じたレベルの電気信号(検出信号)が得られる。そして、各軸方向毎に得られる検出信号を演算処理(増幅や温度補償を含む)することによって加速度の作用方向並びにその大きさが検出できるものである。
Conventionally, as an acceleration sensor chip (hereinafter abbreviated as a sensor chip) 40 formed by processing a semiconductor substrate such as a silicon substrate using semiconductor processing technology, a frame shape is formed by processing the semiconductor substrate as shown in FIG. A so-called cantilever in which a
ところで、上述のようにピエゾ抵抗素子のブリッジ回路から検出信号を得る回路や各軸方向毎に得られる検出信号を演算処理する処理回路等は集積回路(IC)チップ2として形成されている。そして、この集積回路チップ2が、図18に示すようにセンサチップ40とともにパッケージ100に実装されて半導体加速度センサ装置が構成される。パッケージ100は、例えばシリコン系あるいはエポキシ系の接着剤を用いてセンサチップ40並びに集積回路チップ2が実装される矩形平板状のセラミック基板101と、一面が開口する箱形に形成されて各チップを覆うようにセラミック基板101の実装面に取着されるカバー(図示せず)とを有する。なお、パッケージ100のセラミック基板101には図示しない導電パターンが形成されており、各チップに設けられている電極(図示せず)と導電パターンがワイヤボンディングによって電気的に接続される。
By the way, as described above, a circuit for obtaining a detection signal from a bridge circuit of a piezoresistive element, a processing circuit for processing the detection signal obtained for each axial direction, and the like are formed as an integrated circuit (IC)
ところで上記従来例においては、複数のチップを平面的に実装配置する構造であるため、パッケージ100の小型化が困難であった。
By the way, in the above conventional example, since the plurality of chips are mounted and arranged in a plane, it is difficult to reduce the size of the
そこで本出願人は、パッケージに凹所を設け、寸法が最も大きい集積回路チップを除く他の加速度センサチップ等を凹所内に収納し、集積回路チップを凹所内に収納した加速度センサチップ等に対して積み重ねるように配置した半導体加速度センサ装置を既に提案している(特許文献2参照)。
しかしながら、上記後者の従来例ではパッケージの同一面側に複数のチップを積み重ねているため、導電パターンを形成するスペースが減少してしまい、配線の自由度が低下してしまうという課題があった。 However, in the latter conventional example, since a plurality of chips are stacked on the same surface side of the package, there is a problem that a space for forming a conductive pattern is reduced and the degree of freedom of wiring is lowered.
本発明は上記事情に鑑みて為されたものであり、その目的は、配線の自由度を低下させずにパッケージの小型化が可能な半導体加速度センサ装置並びにその製造方法を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor acceleration sensor device capable of downsizing a package without reducing the degree of freedom of wiring, and a method for manufacturing the same.
請求項1の発明は、上記目的を達成するために、半導体基板を加工して作成され作用する加速度の大きさ及び方向に応じた電気信号を出力する加速度センサチップと、加速度センサチップが出力する電気信号を処理して作用する加速度の大きさ及び方向を求めるための処理回路を有する集積回路チップと、加速度センサチップ並びに集積回路チップを実装するパッケージとを備えた半導体加速度センサ装置において、パッケージの表裏両面に各々凹所を設けるとともにこれら凹所の底面を貫通する貫通孔を形成し、裏面側の凹所底面に集積回路チップを実装し、加速度センサチップを表面側の凹所から貫通孔に挿通したことを特徴とする。 According to a first aspect of the present invention, in order to achieve the above object, an acceleration sensor chip that outputs an electrical signal corresponding to the magnitude and direction of an acceleration that is created and processed by processing a semiconductor substrate, and the acceleration sensor chip outputs In a semiconductor acceleration sensor device comprising an integrated circuit chip having a processing circuit for determining the magnitude and direction of acceleration acting by processing an electrical signal, and an acceleration sensor chip and a package on which the integrated circuit chip is mounted. Recesses are provided on both the front and back surfaces, and through holes are formed through the bottom surfaces of these recesses. An integrated circuit chip is mounted on the bottom surface of the recesses on the back side, and the acceleration sensor chip is changed from the recesses on the front side to the through holes. It is characterized by being inserted.
この発明によれば、加速度センサチップと集積回路チップをパッケージの表側と裏側から貫通孔を通して積み重ねるように実装しているため、パッケージの片面に複数のチップを積み重ねるように実装する従来例に比較して、配線の自由度を低下させずにパッケージの小型化が可能となる。 According to the present invention, since the acceleration sensor chip and the integrated circuit chip are mounted so as to be stacked through the through holes from the front side and the back side of the package, compared to the conventional example in which a plurality of chips are stacked so as to be stacked on one side of the package. Thus, the package can be downsized without reducing the degree of freedom of wiring.
請求項2の発明は、請求項1の発明において、集積回路チップを凹所底面にフリップチップ実装したことを特徴とする。
The invention of
この発明によれば、ワイヤボンディングする場合に比較してパッケージをさらに小型化できる。 According to the present invention, the package can be further downsized as compared with the case of wire bonding.
請求項3の発明は、請求項1又は2の発明において、裏面側の凹所底面における貫通孔の周囲に、貫通孔の軸方向に突出する突部を全周に渡って設けたことを特徴とする。
The invention of
この発明によれば、集積回路チップをパッケージに確実に固定するために裏面側の凹所に接着剤を流し込む場合、接着剤が貫通孔に流れ込むのを突部によって防ぐことができ、加速度センサチップと集積回路チップの実装に関わる信頼性が向上する。 According to the present invention, when the adhesive is poured into the recess on the back side in order to securely fix the integrated circuit chip to the package, it is possible to prevent the adhesive from flowing into the through hole by the protrusion, and the acceleration sensor chip. And reliability related to the mounting of the integrated circuit chip is improved.
請求項4の発明は、請求項1又は2又は3の発明において、表面側の凹所底面を、貫通孔に向かって裏面側へ傾斜するすり鉢状に形成したことを特徴とする。
The invention of
この発明によれば、加速度センサチップの実装時のアライメント精度が向上する。 According to this invention, the alignment accuracy when mounting the acceleration sensor chip is improved.
請求項5の発明は、請求項1〜4の何れかの発明において、集積回路チップの実装面に対して隙間を空けた状態で加速度センサチップを集積回路チップにフリップチップ実装したことを特徴とする。 According to a fifth aspect of the present invention, in any one of the first to fourth aspects of the invention, the acceleration sensor chip is flip-chip mounted on the integrated circuit chip in a state where a gap is left with respect to the mounting surface of the integrated circuit chip. To do.
この発明によれば、隙間を空けたことで加速度センサチップの駆動部分(重り部)が集積回路チップに当たることがなく、加速度センサチップの動作不良が回避できる。 According to the present invention, the drive portion (weight portion) of the acceleration sensor chip does not hit the integrated circuit chip due to the clearance, and malfunction of the acceleration sensor chip can be avoided.
請求項6の発明は、請求項2の発明において、裏面側の凹所底面における貫通孔の周囲に貫通孔の軸方向に突出する複数の突台部を設けるとともに各突台部の先端面に集積回路チップをフリップチップ実装したことを特徴とする。 According to a sixth aspect of the present invention, in the second aspect of the present invention, a plurality of projecting portions protruding in the axial direction of the through hole are provided around the through hole in the bottom surface of the recess on the back surface side, and the tip surface of each projecting portion is provided. The integrated circuit chip is flip-chip mounted.
この発明によれば、突台部によって凹所底面と集積回路チップとの間に隙間が確保され、封止樹脂を充填する際の作業性が向上する。 According to the present invention, a gap is secured between the bottom surface of the recess and the integrated circuit chip by the projecting portion, and workability when filling the sealing resin is improved.
請求項7の発明は、請求項1〜6の何れかの発明において、裏面側の凹所内に充填される封止樹脂で集積回路チップをパッケージに固定したことを特徴とする。 According to a seventh aspect of the present invention, in any one of the first to sixth aspects, the integrated circuit chip is fixed to the package with a sealing resin filled in the recess on the back surface side.
この発明によれば、封止樹脂により集積回路チップの封止と同時にパッケージへの固定が行われるため、工程の簡略化とコスト低減が図れる。 According to the present invention, the integrated circuit chip is simultaneously sealed with the sealing resin, so that the process can be simplified and the cost can be reduced.
請求項8の発明は、請求項2記載の半導体加速度センサ装置を製造する方法であって、異方性導電膜を用いてパッケージ裏面の凹所底面に集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程と、非導電性膜を取着した加速度センサチップの実装面を貫通孔を通して異方性導電膜の表面側に固定する工程とを有することを特徴とする。
The invention of claim 8 is a method of manufacturing the semiconductor acceleration sensor device according to
請求項9の発明は、請求項2又は3記載の半導体加速度センサ装置を製造する方法であって、スタッドバンプボンディングによりパッケージ裏面の凹所底面に集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程と、非導電性膜を取着した加速度センサチップの実装面を貫通孔を通して異方性導電膜の表面側に固定する工程とを有することを特徴とする。
The invention according to claim 9 is a method of manufacturing the semiconductor acceleration sensor device according to
請求項10の発明は、請求項2記載の半導体加速度センサ装置を製造する方法であって、パッケージ裏面の凹所底面に異方性導電膜を貼り付ける工程と、異方性導電膜の表面側及び裏面側にそれぞれ加速度センサチップ並びに集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする。 A tenth aspect of the present invention is a method for manufacturing the semiconductor acceleration sensor device according to the second aspect, wherein the step of attaching an anisotropic conductive film to the bottom of the recess on the back surface of the package, and the surface side of the anisotropic conductive film And a step of flip-chip mounting the acceleration sensor chip and the integrated circuit chip on the back surface side, respectively, and a step of sealing the recess on the back surface side with a sealing resin.
請求項11の発明は、請求項3記載の半導体加速度センサ装置を製造する方法であって、パッケージ裏面の凹所底面に異方性導電膜を貼り付ける工程と、異方性導電膜に貫通孔と連通する孔を貫設する工程と、異方性導電膜の表面側及び裏面側にそれぞれ加速度センサチップ並びに集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする。
The invention according to
請求項12の発明は、請求項5記載の半導体加速度センサ装置を製造する方法であって、集積回路チップのパッドにスタッドバンプを形成するとともに、集積回路チップの実装面に加速度センサチップの可動部に対向する部位を除いて異方性導電膜を貼り付ける工程と、異方性導電膜を挟んでスタッドバンプボンディングにより加速度センサチップを集積回路チップの実装面に実装する工程と、加速度センサチップを実装した集積回路チップを異方性導電膜を用いて裏面側の凹所底面に実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする。 According to a twelfth aspect of the present invention, there is provided a method of manufacturing the semiconductor acceleration sensor device according to the fifth aspect, wherein stud bumps are formed on the pads of the integrated circuit chip and the movable portion of the acceleration sensor chip is mounted on the mounting surface of the integrated circuit chip. A step of attaching an anisotropic conductive film excluding a portion facing the substrate, a step of mounting the acceleration sensor chip on the mounting surface of the integrated circuit chip by stud bump bonding with the anisotropic conductive film sandwiched, and an acceleration sensor chip It has a step of mounting the mounted integrated circuit chip on the bottom surface of the recess on the back surface side using an anisotropic conductive film, and a step of sealing the recess on the back surface side with a sealing resin.
請求項13の発明は、請求項4記載の半導体加速度センサ装置を製造する方法であって、すり鉢状に形成された表面側の凹所底面に加速度センサチップを搭載するとともに封止樹脂により加速度センサチップをパッケージに固定する工程と、加速度センサチップのパッドとパッケージの導電パターンをワイヤボンディングにより接続する工程と、異方性導電膜を用いてパッケージ裏面の凹所底面に集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする。 A thirteenth aspect of the invention is a method of manufacturing the semiconductor acceleration sensor device according to the fourth aspect of the invention, in which an acceleration sensor chip is mounted on a bottom surface of a recess formed in a mortar shape and the acceleration sensor is formed by a sealing resin. The process of fixing the chip to the package, the process of connecting the pad of the acceleration sensor chip and the conductive pattern of the package by wire bonding, and the flip chip mounting of the integrated circuit chip on the bottom of the recess on the back of the package using an anisotropic conductive film And a step of sealing the recess on the back surface side with a sealing resin.
本発明によれば、加速度センサチップと集積回路チップをパッケージの表側と裏側から貫通孔を通して積み重ねるように実装しているため、パッケージの片面に複数のチップを積み重ねるように実装する従来例に比較して、配線の自由度を低下させずにパッケージの小型化が可能となるという効果がある。 According to the present invention, the acceleration sensor chip and the integrated circuit chip are mounted so as to be stacked through the through-holes from the front side and the back side of the package. Therefore, compared to the conventional example in which a plurality of chips are stacked on one side of the package. Thus, there is an effect that the package can be reduced in size without reducing the degree of freedom of wiring.
以下、図面を参照して本発明の各実施形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
ここで、個々の実施形態を説明する前に、各実施形態におけるパッケージ10の製造方法について簡単に説明する。なお、パッケージ10は立体回路成型基板(MID基板)として構成されている。
Here, before describing individual embodiments, a method of manufacturing the
まず、エンジニアリングプラスチック材料あるいはセラミック材料などを目的の形状に射出成型して絶縁基材(成型品)を得る。この成型品の表面に銅の薄膜を形成した後、レーザビームにより必要な導電パターンの輪郭部の薄膜を除去する。そして、残った薄膜部分(導電パターン部分)に電気銅メッキを施した後、ソフトエッチングにより余分な薄膜部分を除去する。最後に導電パターンにニッケル・金の順で電気メッキを行えば、必要な導電パターンが表面に形成された成型品、すなわち、パッケージ10が完成する。なお、立体回路成型基板の製造方法には、ホットスタンピング法や2ショット法などの他の方法もあるが、上述の製造方法によれば、他の方法に比較して微細・複雑な導電パターンの形成が可能であり、導電パターン及び成型品の変更の自由度が高いという利点がある。
First, an engineering plastic material or a ceramic material is injection molded into a desired shape to obtain an insulating base material (molded product). After forming a copper thin film on the surface of this molded product, the thin film at the contour portion of the necessary conductive pattern is removed by a laser beam. After the remaining thin film portion (conductive pattern portion) is subjected to electrolytic copper plating, the excess thin film portion is removed by soft etching. Finally, if the conductive pattern is electroplated in the order of nickel and gold, a molded product having the necessary conductive pattern formed on the surface, that is, the
(実施形態1)
本実施形態は、図1及び図2に示すように、従来例とほぼ同じ構造を持つ加速度センサチップ1と、加速度センサチップ1が出力する電気信号を処理して作用する加速度の大きさ及び方向を求めるための処理回路(増幅器や温度補償回路を含む)を有する集積回路チップ2と、加速度センサチップ1並びに集積回路チップ2を実装するパッケージ10とを備える。
(Embodiment 1)
In this embodiment, as shown in FIGS. 1 and 2, the
パッケージ10は、上述の製造方法によって扁平な板状に形成され、その表面並びに裏面には各々凹所11,12が設けられるとともに2つの凹所11,12の底面には矩形の貫通孔13が形成されて中空構造となっている。
The
集積回路チップ2は、パッケージ10の裏面側の凹所12の底面に貫通孔13を塞ぐようにして実装され、表面に設けられている端子(図示せず)と、凹所12の内周面に形成されている導電パターン(図示せず)のパッドとがボンディングワイヤ3により電気的に接続されている。そして、凹所12に充填された封止樹脂4によって集積回路チップ2が封止されている。
The
加速度センサチップ1は、パッケージ10の表面側の凹所11から貫通孔13に挿通され、貫通孔13を塞いでいる集積回路チップ2の表面に接着して実装され、凹所11の内周面に形成されている導電パターン(図示せず)のパッドとボンディングワイヤ5により電気的に接続されている。また、パッケージ10の表面にはパッケージ10と同材料により平板状に形成された蓋体14が接合され、この蓋体14によってパッケージ10の表面側の凹所11が封止されている。
The
上述のようにパッケージ10の表裏両面に凹所11,12を設けるとともにこれらの2つの凹所11,12の底面を貫通する貫通孔13を設け、加速度センサチップ1と集積回路チップ2をパッケージ10の表側と裏側から貫通孔13を通して積み重ねるように実装しているため、パッケージ10の片面に複数のチップを積み重ねるように実装する従来例に比較して、配線(導電パターン)の自由度を低下させずにパッケージ10の小型化が可能となる。
As described above, the
(実施形態2)
本実施形態は、基本的な構成が実施形態1と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
(Embodiment 2)
Since the basic configuration of the present embodiment is the same as that of the first embodiment, the same components are denoted by the same reference numerals and description thereof is omitted.
図3に示すように、集積回路チップ2の端子に金等のバンプ6が設けられ、パッケージ10の裏面側の凹所12の底面に集積回路チップ2がフリップチップ実装されている。
As shown in FIG. 3, bumps 6 such as gold are provided on the terminals of the
而して、集積回路チップ2をフリップチップ実装したことにより、実施形態1のようにワイヤボンディングする場合に比較してパッケージ10のさらなる小型化(低背化)と配線長の低減による耐ノイズ性の向上が図れるものである。
Thus, since the
(実施形態3)
本実施形態は、基本的な構成が実施形態2と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
(Embodiment 3)
Since the basic configuration of this embodiment is the same as that of the second embodiment, common components are denoted by the same reference numerals and description thereof is omitted.
本実施形態は、図4及び図5に示すように、パッケージ10の裏面側の凹所12の底面における貫通孔13の周囲に、貫通孔13の軸方向(図4における下方向)に突出する突部15が全周に渡って設けてある点に特徴がある。
As shown in FIGS. 4 and 5, the present embodiment projects in the axial direction of the through hole 13 (downward in FIG. 4) around the through
集積回路チップ2をフリップチップ実装する場合、集積回路チップ2とパッケージ10との接合強度を確保するために集積回路チップ2と凹所12の底面の間に接着剤(アンダーフィル樹脂)7を充填する必要がある。そして、この接着剤7を凹所12内に流し込む際、貫通孔13の周りに突設されている突部15によって接着剤7が貫通孔13に流れ込むのを防止し、貫通孔13に流れ込んだ接着剤7によって加速度センサチップ1と集積回路チップ2の接合強度の信頼性が損なわれることを防ぐことができる。
When the
(実施形態4)
本実施形態の基本構成は実施形態2と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
(Embodiment 4)
Since the basic configuration of the present embodiment is the same as that of the second embodiment, the same components are denoted by the same reference numerals and description thereof is omitted.
本実施形態は、図6及び図7に示すようにパッケージ10の表面側の凹所11の底面が、貫通孔13に向かって裏面側へ傾斜するすり鉢状に形成されている点に特徴がある。
As shown in FIGS. 6 and 7, this embodiment is characterized in that the bottom surface of the
而して、凹所11の底面がすり鉢状に形成されているため、凹所11の底面に加速度センサチップ1を実装する際の実装位置精度(アライメント精度)を向上することができる。
Thus, since the bottom surface of the
(実施形態5)
本実施形態の基本構成は実施形態2と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
(Embodiment 5)
Since the basic configuration of the present embodiment is the same as that of the second embodiment, the same components are denoted by the same reference numerals and description thereof is omitted.
本実施形態は、集積回路チップ2の実装面に対して隙間を空けた状態で加速度センサチップ1を集積回路チップ2にフリップチップ実装した点に特徴がある。
The present embodiment is characterized in that the
図8に示すように、集積回路チップ2の貫通孔13に臨む面には加速度センサチップ1と電気的に接続されるべき端子(図示せず)が設けられている。そして、この端子に金等のバンプ16が設けられ、貫通孔13に挿通された加速度センサチップ1がバンプ16を介して集積回路チップ2にフリップチップ実装されている。ここで、加速度センサチップ1と集積回路チップ2との間にはバンプ16の厚み分に相当する隙間が生じることになる。
As shown in FIG. 8, a terminal (not shown) to be electrically connected to the
而して、加速度センサチップ1を集積回路チップ2にフリップチップ実装したことにより、実施形態2のようにワイヤボンディングする場合に比較してパッケージ10のさらなる小型化(低背化)と配線長の低減による耐ノイズ性の向上が図れるものである。また、加速度センサチップ1と集積回路チップ2との間に隙間を空けているから、加速度センサチップ1の駆動部分(重り部)が集積回路チップ2に当たることがなく、加速度センサチップ1の動作不良が回避できるという利点がある。
Thus, since the
なお、裏面側の凹所12内に充填される封止樹脂4で集積回路チップ2をパッケージ10に固定するようにすれば、封止樹脂4により集積回路チップ2の封止と同時にパッケージ10への固定が行われるため、工程の簡略化とコスト低減が図れるという利点がある。
If the
(実施形態6)
本実施形態の基本構成は実施形態5と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
(Embodiment 6)
Since the basic configuration of this embodiment is the same as that of the fifth embodiment, the same components are denoted by the same reference numerals and description thereof is omitted.
本実施形態は、図9及び図10に示すようにパッケージ10の裏面側の凹所12の底面における貫通孔13の周囲に貫通孔13の軸方向に突出する複数の突台部17を設けるとともに各突台部17の先端面に集積回路チップ2をフリップチップ実装した点に特徴がある。
In the present embodiment, as shown in FIGS. 9 and 10, a plurality of projecting
図10に示すように、凹所12の底面には貫通孔13を囲むように合計8個の突台部17が設けられ、各突台部17の側面、凹所12の内周面並びにパッケージ10の裏面には導電パターン18が形成されている。そして、集積回路チップ2の端子(図示せず)に金等のバンプが設けられ、突台部17の先端面に集積回路チップ2がフリップチップ実装されることで導電パターン18と端子が電気的に接続されている。なお、加速度センサチップ1は、異方性導電膜(AnisotropicConductiveFilm)19を介して集積回路チップ2にフリップチップ実装されている。
As shown in FIG. 10, a total of eight projecting
而して、貫通孔13の周囲に設けた複数の突台部17の先端面に集積回路チップ2をフリップチップ実装することにより凹所12の底面と集積回路チップ2との間に隙間が確保されるから、凹所12内へ封止樹脂4を充填する際の作業性が向上するものである。
Thus, a gap is secured between the bottom surface of the
以下、実施形態7〜実施形態12までは、本発明に係る半導体加速度センサ装置を製造する製造方法の発明の実施形態である。 Hereinafter, the seventh to twelfth embodiments are embodiments of the invention of the manufacturing method for manufacturing the semiconductor acceleration sensor device according to the present invention.
(実施形態7)
本実施形態は、実施形態2の半導体加速度センサ装置を製造する製造方法である。以下、図11の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
(Embodiment 7)
The present embodiment is a manufacturing method for manufacturing the semiconductor acceleration sensor device of the second embodiment. Hereinafter, the manufacturing method of this embodiment will be described with reference to the process flow chart of FIG. However, the numerical values shown below are merely examples, and are not intended to limit the numerical values illustrated.
まず、パッケージ10の裏面側凹所12の底面に異方性導電膜(ACF)21を貼り付けるとともに、貼り付けた異方性導電膜21を加熱して仮硬化させる(図11(a)参照)。ここで、パッケージ10の裏面は6mm×6mmの正方形に形成され、凹所11,12の底面に設けられた貫通孔13の開口寸法は1.8mm×1.8mmとなっている。なお、パッケージ10の表裏両面並びに凹所11,12の内周面には、導電パターン20(銅の膜厚:15μm、ニッケルの膜厚:10μm、金の膜厚:0.3μm)が形成されている。ここで、異方性導電膜21の膜厚は50μm、貼り付け時の圧力は100g/mm2、加熱温度は100℃である。
First, the anisotropic conductive film (ACF) 21 is attached to the bottom surface of the back-
次に、パッド表面にスタッドバンプ22(材料:金、直径100μm、高さ100μm)が形成された集積回路チップ2を裏面の凹所12内にアライメントした状態で収納し、凹所12底面の導電パターン20にスタッドバンプ22を接触導通させる。そして、図11(b)に示すように集積回路チップ2に図中矢印の向きに荷重(一つのスタッドバンプ22につき100g/mm2)を印加しながら異方性導電膜21を10秒程度の間加熱(210℃)して本硬化させる。このように異方性導電膜21を本硬化させることによって、スタッドバンプ22と導電パターン20の接触状態が保持されて集積回路チップ2と導電パターン20の接合部が導通する。すなわち、異方性導電膜21を用いてパッケージ10の裏面の凹所12底面に集積回路チップ2がフリップチップ実装(ACF実装)されたことになる。そして、集積回路チップ2と異方性導電膜21を覆うように凹所12内に封止樹脂4を充填し、30分間、150℃に加熱して封止樹脂4を硬化させる(図11(c)参照)。
Next, the
それから、加速度センサチップ1の実装面(パッドが形成されていない面)に非導電性膜(NonConductiveFilm)23を貼り付け、パッケージ10の表面の凹所11から加速度センサチップ1を貫通孔13に挿通し、非導電性膜23を貫通孔13に対向した異方性導電膜21上に搭載し、30分間、150℃に加熱して非導電性膜23を硬化させることで加速度センサチップ1を固定する(図11(d)参照)。そして、最後に加速度センサチップ1のパッドと凹所11内に設けられている導電パターン20を金ワイヤ24(直径:25μm)で接続(ワイヤボンディング)すれば、半導体加速度センサ装置が完成する(図11(e)参照)。
Then, a non-conductive film (NonConductiveFilm) 23 is attached to the mounting surface (surface on which no pad is formed) of the
(実施形態8)
本実施形態は、実施形態3の半導体加速度センサ装置を製造する製造方法である。以下、図12の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、実施形態7における構成要素と共通のものには同一の符号を付して説明を省略する。また、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
(Embodiment 8)
The present embodiment is a manufacturing method for manufacturing the semiconductor acceleration sensor device of the third embodiment. Hereinafter, the manufacturing method of this embodiment will be described with reference to the process flow chart of FIG. However, the same components as those in the seventh embodiment are denoted by the same reference numerals and description thereof is omitted. Moreover, the numerical value shown below is an example, Comprising: It is not the main point limited to the illustrated numerical value.
まず、集積回路チップ2のパッド表面にスタッドバンプ22(材料:金、直径100μm、高さ100μm)が形成され、さらにスタッドバンプ22の先端に導電性接着剤25を塗布した後、その集積回路チップ2を裏面の凹所12内にアライメントした状態で収納し、凹所12底面の導電パターン20にスタッドバンプ22を接触導通させる(図12(a)参照)。そして、集積回路チップ2に一つのスタッドバンプ22につき45g/mm2の荷重を印加しながら導電性接着剤25を2時間の間加熱(120℃)して硬化させる。このように導電性接着剤25を本硬化させることによって、スタッドバンプ22と導電パターン20の接触状態が保持されて集積回路チップ2と導電パターン20の接合部が導通する。そして、集積回路チップ2を覆うようにアンダーフィル樹脂を兼ねる封止樹脂4を凹所12内に充填し、表面の凹所11側から紫外線を照射することで封止樹脂4を硬化させる(図12(b)参照)。ここで、封止樹脂4を凹所12内に流し込む際、貫通孔13の周りに突設されている突部15(高さ:50μm)によって封止樹脂4が貫通孔13に流れ込むのを防止している。
First, a stud bump 22 (material: gold,
それから、加速度センサチップ1の実装面に非導電性膜23を貼り付け、パッケージ10の表面の凹所11から加速度センサチップ1を貫通孔13に挿通し、非導電性膜23を貫通孔13に対向した集積回路チップ2上に搭載し、30分間、150℃に加熱して非導電性膜23を硬化させることで加速度センサチップ1を固定する(図12(c)参照)。そして、最後に加速度センサチップ1のパッドと凹所11内に設けられている導電パターン20を金ワイヤ24(直径:25μm)で接続(ワイヤボンディング)すれば、半導体加速度センサ装置が完成する(図12(d)参照)。
Then, a
(実施形態9)
本実施形態は、実施形態2の半導体加速度センサ装置を製造する製造方法である。以下、図13の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、実施形態7における構成要素と共通のものには同一の符号を付して説明を省略する。また、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
(Embodiment 9)
The present embodiment is a manufacturing method for manufacturing the semiconductor acceleration sensor device of the second embodiment. Hereinafter, the manufacturing method of this embodiment will be described with reference to the process flow diagram of FIG. However, the same components as those in the seventh embodiment are denoted by the same reference numerals and description thereof is omitted. Moreover, the numerical value shown below is an example, Comprising: It is not the main point limited to the illustrated numerical value.
まず、パッケージ10の裏面側凹所12の底面に異方性導電膜21を貼り付けるとともに、貼り付けた異方性導電膜21を加熱して仮硬化させる(図13(a)参照)。次に、パッド表面にスタッドバンプ22が形成された集積回路チップ2を裏面の凹所12内にアライメントした状態で収納し、凹所12底面の導電パターン20にスタッドバンプ22を接触導通させる。また、パッケージ10の表面の凹所11から加速度センサチップ1を貫通孔13に挿通し、貫通孔13に対向した異方性導電膜21上に押しつける(押しつけ加重:100g/mm2)。そして、図13(b)に示すように集積回路チップ2に荷重(一つのスタッドバンプ22につき100g/mm2)を印加しながら異方性導電膜21を10秒程度の間加熱(210℃)して本硬化させ、加速度センサチップ1と集積回路チップ2を同時に固定する。そして、集積回路チップ2と異方性導電膜21を覆うように凹所12内に封止樹脂4を充填し、30分間、150℃に加熱して封止樹脂4を硬化させる(図13(c)参照)。最後に加速度センサチップ1のパッドと凹所11内に設けられている導電パターン20を金ワイヤ24で接続(ワイヤボンディング)すれば、半導体加速度センサ装置が完成する(図13(d)参照)。
First, the anisotropic
(実施形態10)
本実施形態は、実施形態3の半導体加速度センサ装置を製造する製造方法である。以下、図14の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、実施形態7における構成要素と共通のものには同一の符号を付して説明を省略する。また、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
(Embodiment 10)
The present embodiment is a manufacturing method for manufacturing the semiconductor acceleration sensor device of the third embodiment. Hereinafter, the manufacturing method of this embodiment will be described with reference to the process flow diagram of FIG. However, the same components as those in the seventh embodiment are denoted by the same reference numerals and description thereof is omitted. Moreover, the numerical value shown below is an example, Comprising: It is not the main point limited to the illustrated numerical value.
まず、集積回路チップ2のパッド表面にスタッドバンプ22を形成するとともに、その同一面における中央部に非導電性膜23を貼り付け、さらに非導電性膜23の上に加速度センサチップ1を搭載し、非導電性膜23を加熱して硬化することにより集積回路チップ2と加速度センサチップ1を結合する(図14(a)参照)。
First, the
次に、パッケージ10の裏面側凹所12の底面に異方性導電膜21を貼り付けるとともに、貼り付けた異方性導電膜21を加熱して仮硬化させる(図14(b)参照)。さらに、貫通孔13の内径とほぼ同サイズのピンで異方性導電膜21の貫通孔13を覆う部位を打ち抜いて貫通孔13の開口を凹所12側に露出させる(図14(c)参照)。このとき、貫通孔13の周りに突設されている突部15にピンがガイドされるために打ち抜きやすくなっている。
Next, the anisotropic
そして、裏面側の凹所12から加速度センサチップ1を貫通孔13に挿通するとともに、凹所12底面の導電パターン20に集積回路チップ2に設けたスタッドバンプ22を接触導通させ、異方性導電膜21を加熱して本硬化させる(図14(d)参照)。最後に加速度センサチップ1のパッドと凹所11内に設けられている導電パターン20を金ワイヤ24で接続(ワイヤボンディング)すれば、半導体加速度センサ装置が完成する(図14(e)参照)。
Then, the
(実施形態11)
本実施形態は、実施形態5の半導体加速度センサ装置を製造する製造方法である。以下、図15の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、実施形態7における構成要素と共通のものには同一の符号を付して説明を省略する。また、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
(Embodiment 11)
The present embodiment is a manufacturing method for manufacturing the semiconductor acceleration sensor device of the fifth embodiment. Hereinafter, the manufacturing method of this embodiment will be described with reference to the process flow diagram of FIG. However, the same components as those in the seventh embodiment are denoted by the same reference numerals and description thereof is omitted. Moreover, the numerical value shown below is an example, Comprising: It is not the main point limited to the illustrated numerical value.
まず、導電パターン20に接続される集積回路チップ2のパッド(図示せず)表面にスタッドバンプ22を形成するとともに、加速度センサチップ1の集積回路チップ2のパッド2aに接続されるパッド1aの表面にもスタッドバンプ26を形成する。そして、集積回路チップ2のパッド2aが設けられている面の中央部に異方性導電膜27を貼り付け、その上に加速度センサチップ1を搭載し、異方性導電膜27を加熱して硬化することにより集積回路チップ2と加速度センサチップ1を結合する(図15(a)参照)。このとき、図16に示すように加速度センサチップ1のパッド1aと集積回路チップ2のパッド2aがバンプ26を介して接合される。また、加速度センサチップ1のパッド1aが設けられた面には駆動部分(重り部)1bが有るが、この駆動部分1bの周囲には異方性導電膜27を配置しておらず、加速度センサチップ1と集積回路チップ2との間にはバンプ26の厚み分に相当する隙間を設けている。この隙間により、加速度センサチップ1の駆動部分(重り部)1bが集積回路チップ2に当たらないようにして加速度センサチップ1の動作不良を回避している。
First, the
次に、パッケージ10の裏面側凹所12の底面に異方性導電膜21を貼り付けるとともに、貼り付けた異方性導電膜21を加熱して仮硬化させ、さらに、貫通孔13の内径とほぼ同サイズのピンで異方性導電膜21の貫通孔13を覆う部位を打ち抜いて貫通孔13の開口を凹所12側に露出させる。そして、裏面側の凹所12から加速度センサチップ1を貫通孔13に挿通するとともに、凹所12底面の導電パターン20に集積回路チップ2に設けたスタッドバンプ22を接触導通させ、異方性導電膜21を加熱して本硬化させる(図15(b)参照)。最後に集積回路チップ2と異方性導電膜21を覆うように凹所12内に封止樹脂4を充填し、30分間、150℃に加熱して封止樹脂4を硬化すれば、半導体加速度センサ装置が完成する(図15(c)参照)。
Next, the anisotropic
(実施形態12)
本実施形態は、実施形態4の半導体加速度センサ装置を製造する製造方法である。以下、図17の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、実施形態7における構成要素と共通のものには同一の符号を付して説明を省略する。また、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
The present embodiment is a manufacturing method for manufacturing the semiconductor acceleration sensor device of the fourth embodiment. Hereinafter, the manufacturing method of this embodiment will be described with reference to the process flow diagram of FIG. However, the same components as those in the seventh embodiment are denoted by the same reference numerals and description thereof is omitted. Moreover, the numerical value shown below is an example, Comprising: It is not the main point limited to the illustrated numerical value.
まず、すり鉢状に形成されたパッケージ10の凹所11の底面に加速度センサチップ1を搭載し、裏面の凹所12側から貫通孔13を通して吸着することにより加速度センサチップ1を位置決め(アライメント)する(図17(a)参照)。そして、この状態で凹所11の底面に封止樹脂28を塗布するとともに硬化させて加速度センサチップ1をパッケージ10に固定する(図17(b)参照)。さらに、加速度センサチップ1のパッドと凹所11内に設けられている導電パターン20を金ワイヤ24で接続する(図17(c)参照)。
First, the
次に、パッケージ10の裏面側凹所12の底面に異方性導電膜21を貼り付け、貼り付けた異方性導電膜21を加熱して仮硬化させた後、パッド表面にスタッドバンプ22が形成された集積回路チップ2を裏面の凹所12内にアライメントした状態で収納し、凹所12底面の導電パターン20にスタッドバンプ22を接触導通させた状態で荷重を印加しながら異方性導電膜21を10秒程度の間加熱(210℃)して本硬化させる。そして、集積回路チップ2と異方性導電膜21を覆うように凹所12内に封止樹脂4を充填し、30分間、150℃に加熱して封止樹脂4を硬化させれば、半導体加速度センサ装置が完成する(図17(d)参照)。
Next, the anisotropic
1 加速度センサチップ
2 集積回路チップ
10 パッケージ
11 凹所
12 凹所
13 貫通孔
DESCRIPTION OF
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004085100A JP2005274219A (en) | 2004-03-23 | 2004-03-23 | Semiconductor acceleration sensor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004085100A JP2005274219A (en) | 2004-03-23 | 2004-03-23 | Semiconductor acceleration sensor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005274219A true JP2005274219A (en) | 2005-10-06 |
Family
ID=35174068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004085100A Withdrawn JP2005274219A (en) | 2004-03-23 | 2004-03-23 | Semiconductor acceleration sensor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005274219A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006250581A (en) * | 2005-03-08 | 2006-09-21 | Mitsumi Electric Co Ltd | Triaxial acceleration sensor module and its manufacturing method |
JP2008051686A (en) * | 2006-08-25 | 2008-03-06 | Dainippon Printing Co Ltd | Sensor unit and manufacturing method therefor |
JP2008066517A (en) * | 2006-09-07 | 2008-03-21 | Shinko Electric Ind Co Ltd | Semiconductor device |
JP2014142186A (en) * | 2013-01-22 | 2014-08-07 | Seiko Epson Corp | Sensor and manufacturing method of the same |
JP2016051710A (en) * | 2014-08-28 | 2016-04-11 | 京セラ株式会社 | Wiring board, electronic device and multilayer electronic device |
CN117590025A (en) * | 2024-01-19 | 2024-02-23 | 中国工程物理研究院电子工程研究所 | Piezoresistive acceleration sensor |
-
2004
- 2004-03-23 JP JP2004085100A patent/JP2005274219A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006250581A (en) * | 2005-03-08 | 2006-09-21 | Mitsumi Electric Co Ltd | Triaxial acceleration sensor module and its manufacturing method |
JP2008051686A (en) * | 2006-08-25 | 2008-03-06 | Dainippon Printing Co Ltd | Sensor unit and manufacturing method therefor |
JP2008066517A (en) * | 2006-09-07 | 2008-03-21 | Shinko Electric Ind Co Ltd | Semiconductor device |
JP2014142186A (en) * | 2013-01-22 | 2014-08-07 | Seiko Epson Corp | Sensor and manufacturing method of the same |
JP2016051710A (en) * | 2014-08-28 | 2016-04-11 | 京セラ株式会社 | Wiring board, electronic device and multilayer electronic device |
CN117590025A (en) * | 2024-01-19 | 2024-02-23 | 中国工程物理研究院电子工程研究所 | Piezoresistive acceleration sensor |
CN117590025B (en) * | 2024-01-19 | 2024-03-19 | 中国工程物理研究院电子工程研究所 | Piezoresistive acceleration sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7289956B2 (en) | Fingerprint sensing module and method | |
WO2010134181A1 (en) | Structure having chip mounted thereon and module provided with the structure | |
KR102438605B1 (en) | System and method for over under sensor packaging | |
CN110329983A (en) | Wafer-class encapsulation and corresponding manufacturing process for MEMS sensor device | |
US9499398B2 (en) | Vertically hybridly integrated assembly having an interposer for stress-decoupling of a MEMS structure, and method for its manufacture | |
JP2005274219A (en) | Semiconductor acceleration sensor device and its manufacturing method | |
CN107305879B (en) | Semiconductor device and corresponding method | |
JPH11211749A (en) | Semiconductor acceleration sensor | |
JP2008288327A (en) | Semiconductor device, and manufacturing method thereof | |
JP2008026183A (en) | Ic-integrated acceleration sensor | |
JP2003282609A (en) | Semiconductor device for fingerprint recognition and manufacturing method thereof | |
EP2884242B1 (en) | Sensor Package And Manufacturing Method | |
JP4049176B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3567740B2 (en) | Semiconductor sensor and mounting structure | |
US10190925B2 (en) | Low cost overmolded leadframe force sensor with multiple mounting positions | |
JP2015108558A (en) | Resin sealed type sensor device | |
JP6317956B2 (en) | Pressure sensor and method of manufacturing pressure sensor | |
JP2007047023A (en) | Semiconductor device, semiconductor package, and manufacturing method of semiconductor device | |
JP2007141963A (en) | Substrate-mounting method and semiconductor device mounted therewith | |
JP4466497B2 (en) | Sensor module | |
JP4609477B2 (en) | Semiconductor device | |
JP4765673B2 (en) | Electronic device manufacturing method and electronic device | |
JP2007235707A (en) | Piezoelectric device | |
JP4609476B2 (en) | Encapsulation resin layer for semiconductor device and method for forming encapsulation resin layer for semiconductor device | |
KR101836769B1 (en) | Semiconductor package and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |