JP2005269336A5 - - Google Patents

Download PDF

Info

Publication number
JP2005269336A5
JP2005269336A5 JP2004080172A JP2004080172A JP2005269336A5 JP 2005269336 A5 JP2005269336 A5 JP 2005269336A5 JP 2004080172 A JP2004080172 A JP 2004080172A JP 2004080172 A JP2004080172 A JP 2004080172A JP 2005269336 A5 JP2005269336 A5 JP 2005269336A5
Authority
JP
Japan
Prior art keywords
signal
circuit
signal transmission
transmission circuit
reflected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004080172A
Other languages
English (en)
Other versions
JP2005269336A (ja
JP4364688B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2004080172A priority Critical patent/JP4364688B2/ja
Priority claimed from JP2004080172A external-priority patent/JP4364688B2/ja
Priority to US11/030,063 priority patent/US7373114B2/en
Publication of JP2005269336A publication Critical patent/JP2005269336A/ja
Publication of JP2005269336A5 publication Critical patent/JP2005269336A5/ja
Application granted granted Critical
Publication of JP4364688B2 publication Critical patent/JP4364688B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (5)

  1. 伝送線路と、前記伝送線路の送信端に接続された信号出力回路と、前記伝送線路の受信端に接続された信号受信回路とを有する信号伝送回路であって、
    前記受信端で反射した前記信号出力回路の出力信号が前記送信端で再反射するのを防止するため、前記送信端に対して、前記再反射に伴う電流量を相殺する設定した電流量と、前記信号出力回路の出力信号が前記送信端で再反射されるタイミングに対応する設定したタイミングで補正電流を出力する手段を有することを特徴とする信号伝送回路。
  2. 請求項記載の信号伝送回路において、
    前記補正電流を出力する手段は、
    第1の設定端子と、
    前記第1の設定端子の設定値に応じて、前記設定した電流量を任意に変更する機能とを有することを特徴とする信号伝送回路。
  3. 請求項1〜のいずれか1項に記載の信号伝送回路において、
    前記補正電流を出力する手段は、
    第2の設定端子と、
    前記第2の設定端子の設定値に応じて、前記設定したタイミングを任意に変更する機能とを有することを特徴とする信号伝送回路。
  4. 請求項記載の信号伝送回路において、
    前記設定したタイミングを任意に変更する機能は、
    前記信号出力回路が前記出力信号を発生したタイミングで第1の信号が入力される第1の入力端子と、
    前記入力された第1の信号を前記第2の設定端子の設定値に応じて遅延させる遅延回路とを有することを特徴とする信号伝送回路。
  5. 請求項1〜のいずれか1項に記載の信号伝送回路において、
    前記信号伝送回路は、磁気記憶装置の書き込み回路に適用されることを特徴とする信号伝送回路。
JP2004080172A 2004-03-19 2004-03-19 信号伝送回路 Expired - Fee Related JP4364688B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004080172A JP4364688B2 (ja) 2004-03-19 2004-03-19 信号伝送回路
US11/030,063 US7373114B2 (en) 2004-03-19 2005-01-07 Signal transmission circuit, signal output circuit and termination method of signal transmission circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004080172A JP4364688B2 (ja) 2004-03-19 2004-03-19 信号伝送回路

Publications (3)

Publication Number Publication Date
JP2005269336A JP2005269336A (ja) 2005-09-29
JP2005269336A5 true JP2005269336A5 (ja) 2007-03-08
JP4364688B2 JP4364688B2 (ja) 2009-11-18

Family

ID=34986989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004080172A Expired - Fee Related JP4364688B2 (ja) 2004-03-19 2004-03-19 信号伝送回路

Country Status (2)

Country Link
US (1) US7373114B2 (ja)
JP (1) JP4364688B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006252687A (ja) 2005-03-11 2006-09-21 Hitachi Ltd 磁気記録装置
WO2007004518A1 (ja) * 2005-06-30 2007-01-11 Matsushita Electric Industrial Co., Ltd. 送信回路及び通信機器
JP4747976B2 (ja) * 2006-07-18 2011-08-17 株式会社デンソー 車載通信機
JP4631825B2 (ja) 2006-07-31 2011-02-16 株式会社デンソー 通信システム
US8391806B2 (en) 2011-01-04 2013-03-05 Research In Motion Limited Wireless communications device with an adjustable impedance matching network and associated methods
US8737492B1 (en) * 2011-07-13 2014-05-27 Netlogic Microsystems, Inc. Methods, systems and circuits for cancelling reflections on a channel
US8643973B2 (en) * 2011-10-25 2014-02-04 Texas Instruments Incorporated Method and apparatus for reflection cancellation
US9274155B2 (en) 2012-09-25 2016-03-01 International Business Machines Corporation Cancellation of secondary reverse reflections in a very-fast transmission line pulse system
US10528515B2 (en) * 2017-06-27 2020-01-07 Intel Corporation Memory channel driver with echo cancellation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3718762A (en) * 1970-07-16 1973-02-27 Yokogawa Electric Works Ltd Pulse transmitting apparatus
JPH02177722A (ja) 1988-12-28 1990-07-10 Nec Corp 出力回路
JP2981280B2 (ja) 1990-11-29 1999-11-22 株式会社東芝 出力回路
JPH05276004A (ja) 1992-03-30 1993-10-22 Mitsubishi Electric Corp 出力回路
DE4233850C1 (de) * 1992-10-08 1994-06-23 Itt Ind Gmbh Deutsche Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers
US5534812A (en) * 1995-04-21 1996-07-09 International Business Machines Corporation Communication between chips having different voltage levels
DE69731501T2 (de) * 1996-05-17 2005-10-20 Denso Corp., Kariya Lastbetätigungsschaltung
JP3629346B2 (ja) * 1996-12-25 2005-03-16 株式会社アドバンテスト 信号伝送方式及び伝送線路駆動回路
TW381385B (en) * 1997-08-20 2000-02-01 Advantest Corp Signal transmission circuit, CMOS semiconductor device and circuit board
US6822267B1 (en) * 1997-08-20 2004-11-23 Advantest Corporation Signal transmission circuit, CMOS semiconductor device, and circuit board
US6160423A (en) * 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
JP3986161B2 (ja) 1998-06-02 2007-10-03 富士通株式会社 信号伝送用ドライバ回路
US6009000A (en) * 1999-02-05 1999-12-28 The Aerospace Corporation Shared-bus current sharing parallel connected current-mode DC to DC converters
US6486697B1 (en) * 1999-03-22 2002-11-26 University Of Southern California Line reflection reduction with energy-recovery driver
US6449308B1 (en) * 1999-05-25 2002-09-10 Intel Corporation High-speed digital distribution system
US6845126B2 (en) * 2001-01-26 2005-01-18 Telefonaktiebolaget L.M. Ericsson (Publ) System and method for adaptive antenna impedance matching
JP2003008423A (ja) 2001-06-22 2003-01-10 Mitsubishi Electric Corp バスインターフェイス回路

Similar Documents

Publication Publication Date Title
WO2008058141A3 (en) Read-leveling implementations for ddr3 applications on an fpga
JP2006145527A5 (ja)
JP2008289195A5 (ja)
JP2005269336A5 (ja)
EP2509063A3 (en) Charge-sharing method and device for clock signal generation
TW200618478A (en) Single gate oxide I/O buffer with improved under-drive feature
RU2007139097A (ru) Устройство сопряжения токового режима для высокоскоростной связи вне микросхем
WO2009032463A3 (en) Measuring latency in a video conference system
JP2017195500A5 (ja)
JP4414974B2 (ja) データ受信装置
CN105094743A (zh) 一种先进先出数据缓存器及其进行时延控制的方法
JP2007088712A5 (ja)
WO2008096531A1 (ja) 受信装置およびこれを用いた受信システム
TW200737712A (en) Common input/output terminal control circuit
JP2011059852A5 (ja)
TW200703348A (en) Shift register
WO2008114307A1 (ja) 遅延回路及び該回路の試験方法
US7872538B2 (en) Impulse generation circuit
US8930739B2 (en) Memory controller
JP2005503004A5 (ja)
JP2010219943A (ja) ドライバ回路
WO2004008490A3 (en) A selectable-tap equalizer, auto-configured equalizer, receiving circuit having an equalizer calibration function, and system having grouped reflection characteristics
CA2468928A1 (en) High-speed output circuit with low voltage capability
TW200744322A (en) Phase-frequency detector capable of reducing dead-zone range
TW200643972A (en) Data output circuit of synchronous memory device