JP2005260182A - 多層基板 - Google Patents

多層基板 Download PDF

Info

Publication number
JP2005260182A
JP2005260182A JP2004073367A JP2004073367A JP2005260182A JP 2005260182 A JP2005260182 A JP 2005260182A JP 2004073367 A JP2004073367 A JP 2004073367A JP 2004073367 A JP2004073367 A JP 2004073367A JP 2005260182 A JP2005260182 A JP 2005260182A
Authority
JP
Japan
Prior art keywords
layer
ground
multilayer substrate
ground layer
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004073367A
Other languages
English (en)
Inventor
Yoshihiro Yasuike
嘉広 安池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP2004073367A priority Critical patent/JP2005260182A/ja
Publication of JP2005260182A publication Critical patent/JP2005260182A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 多層基板のグラウンドを強化する。
【解決手段】 多層基板25は、上面に開口39が形成され、内側に層設されたグラウンド層26を開口39から外部に露呈させている。開口39内のグラウンド層26には、ランド40が形成されている。このランド40には、表層の導体層34との間を接続するジャンパー線37や、静電気や不要輻射ノイズを防止する電子部品、筐体フレームと接触する金属製バネ、大型の電子部品などが取り付けられる。グラウンド層26を露呈させることによって、グラウンド層26と他の導体層との間の電気抵抗が小さくなるので、グラウンドを強化することができる。
【選択図】 図1

Description

本発明は、複数の絶縁層と導体層とを交互に積層した多層基板の改良に関するものである。
従来、電子機器の回路基板として、複数の絶縁層と導体層とを交互に積層した多層基板が用いられている。この多層基板は、配線密度や電子部品の実装密度を向上させることができるため、電子機器の小型化及び薄型化に効果的である。図8は、従来の多層基板2の構成を示す要部断面図である。多層基板2は、上下面に導体層3,4が形成されたコア基板5と、このコア基板5の上方及び下方に層設された絶縁層6〜9と、これらの絶縁層6〜9の間に設けられた導体層10〜13とからなる。
例えば、コア基板5の上面に形成されている導体層3は、グラウンド層である。グラウンド層3は、上下面の導体層との接続において、距離による電気抵抗をほぼ等しくするために内側の中心近傍の層に設けられている。各導体層とグラウンド層3との電気的な接続には、ヴィアホール15が用いられている。ヴィアホール15は、多層基板2に形成されたスルーホール16と、このスルーホール16の内壁面に施されて各導体層を接続する導電材料のメッキ17とからなる。
コンピュータ等の電子機器では、不要輻射ノイズ(EMI)の発生を減少させて動作の安定性を向上させるために、グラウンドの強化が行なわれている。例えば、特許文献1記載の発明では、金属製の筐体フレームに金属製の板バネを取り付け、筐体フレームにプリント基板が取り付けられた時に、プリント基板のグランドパターンとバネとが接触してグラウンドが強化されるようにしている。
多層基板においても、グランドの強化が必要である。そのため、多層基板を用いた従来の電子機器では、ヴィアホール15に接続するランド19を外層の絶縁層7上に形成し、筐体フレーム21に取り付けられた金属製のバネ20をランド19に接触させ、グラウンド層3と筐体フレーム21とを接続させていた。
特開平05−136578号公報
しかしながら、ヴィアホールは、直径が0.3〜0.4mm程度と小さく電気抵抗が大きいため、筐体フレームと多層基板とを接続しても充分なグラウンド強化の効果は得られなかった。これを解決するために、ヴィアホールを大径化することも考えられるが、基板の強度や配線密度の低下を招くため、大径化には限度があり、充分なグラウンド強化は得られなかった。
また、多層基板の表面の導体層には、静電対策や不要輻射対策のためにダイオードやフェライトビーズ等が実装されている。しかし、ヴィアホールの電気抵抗によってその効果も半減していた。
本発明は、上記問題点を解決するためのもので、内層にグラウンド層が設けられた多層基板のグラウンド強化を行なうことを目的とする。
本発明の多層基板は、外側に層設された絶縁層と導体層とに開口又は切欠を形成し、内側に層設された内部導体層の一部を開口又は切欠から外部に露呈させ、この露呈された内部導体層にランド形成したものである。また、内部導体層をグラウンド層とし、このグラウンド層を外部に露呈させたものである。
更に、内部導体層のランドと、外層側の導体層との間で配線を行なったものである。また、内部導体層のランドに、部品を実装することもできる。
本発明の多層基板によれば、内部導体層の一部を露呈させてランドを形成したので、この内部導体層への配線が簡単に行なえるようになり、電気抵抗も減少させることができる。また、露呈させる導体層をグラウンド層としたので、多層基板のグラウンドを強化することができる。更に、内部導体層のランドと外層側の導体層との間で配線を行なうようにしたので、ヴィアホールを用いた配線よりも電気抵抗を小さくすることができる。
また、内部導体層のランドに部品を実装することもできる。実装される部品としては、不要輻射ノイズの低減のために電子機器の筐体フレームに接触する金属バネや、EMIガスケットの他、静電対策及び不要輻射対策のための電子部品等がある。また、高さ方向の寸法の大きな部品を内部導体層のランドに取り付けることによって、多層基板の表面からの突出される部品の高さを小さくすることができる。これにより、この多層基板を使用した電子機器の小型化及び薄型化を図ることができる。
図1及び図2は、本発明を実施した多層基板の構成を示す要部断面図、及び斜視図である。多層基板25は、上下面に導体層26,27が形成されたコア基板28と、このコア基板28の上下に層設された絶縁層29,30,31,32と、これらの絶縁層29〜32の間に設けられた導体層33,34,35,36と、ジャンパー線37とからなる。
多層基板25は、例えば、プリプレグを使用して形成された多層基板である。多層基板25は、コア基板28の上方及び下方に、絶縁層29〜32となるプリプレグと、導体層33〜36となる金属箔とを重ね合わせ、これらを加熱及び加圧して接合することにより形成されている。プリプレグは、ガラス繊維等のシートに樹脂が含浸されたもので、加熱されることによって樹脂が溶け出してコア基板28と金属箔とに密着させる。そして、プリプレグの樹脂が硬化する際に、コア基板28と金属箔とが接合される。
コア基板28の上面に形成されて多層基板25の内側に配置された内部導体層である導体層26は、グラウンド層である。このグラウンド層26の上に積層された絶縁層29,30と、導体層33とには、グラウンド層26の一部を外部に露呈させる開口39が形成されている。この開口39によって露呈されたグラウンド層26には、配線や部品の実装を行なうことのできるランド40が形成されている。
グラウンド層26のランド40と最上層の導体層34との間は、ジャンパー線37によって接続されている。これにより、従来のヴィアホールを用いたグラウンド層との接続よりも電気抵抗が格段に小さくなるため、多層基板25のグラウンドを強化することができる。また、グラウンドの強化によって、静電気や不要輻射ノイズ等が減少するので、多層基板25を用いた電子機器の動作を安定させることもできる。
また、図3に示すように、グラウンド層26のランド40に、静電対策部品であるダイオード43や、不要輻射対策部品であるフェライトビーズ44等をダイレクトに実装することもできる。これにより、ダイオード43及びフェライトビーズ44とグラウンド層26との間の電気抵抗が小さくなるので、静電気や不要輻射ノイズの除去効果を向上させることができる。
更に、図4に示すように、ランド40に金属製のバネ46を取り付け、このバネ46の端部を電子機器の筐体フレーム47に当接させることもできる。これによれば、筐体フレーム47とグラウンド層26とがバネ46によって接続されるため、グラウンドの強化を図ることができる。なお、バネ46の代わりに、不要輻射に効果のあるEMIガスケット等を取り付けてもよい。
また、図5に示すように、多層基板25の開口39内のランド40に、大型電子部品51を実装することもできる。従来の多層基板は、背の高い部品を取り付けることによって基板の厚み方向の寸法が増加し、電子機器の小型化及び薄型化に影響を及ぼしていた。しかしながら、本発明では多層基板25に背の高い部品51を取り付けても、基板表面に実装された小型部品52と同程度までしか上方に突出しないので、基板の厚み方向の寸法が大きく変動することはない。よって、この多層基板25が取り付けられる電子機器も小型化及び薄型化を維持することができる。また、大型電子部品51が筐体フレーム47に干渉するのを防止することもできる。
更に、図6に示すように、多層基板55の両面に開口56,57を形成し、上面と下面との両方にグラウンド層58を露呈させることもできる。これによれば、多層基板55の上下方向に配置された部品とグラウンド層58とを簡単に、また小さな電気抵抗で接続することができるので、グラウンドの強化に効果的である。
なお、上記実施形態は、外側の絶縁層と導体層とに開口を形成してグラウンド層を露呈させたが、図7に示す多層基板60のように、上層の絶縁層61,62と導体層63との端部に切欠65を形成し、この切欠65からグラウンド層66を露呈させてもよい。
また、グラウンド層に対して、ジャンパー線,電子部品,バネ等を個別に取り付けたが、これらを一緒にグラウンド層のランドに取り付けてもよい。
更に、上記実施形態ではグラウンド層を露呈させたが、グラウンド層以外の層を露呈させて、配線の効率化を図ることもできる。
なお、上記各実施形態では、プリプレグを用いて形成される多層基板を例に説明したが、セラミック多層基板や、ビルドアップ式多層基板等にも本発明を適用することができる。
グラウンド層にジャンパー線を接続した多層基板の構成を示す要部断面図である。 図1に示す多層基板の外観形状を示す斜視図である。 グラウンド層に電子部品を実装した多層基板の構成を示す要部断面図である。 グラウンド層に金属バネを実装した多層基板の構成を示す要部断面図である。 グラウンド層に大型電子部品を実装した多層基板の構成を示す要部断面図である。 両面からグラウンド層を露呈させた多層基板の構成を示す要部断面図である。 切欠によってグラウンド層を露呈させた多層基板の構成を示す要部断面図である。 従来の多層基板の構成を示す要部断面図である。
符号の説明
25,55,60 多層基板
26,58,66 グラウンド層
27,33,34,35,36 導体層
29,30,31,32 絶縁層
37 ジャンパー線
39,56,57 開口
40 ランド
43 ダイオード
44 フェライトビーズ
46 バネ
51 大型電子部品
65 切欠

Claims (4)

  1. 複数の絶縁層と導体層とを交互に積層した多層基板において、
    外側に層設された絶縁層と導体層とに開口又は切欠を形成し、内側に層設された内部導体層の一部を該開口又は切欠から外部に露呈させ、この露呈された内部導体層にランドを形成したことを特徴とする多層基板。
  2. 前記内部導体層は、グラウンド層であることを特徴とする請求項1記載の多層基板。
  3. 前記内部導体層のランドと、外層側の導体層との間で配線することを特徴とする請求項1または2記載の多層基板。
  4. 前記内部導体層のランドに、部品を実装したことを特徴とする請求項1ないし3いずれか記載の多層基板。
JP2004073367A 2004-03-15 2004-03-15 多層基板 Pending JP2005260182A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004073367A JP2005260182A (ja) 2004-03-15 2004-03-15 多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004073367A JP2005260182A (ja) 2004-03-15 2004-03-15 多層基板

Publications (1)

Publication Number Publication Date
JP2005260182A true JP2005260182A (ja) 2005-09-22

Family

ID=35085576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004073367A Pending JP2005260182A (ja) 2004-03-15 2004-03-15 多層基板

Country Status (1)

Country Link
JP (1) JP2005260182A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018200990A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018200990A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子機器

Similar Documents

Publication Publication Date Title
US8461459B2 (en) Flex-rigid wiring board and method for manufacturing the same
JP5756500B2 (ja) 回路モジュール
US9554462B2 (en) Printed wiring board
US20140030471A1 (en) Component-embedded resin substrate and method for manufacturing same
JP2012235080A (ja) チップ型コイル部品
JP2012235080A5 (ja)
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008016844A (ja) プリント基板及びその製造方法
WO2014122779A1 (ja) 部品内蔵基板およびその製造方法
TWI526131B (zh) 印刷電路板及其製造方法
JP2009099773A (ja) シールド付回路配線基板
JP2015141904A (ja) 電子回路モジュール及びその製造方法
JP2011146427A (ja) フレキシブルプリント配線板、フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板を備える電子機器
JP6323622B2 (ja) 部品実装基板
US20070215378A1 (en) Circuit board
JP2005260182A (ja) 多層基板
JP2006344887A (ja) プリント配線板およびその製造方法
JPS63114299A (ja) プリント配線板
JP2013115110A (ja) 段差構造のプリント配線板
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP2004056155A (ja) モジュール部品
EP2825003B1 (en) Printed wiring board and electric tool switch provided therewith
JP4795863B2 (ja) 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板
JP2006344631A (ja) 部品内蔵基板
JP2016225390A (ja) キャビティ構造の多層配線基板、及びその製造方法