JP2005259812A - 超電導sfq回路 - Google Patents
超電導sfq回路 Download PDFInfo
- Publication number
- JP2005259812A JP2005259812A JP2004066100A JP2004066100A JP2005259812A JP 2005259812 A JP2005259812 A JP 2005259812A JP 2004066100 A JP2004066100 A JP 2004066100A JP 2004066100 A JP2004066100 A JP 2004066100A JP 2005259812 A JP2005259812 A JP 2005259812A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- circuit
- sfq
- sfq circuit
- superconducting sfq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】超電導SFQ回路は、第1の超電導SFQ回路と、第1の超電導SFQ回路のグランド側に接続される第1のグランドプレーンと、第2の超電導SFQ回路と、第2の超電導SFQ回路のグランド側に接続される第2のグランドプレーンと、第1の超電導SFQ回路と第2の超電導SFQ回路との間を接続する少なくとも1段の分離用超電導SFQ回路と、少なくとも1段の分離用超電導SFQ回路のグランド側に接続される少なくとも1つのグランドプレーンと、第1のグランドプレーン、少なくとも1つのグランドプレーン、及び第2のグランドプレーンの間を接続する実質的にゼロでないインダクタンスを有する配線を含む。
【選択図】図1
Description
ジェー・エックス・プリジビズ、他4名(J.X.Przybysz, et. al.)著、 「インターフェイス・サーキッツ・フォー・インプット・アンド・アウトプット・オブ・ギガビット・パー・セカンド・データ(Interface Circuits for Input and Output of Gigabit per Second Data)」、 インターナショナル・スーパーコンダクティブ・エレクトロニクス・コンファレンス(International Superconductive Electronics Conference (ISEC’95))、8-3, p. 304−306 ケー・ケー・リカレフ、ブイ・ケー・セメノフ(K. K. Likharev and V. K. Semenov)著、「RSFQロジック/メモリ・ファミリー:ア・ニュー・ジョセフソン・ジャンクション・テクノロジー・フォー・サブ−テラヘルツ−クロック−フレケンシー・デジタル・システムズ(RSFQ logic/Memory Family: A New Josephson-Junction Technology for Sub-Teraherts-Clock-Frequency Digital Systems)」、アイトリプルイー・トランザクション・オン・アプライド・スーパーコンダクティビティー(IEEE Trans. on Applied Superconductivity)、第1巻、第1号、1991年3月、p.3−28
インダクタンスのインピーダンスは高周波になる程大きくなるので、超電導回路12Aに供給するACバイアス電流によって超電導回路12Aのグランド電位が変動しても、その変動は複数のインダクタンスLU1乃至LUnにより吸収され、超電導回路11Aのグランド電位には殆ど影響を及ぼさない。なおSFQ信号の伝搬に用いるJTLは、動作マージンが大きいので、グランド電位の変動に対しては影響を受け難い。また、LUX及びLLXと直列に挿入する抵抗RUX及びRLXは、DC的に回路間の電流漏れを防ぐことができる。
(付記1)第1の超電導SFQ回路と、
該第1の超電導SFQ回路のグランド側に接続される第1のグランドプレーンと、
第2の超電導SFQ回路と、
該第2の超電導SFQ回路のグランド側に接続される第2のグランドプレーンと、
該第1の超電導SFQ回路と該第2の超電導SFQ回路との間を接続する少なくとも1段の分離用超電導SFQ回路と、
該少なくとも1段の分離用超電導SFQ回路のグランド側に接続される少なくとも1つのグランドプレーンと、
該第1のグランドプレーン、該少なくとも1つのグランドプレーン、及び該第2のグランドプレーンの間を接続する実質的にゼロでないインダクタンスを有する配線
を含むことを特徴とする超電導SFQ回路。
(付記2)該分離用超電導SFQ回路はSFQパルスを伝播させる回路であり、該インダクタンスを含む一段の超伝導ループのインダクタンスが約10pH以下であることを特徴とする付記1記載の超電導SFQ回路。
(付記3)該分離用超電導SFQ回路はJTLであることを特徴とする付記2記載の超電導SFQ回路。
(付記4)該少なくとも1つのグランドプレーンのそれぞれと外部グランド電位とを接続する経路に、抵抗及びインダクタンスの少なくとも一方を設けたことを特徴とする付記1記載の超電導SFQ回路。
(付記5)該分離用超電導SFQ回路は実質的に直流であるDCバイアスで駆動されることを特徴とする付記1記載の超電導SFQ回路。
(付記6)該分離用超電導SFQ回路において、該インダクタンスを含む超電導ループにSFQパルスを伝播させることが可能な程度に小さな抵抗を含むことを特徴とする付記1記載の超電導SFQ回路。
11 超電導回路
12 超電導回路
13−1乃至13−n 超電導SFQ回路
14−1乃至13−n ジョセフソン接合
15−1乃至13−n グランドプレーン
LU1乃至LLn インダクタンス
LU1乃至LLn インダクタンス
Claims (5)
- 第1の超電導SFQ回路と、
該第1の超電導SFQ回路のグランド側に接続される第1のグランドプレーンと、
第2の超電導SFQ回路と、
該第2の超電導SFQ回路のグランド側に接続される第2のグランドプレーンと、
該第1の超電導SFQ回路と該第2の超電導SFQ回路との間を接続する少なくとも1段の分離用超電導SFQ回路と、
該少なくとも1段の分離用超電導SFQ回路のグランド側に接続される少なくとも1つのグランドプレーンと、
該第1のグランドプレーン、該少なくとも1つのグランドプレーン、及び該第2のグランドプレーンの間を接続する実質的にゼロでないインダクタンスを有する配線
を含むことを特徴とする超電導SFQ回路。 - 該分離用超電導SFQ回路はSFQパルスを伝播させる回路であり、該インダクタンスを含む一段の超伝導ループのインダクタンスが約10pH以下であることを特徴とする請求項1記載の超電導SFQ回路。
- 該分離用超電導SFQ回路はJTLであることを特徴とする請求項2記載の超電導SFQ回路。
- 該少なくとも1つのグランドプレーンのそれぞれと外部グランド電位とを接続する経路に、抵抗及びインダクタンスの少なくとも一方を設けたことを特徴とする請求項1記載の超電導SFQ回路。
- 該分離用超電導SFQ回路は実質的に直流であるDCバイアスで駆動されることを特徴とする請求項1記載の超電導SFQ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066100A JP4524126B2 (ja) | 2004-03-09 | 2004-03-09 | 超電導sfq回路 |
US10/927,147 US7129870B2 (en) | 2003-08-29 | 2004-08-27 | Superconducting latch driver circuit generating sufficient output voltage and pulse-width |
US11/524,205 US7268713B2 (en) | 2003-08-29 | 2006-09-21 | Superconducting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004066100A JP4524126B2 (ja) | 2004-03-09 | 2004-03-09 | 超電導sfq回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005259812A true JP2005259812A (ja) | 2005-09-22 |
JP4524126B2 JP4524126B2 (ja) | 2010-08-11 |
Family
ID=35085277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004066100A Expired - Fee Related JP4524126B2 (ja) | 2003-08-29 | 2004-03-09 | 超電導sfq回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4524126B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013058705A (ja) * | 2011-09-09 | 2013-03-28 | Fujitsu Ltd | 超電導単一磁束量子集積回路装置 |
JP2013058997A (ja) * | 2011-09-09 | 2013-03-28 | Fujitsu Ltd | 超電導単一磁束量子集積回路装置 |
JP2021513238A (ja) * | 2018-02-02 | 2021-05-20 | ノースロップ グラマン システムズ コーポレーション | ジョセフソン極性および論理インバータゲート |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5268354A (en) * | 1975-12-02 | 1977-06-07 | Ibm | Josephson tunnel logical circuit |
JPH0220079A (ja) * | 1988-07-08 | 1990-01-23 | Fujitsu Ltd | 超伝導回路 |
-
2004
- 2004-03-09 JP JP2004066100A patent/JP4524126B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5268354A (en) * | 1975-12-02 | 1977-06-07 | Ibm | Josephson tunnel logical circuit |
JPH0220079A (ja) * | 1988-07-08 | 1990-01-23 | Fujitsu Ltd | 超伝導回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013058705A (ja) * | 2011-09-09 | 2013-03-28 | Fujitsu Ltd | 超電導単一磁束量子集積回路装置 |
JP2013058997A (ja) * | 2011-09-09 | 2013-03-28 | Fujitsu Ltd | 超電導単一磁束量子集積回路装置 |
JP2021513238A (ja) * | 2018-02-02 | 2021-05-20 | ノースロップ グラマン システムズ コーポレーション | ジョセフソン極性および論理インバータゲート |
JP7285265B2 (ja) | 2018-02-02 | 2023-06-01 | ノースロップ グラマン システムズ コーポレーション | ジョセフソン極性および論理インバータゲート |
Also Published As
Publication number | Publication date |
---|---|
JP4524126B2 (ja) | 2010-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7268713B2 (en) | Superconducting circuit | |
US7772871B2 (en) | Method and apparatus for high density superconductor circuit | |
JP6441286B2 (ja) | 量子干渉超伝導回路に磁束を印加するためのシステム及び方法 | |
US6549059B1 (en) | Underdamped Josephson transmission line | |
US7852106B2 (en) | Method and apparatus for ballistic single flux quantum logic | |
JP4681755B2 (ja) | 単一磁束量子論理回路および単一磁束量子出力変換回路 | |
JP4044807B2 (ja) | 超電導ドライバ回路 | |
US6917216B2 (en) | Superconductor output amplifier | |
CN111903060A (zh) | 具有经由感应耦合而分配的时钟信号的超导集成电路 | |
US6483339B1 (en) | Single flux quantum series biasing technique using superconducting DC transformer | |
CN110268382A (zh) | 具有强化方向性的超导器件 | |
JP2013058705A (ja) | 超電導単一磁束量子集積回路装置 | |
JP4524126B2 (ja) | 超電導sfq回路 | |
Suzuki et al. | Characteristics of driver and receiver circuits with a passive transmission line in RSFQ circuits | |
EP0082540B1 (en) | Josephson logic integrated circuit | |
US4482821A (en) | Superconductive logic circuit | |
Kaplan et al. | Operation of a superconductive demultiplexer using rapid single flux quantum (RSFQ) technology | |
JP4583988B2 (ja) | 直流電源駆動型超伝導ループドライバ回路及びドライブ方法 | |
JP4116978B2 (ja) | 超電導ラッチ・ドライバ回路 | |
JP4113077B2 (ja) | 超電導回路および超電導sfq論理回路 | |
JP3931759B2 (ja) | 超電導分周回路 | |
JP4402136B2 (ja) | 単一磁束量子可変遅延回路 | |
JP2004015151A (ja) | 集積単一磁束量子回路 | |
TW200832915A (en) | Static pulsed bus circuit and method having dynamic power supply rail selection | |
WO2023227824A1 (en) | Method and arrangement for driving qubits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |