JP2005257381A - 光電式エンコーダ - Google Patents
光電式エンコーダ Download PDFInfo
- Publication number
- JP2005257381A JP2005257381A JP2004067389A JP2004067389A JP2005257381A JP 2005257381 A JP2005257381 A JP 2005257381A JP 2004067389 A JP2004067389 A JP 2004067389A JP 2004067389 A JP2004067389 A JP 2004067389A JP 2005257381 A JP2005257381 A JP 2005257381A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal processing
- rectangular wave
- signal
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Transform (AREA)
Abstract
【課題】 フォトダイオードの配列ピッチを小さくすることなく分解能の向上を図ることが可能であり、検出信号のS/N比の低下を抑制しつつ分解能を向上できる光電式エンコーダを提供する。
【解決手段】 この光電式エンコーダは、スリット2a,2b…の配列方向と直交する方向に隣接している第1,第2のフォトダイオード群G1,G2を備え、信号処理回路10は、第1のフォトダイオード群G1が出力する4つの出力信号に基づく第1の矩形波信号VO1と、第2のフォトダイオード群G2が出力する4つの出力信号に基づく第2の矩形波信号VO2とを出力する。この第1,第2の矩形波信号VO1,VO2は、移動体1がスリット2a,2b…の配列のピッチPの2分の1に相当する距離を移動する時間を1周期とすると共に、90°の位相差を有する。
【選択図】 図1
Description
この発明は、光電式エンコーダに関し、例えば、電気的に多分割化された受光部を有する光電式エンコーダに関する。
図9に、従来の光電式エンコーダを部分的に示す。この光電式エンコーダは、移動体101と、図9において上記移動体101の向こう側に配置された受光素子としての信号形成用のフォトダイオード103a〜103dと、図9において上記移動体101の手前側に配置された発光素子(図示せず)とを有する。上記移動体101は複数のスリット102a、102b、…を有し、この複数のスリット102a、102b、…は、移動体101の移動方向に所定のピッチPで穿設されており、上記ピッチPの2分の1の幅を有する。
この光電式エンコーダでは、上記発光素子からの光がスリット102a,102bを通過して上記フォトダイオード103a〜103dで検出されるようになっている。また、この光電式エンコーダは、図10に示すような信号処理回路100を有する。
上記発光素子としては、通常1つの素子を用いて光源を1つにしている。これに対して、上記受光素子は、移動体101の移動方向及び移動速度の検出が可能になるように、上記ピッチPの4分の1の幅を有する4つのフォトダイオード103a〜103dで構成されている。この4つのフォトダイオード103a〜103dは、上記ピッチPの4分の1の配列ピッチ1/4Pでスリット102a,102bの配列方向に隣接配置されている。
移動体101が上記移動方向においていずれかの方向に移動するとき、スリット102a,102bを通過して各フォトダイオード103a〜103dに照射される光の受光面積の時間変化に応じて、図10に示すように、各フォトダイオード103a〜103dに光電流Is1〜Is4が形成される。この光電流Is1〜Is4は、演算増幅器106a〜106dによって増幅される。
図11(a)に、演算増幅器106a,106bが出力する出力電圧VA+,VA−の波形を示し、図11(b)に、演算増幅器106c,106dが出力する出力電圧VB+,VB−の波形を示す。図11(a),図11(b)では、縦軸は振幅を示し、横軸は時間を示す。この横軸では移動体101がピッチPだけ移動するのに要する時間をPとして表している。図11(a)の出力電圧VA+と出力電圧VA−とは、位相が反転した関係にあり、比較器107aに入力されて比較される。また、図11(b)の出力電圧VB+とVB−とは、位相が反転した関係にあり、比較器107bに入力されて比較される。
比較器107aでは、例えば、出力電圧VA+が基準信号として出力電圧VA−が比較され、出力電圧VA+が出力電圧VA−よりも高い状態でハイレベルの比較器出力が導出され、出力電圧VA+が出力電圧VA−よりも低い状態でローレベルの比較器出力が導出される。結局、比較器107aは、出力電圧VA+、VA−に基づいて、図12(c)に矩形波で示す出力信号VOAを出力し、比較器107bは、出力電圧VB+、VB−に基づいて、図12(d)に矩形波で示す出力電圧VOBを出力する。この出力信号VOAとVOBは、移動体101のスリット102aが1ピッチだけ移動するのに要する時間つまり周期と同じ周期であり、90°の位相差を有している。
しかしながら、上記従来の光電式エンコーダにおいては、以下のような問題がある。すなわち、スリット102a,102bの配列方向に、スリット102a,102bの配列ピッチPの4分の1ピッチのピッチで(1/4)Pの幅を有する4つのフォトダイオード103a〜103dを配置している。したがって、1つの半導体チップが電気的に4分割されてなるフォトダイオードによって構成される上記従来の光電式エンコーダ用の受光素子を形成する場合には、上記フォトダイオードの配列ピッチの4倍の値が所望のスリットのピッチ(分解能)に合致するような半導体チップを用意する必要がある。
また、その場合、上記受光素子を構成するフォトダイオード103a〜103dは一列に配列されているので、理論的には、最終的に得られるスリットのピッチ(分解能)は、フォトダイオードの配列ピッチの4ピッチ分となる。
以上のことから、上記従来の光電式エンコーダにおいて、スリットのピッチを小さくする(分解能を上げる)には、フォトダイオードの配列ピッチを小さくしなければならず、その結果、検出信号の出力値が小さくなり、隣接した別チャンネルの信号のクロストークの影響を受けやすくなり、検出信号のS/N比が低下するという問題がある。
特公平3−76428号公報
特許第3375578号公報
そこで、この発明の課題は、フォトダイオードの配列ピッチを小さくすることなく分解能の向上を図ることが可能であり、検出信号のS/N比の低下を抑制しつつ分解能を向上できる光電式エンコーダを提供することにある。
上記課題を解決するため、この発明の光電式エンコーダは、移動方向に所定幅を有する複数のスリットがこの所定幅の略2倍の配列ピッチで上記移動方向に配列された移動体と、この移動体の一方の側に配置されると共に上記移動体に向けて光を出射する発光部と、この発光部から出射されて上記スリットを通過した光を受光すると共に上記移動体の他方の側に配置される受光部と、この受光部が出力する出力信号を処理する信号処理部とを備え、
上記受光部は、
上記スリットの配列方向に配列された4つのフォトダイオードを有する第1のフォトダイオード群と、
上記スリットの配列方向に配列された4つのフォトダイオードを有すると共に上記第1のフォトダイオード群に対して上記スリットの配列方向と交差する方向に並列配置されている第2のフォトダイオード群とを有し、
上記第2のフォトダイオード群は、上記第1のフォトダイオード群に対して上記スリットの配列方向に上記配列ピッチの略8分の1の寸法だけ位置ずれしており、
上記信号処理部は、
上記第1のフォトダイオード群の4つのフォトダイオードが出力する4つの出力信号に基づいて上記移動体が上記配列ピッチの2分の1に相当する距離を移動する時間を略1周期とする第1の矩形波信号を出力し、かつ、上記第2のフォトダイオード群の4つのフォトダイオードが出力する4つの出力信号に基づいて上記移動体が上記配列ピッチの2分の1に相当する距離を移動する時間を略1周期とすると共に上記第1の矩形波信号に対して略90°の位相差を有する第2の矩形波信号を出力することを特徴としている。
上記受光部は、
上記スリットの配列方向に配列された4つのフォトダイオードを有する第1のフォトダイオード群と、
上記スリットの配列方向に配列された4つのフォトダイオードを有すると共に上記第1のフォトダイオード群に対して上記スリットの配列方向と交差する方向に並列配置されている第2のフォトダイオード群とを有し、
上記第2のフォトダイオード群は、上記第1のフォトダイオード群に対して上記スリットの配列方向に上記配列ピッチの略8分の1の寸法だけ位置ずれしており、
上記信号処理部は、
上記第1のフォトダイオード群の4つのフォトダイオードが出力する4つの出力信号に基づいて上記移動体が上記配列ピッチの2分の1に相当する距離を移動する時間を略1周期とする第1の矩形波信号を出力し、かつ、上記第2のフォトダイオード群の4つのフォトダイオードが出力する4つの出力信号に基づいて上記移動体が上記配列ピッチの2分の1に相当する距離を移動する時間を略1周期とすると共に上記第1の矩形波信号に対して略90°の位相差を有する第2の矩形波信号を出力することを特徴としている。
この発明の光電式エンコーダでは、上記信号処理部は、第1の矩形波信号と、この第1の矩形波信号に対して略90°の位相差を有する第2の矩形波信号を出力する。そして、上記第1,第2の矩形波信号は、上記移動体がスリットの配列のピッチの2分の1に相当する距離を移動する時間を略1周期とする。また、第1の矩形波信号は、第1のフォトダイオード群が出力する4つの出力信号に基づき、第2の矩形波信号は、第2のフォトダイオード群が出力する4つの出力信号に基づく。
このように、この発明によれば、上記スリットの配列方向と直交する方向に隣接している第1,第2のフォトダイオード群からの出力信号でもって、従来例に比べて、周期が2分の1の第1,第2の矩形波信号が得られ、フォトダイオードの配列ピッチを小さくすることなく分解能の向上を図れる。したがって、検出信号のS/N比の低下を抑制しつつ分解能を向上できる。
また、一実施形態の光電式エンコーダは、上記第1、第2のフォトダイオード群が有する各フォトダイオードは、上記スリットの配列ピッチの略4分の1の幅を有する。
この実施形態の光電式エンコーダでは、各フォトダイオードの幅がスリットの配列ピッチの略4分の1であるので、上記スリットの1つの配列ピッチに4つのフォトダイオードを配置できる。したがって、受光部をコンパクトにできる。
また、一実施形態の光電式エンコーダは、上記第1、第2のフォトダイオード群が有する各フォトダイオードの幅は、上記スリットの配列ピッチの2分の1であり、上記各フォトダイオードの配列ピッチは、N(Nは正の整数)の2分の1の値に4分の1を加算した値を上記スリットの配列ピッチに乗算した値である。
この実施形態では、上記各フォトダイオードの幅がスリットの配列ピッチの2分の1であり、各フォトダイオードの配列ピッチがスリットの配列ピッチP×(1/4+N/2)であるから、受光部の受光面積の増大を図れる。
また、一実施形態の光電式エンコーダは、上記受光部は、上記第1のフォトダイオード群または第2のフォトダイオード群の少なくとも一方は、上記スリットの配列方向に複数配列され、
上記スリットに対して上記スリットの配列方向にずれているずれ量が略同じになるフォトダイオードの出力同士を、上記複数の第1または第2のフォトダイオード群の間で接続する接続部を備えた。
上記スリットに対して上記スリットの配列方向にずれているずれ量が略同じになるフォトダイオードの出力同士を、上記複数の第1または第2のフォトダイオード群の間で接続する接続部を備えた。
この実施形態では、第1もしくは第2のフォトダイオード群を複数備え、上記接続部は上記スリットに対するずれ量(位相のずれ)が常に略同じになるフォトダイオードの出力同士を複数のフォトダイオード群の間で接続する。したがって、検出信号となる第1,第2の矩形波信号の出力値の増大を図れ、S/N比の向上を図れる。
また、一実施形態の光電式エンコーダは、上記信号処理部は、
上記第1のフォトダイオード群に接続された第1の信号処理回路と、
上記第2のフォトダイオード群に接続された第2の信号処理回路と、
上記第1の信号処理回路の出力信号と上記第2の信号処理回路の出力信号とが入力されると共に上記第1の矩形波信号と上記第2の矩形波信号を出力する第3の信号処理回路とを有する。
上記第1のフォトダイオード群に接続された第1の信号処理回路と、
上記第2のフォトダイオード群に接続された第2の信号処理回路と、
上記第1の信号処理回路の出力信号と上記第2の信号処理回路の出力信号とが入力されると共に上記第1の矩形波信号と上記第2の矩形波信号を出力する第3の信号処理回路とを有する。
この実施形態によれば、上記第1のフォトダイオード群が出力する4つの出力信号を上記第1の信号処理回路で処理し、上記第2のフォトダイオード群が出力する4つの出力信号を上記第2の信号処理回路で処理する。そして、第3の信号処理回路は、第1の信号処理回路からの出力信号と第2の信号処理回路からの出力信号とを処理して上記第1の矩形波信号と上記第2の矩形波信号を出力する。したがって、信号処理系統が簡潔である。
また、一実施形態の光電式エンコーダは、上記第1の信号処理回路は、上記第1のフォトダイオード群が出力する4つの出力信号に基づいて略90°の位相差を有する2つの矩形波出力信号を出力し、
上記第2の信号処理回路は、上記第2のフォトダイオード群が出力する4つの出力信号に基づいて略90°の位相差を有する2つの矩形波出力信号を出力する。
上記第2の信号処理回路は、上記第2のフォトダイオード群が出力する4つの出力信号に基づいて略90°の位相差を有する2つの矩形波出力信号を出力する。
この実施形態によれば、上記第3の信号処理回路は、上記第1の信号処理回路からの略90°の位相差を有する2つの矩形波出力信号に対して所定の信号処理を行って、第1の矩形波信号を出力する。また、第3の信号処理回路は、上記第2の信号処理回路からの略90°の位相差を有する2つの矩形波出力信号に対して所定の信号処理を行って、第2の矩形波信号を出力する。
この第1、第2の矩形波出力信号は、上記スリットの配列のピッチの2分の1に相当する距離を移動する時間を1周期とし、互いに略90°の位相差を有する。
また、一実施形態の光電式エンコーダは、上記第1、第2の信号処理回路は、それぞれ、所定の位相差を有する2つの出力信号を上記第3の信号処理回路に出力し、
上記第3の信号処理回路は、
上記第1の信号処理回路からの2つの出力信号が両方共ハイレベルの時と上記2つの出力信号が両方共ローレベルの時とに上記第1の矩形波信号をハイレベルにする一方、上記2つの出力信号のうちの一方がローレベルで他方がハイレベルであるときに上記第1の矩形波信号をローレベルにし、
かつ、上記第2の信号処理回路からの2つの出力信号が両方共ハイレベルの時と上記2つの出力信号が両方共ローレベルの時とに上記第2の矩形波信号をハイレベルにする一方、上記2つの出力信号のうちの一方がローレベルで他方がハイレベルであるときに上記第2の矩形波信号をローレベルにする。
上記第3の信号処理回路は、
上記第1の信号処理回路からの2つの出力信号が両方共ハイレベルの時と上記2つの出力信号が両方共ローレベルの時とに上記第1の矩形波信号をハイレベルにする一方、上記2つの出力信号のうちの一方がローレベルで他方がハイレベルであるときに上記第1の矩形波信号をローレベルにし、
かつ、上記第2の信号処理回路からの2つの出力信号が両方共ハイレベルの時と上記2つの出力信号が両方共ローレベルの時とに上記第2の矩形波信号をハイレベルにする一方、上記2つの出力信号のうちの一方がローレベルで他方がハイレベルであるときに上記第2の矩形波信号をローレベルにする。
この実施形態によれば、上記第3の信号処理回路を、上記第1,第2の信号処理回路からの2つの出力信号がローレベルであるかハイレベルであるかに応じて、排他的論理和の論理否定を論理演算する論理演算回路で実現できる。
また、一実施形態の光電式エンコーダは、上記第1、第2の信号処理回路は、それぞれ、所定の位相差を有する2つの出力信号を上記第3の信号処理回路に出力し、
上記第3の信号処理回路は、
上記第1の信号処理回路からの2つの出力信号のうちの一方がハイレベルで他方がローレベルのときに上記第1の矩形波信号をハイレベルにする一方、上記2つの出力信号が両方共ハイレベルもしくは両方共ローレベルであるときに上記第1の矩形波信号をローレベルにし、
かつ、上記第2の信号処理回路からの2つの出力信号のうちの一方がハイレベルで他方がローレベルのときに上記第2の矩形波信号をハイレベルにする一方、上記2つの出力信号が両方共ハイレベルもしくは両方共ローレベルであるときに上記第2の矩形波信号をローレベルにする。
上記第3の信号処理回路は、
上記第1の信号処理回路からの2つの出力信号のうちの一方がハイレベルで他方がローレベルのときに上記第1の矩形波信号をハイレベルにする一方、上記2つの出力信号が両方共ハイレベルもしくは両方共ローレベルであるときに上記第1の矩形波信号をローレベルにし、
かつ、上記第2の信号処理回路からの2つの出力信号のうちの一方がハイレベルで他方がローレベルのときに上記第2の矩形波信号をハイレベルにする一方、上記2つの出力信号が両方共ハイレベルもしくは両方共ローレベルであるときに上記第2の矩形波信号をローレベルにする。
この実施形態によれば、上記第3の信号処理回路を、上記第1,第2の信号処理回路からの2つの出力信号がローレベルであるかハイレベルであるかに応じて、排他的論理和を論理演算する論理演算回路で実現できる。
この発明の光電式エンコーダによれば、スリットの配列方向と交差する方向に並列配置されている第1,第2のフォトダイオード群を備え、信号処理部は、第1のフォトダイオード群が出力する4つの出力信号に基づく第1の矩形波信号と、第2のフォトダイオード群が出力する4つの出力信号に基づく第2の矩形波信号とを出力する。この第1,第2の矩形波信号は、移動体がスリットの配列のピッチの2分の1に相当する距離を移動する時間を略1周期とすると共に、略90°の位相差を有する。
したがって、この発明によれば、従来例に比べて、周期が2分の1の第1,第2の矩形波信号が得られ、フォトダイオードの配列ピッチを小さくすることなく分解能の向上を図れる。したがって、検出信号のS/N比の低下を抑制しつつ分解能を向上できる。
以下、この発明を図示の実施の形態により詳細に説明する。
(第1の実施の形態)
図1に、この発明の光電式エンコーダの第1実施形態の主要部の構造を示す。この第1実施形態は、移動体1を有し、この移動体1は所定の配列ピッチPで幅方向(移動方向)に配列された複数のスリット2a,2b…を有する。このスリット2a,2b…は、それぞれ、略(1/2)Pの幅を有する。
図1に、この発明の光電式エンコーダの第1実施形態の主要部の構造を示す。この第1実施形態は、移動体1を有し、この移動体1は所定の配列ピッチPで幅方向(移動方向)に配列された複数のスリット2a,2b…を有する。このスリット2a,2b…は、それぞれ、略(1/2)Pの幅を有する。
この移動体1の一方の側(図1において紙面手前側)には発光部(図示せず)が配置されている。また、この第1実施形態は、上記発光部に対向するように上記移動体1の他方の側(図1において紙面奥側)に配置された受光部3を備える。
この受光部3は、第1のフォトダイオード群G1と第2のフォトダイオード群G2を有する。この第1のフォトダイオード群G1は、上記スリット2a,2b…の配列方向に配列された4つのフォトダイオード3a,3b,3c,3dを有する。また、上記第2のフォトダイオード群G2は、上記スリット2a,2b…の配列方向に配列された4つのフォトダイオード3a’,3b’,3’c,3’dを有する。各フォトダイオード3a〜3dおよび3a’〜3d’は、それぞれ、上記配列ピッチPの略4分の1の幅を有している。上記第1のフォトダイオード群G1の各フォトダイオード3a〜3dは、略(1/4)Pの配列ピッチで配列され、上記第2のフォトダイオード群G2の各フォトダイオード3a’〜3d’も、略(1/4)Pの配列ピッチで配列されている。
上記第1のフォトダイオード群G1と第2のフォトダイオード群G2とは、上記スリット2a,2b…の配列方向と交差する方向に隣接している。また、上記第1のフォトダイオード群G1と第2のフォトダイオード群G2とは、上記スリット2a,2b…の配列方向に上記配列ピッチPの略8分の1の寸法だけ位置ずれしている。なお、上記第1のフォトダイオード群G1と第2のフォトダイオード群G2とは、上記配列方向と交差する方向に所定間隔を隔てて配置されていてもよい。
また、この第1実施形態は、図2に示すように、信号処理部を構成する第1の信号処理回路8と第2の信号処理回路9と第3の信号処理回路10を有する。上記第1の信号処理回路8は、演算増幅器6a〜6dを有する。演算増幅器6a,6b,6c,6dは、それぞれ、第1のフォトダイオード群G1が有するフォトダイオード3a,3b,3c,3dの両端に接続されている。この演算増幅器6a,6cは、比較器7aに接続されており、それぞれ、図3A(a)に示す信号電圧VA+,VA−を出力する。また、上記演算増幅器6b,6dは、比較器7bに接続されており、それぞれ、図3A(b)に示す信号電圧VB+,VB−を出力する。この比較器7aと7bは、上記第3の信号処理回路10に接続されており、それぞれ、出力信号として、図3A(e),(f)に示す矩形波出力信号VOA,VOBを出力する。
一方、上記第2の信号処理回路9は、演算増幅器6a’〜6d’を有する。演算増幅器6a’,6b’,6c’,6d’は、それぞれ、第2のフォトダイオード群G2が有するフォトダイオード3a’,3b’,3c’,3d’の両端に接続されている。この演算増幅器6a’,6c’は、比較器7a’に接続されており、それぞれ、図3B(c)に示す信号電圧VA+’,VA−’を出力する。また、上記演算増幅器6b’,6d’は、比較器7b’に接続されており、それぞれ、図3B(d)に示す信号電圧VB+,VB−を出力する。この比較器7a’と7b’は、上記第3の信号処理回路10に接続されており、それぞれ、出力信号として、図3B(g),(h)に示す矩形波出力信号VOA’,VOB’を出力する。なお、図3A,図3Bでは、縦軸は信号の振幅を示し、横軸は時間を表し、横軸の各目盛りは移動体1が上記配列ピッチPで表した移動距離を移動するのに要する時間を示す。
上記構成の光電式エンコーダでは、図1に示す移動体1が上記移動方向のうちのいずれかの方向に移動するとき、各フォトダイオード3a〜3d、3a’〜3d’は、上記発光部からスリット2a,2b…を通過して各フォトダイオード3a〜3d、3a’〜3d’に照射される光の受光面積が時間的に変化する。この受光面積の時間的変化に応じて、各フォトダイオード3a〜3dおよびフォトダイオード3a’〜3d’は、図2に示すように、光電流Is1〜Is4および光電流Is1’〜Is4’を発生する。この光電流Is1〜Is4および光電流Is1’〜Is4’は、各々、演算増幅器6a〜6dおよび演算増幅器6a’〜6d’によって増幅される。
すなわち、演算増幅器6aは、図3A(a)に示す出力電圧VA+を比較器7aに出力し、演算増幅器6cは、図3A(a)に示す出力電圧VA−を比較器7aに出力する。すると、この比較器7aは、図3A(e)に示す矩形波出力信号VOAを第3の信号処理回路10に出力する。
また、演算増幅器6bは、図3A(b)に示す出力電圧VB−を比較器7bに出力し、演算増幅器6dは、図3A(b)に示す出力電圧VB+を比較器7bに出力する。そして、この比較器7bは、図3A(f)に示す矩形波出力信号VOBを第3の信号処理回路10に出力する。
図3A(a)に示すように、出力電圧VA+と出力電圧VA−とは、位相が反転しており、図3A(b)に示すように、出力電圧VB−と出力電圧VB+とは位相が反転している。また、図3A(e)に示す矩形波出力信号VOAと図3A(f)に示す矩形波出力信号VOBとは、略90°の位相差を有する。
一方、演算増幅器6a’は、図3B(c)に示す出力電圧VA’+を比較器7a’に出力し、演算増幅器6c’は、図3B(c)に示す出力電圧VA’−を比較器7a’に出力する。すると、この比較器7a’は、図3B(g)に示す矩形波出力信号VOA’を第3の信号処理回路10に出力する。
また、演算増幅器6b’は、図3B(d)に示す出力電圧VB’−を比較器7b’に出力し、演算増幅器6d’は、図3B(d)に示す出力電圧VB’+を比較器7b’に出力する。そして、この比較器7b’は、図3B(h)に示す矩形波出力信号VOB’を第3の信号処理回路10に出力する。
図3B(c)に示すように、出力電圧VA’+と出力電圧VA’−とは、位相が反転しており、図3B(d)に示すように、出力電圧VB’−と出力電圧VB’+とは位相が反転している。また、図3B(g)に示す矩形波出力信号VOA’と図3B(h)に示す矩形波出力信号VOB’とは、略90°の位相差を有する。
図1に示すように、第1のフォトダイオード群G1のフォトダイオード3a,3b,3c,3dは、それぞれ、第2のフォトダイオード群G2のフォトダイオード3a’,3b’,3c’,3d’に対して、上記配列ピッチPの略8分の1の寸法だけ位置ずれしている。したがって、フォトダイオード3aと3a’は、受光面積が上記略(1/8)Pに相当する分だけの時間差で同様の変化を示し、出力電圧VA+とVA’+とでは、略45°の位相差が生じる。
同様に、フォトダイオード3bと3b’、フォトダイオード3cと3c’、フォトダイオード3dと3d’は、それぞれ、受光面積が上記(1/8)Pに相当する分だけの時間差で同様の変化を示す。したがって、出力電圧VB−とVB’−、出力電圧VA−とVA’−、出力電圧VB+とVB’+とでは、それぞれ、略45°の位相差が生じる。
また、図3A(e)に示す矩形波出力信号VOAと図3B(g)に示す矩形波出力信号VOA’とは略45°の位相差を有し、図3A(f)に示す矩形波出力信号VOBと図3B(h)に示す矩形波出力信号VOB’とは略45°の位相差を有する。
次に、第3の信号処理回路10について説明する。この第3の信号処理回路10は、図6に示すように、2個のXNOR(排他的論理和の反転)素子11,12で構成される。このXNOR素子11の入力側は、上記第1の信号処理回路8の2つの比較器7a,7bの出力側に接続され、XNOR素子12の入力側は、上記第2の信号処理回路9の2つの比較器7a’,7b’の出力側に接続されている。したがって、上記XNOR素子11には、上記矩形波出力信号VOAとVOBが入力され、上記XNOR素子12には、上記矩形波出力信号VOA’とVOB’が入力される。
図7(A)の真理値表に、上記XNOR素子11に入力される矩形波出力信号VOAとVOBとXNOR素子11が出力する第1の矩形波信号VO1との関係を示し、図7(B)の真理値表に、上記XNOR素子12に入力される矩形波出力信号VOA’とVOB’とXNOR素子12が出力する第2の矩形波信号VO2との関係を示す。図7(A),図7(B)において、Lは信号がローレベルであることを表し、Hは信号がハイレベルであることを表す。
図3A(i)に、上記XNOR素子11が出力する第1の矩形波信号VO1を示し、図3B(j)に、上記XNOR素子12が出力する第2の矩形波信号VO2を示す。この第1の矩形波信号VO1と第2の矩形波信号VO2は、信号の周期が、移動体1がピッチPの2分の1の距離を移動する時間に相当する。また、この第1の矩形波信号VO1と第2の矩形波信号VO2との間には、略90°の位相差を有する。
したがって、この第1実施形態の光電式エンコーダによれば、従来の2倍の分解能が得られ、かつ、各フォトダイオード3a〜3d,3a’〜3d’の幅は従来と同じ幅のままである。したがって、この第1実施形態によれば、フォトダイオードのピッチを細分化することなく、スリットの分解能の2倍の出力信号VO1,VO2を出力する光電式エンコーダを実現できる。したがって、この第1実施形態の光電式エンコーダによれば、検出信号である出力信号VO1,VO2のS/N比の低下を抑制しつつ分解能を向上できる。
(第2の実施の形態)
次に、図4に、この発明の光電式エンコーダの第2実施形態の主要部の構造を示す。この第2実施形態は、移動体1を有し、この移動体1は所定の配列ピッチPで幅方向に配列された複数のスリット2a,2b…を有する。このスリット2a,2b…は、それぞれ、略(1/2)Pの幅を有する。なお、図4では、前述の第1実施形態と同じ部分には同じ符号を付している。
次に、図4に、この発明の光電式エンコーダの第2実施形態の主要部の構造を示す。この第2実施形態は、移動体1を有し、この移動体1は所定の配列ピッチPで幅方向に配列された複数のスリット2a,2b…を有する。このスリット2a,2b…は、それぞれ、略(1/2)Pの幅を有する。なお、図4では、前述の第1実施形態と同じ部分には同じ符号を付している。
この移動体1の一方の側(図4において紙面手前側)には発光部(図示せず)が配置されている。また、この第2実施形態は、上記発光部に対向するように上記移動体1の他方の側(図4において紙面奥側)に配置された受光部33を備える。
この受光部33は、第1のフォトダイオード群G31と第2のフォトダイオード群G32を有する。この第1の第1のフォトダイオード群G31は、上記スリット2a,2b…の配列方向に配列された4つのフォトダイオード13a,13b,13c,13dを有する。また、上記第2のフォトダイオード群G32は、上記スリット2a,2b…の配列方向に配列された4つのフォトダイオード13a’,13b’,13’c,13’dを有する。各フォトダイオード13a〜13dおよび13a’〜13d’は、それぞれ、上記配列ピッチPの略2分の1の幅を有している。上記第1のフォトダイオード群G31の各フォトダイオード13a〜13dは、略(3/4)Pの配列ピッチで配列され、上記第2のフォトダイオード群G32の各フォトダイオード13a’〜13d’も、略(3/4)Pの配列ピッチで配列されている。なお、この第2実施形態では、各フォトダイオードの配列ピッチを、スリットの配列ピッチPの略4分の3にしたが、各フォトダイオードの配列ピッチを、スリットの配列ピッチPに(1/4+N(Nは正の整数)/2)を乗算した値としてもよい。
上記第1のフォトダイオード群G31と第2のフォトダイオード群G32とは、上記スリット2a,2b…の配列方向と直交する方向に隣接している。また、上記第1のフォトダイオード群G31と第2のフォトダイオード群G32とは、上記スリット2a,2b…の配列方向に上記配列ピッチPの略8分の1の寸法だけ位置ずれしている。
また、この第2実施形態は、図5に示すように、第1実施形態と同様に、信号処理部を構成する第1の信号処理回路8と第2の信号処理回路9と第3の信号処理回路10を有する。上記第1の信号処理回路8は、演算増幅器6a〜6dを有する。演算増幅器6a,6b,6c,6dは、それぞれ、第1のフォトダイオード群G31が有するフォトダイオード13a,13b,13c,13dの両端に接続されている。この演算増幅器6a,6cは、比較器7aに接続されており、それぞれ、図8A(a)に示す信号電圧VA+,VA−を出力する。また、上記演算増幅器6b,6dは、比較器7bに接続されており、それぞれ、図8A(b)に示す信号電圧VB+,VB−を出力する。この比較器7aと7bは、上記第3の信号処理回路10に接続されており、それぞれ、出力信号として、図8A(e),(f)に示す矩形波出力信号VOA,VOBを出力する。
一方、上記第2の信号処理回路9は、演算増幅器6a’〜6d’を有する。演算増幅器6a’,6b’,6c’,6d’は、それぞれ、第2のフォトダイオード群G32が有するフォトダイオード13a’,13b’,13c’,13d’の両端に接続されている。この演算増幅器6a’,6c’は、比較器7a’に接続されており、それぞれ、図8B(c)に示す信号電圧VA+’,VA−’を出力する。また、上記演算増幅器6b’,6d’は、比較器7b’に接続されており、それぞれ、図8B(d)に示す信号電圧VB+,VB−を出力する。この比較器7a’と7b’は、上記第3の信号処理回路10に接続されており、それぞれ、出力信号として、図8B(g),(h)に示す矩形波出力信号VOA’,VOB’を出力する。なお、図8A,図8Bでは、縦軸は信号の振幅を示し、横軸は時間を表し、横軸の各目盛りは移動体1が上記配列ピッチPで表した移動距離を移動するのに要する時間を示す。
上記構成の光電式エンコーダでは、図4に示す移動体1が上記移動方向のうちのいずれかの方向に移動するとき、各フォトダイオード13a〜13d、13a’〜13d’は、上記発光部からスリット2a,2b…を通過して各フォトダイオード13a〜13d、13a’〜13d’に照射される光の受光面積が時間的に変化する。この受光面積の時間的変化に応じて、各フォトダイオード13a〜13dおよびフォトダイオード13a’〜13d’は、図5に示すように、光電流Is1〜Is4および光電流Is1’〜Is4’を発生する。この光電流Is1〜Is4および光電流Is1’〜Is4’は、各々、演算増幅器6a〜6dおよび演算増幅器6a’〜6d’によって増幅される。
すなわち、演算増幅器6aは、図8A(a)に示す出力電圧VA+を比較器7aに出力し、演算増幅器6cは、図8A(a)に示す出力電圧VA−を比較器7aに出力する。すると、この比較器7aは、図8A(e)に示す矩形波出力信号VOAを第3の信号処理回路10に出力する。
また、演算増幅器6bは、図8A(b)に示す出力電圧VB−を比較器7bに出力し、演算増幅器6dは、図8A(b)に示す出力電圧VB+を比較器7bに出力する。そして、この比較器7bは、図8A(f)に示す矩形波出力信号VOBを第3の信号処理回路10に出力する。
図8A(a)に示すように、出力電圧VA+と出力電圧VA−とは、位相が反転しており、図8A(b)に示すように、出力電圧VB−と出力電圧VB+とは位相が反転している。また、図8A(e)に示す矩形波出力信号VOAと図8A(f)に示す矩形波出力信号VOBとは、略90°の位相差を有する。
一方、演算増幅器6a’は、図8B(c)に示す出力電圧VA’+を比較器7a’に出力し、演算増幅器6c’は、図8B(c)に示す出力電圧VA’−を比較器7a’に出力する。すると、この比較器7a’は、図3B(g)に示す矩形波出力信号VOA’を第3の信号処理回路10に出力する。
また、演算増幅器6b’は、図8B(d)に示す出力電圧VB’−を比較器7b’に出力し、演算増幅器6d’は、図8B(d)に示す出力電圧VB’+を比較器7b’に出力する。そして、この比較器7b’は、図8B(h)に示す矩形波出力信号VOB’を第3の信号処理回路10に出力する。
図8B(c)に示すように、出力電圧VA’+と出力電圧VA’−とは、位相が反転しており、図8B(d)に示すように、出力電圧VB’−と出力電圧VB’+とは位相が反転している。また、図8B(g)に示す矩形波出力信号VOA’と図8B(h)に示す矩形波出力信号VOB’とは、略90°の位相差を有する。
図4に示すように、第1のフォトダイオード群G31のフォトダイオード13a,13b,13c,13dは、それぞれ、第2のフォトダイオード群G32のフォトダイオード13a’,13b’,13c’,13d’に対して、上記配列ピッチPの略8分の1の寸法だけ位置ずれしている。したがって、フォトダイオード13aと13a’は、受光面積が上記(1/8)Pに相当する分だけの時間差で同様の変化を示し、出力電圧VA+とVA’+とでは、略45°の位相差が生じる。
同様に、フォトダイオード13bと13b’、フォトダイオード13cと13c’、フォトダイオード13dと13d’は、それぞれ、受光面積が上記(1/8)Pに相当する分だけの時間差で同様の変化を示す。したがって、出力電圧VB−とVB’−、出力電圧VA−とVA’−、出力電圧VB+とVB’+とでは、それぞれ、略45°の位相差が生じる。
また、図8A(e)に示す矩形波出力信号VOAと図8B(g)に示す矩形波出力信号VOA’とは略45°の位相差を有し、図8A(f)に示す矩形波出力信号VOBと図8B(h)に示す矩形波出力信号VOB’とは略45°の位相差を有する。
第3の信号処理回路10は、前述の第1実施形態と同じ構成であり、図6に示すように、XNOR素子11とXNOR素子12で構成される回路構成であり、図7に示す真理値にしたがった動作をする。
図8A(i)に、上記XNOR素子11が出力する第1の矩形波信号VO1を示し、図8B(j)に、上記XNOR素子12が出力する第2の矩形波信号VO2を示す。この第1の矩形波信号VO1と第2の矩形波信号VO2の信号の周期は、移動体1がピッチPの2分の1の距離を移動する時間に相当する。また、この第1の矩形波信号VO1と第2の矩形波信号VO2との間には、略90°の位相差を有する。
したがって、この第2実施形態の光電式エンコーダによれば、従来の2倍の分解能が得られ、かつ、各フォトダイオード13a〜13d,13a’〜13d’の幅は従来と同じ幅のままである。したがって、この第2実施形態によれば、フォトダイオードのピッチを細分化することなく、スリットの分解能の2倍の出力信号VO1,VO2を出力する光電式エンコーダを実現できる。したがって、この第2実施形態の光電式エンコーダによれば、検出信号である出力信号VO1,VO2のS/N比の低下を抑制しつつ分解能を向上できる。
尚、上記第1,第2実施形態では、上記第3の信号処理回路10を排他的論理和の論理否定を論理演算する2つのXNOR素子11,12で構成したが、排他的論理和を論理演算する2つのEX-OR素子で構成してもよい。
また、上記第1,第2の実施形態において、上記受光部3,33は、上記第1のフォトダイオード群G1,G31または第2のフォトダイオード群G2,G32の少なくとも一方が、上記スリット2a,2b…の配列方向に複数配列されて構成されていてもよい。この場合、上記スリット2a,2b…に対して上記スリット2a,2b…の配列方向にずれているずれ量が同じフォトダイオードの出力同士を、上記複数の第1または第2のフォトダイオード群の間で接続する接続部を備える。これにより、検出信号となる第1,第2の矩形波信号VO1,VO2の出力値の増大を図れ、S/N比の向上を図れる。
1 移動体
2a、2b スリット
3a、3b、3c、3d フォトダイオード
3a’、3b’、3c’、3d’ フォトダイオード
13a、13b、13c、13d フォトダイオード
13a’、13b’、13c’、13d’ フォトダイオード
6a、6b、6c、6d 演算増幅器
6a’、6b’、6c’、6d’ 演算増幅器
7a、7b、7a’、7b’ 比較器
8 第1の信号処理回路
9 第2の信号処理回路
10 第3の信号処理回路
11、12 XNOR素子
G1,G31 第1のフォトダイオード群
G2,G32 第2のフォトダイオード群
2a、2b スリット
3a、3b、3c、3d フォトダイオード
3a’、3b’、3c’、3d’ フォトダイオード
13a、13b、13c、13d フォトダイオード
13a’、13b’、13c’、13d’ フォトダイオード
6a、6b、6c、6d 演算増幅器
6a’、6b’、6c’、6d’ 演算増幅器
7a、7b、7a’、7b’ 比較器
8 第1の信号処理回路
9 第2の信号処理回路
10 第3の信号処理回路
11、12 XNOR素子
G1,G31 第1のフォトダイオード群
G2,G32 第2のフォトダイオード群
Claims (8)
- 移動方向に所定幅を有する複数のスリットがこの所定幅の略2倍の配列ピッチで上記移動方向に配列された移動体と、この移動体の一方の側に配置されると共に上記移動体に向けて光を出射する発光部と、この発光部から出射されて上記スリットを通過した光を受光すると共に上記移動体の他方の側に配置される受光部と、この受光部が出力する出力信号を処理する信号処理部とを備え、
上記受光部は、
上記スリットの配列方向に配列された4つのフォトダイオードを有する第1のフォトダイオード群と、
上記スリットの配列方向に配列された4つのフォトダイオードを有すると共に上記第1のフォトダイオード群に対して上記スリットの配列方向と交差する方向に並列配置されている第2のフォトダイオード群とを有し、
上記第2のフォトダイオード群は、上記第1のフォトダイオード群に対して上記スリットの配列方向に上記配列ピッチの略8分の1の寸法だけ位置ずれしており、
上記信号処理部は、
上記第1のフォトダイオード群の4つのフォトダイオードが出力する4つの出力信号に基づいて上記移動体が上記配列ピッチの2分の1に相当する距離を移動する時間を略1周期とする第1の矩形波信号を出力し、かつ、上記第2のフォトダイオード群の4つのフォトダイオードが出力する4つの出力信号に基づいて上記移動体が上記配列ピッチの2分の1に相当する距離を移動する時間を略1周期とすると共に上記第1の矩形波信号に対して略90°の位相差を有する第2の矩形波信号を出力することを特徴とする光電式エンコーダ。 - 請求項1に記載の光電式エンコーダにおいて、
上記第1、第2のフォトダイオード群が有する各フォトダイオードは、上記スリットの配列ピッチの略4分の1の幅を有することを特徴とする光電式エンコーダ。 - 請求項1に記載の光電式エンコーダにおいて、
上記第1、第2のフォトダイオード群が有する各フォトダイオードの幅は、上記スリットの配列ピッチの略2分の1であり、
上記各フォトダイオードの配列ピッチは、N(Nは正の整数)の2分の1の値に4分の1を加算した値を上記スリットの配列ピッチに乗算した値であることを特徴とする光電式エンコーダ。 - 請求項1に記載の光電式エンコーダにおいて、
上記受光部は、
上記第1のフォトダイオード群または第2のフォトダイオード群の少なくとも一方は、上記スリットの配列方向に複数配列され、
上記スリットに対して上記スリットの配列方向にずれているずれ量が略同じフォトダイオードの出力同士を、上記複数の第1または第2のフォトダイオード群の間で接続する接続部を備えたことを特徴とする光電式エンコーダ。 - 請求項1に記載の光電式エンコーダにおいて、
上記信号処理部は、
上記第1のフォトダイオード群に接続された第1の信号処理回路と、
上記第2のフォトダイオード群に接続された第2の信号処理回路と、
上記第1の信号処理回路の出力信号と上記第2の信号処理回路の出力信号とが入力されると共に上記第1の矩形波信号と上記第2の矩形波信号を出力する第3の信号処理回路とを有することを特徴とする光電式エンコーダ。 - 請求項5に記載の光電式エンコーダにおいて、
上記第1の信号処理回路は、
上記第1のフォトダイオード群が出力する4つの出力信号に基づいて略90°の位相差を有する2つの矩形波出力信号を出力し、
上記第2の信号処理回路は、
上記第2のフォトダイオード群が出力する4つの出力信号に基づいて略90°の位相差を有する2つの矩形波出力信号を出力することを特徴とする光電式エンコーダ。 - 請求項5に記載の光電式エンコーダにおいて、
上記第1、第2の信号処理回路は、それぞれ、所定の位相差を有する2つの出力信号を上記第3の信号処理回路に出力し、
上記第3の信号処理回路は、
上記第1の信号処理回路からの2つの出力信号が両方共ハイレベルの時と上記2つの出力信号が両方共ローレベルの時とに上記第1の矩形波信号をハイレベルにする一方、上記2つの出力信号のうちの一方がローレベルで他方がハイレベルであるときに上記第1の矩形波信号をローレベルにし、
かつ、上記第2の信号処理回路からの2つの出力信号が両方共ハイレベルの時と上記2つの出力信号が両方共ローレベルの時とに上記第2の矩形波信号をハイレベルにする一方、上記2つの出力信号のうちの一方がローレベルで他方がハイレベルであるときに上記第2の矩形波信号をローレベルにすることを特徴とする光電式エンコーダ。 - 請求項5に記載の光電式エンコーダにおいて、
上記第1、第2の信号処理回路は、それぞれ、所定の位相差を有する2つの出力信号を上記第3の信号処理回路に出力し、
上記第3の信号処理回路は、
上記第1の信号処理回路からの2つの出力信号のうちの一方がハイレベルで他方がローレベルのときに上記第1の矩形波信号をハイレベルにする一方、上記2つの出力信号が両方共ハイレベルもしくは両方共ローレベルであるときに上記第1の矩形波信号をローレベルにし、
かつ、上記第2の信号処理回路からの2つの出力信号のうちの一方がハイレベルで他方がローレベルのときに上記第2の矩形波信号をハイレベルにする一方、上記2つの出力信号が両方共ハイレベルもしくは両方共ローレベルであるときに上記第2の矩形波信号をローレベルにすることを特徴とする光電式エンコーダ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004067389A JP2005257381A (ja) | 2004-03-10 | 2004-03-10 | 光電式エンコーダ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004067389A JP2005257381A (ja) | 2004-03-10 | 2004-03-10 | 光電式エンコーダ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005257381A true JP2005257381A (ja) | 2005-09-22 |
Family
ID=35083253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004067389A Pending JP2005257381A (ja) | 2004-03-10 | 2004-03-10 | 光電式エンコーダ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005257381A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7439489B2 (en) | 2006-08-30 | 2008-10-21 | Sharp Kabushiki Kaisha | Photoelectric encoder and electronic equipment using the same |
JP2009141104A (ja) * | 2007-12-06 | 2009-06-25 | Tamagawa Seiki Co Ltd | エンコーダの受光素子構造 |
-
2004
- 2004-03-10 JP JP2004067389A patent/JP2005257381A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7439489B2 (en) | 2006-08-30 | 2008-10-21 | Sharp Kabushiki Kaisha | Photoelectric encoder and electronic equipment using the same |
JP2009141104A (ja) * | 2007-12-06 | 2009-06-25 | Tamagawa Seiki Co Ltd | エンコーダの受光素子構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6355927B1 (en) | Interpolation methods and circuits for increasing the resolution of optical encoders | |
JP4002581B2 (ja) | 光電式エンコーダおよび電子機器 | |
US7943897B2 (en) | Optical encoder and electronic equipment | |
JP4951884B2 (ja) | エンコーダ装置 | |
JP2008076064A (ja) | 光学式エンコーダの信号処理回路 | |
US7439489B2 (en) | Photoelectric encoder and electronic equipment using the same | |
JP2006084458A (ja) | 光学式エンコーダおよびそれを用いた電子機器 | |
US8330098B2 (en) | High resolution, high speed, miniaturized optical encoder | |
JP4372826B2 (ja) | 光学式エンコーダおよび電子機器 | |
JP2005017116A (ja) | 光学式エンコーダ用受光素子 | |
CN100462688C (zh) | 光电式编码器及电子设备 | |
JP2007183116A (ja) | 光学式エンコーダ | |
US7026604B2 (en) | Vernier-scaled high-resolution encoder | |
JP4022530B2 (ja) | 光電式エンコーダ | |
JP2005257381A (ja) | 光電式エンコーダ | |
US7820957B2 (en) | Optical encoder for detecting movement of a moving object and electronic equipment including the optical encoder | |
JP2006119037A (ja) | 光電式エンコーダ | |
JP2003161645A (ja) | 光学式エンコーダ | |
JPS60230018A (ja) | 光電型エンコ−ダの基準位置検出装置 | |
JP2006138775A (ja) | 光学式エンコーダ用受光素子及び光学式エンコーダ | |
JP2007040958A (ja) | 光電式エンコーダおよび電子機器 | |
JP4054788B2 (ja) | 光電式エンコーダ | |
JP6684087B2 (ja) | 光エンコーダ | |
JP2007170826A (ja) | 光エンコーダ | |
JP2001099684A (ja) | 光電式エンコーダ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051012 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090116 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090303 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |