JP2005252214A

JP2005252214A - ディスプレイの静電放電防止装置

Info

Publication number: JP2005252214A
Application number: JP2004161295A
Authority: JP
Inventors: Sheng-Chieh Yang; 勝捷楊; An Shih; 安石
Original assignee: Toppoly Optoelectronics Corp
Current assignee: TPO Displays Corp
Priority date: 2004-03-03
Filing date: 2004-05-31
Publication date: 2005-09-15
Also published as: TWI234425B; US20050195539A1; TW200531612A

Abstract

【課題】レイアウト面積の利用効率およびESD保護素子のスイッチング速度を高め、ディスプレイパネル全体の静電放電耐性を向上させる静電放電保護装置の提供。
【解決手段】第１入力信号線Ｔ₁と、第１入力信号線が分かれてなる複数の第２入力信号線Ｔ₂と、複数の第２入力信号線が集合されてなり、ディスプレイの内部回路に接続される第３入力信号線Ｔ₃と、各第２入力信号線に対応して配置され、第１入力信号線に加わったESDパルスを、第２入力信号線と共に分流させて逃がす複数の静電放電保護ユニット（ＭＰ₁〜ＭＰ_nおよびＭＮ₁〜ＭＮ_n）と、から構成される。第１入力信号線に加わったESDパルスは、複数の第２入力信号線を分流して複数の静電放電保護ユニットをそれぞれオンとすることにより、第２入力信号線から逃がされて、第３入力信号線に侵入しないようになる。
【選択図】図３

Description

本発明は、ディスプレイの静電放電（Electrostatic discharge ＝ESD）保護装置に関し、特に、ESD耐性が高められた静電放電保護装置に関する。

フラットディスプレイである液晶ディスプレイ装置（Liquid Crystal Display ＝ LCD）は、透明電極を有する２枚の基板とこれら基板に挟まれた液晶層とからなり、２枚の基板は、１枚が薄膜トランジスタを形成させた薄膜トランジスタ基板、もう１枚がカラーフィルタを形成させたカラーフィルタ基板という構成になっているのが通常である。このような液晶ディスプレイでは、液晶層に印加する電圧の大きさを変えることによって、液晶層を透過する光の増減が制御されている。

薄膜トランジスタ基板上には、Ｎ本のゲート線とＭ本のデータ線とが、互いに交差するかたちで配置されており、Ｎ×Ｍからなるマトリクス中に複数の画素が形成される。各画素には画素電極がそれぞれ形成され、各画素電極は、例えば薄膜トランジスタであるスイッチング素子を介してゲート線およびデータ線にそれぞれ接続されている。そして薄膜トランジスタは、ゲート線を伝わってくる走査信号の状態に基づいて、データ線を伝わってくる表示信号を制御する。

ところで、液晶ディスプレイの多くはガラス基板上に作製されるが、ガラスは非導電性の材質であるので、基板に何らかの望ましくない電荷、例えば、静電荷が蓄積してしまったら、ガラス基板は静電荷をうまく逃がすことができず、液晶ディスプレイ構造中の絶縁膜または薄膜トランジスタが静電放電によって破壊してしまう恐れがある。

液晶ディスプレイの製造工程において、薄膜トランジスタ基板とカラーフィルタ基板との貼り合わせ後に発生する静電放電は、電荷は小さくても高電圧を引き起こし得るため、基板の品質を低下させる要因となる。また、静電荷は基板の切断時に生じることも多く、このときに生じる静電荷は、ゲートおよびデータ・パッドから画素を含む活性領域に流入し、薄膜トランジスタのチャネルを破損させてしまう。このような、静電放電が薄膜トランジスタにダメージを与えるという現象は、低温ポリシリコン（Low Temperature Poly-Silicon ＝ LTPS）薄膜トランジスタの場合に特に顕著である。

さて、この低温ポリシリコン薄膜トランジスタの液晶ディスプレイは、レーザーアニール処理によりアモルファスシリコン薄膜を改質してポリシリコン薄膜層にすることで、トランジスタのキャリア移動度が２００倍以上も上昇する点において、これまでのアモルファスシリコン（a-Si）薄膜トランジスタ液晶ディスプレイと大きく相違している。このようにLTPS技術は、電子移動度を２００cm²/Vsまでに高めることができるため、薄膜トランジスタ素子の小型化に有利であると共に、パネルの開口率を高めることもでき、その結果として輝度の増加および消費電力の低下が図られる。

また、低温ポリシリコン薄膜トランジスタは、アモルファスシリコン薄膜トランジスタに比べて高い移動度、低い閾値電圧を備える上、アモルファスシリコン薄膜トランジスタと同様、ガラス基板上への大面積薄膜化が可能である。しかしながら、その製造時に、低温ポリシリコン薄膜トランジスタのディスプレイパネルには大量の静電荷が蓄積されるため、内部駆動回路のトランジスタはダメージを受け、実質上の破壊に至ることが多い。よって、低温ポリシリコン薄膜トランジスタのディスプレイには、ESD保護回路を周設させた回路デザインを用いる必要がある。

図１に示すのは、公知の液晶ディスプレイにおけるESD保護回路の回路図である。図示するように、現在広く用いられているESD保護回路は、PMOSトランジスタＭＰ₁やNMOSトランジスタＭＮ₁などからなる構造のものである。ESD電流を入力信号端Ｔ_iから電源線（Ｖ_DDもしくはＶ_SS）または基準電圧の接地線（図示せず）に導くことにより、ESDパルスが信号端Ｔ_Oから侵入し内部回路が破壊するのを防ぐことができる。ESD保護回路のレイアウトには通常、図２に示す如くの、PMOSトランジスタＭＰ_i−ＭＰ_jおよびNMOSトランジスタＭＮｉ−ＭＮｊが入力信号線Ｔ_i−Ｔ_Oの横側に配されて、入力信号線Ｔ_i−Ｔ_Oとは重ならないようなレイアウト（lateral layout）が採用されている。しかし、こうした構成では、レイアウト面積が有効利用できない。そればかりか、各NMOSトランジスタＭＮまたは各PMOSトランジスタＭＰの、入力信号線Ｔ_i−Ｔ_Oまでの距離はそれぞれ異なるため、ESD電流が流入したときに発生する等価抵抗もそれぞれ違い、よってESD電流が回路に侵入すると、電流は最短の経路を優先的に導通の経路として選ぶことになり、図２の場合では、入力信号線Ｔ_i−Ｔ_Oに最も近いMOSトランジスタが優先的にオンとなってESD電流を受け入れ、その後は距離の近いMOSトランジスタから次々にオンになっていくので、入力信号線Ｔ_i−Ｔ_Oに近いMOSトランジスタほど大きいESD電流を受けて損傷し易くなる。そして、入力端近傍のMOSトランジスタ（ＭＰ_i，ＭＰ_i）が損傷すれば、ESD保護回路全体に影響が及び、ひいては機能しなくなってしまう。

上述の問題に鑑み、本発明の目的は、レイアウト面積の利用効率、およびESD保護素子のスイッチング速度を高めることにより、ディスプレイパネル全体の静電放電耐性を向上させるディスプレイの静電放電保護装置を提供することにある。

すなわち、本発明は、第１入力信号線と、該第１入力信号線が分かれてなる複数の第２入力信号線と、複数の該第２入力信号線が集合されてなり、ディスプレイの内部回路に接続される第３入力信号線と、各前記第２入力信号線に対応して配置され、前記第１入力信号線に入った静電放電パルスを、前記第２入力信号線と共に分流させて逃がすための複数の静電放電保護ユニットと、から構成されるディスプレイの静電放電保護装置に関する。

複数の前記静電放電保護ユニットは、ダイオード、金属酸化膜半導体トランジスタおよびこれらの組み合せからなる群より選ばれたユニットであって、電源供給線または基準電圧電源線に接続されることが好ましい。

前記第１入力信号線に静電放電パルスが侵入すると、該静電放電パルスは分流され複数の前記第２入力信号線を流れ複数の前記静電放電保護ユニットをオンにし、前記電源供給線または前記基準電圧電源線へ逃がされることが好ましい。

各前記第２入力信号線の線幅は、前記第１入力信号線の線幅よりも小さいことが好ましい。

前記第１入力信号線と複数の前記第２入力信号線との間に配置された分流部、および前記第３入力信号線と複数の前記第２入力信号線との間に配置された集合部をさらに含み、前記分流部および前記集合部それぞれの幅は、複数の前記第２入力信号線全てを合わせた線幅よりも大きく、かつ、前記第１入力信号線の線幅よりも大きいことが好ましい。

本発明では主に、静電放電保護回路のレイアウトを変えた上で、従来の製造技術を利用して静電放電素子（例えば、金属酸化膜半導体またはダイオード）を作製することにより、静電放電保護回路を形成している。そのレイアウトは、入力電源線を複数に分け、この電源線の下方または上方の静電放電素子により静電放電保護回路を構成するというレイアウトである。このような構成によると、レイアウト面積の利用効率、および静電放電保護素子のスイッチング速度が高まって、ディスプレイパネル全体のESD耐性が向上する。

本発明が提供するディスプレイの静電放電保護装置は、先ず、１入力信号線を分岐して複数の第２入力信号線とし、各第２入力信号線の周囲に、第２信号入力線を通るESD電流を逃がすための静電放電保護ユニットをそれぞれ設けてから、複数の第２入力信号線を集合させて第３信号入力線とすることにより構成される。

この本発明に係る静電放電保護装置において、第１入力信号線にESDパルスが侵入すると、該ESDパルスは、分流されて複数の第２入力信号線をそれぞれ流れ、複数の静電放電保護ユニットをそれぞれオンとすることにより、第２入力信号線から逃がされて、第３入力信号線に侵入しないようになる。

本発明に係る静電放電保護装置における静電放電保護ユニットは、ダイオードまたは金属酸化膜半導体（MOSFET）から構成されるものとすることができ、例えばＶ_DDもしくはＶ_SSである電源供給線、または、例えば接地線ＧＮＤである基準電圧の電源線に接続されていてもよい。

本発明に係る静電放電保護装置は、薄膜トランジスタをスイッチング素子とする全てのタイプのディスプレイ、例えば、有機ＥＬディスプレイや液晶ディスプレイなどに適用可能であり、特に、低温ポリシリコン薄膜トランジスタディスプレイに使用するのが好適である。この場合、第３入力信号線と液晶ディスプレイのゲート線またはデータ線とを電気接続させる。

以下、本発明の上述およびその他の目的、特徴および長所がより明確に理解されるように、好ましい実施形態を挙げ、図面と対応させながら、詳細に説明していく。

図３に示すのは、本発明に係る静電放電保護装置の回路レイアウトである。本発明に係る静電放電保護装置において、複数の静電放電保護ユニット（または素子）は、入力信号線の設置前または設置後に設けることができる。この実施形態において、静電放電保護ユニット（ＭＰ₁〜ＭＰ_nおよびＭＮ₁〜ＭＮ_n）は、PMOSトランジスタおよびNMOSトランジスタで構成されている。これら静電放電保護ユニット（ＭＰ₁〜ＭＰ_nおよびＭＮ₁〜ＭＮ_n）は、所定の接続方式（例えば図１に示すMOSトランジスタの接続方式）で接続することによって、ダイオードに相当する機能を持ち得るものである。またもちろん、静電放電保護ユニット（ＭＰ₁〜ＭＰ_nおよびＭＮ₁〜ＭＮ_n）を、直接ダイオード素子により構成してもよい。

本発明に係る静電放電保護方法は、先ず、第１入力信号線Ｔ₁を複数の第２信号電源線Ｔ₂に分岐する。各第２入力信号線Ｔ₂の線幅は、第１入力信号線Ｔ₁の線幅よりも小さい。続いて、複数の第２入力信号線Ｔ₂全てを集合させて第３入力信号線Ｔ₃としてから、第１入力信号線Ｔ₁に加わったESDパルスを複数の第２入力信号線Ｔ₂と共に分流し逃がすための静電放電保護ユニット（ＭＰ₁〜ＭＰ_nおよびＭＮ₁〜ＭＮ_n）を、各第２入力信号線Ｔ₂に対応させてそれぞれ配置するというものである。

上述の方法に基づけば、本実施形態の静電放電保護装置は次のような構成となる。つまり、この静電放電保護装置は、第１入力信号線Ｔ₁と、第１入力信号線Ｔ₁が分かれてなる複数の第２入力信号線Ｔ₂と、複数の第２入力信号線Ｔ₂を集合させてなり、ディスプレイの内部回路に接続される第３入力信号線Ｔ₃と、各第２入力信号線Ｔ₂に対応してそれぞれ配置され、第１入力信号線Ｔ₁に加わったESDパルスを、複数の第２入力信号線Ｔ₂と共に分流させて逃がす静電放電保護ユニット（ＭＰ₁〜ＭＰ_nおよびＭＮ₁〜ＭＮ_n）とから構成される。

本実施形態においては、図３に示されているように、複数の第２入力信号線Ｔ₂は互いに並行に配列され、かつ、各々の線幅が第１入力信号線Ｔ₁よりも小さいことに注目されたい。第１入力信号線Ｔ₁と複数の第２入力信号線Ｔ₂との間には、さらに分流部Ｂ１が設けられており、この分流部Ｂ１の幅は、複数の第２入力信号線Ｔ₂全てを合わせた全体の線幅よりも大きく、かつ、第１入力信号線Ｔ₁の線幅よりも大きいため、ESDパルスの放電電流が複数の第２入力信号線Ｔ₂およびこれらにそれぞれ対応する静電放電保護ユニットに均等に分流され得るだけの大きな面積が確保される。また、第３入力信号線Ｔ₃と複数の第２入力信号線Ｔ₂との間には、集合部Ｂ２が設けられており、この集合部Ｂ２の幅も、複数の第２入力信号線Ｔ₂全てを合わせた全体の線幅よりも大きく、かつ、第１入力信号線Ｔ₁の線幅よりも大きいため、十分に大きな面積が確保される。

さらに、図３に示すように、複数の静電放電保護ユニット（ＭＰ₁〜ＭＰ_nおよびＭＮ₁〜ＭＮ_n）は、互い並行な複数の第２入力信号線Ｔ₂にそれぞれ対応して設けられているため、密集した配置となって、レイアウト面積の利用効率が向上する。また、静電放電保護ユニット（ＭＰ₁〜ＭＰ_nおよびＭＮ₁〜ＭＮ_n）は、複数の第２入力信号線Ｔ₂にそれぞれ接続されると共に、電源供給線ともそれぞれ接続されて、ESDパルスを電源供給線へ逃がすようになっている。例えば、本実施形態における静電放電保護ユニットのうちのＭＰ_nおよびＭＮ_nは電源供給線Ｖ_DDおよびＶ_SSに接続されている。ただし、本発明はこの態様だけに限定されることはなく、基準電圧の電源線、例えば接地線ＧＮＤ（図示せず）に接続されていてもよい。

本発明に係る静電放電保護装置を、ディスプレイ、特に、低温ポリシリコン薄膜トランジスタを駆動スイッチング素子とするディスプレイに用いる場合、静電放電保護装置は、ディスプレイパネルの信号入力端に配置されてその作用を果たす。

この場合に、低温ポリシリコン薄膜トランジスタディスプレイのパネル上に静電荷が蓄積し、第１入力信号線Ｔ１から侵入すると、該静電荷は、分流され複数のESD電流となって複数の第２入力信号線Ｔ２に入り、その後、さらに分流され複数の静電放電保護ユニット（ＭＰ１〜ＭＰｎおよびＭＮ１〜ＭＮｎ）にそれぞれ流れ込んで、均等かつ速やかにこれら複数の静電放電保護ユニット（ＭＰ１〜ＭＰｎおよびＭＮ１〜ＭＮｎ）をオンとする。そして、ESD電流は電源供給線Ｖ_DDまたはＶ_SSに導かれて出て行くこととなり、内部回路の破壊は防がれ、内部回路保護の効果が達成される。このように、各静電放電保護ユニットが分担して均等にESD電流を流すので、特定の静電放電保護ユニットだけ集中的に過大な電流がかかって損傷し、静電放電保護の機能が損なわれるといった事態も回避される。したがって、本発明に係る静電放電保護装置によれば、静電耐性が向上する。

本発明に係る静電放電保護方法および静電放電保護回路レイアウトは、薄膜トランジスタをスイッチング素子とする全てのタイプのディスプレイ、例えば、有機ＥＬディスプレイや液晶ディスプレイなどに適用可能である。特に、低温ポリシリコン薄膜トランジスタディスプレイに使用されたときに、著しく高い静電耐性を示す。

また、本実施形態において、第３入力信号線Ｔ₃とディスプレイ駆動回路中のゲート線またはデータ線とを接続した後に、ESDパルスが第１入力信号線Ｔ₁に侵入すると、該ESDパルスは分流されて第２入力信号線Ｔ₂を流れ、静電放電保護ユニット（ＭＰ₁〜ＭＰ_nおよびＭＮ₁〜ＭＮ_n）をそれぞれオンとする。よって、ESDパルスは第２入力信号線Ｔ₂に導かれて出て行き、第３入力信号線Ｔ₃へは侵入しないようになって、ディスプレイの内部回路のゲート線またはデータ線などの静電放電による損壊が防止される。

以上、好適な実施形態を用いて本発明を説明したが、本発明はこれら実施形態に限定されることはなく、本発明の精神と範囲を脱しない限りにおいて、当業者は各種変更及び修飾を加えることができる。すなわち、本発明の保護範囲は、添付の特許請求の範囲で定義された範囲が基準となる。

公知技術による液晶ディスプレイにおける静電放電保護回路の回路図である。図１の回路の回路レイアウトである。本発明に係る静電放電保護装置に基づく回路レイアウトである。

符号の説明

ＭＰ₁〜ＭＰ_nおよびＭＮ₁〜ＭＮ_n静電放電保護ユニット
Ｔ₁ 第１入力信号線
Ｔ₂ 第２入力信号線
Ｔ₃ 第３入力信号線
Ｖ_DD 供給電源線
Ｖ_SS 接地線
Ｂ１分流部
Ｂ２集合部

Claims

第１入力信号線と、
該第１入力信号線が分かれてなる複数の第２入力信号線と、
複数の該第２入力信号線が集合されてなり、ディスプレイの内部回路に接続される第３入力信号線と、
各前記第２入力信号線に対応して配置され、前記第１入力信号線に入った静電放電パルスを、前記第２入力信号線と共に分流させて逃がすための複数の静電放電保護ユニット、
から構成されるディスプレイの静電放電保護装置。
複数の前記静電放電保護ユニットは、ダイオード、金属酸化膜半導体トランジスタおよびこれらの組み合せからなる群より選ばれたユニットであって、電源供給線または基準電圧電源線に接続される請求項１記載のディスプレイの静電放電保護装置。
前記第１入力信号線に静電放電パルスが侵入すると、該静電放電パルスは分流され複数の前記第２入力信号線を流れ複数の前記静電放電保護ユニットをオンにし、前記電源供給線または前記基準電圧電源線へ逃がされる請求項２記載のディスプレイの静電放電保護装置。
各前記第２入力信号線の線幅は、前記第１入力信号線の線幅よりも小さい請求項１記載のディスプレイの静電放電保護装置。
前記第１入力信号線と複数の前記第２入力信号線との間に配置された分流部、および前記第３入力信号線と複数の前記第２入力信号線との間に配置された集合部をさらに含み、前記分流部および前記集合部それぞれの幅は、複数の前記第２入力信号線全てを合わせた線幅よりも大きく、かつ、前記第１入力信号線の線幅よりも大きい請求項１記載のディスプレイの静電放電保護装置。