JP2005252214A - Electrostatic discharge prevention device for display - Google Patents

Electrostatic discharge prevention device for display Download PDF

Info

Publication number
JP2005252214A
JP2005252214A JP2004161295A JP2004161295A JP2005252214A JP 2005252214 A JP2005252214 A JP 2005252214A JP 2004161295 A JP2004161295 A JP 2004161295A JP 2004161295 A JP2004161295 A JP 2004161295A JP 2005252214 A JP2005252214 A JP 2005252214A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
input
signal
discharge
lines
electrostatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004161295A
Other languages
Japanese (ja)
Inventor
An Shih
Sheng-Chieh Yang
勝捷 楊
安 石
Original Assignee
Toppoly Optoelectronics Corp
トッポリー オプトエレクトロニクス コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Abstract

PROBLEM TO BE SOLVED: To provide an electrostatic discharge protection device enhancing the utilization efficiency of a layout area and the switching speed of an ESD protection element and improving resistance to the electrostatic discharge of the entire display panel.
SOLUTION: An electrostatic discharge prevention device comprises: a first input signal line T1; a plurality of second input signal lines T2 that are formed by dividing the first input signal line; a third input signal line T3 that is formed of the aggregation of the plurality of the second input signal lines and connected with the internal circuit of a display; and a plurality of electrostatic discharge protection units (MP1 to MPn and MN1 to MNn) that are arranged correspondingly to the second input signal lines to allow the ESD pulse applied on the first input signal line to escape by shunting it with the second input signal lines. The ESD pulse applied on the first input signal line is allowed to escape from the second input signal lines by shunting the plurality of the second input signal lines and bringing a plurality of the electrostatic discharge protection units into on-states, respectively, so that they do not enter a third input signal line.
COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、ディスプレイの静電放電(Electrostatic discharge =ESD)保護装置に関し、特に、ESD耐性が高められた静電放電保護装置に関する。 The present invention relates to electrostatic discharge display (Electrostatic discharge = ESD) protection devices and, more particularly, to an electrostatic discharge protection device ESD resistance is increased.

フラットディスプレイである液晶ディスプレイ装置(Liquid Crystal Display = LCD)は、透明電極を有する2枚の基板とこれら基板に挟まれた液晶層とからなり、2枚の基板は、1枚が薄膜トランジスタを形成させた薄膜トランジスタ基板、もう1枚がカラーフィルタを形成させたカラーフィルタ基板という構成になっているのが通常である。 The liquid crystal display device is a flat display (Liquid Crystal Display = LCD) is composed of a two substrates and a liquid crystal layer sandwiched between the substrate having the transparent electrode, the two substrates, to form one sheet of thin film transistors TFT substrate, the other one is in the construction of the color filter substrate to form a color filter is usually. このような液晶ディスプレイでは、液晶層に印加する電圧の大きさを変えることによって、液晶層を透過する光の増減が制御されている。 In such a liquid crystal display, by changing the magnitude of the voltage applied to the liquid crystal layer, increase or decrease of the light transmitted through the liquid crystal layer is controlled.

薄膜トランジスタ基板上には、N本のゲート線とM本のデータ線とが、互いに交差するかたちで配置されており、N×Mからなるマトリクス中に複数の画素が形成される。 On the TFT substrate, and the data lines of the gate lines and the M N present, are arranged in the form mutually intersecting, a plurality of pixels in a matrix consisting of N × M is formed. 各画素には画素電極がそれぞれ形成され、各画素電極は、例えば薄膜トランジスタであるスイッチング素子を介してゲート線およびデータ線にそれぞれ接続されている。 Each pixel is formed the pixel electrode, respectively, each pixel electrode through a switching element is connected to the gate lines and data lines, for example a thin film transistor. そして薄膜トランジスタは、ゲート線を伝わってくる走査信号の状態に基づいて、データ線を伝わってくる表示信号を制御する。 The thin film transistor based on the state of the scan signal comes through the gate lines, and controls the display signal comes through the data line.

ところで、液晶ディスプレイの多くはガラス基板上に作製されるが、ガラスは非導電性の材質であるので、基板に何らかの望ましくない電荷、例えば、静電荷が蓄積してしまったら、ガラス基板は静電荷をうまく逃がすことができず、液晶ディスプレイ構造中の絶縁膜または薄膜トランジスタが静電放電によって破壊してしまう恐れがある。 However, many of the liquid crystal display is formed on a glass substrate, the glass is a material of non-conductive, some undesirable charges in the substrate, for example, when an electrostatic charge is accidentally accumulated, the glass substrate is an electrostatic charge can not be released successfully, the insulating film or the thin film transistors in the liquid crystal display structure to lead to a breakdown by an electrostatic discharge.

液晶ディスプレイの製造工程において、薄膜トランジスタ基板とカラーフィルタ基板との貼り合わせ後に発生する静電放電は、電荷は小さくても高電圧を引き起こし得るため、基板の品質を低下させる要因となる。 In the manufacturing process of a liquid crystal display, an electrostatic discharge occurring after the bonding of the TFT substrate and the color filter substrate, the charge can lead to small but high voltage and causes a decrease of the quality of the substrate. また、静電荷は基板の切断時に生じることも多く、このときに生じる静電荷は、ゲートおよびデータ・パッドから画素を含む活性領域に流入し、薄膜トランジスタのチャネルを破損させてしまう。 Further, the electrostatic charge is also often occur when cutting the substrate, the electrostatic charge generated at this time flows from the gate and data pad active region including a pixel, thereby to damage the channel of the thin film transistor. このような、静電放電が薄膜トランジスタにダメージを与えるという現象は、低温ポリシリコン(Low Temperature Poly-Silicon = LTPS)薄膜トランジスタの場合に特に顕著である。 Such, the phenomenon of electrostatic discharge damage to the thin film transistor is particularly pronounced in the case of low-temperature polysilicon (Low Temperature Poly-Silicon = LTPS) thin film transistor.

さて、この低温ポリシリコン薄膜トランジスタの液晶ディスプレイは、レーザーアニール処理によりアモルファスシリコン薄膜を改質してポリシリコン薄膜層にすることで、トランジスタのキャリア移動度が200倍以上も上昇する点において、これまでのアモルファスシリコン(a-Si)薄膜トランジスタ液晶ディスプレイと大きく相違している。 Now, liquid crystal displays of this low-temperature polysilicon thin film transistors, by the polysilicon thin film layer by reforming an amorphous silicon thin film by laser annealing, in that the carrier mobility of the transistor can be increased 200 fold or more, up to this amorphous silicon (a-Si) are greatly different from the thin film transistor liquid crystal display. このようにLTPS技術は、電子移動度を200cm 2 /Vsまでに高めることができるため、薄膜トランジスタ素子の小型化に有利であると共に、パネルの開口率を高めることもでき、その結果として輝度の増加および消費電力の低下が図られる。 Thus LTPS technology, it is possible to increase the electron mobility by 200 cm 2 / Vs, with which is advantageous in miniaturization of the thin film transistor element, can also increase the aperture ratio of the panel, the increase in brightness as a result and reduced power consumption.

また、低温ポリシリコン薄膜トランジスタは、アモルファスシリコン薄膜トランジスタに比べて高い移動度、低い閾値電圧を備える上、アモルファスシリコン薄膜トランジスタと同様、ガラス基板上への大面積薄膜化が可能である。 Also, low-temperature polysilicon thin film transistors, a high mobility compared to amorphous silicon thin film transistor, over with a low threshold voltage, similarly to the amorphous silicon thin film transistor, it can have a large area thin film onto a glass substrate. しかしながら、その製造時に、低温ポリシリコン薄膜トランジスタのディスプレイパネルには大量の静電荷が蓄積されるため、内部駆動回路のトランジスタはダメージを受け、実質上の破壊に至ることが多い。 However, at the time of manufacture, low temperature a large amount of static charge on the display panel of the polysilicon thin film transistor is accumulated, the transistor of the internal driving circuit damage, often leading to the destruction of substantially. よって、低温ポリシリコン薄膜トランジスタのディスプレイには、ESD保護回路を周設させた回路デザインを用いる必要がある。 Therefore, the display of the low-temperature poly-silicon thin film transistor, it is necessary to use a circuit design that circumferentially provided an ESD protection circuit.

図1に示すのは、公知の液晶ディスプレイにおけるESD保護回路の回路図である。 Shown in FIG. 1 is a circuit diagram of the ESD protection circuit in a known liquid crystal display. 図示するように、現在広く用いられているESD保護回路は、PMOSトランジスタMP 1やNMOSトランジスタMN 1などからなる構造のものである。 As shown, ESD protection circuit which is currently widely used has a structure consisting of a PMOS transistor MP 1 and the NMOS transistor MN 1. ESD電流を入力信号端T iから電源線(V DDもしくはV SS )または基準電圧の接地線(図示せず)に導くことにより、ESDパルスが信号端T Oから侵入し内部回路が破壊するのを防ぐことができる。 By directing the supply line ESD current from the input signal terminal T i grounding wire (V DD or V SS) or a reference voltage (not shown), the internal circuit penetrates ESD pulse from the signal terminal T O is broken it is possible to prevent. ESD保護回路のレイアウトには通常、図2に示す如くの、PMOSトランジスタMP i −MP jおよびNMOSトランジスタMNi−MNjが入力信号線T i −T Oの横側に配されて、入力信号線T i −T Oとは重ならないようなレイアウト(lateral layout)が採用されている。 Usually the layout of the ESD protection circuit, as denoted in FIG. 2, PMOS transistor MP i -MP j and NMOS transistors MNi-MNj is disposed on the side of the input signal line T i -T O, the input signal lines T i -T O does not overlap with such a layout (lateral layout) has been adopted. しかし、こうした構成では、レイアウト面積が有効利用できない。 However, in such a configuration, it can not be effectively use the layout area. そればかりか、各NMOSトランジスタMNまたは各PMOSトランジスタMPの、入力信号線T i −T Oまでの距離はそれぞれ異なるため、ESD電流が流入したときに発生する等価抵抗もそれぞれ違い、よってESD電流が回路に侵入すると、電流は最短の経路を優先的に導通の経路として選ぶことになり、図2の場合では、入力信号線T i −T Oに最も近いMOSトランジスタが優先的にオンとなってESD電流を受け入れ、その後は距離の近いMOSトランジスタから次々にオンになっていくので、入力信号線T i −T Oに近いMOSトランジスタほど大きいESD電流を受けて損傷し易くなる。 Not only, of the NMOS transistor MN or the PMOS transistor MP, because the distance to the input signal line T i -T O are different, the differences are also equivalent occurs when ESD current flows into the resistor, thus ESD current when entering the circuit, the current will have a choice shortest path as a path for preferentially conducting, in the case of Figure 2, the closest MOS transistor to the input signal line T i -T O becomes a preferentially on accept the ESD current, then so will turned on one after another from near MOS transistor of the distance, it is easy to damage by receiving a large ESD current as MOS transistors closer to the input signal line T i -T O. そして、入力端近傍のMOSトランジスタ(MP i ,MP i )が損傷すれば、ESD保護回路全体に影響が及び、ひいては機能しなくなってしまう。 Then, MOS transistor (MP i, MP i) input terminal vicinity if damaged, affect the overall ESD protection circuit Oyobi, no longer to turn function.

上述の問題に鑑み、本発明の目的は、レイアウト面積の利用効率、およびESD保護素子のスイッチング速度を高めることにより、ディスプレイパネル全体の静電放電耐性を向上させるディスプレイの静電放電保護装置を提供することにある。 In view of the above problems, an object of the present invention, by increasing the switching speed of the utilization, and the ESD protection device of the layout area, provide an electrostatic discharge protection device of a display for improving the electrostatic discharge resistance of the entire display panel It is to.

すなわち、本発明は、第1入力信号線と、該第1入力信号線が分かれてなる複数の第2入力信号線と、複数の該第2入力信号線が集合されてなり、ディスプレイの内部回路に接続される第3入力信号線と、各前記第2入力信号線に対応して配置され、前記第1入力信号線に入った静電放電パルスを、前記第2入力信号線と共に分流させて逃がすための複数の静電放電保護ユニットと、から構成されるディスプレイの静電放電保護装置に関する。 That is, the present invention has a first input signal line, and a plurality of second input signal lines first input signal line is divided, it a plurality of second input signal lines are set, the internal circuitry of the display a third input signal line connected to, disposed corresponding to each of said second input signal line, the electrostatic discharge pulse that has entered the first input signal line, and diverted together with the second input signal line a plurality of electrostatic discharge protection unit for releasing the display to an electrostatic discharge protection device composed.

複数の前記静電放電保護ユニットは、ダイオード、金属酸化膜半導体トランジスタおよびこれらの組み合せからなる群より選ばれたユニットであって、電源供給線または基準電圧電源線に接続されることが好ましい。 A plurality of the electrostatic discharge protection unit, diode, a metal oxide semiconductor transistor and a selected unit from the group consisting of a combination of these, it is preferably connected to a power supply line or the reference voltage supply line.

前記第1入力信号線に静電放電パルスが侵入すると、該静電放電パルスは分流され複数の前記第2入力信号線を流れ複数の前記静電放電保護ユニットをオンにし、前記電源供給線または前記基準電圧電源線へ逃がされることが好ましい。 And enters the electrostatic discharge pulse to the first input signal line, the electrostatic discharge pulse turns on the plurality of the electrostatic discharge protection unit flow diverted plurality of the second input signal line, the power supply line or it is preferred that escapes to the reference voltage supply line.

各前記第2入力信号線の線幅は、前記第1入力信号線の線幅よりも小さいことが好ましい。 The line width of each of the second input signal line is preferably smaller than the line width of the first input signal line.

前記第1入力信号線と複数の前記第2入力信号線との間に配置された分流部、および前記第3入力信号線と複数の前記第2入力信号線との間に配置された集合部をさらに含み、前記分流部および前記集合部それぞれの幅は、複数の前記第2入力信号線全てを合わせた線幅よりも大きく、かつ、前記第1入力信号線の線幅よりも大きいことが好ましい。 Diverter disposed between said first input signal lines and a plurality of second input signal lines, and the arranged collecting portion between the third input signal line and a plurality of second input signal lines further wherein, the shunt portion and the collection portion of each width is greater than the line width of the combined all of the plurality of the second input signal line, and is greater than the line width of the first input signal line preferable.

本発明では主に、静電放電保護回路のレイアウトを変えた上で、従来の製造技術を利用して静電放電素子(例えば、金属酸化膜半導体またはダイオード)を作製することにより、静電放電保護回路を形成している。 The main focus of the present invention, in terms of changing the layout of the electrostatic discharge protection circuit, using conventional manufacturing techniques electrostatic discharge device (e.g., metal oxide semiconductor or diode) by making electrostatic discharge to form a protection circuit. そのレイアウトは、入力電源線を複数に分け、この電源線の下方または上方の静電放電素子により静電放電保護回路を構成するというレイアウトである。 Its layout plurality divides input power line, a layout of configuring the electrostatic discharge protection circuit where the lower or upper electrostatic discharge element of the power supply line. このような構成によると、レイアウト面積の利用効率、および静電放電保護素子のスイッチング速度が高まって、ディスプレイパネル全体のESD耐性が向上する。 According to such a configuration, increasing the switching speed of the utilization, and the electrostatic discharge protection device of the layout area, improved ESD tolerance of the entire display panel.

本発明が提供するディスプレイの静電放電保護装置は、先ず、1入力信号線を分岐して複数の第2入力信号線とし、各第2入力信号線の周囲に、第2信号入力線を通るESD電流を逃がすための静電放電保護ユニットをそれぞれ設けてから、複数の第2入力信号線を集合させて第3信号入力線とすることにより構成される。 Electrostatic discharge protection device of a display provided by the present invention, first, by branching the first input signal line and a plurality of second input signal lines, around each second input signal line, passing through the second signal input line electrostatic discharge protection unit for releasing the ESD current from respectively constituted by a third signal input lines are gathered a plurality of second input signal lines.

この本発明に係る静電放電保護装置において、第1入力信号線にESDパルスが侵入すると、該ESDパルスは、分流されて複数の第2入力信号線をそれぞれ流れ、複数の静電放電保護ユニットをそれぞれオンとすることにより、第2入力信号線から逃がされて、第3入力信号線に侵入しないようになる。 The electrostatic discharge protection device according to the present invention, when the ESD pulse to a first input signal line to penetrate, the ESD pulse is diverted to flow a plurality of second input signal lines respectively, a plurality of electrostatic discharge protection unit the by turning on each, it escapes from the second input signal line, so that not enter the third input signal line.

本発明に係る静電放電保護装置における静電放電保護ユニットは、ダイオードまたは金属酸化膜半導体(MOSFET)から構成されるものとすることができ、例えばV DDもしくはV SSである電源供給線、または、例えば接地線GNDである基準電圧の電源線に接続されていてもよい。 Electrostatic discharge protection unit of the electrostatic discharge protection device according to the present invention can be assumed to be a diode or a metal oxide semiconductor (MOSFET), the power supply line, for example, V DD or V SS, or , for example may be connected to a power supply line of the reference voltage is a ground line GND.

本発明に係る静電放電保護装置は、薄膜トランジスタをスイッチング素子とする全てのタイプのディスプレイ、例えば、有機ELディスプレイや液晶ディスプレイなどに適用可能であり、特に、低温ポリシリコン薄膜トランジスタディスプレイに使用するのが好適である。 Electrostatic discharge protection device according to the present invention, all types of displays a thin film transistor as a switching element, for example, be applied to a an organic EL display or a liquid crystal display, in particular, to use low-temperature polysilicon thin film transistor display it is preferred. この場合、第3入力信号線と液晶ディスプレイのゲート線またはデータ線とを電気接続させる。 In this case, it is electrically connected to the third input signal line and a gate line or a data line of a liquid crystal display.

以下、本発明の上述およびその他の目的、特徴および長所がより明確に理解されるように、好ましい実施形態を挙げ、図面と対応させながら、詳細に説明していく。 Hereinafter, as described above, and other objects of the present invention, features and advantages will be more clearly understood, to preferred embodiments, references made to the drawings, it will be described in detail.

図3に示すのは、本発明に係る静電放電保護装置の回路レイアウトである。 Figure 3 shows a circuit layout of the electrostatic discharge protection device according to the present invention. 本発明に係る静電放電保護装置において、複数の静電放電保護ユニット(または素子)は、入力信号線の設置前または設置後に設けることができる。 The electrostatic discharge protection device according to the present invention, a plurality of electrostatic discharge protection unit (or device) may be provided after installation before or installation of the input signal line. この実施形態において、静電放電保護ユニット(MP 1 〜MP nおよびMN 1 〜MN n )は、PMOSトランジスタおよびNMOSトランジスタで構成されている。 In this embodiment, the electrostatic discharge protection unit (MP 1 to MP n and MN 1 to MN n) is composed of PMOS transistors and NMOS transistors. これら静電放電保護ユニット(MP 1 〜MP nおよびMN 1 〜MN n )は、所定の接続方式(例えば図1に示すMOSトランジスタの接続方式)で接続することによって、ダイオードに相当する機能を持ち得るものである。 These ESD protection units (MP 1 to MP n and MN 1 to MN n), by connecting a predetermined connection scheme (MOS transistor connection methods shown in FIG. 1 for example) has a function corresponding to a diode it is get those. またもちろん、静電放電保護ユニット(MP 1 〜MP nおよびMN 1 〜MN n )を、直接ダイオード素子により構成してもよい。 The course, the electrostatic discharge protection units (MP 1 to MP n and MN 1 to MN n), may be constituted by direct diode element.

本発明に係る静電放電保護方法は、先ず、第1入力信号線T 1を複数の第2信号電源線T 2に分岐する。 Electrostatic discharge protection method of the present invention, first, splits the first input signal line T 1 to a plurality of second signal supply line T 2. 各第2入力信号線T 2の線幅は、第1入力信号線T 1の線幅よりも小さい。 The line width of each of the second input signal line T 2 are smaller than the first line width of the input signal line T 1. 続いて、複数の第2入力信号線T 2全てを集合させて第3入力信号線T 3としてから、第1入力信号線T 1に加わったESDパルスを複数の第2入力信号線T 2と共に分流し逃がすための静電放電保護ユニット(MP 1 〜MP nおよびMN 1 〜MN n )を、各第2入力信号線T 2に対応させてそれぞれ配置するというものである。 Then, after the third input signal line T 3 by a set of second input signal lines T 2 all of the plurality of the ESD pulse with a plurality of second input signal lines T 2 which joined the first input signal line T 1 electrostatic discharge protection unit for releasing diverted to (MP 1 to MP n and MN 1 ~MN n), is that to place each in association with each of the second input signal line T 2.

上述の方法に基づけば、本実施形態の静電放電保護装置は次のような構成となる。 Based on the method described above, the electrostatic discharge protection device of the present embodiment is constructed as follows. つまり、この静電放電保護装置は、第1入力信号線T 1と、第1入力信号線T 1が分かれてなる複数の第2入力信号線T 2と、複数の第2入力信号線T 2を集合させてなり、ディスプレイの内部回路に接続される第3入力信号線T 3と、各第2入力信号線T 2に対応してそれぞれ配置され、第1入力信号線T 1に加わったESDパルスを、複数の第2入力信号線T 2と共に分流させて逃がす静電放電保護ユニット(MP 1 〜MP nおよびMN 1 〜MN n )とから構成される。 That is, the electrostatic discharge protection device includes a first input signal line T 1, and a plurality of second input signal lines T 2 of the first input signal line T 1 is made divided, a plurality of second input signal lines T 2 the result by the set, a third input signal line T 3 which is connected to the internal circuitry of the display, are arranged in correspondence with the second input signal line T 2, ESD was applied to the first input signal line T 1 a pulse, because the electrostatic discharge protection unit released by shunt with a plurality of second input signal lines T 2 (MP 1 ~MP n and MN 1 to MN n) constructed.

本実施形態においては、図3に示されているように、複数の第2入力信号線T 2は互いに並行に配列され、かつ、各々の線幅が第1入力信号線T 1よりも小さいことに注目されたい。 In the present embodiment, as shown in FIG. 3, the second input signal line T 2 more are arranged in parallel to each other and that each of the line width is smaller than the first input signal line T 1 It is noted. 第1入力信号線T 1と複数の第2入力信号線T 2との間には、さらに分流部B1が設けられており、この分流部B1の幅は、複数の第2入力信号線T 2全てを合わせた全体の線幅よりも大きく、かつ、第1入力信号線T 1の線幅よりも大きいため、ESDパルスの放電電流が複数の第2入力信号線T 2およびこれらにそれぞれ対応する静電放電保護ユニットに均等に分流され得るだけの大きな面積が確保される。 Between the first input signal line T 1 and a plurality of second input signal lines T 2, and further diverter B1 is provided, the width of the diverter B1, a plurality of second input signal lines T 2 greater than the line width of the total combined all and larger than the first line width of the input signal line T 1, the discharge current of the ESD pulse corresponding plurality of second input signal lines T 2 and these large area of ​​only be evenly split into the electrostatic discharge protection unit is ensured. また、第3入力信号線T 3と複数の第2入力信号線T 2との間には、集合部B2が設けられており、この集合部B2の幅も、複数の第2入力信号線T 2全てを合わせた全体の線幅よりも大きく、かつ、第1入力信号線T 1の線幅よりも大きいため、十分に大きな面積が確保される。 Between the third input signal line T 3 and a plurality of second input signal lines T 2, it is provided with a collecting portion B2, the width of the gathering portion B2 also a plurality of second input signal lines T greater than the total line width of the combined 2 all, and larger than the first line width of the input signal line T 1, is sufficiently large area is ensured.

さらに、図3に示すように、複数の静電放電保護ユニット(MP 1 〜MP nおよびMN 1 〜MN n )は、互い並行な複数の第2入力信号線T 2にそれぞれ対応して設けられているため、密集した配置となって、レイアウト面積の利用効率が向上する。 Furthermore, as shown in FIG. 3, a plurality of electrostatic discharge protection unit (MP 1 to MP n and MN 1 to MN n) are provided corresponding to the second input signal line T 2 of the plurality of mutual parallel and for which, in a dense arrangement, thus improving the utilization efficiency of the layout area. また、静電放電保護ユニット(MP 1 〜MP nおよびMN 1 〜MN n )は、複数の第2入力信号線T 2にそれぞれ接続されると共に、電源供給線ともそれぞれ接続されて、ESDパルスを電源供給線へ逃がすようになっている。 Furthermore, the electrostatic discharge protection unit (MP 1 to MP n and MN 1 to MN n) is connected to the plurality of second input signal lines T 2, are respectively connected to the even power supply line, the ESD pulse It is made as to escape to the power supply line. 例えば、本実施形態における静電放電保護ユニットのうちのMP nおよびMN nは電源供給線V DDおよびV SSに接続されている。 For example, MP n and MN n of the electrostatic discharge protection unit in the present embodiment is connected to the power supply line V DD and V SS. ただし、本発明はこの態様だけに限定されることはなく、基準電圧の電源線、例えば接地線GND(図示せず)に接続されていてもよい。 However, the present invention is not limited only to this embodiment, the power supply line of a reference voltage, for example may be connected to the ground line GND (not shown).

本発明に係る静電放電保護装置を、ディスプレイ、特に、低温ポリシリコン薄膜トランジスタを駆動スイッチング素子とするディスプレイに用いる場合、静電放電保護装置は、ディスプレイパネルの信号入力端に配置されてその作用を果たす。 The electrostatic discharge protection device according to the present invention, a display, in particular, when used in a display of the low-temperature poly-silicon thin film transistor and the driving switching element, the electrostatic discharge protection device, the action is disposed in the signal input end of the display panel play.

この場合に、低温ポリシリコン薄膜トランジスタディスプレイのパネル上に静電荷が蓄積し、第1入力信号線T1から侵入すると、該静電荷は、分流され複数のESD電流となって複数の第2入力信号線T2に入り、その後、さらに分流され複数の静電放電保護ユニット(MP1〜MPnおよびMN1〜MNn)にそれぞれ流れ込んで、均等かつ速やかにこれら複数の静電放電保護ユニット(MP1〜MPnおよびMN1〜MNn)をオンとする。 In this case, electrostatic charges are accumulated on the panel of the low-temperature polysilicon thin film transistor display, and enters from the first input signal line T1, electrostatic charge, the second input signal line a plurality of a plurality of ESD current is diverted enters the T2, then further diverted flows to the plurality of electrostatic discharge protection unit (MP1~MPn and MN1~MNn), evenly and quickly the plurality of electrostatic discharge protection unit (MP1~MPn and MN1~MNn ) to turn on the. そして、ESD電流は電源供給線V DDまたはV SSに導かれて出て行くこととなり、内部回路の破壊は防がれ、内部回路保護の効果が達成される。 Then, ESD current becomes to go out is led to the power supply line V DD or V SS, destruction of the internal circuit is prevented, the effect of the internal circuit protection is achieved. このように、各静電放電保護ユニットが分担して均等にESD電流を流すので、特定の静電放電保護ユニットだけ集中的に過大な電流がかかって損傷し、静電放電保護の機能が損なわれるといった事態も回避される。 Thus, since each of the electrostatic discharge protection unit flow evenly ESD current share, only certain of the electrostatic discharge protection unit intensively damaged takes excessive current, the function of the electrostatic discharge protection impaired situation is also avoided. したがって、本発明に係る静電放電保護装置によれば、静電耐性が向上する。 Therefore, according to the electrostatic discharge protection device according to the present invention, an electrostatic resistance is improved.

本発明に係る静電放電保護方法および静電放電保護回路レイアウトは、薄膜トランジスタをスイッチング素子とする全てのタイプのディスプレイ、例えば、有機ELディスプレイや液晶ディスプレイなどに適用可能である。 Electrostatic discharge protection method and electrostatic discharge protection circuit layout according to the present invention, all types of displays a thin film transistor as a switching element, for example, can be applied, such as an organic EL display or a liquid crystal display. 特に、低温ポリシリコン薄膜トランジスタディスプレイに使用されたときに、著しく高い静電耐性を示す。 In particular, when used in low-temperature polysilicon thin film transistor display, showing a significantly high electrostatic resistance.

また、本実施形態において、第3入力信号線T 3とディスプレイ駆動回路中のゲート線またはデータ線とを接続した後に、ESDパルスが第1入力信号線T 1に侵入すると、該ESDパルスは分流されて第2入力信号線T 2を流れ、静電放電保護ユニット(MP 1 〜MP nおよびMN 1 〜MN n )をそれぞれオンとする。 Further, in the present embodiment, after connecting the third gate line of the input signal line T 3 and during a display driving circuit or the data line, when the ESD pulse enters the first input signal line T 1, the ESD pulse is shunted It is second stream input signal line T 2 and to turn on the electrostatic discharge protection units (MP 1 to MP n and MN 1 to MN n), respectively. よって、ESDパルスは第2入力信号線T 2に導かれて出て行き、第3入力信号線T 3へは侵入しないようになって、ディスプレイの内部回路のゲート線またはデータ線などの静電放電による損壊が防止される。 Therefore, ESD pulse exits is led to the second input signal line T 2, is the third input signal line T 3 so as to prevent entry of electrostatic such as the gate line or data line of the internal circuitry of the display damage due to discharge is prevented.

以上、好適な実施形態を用いて本発明を説明したが、本発明はこれら実施形態に限定されることはなく、本発明の精神と範囲を脱しない限りにおいて、当業者は各種変更及び修飾を加えることができる。 The present invention has been described with reference to preferred embodiments thereof, the present invention is not limited to these embodiments, as long as without departing from the spirit and scope of the present invention, a person skilled in the art various changes and modifications it can be added. すなわち、本発明の保護範囲は、添付の特許請求の範囲で定義された範囲が基準となる。 That is, the scope of protection of the present invention, defined range in the appended claims is the reference.

公知技術による液晶ディスプレイにおける静電放電保護回路の回路図である。 Is a circuit diagram of an electrostatic discharge protection circuit in a liquid crystal display according to the prior art. 図1の回路の回路レイアウトである。 It is a circuit layout of the circuit of Figure 1. 本発明に係る静電放電保護装置に基づく回路レイアウトである。 A circuit layout based on the electrostatic discharge protection device according to the present invention.

符号の説明 DESCRIPTION OF SYMBOLS

MP 1 〜MP nおよび MP 1 ~MP n and MN 1 〜MN n静電放電保護ユニット T 1第1入力信号線 T 2第2入力信号線 T 3第3入力信号線 V DD供給電源線 V SS接地線 B1 分流部 B2 集合部 MN 1 to MN n electrostatic discharge protection unit T 1 first input signal line T 2 second input signal line T 3 third input signal line V DD power supply line V SS ground line B1 diverter B2 collecting portion

Claims (5)

  1. 第1入力信号線と、 A first input signal line,
    該第1入力信号線が分かれてなる複数の第2入力信号線と、 A plurality of second input signal lines formed by the first input signal line is known,
    複数の該第2入力信号線が集合されてなり、ディスプレイの内部回路に接続される第3入力信号線と、 It is set a plurality of second input signal lines, and a third input signal line connected to the internal circuitry of the display,
    各前記第2入力信号線に対応して配置され、前記第1入力信号線に入った静電放電パルスを、前記第2入力信号線と共に分流させて逃がすための複数の静電放電保護ユニット、 Each said arranged corresponding to the second input signal line, the electrostatic discharge pulses entering the first input signal line, a plurality of electrostatic discharge protection unit for releasing and diverted together with the second input signal line,
    から構成されるディスプレイの静電放電保護装置。 Electrostatic discharge protection device of a display composed.
  2. 複数の前記静電放電保護ユニットは、ダイオード、金属酸化膜半導体トランジスタおよびこれらの組み合せからなる群より選ばれたユニットであって、電源供給線または基準電圧電源線に接続される請求項1記載のディスプレイの静電放電保護装置。 A plurality of the electrostatic discharge protection unit, diode, a metal oxide semiconductor transistor and a unit selected from the group consisting of a combination of these, according to claim 1, wherein connected to the power supply line or the reference voltage supply line electrostatic discharge protection device of the display.
  3. 前記第1入力信号線に静電放電パルスが侵入すると、該静電放電パルスは分流され複数の前記第2入力信号線を流れ複数の前記静電放電保護ユニットをオンにし、前記電源供給線または前記基準電圧電源線へ逃がされる請求項2記載のディスプレイの静電放電保護装置。 And enters the electrostatic discharge pulse to the first input signal line, the electrostatic discharge pulse turns on the plurality of the electrostatic discharge protection unit flow diverted plurality of the second input signal line, the power supply line or electrostatic discharge protection device display of claim 2, wherein the escape to the reference voltage supply line.
  4. 各前記第2入力信号線の線幅は、前記第1入力信号線の線幅よりも小さい請求項1記載のディスプレイの静電放電保護装置。 The line width of each of the second input signal line, the electrostatic discharge protection device of the display of small claim 1 than the line width of the first input signal line.
  5. 前記第1入力信号線と複数の前記第2入力信号線との間に配置された分流部、および前記第3入力信号線と複数の前記第2入力信号線との間に配置された集合部をさらに含み、前記分流部および前記集合部それぞれの幅は、複数の前記第2入力信号線全てを合わせた線幅よりも大きく、かつ、前記第1入力信号線の線幅よりも大きい請求項1記載のディスプレイの静電放電保護装置。 Diverter disposed between said first input signal lines and a plurality of second input signal lines, and the arranged collecting portion between the third input signal line and a plurality of second input signal lines further comprising a, the shunt portion and the collection portion each width is greater than the line width of the combined all of the plurality of the second input signal line, and greater claim than the line width of the first input signal line 1 electrostatic discharge protection device of the display according.

JP2004161295A 2004-03-03 2004-05-31 Electrostatic discharge prevention device for display Pending JP2005252214A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW93105494 2004-03-03

Publications (1)

Publication Number Publication Date
JP2005252214A true true JP2005252214A (en) 2005-09-15

Family

ID=34910211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004161295A Pending JP2005252214A (en) 2004-03-03 2004-05-31 Electrostatic discharge prevention device for display

Country Status (2)

Country Link
US (1) US20050195539A1 (en)
JP (1) JP2005252214A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072033B2 (en) 2007-02-27 2011-12-06 Renesas Electronics Corporation Semiconductor device having elongated electrostatic protection element along long side of semiconductor chip

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007055047A1 (en) * 2005-11-10 2009-04-30 シャープ株式会社 Display device and electronic apparatus having the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19522364C1 (en) * 1995-06-20 1996-07-04 Siemens Ag Semiconductor transistor bonding pad arrangement
JP2751898B2 (en) * 1995-11-17 1998-05-18 日本電気株式会社 Semiconductor device
US6275089B1 (en) * 2000-01-13 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Low voltage controllable transient trigger network for ESD protection
US6667865B2 (en) * 2000-09-11 2003-12-23 Texas Instruments Incorporated Efficient design of substrate triggered ESD protection circuits
JP2006165481A (en) * 2004-12-10 2006-06-22 Toshiba Corp Semiconductor apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8072033B2 (en) 2007-02-27 2011-12-06 Renesas Electronics Corporation Semiconductor device having elongated electrostatic protection element along long side of semiconductor chip

Also Published As

Publication number Publication date Type
US20050195539A1 (en) 2005-09-08 application

Similar Documents

Publication Publication Date Title
US6696701B2 (en) Electrostatic discharge protection for pixellated electronic device
US20050045955A1 (en) Integrated circuit device having input/output electrostatic discharge protection cell equipment with electrostatic discharge protection element and power clamp
US7522145B2 (en) Liquid crystal display apparatus
US5610426A (en) Semiconductor integrated circuit device having excellent dual polarity overvoltage protection characteristics
US5606340A (en) Thin film transistor protection circuit
US20060017139A1 (en) Thin film semiconductor device and method of manufacturing the same, electro-optical device, and electronic apparatus
WO2011135908A1 (en) Circuit board and display device
US20090206339A1 (en) Flat display device and method for manufacturing the same
JP2007041096A (en) Electrooptical device, its manufacturing method, and electronic equipment
US20050098785A1 (en) Display panel
US6737708B2 (en) Thin-film transistor, liquid-crystal display device, and method of producing the same
US6600197B1 (en) Thin film transistor having a heat sink that exhibits a high degree of heat dissipation effect
US20130146866A1 (en) Circuit board, display device, and method for producing circuit board
JP2005352455A (en) Driving apparatus for display device and display plate
JP2000181366A (en) Display device
US20080204392A1 (en) Display device and driving method therefor
US20050046777A1 (en) Display device and panel therefor
JPH09265110A (en) Active matrix panel
JPH1195257A (en) Production of active matrix substrate and liquid crystal display panel
JPH0651346A (en) Protective circuit
CN101135820A (en) TFT LCD panel electrostatic discharge protection circuit
US20060268478A1 (en) Methods and Apparatus for Electrostatic Discharge Protection in a Semiconductor Circuit
CN202736443U (en) Display, array substrate and test circuit of array substrate
US20050161677A1 (en) Thin film transistor array panel
JP2001352069A (en) Electrostatic protection circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060602

A02 Decision of refusal

Effective date: 20060815

Free format text: JAPANESE INTERMEDIATE CODE: A02