JP2005251997A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005251997A
JP2005251997A JP2004060617A JP2004060617A JP2005251997A JP 2005251997 A JP2005251997 A JP 2005251997A JP 2004060617 A JP2004060617 A JP 2004060617A JP 2004060617 A JP2004060617 A JP 2004060617A JP 2005251997 A JP2005251997 A JP 2005251997A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
semiconductor element
metal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004060617A
Other languages
English (en)
Other versions
JP4283137B2 (ja
Inventor
Kazuhiro Nobori
一博 登
Makoto Kitahata
真 北畠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004060617A priority Critical patent/JP4283137B2/ja
Publication of JP2005251997A publication Critical patent/JP2005251997A/ja
Application granted granted Critical
Publication of JP4283137B2 publication Critical patent/JP4283137B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】 耐熱性を高めた半導体装置を提供する。
【解決手段】 半導体素子１の表裏両面の電極１ａ、１ｂに熱拡散板３と突起電極２を接合するとともにガラス４にて封止して半導体組立５を構成し、この半導体組立５の熱拡散板３と突起電極２を回路基板６に実装して半導体装置１０を構成し、半導体装置１０を無機材料のみで構成することで、半導体装置１０の内部の耐熱性を高め、パワー回路におけるスイッチング用の半導体装置などの信頼性を高めるようにした。
【選択図】 図１

Description

本発明は半導体素子を有する半導体装置に関し、例えばパワー回路のスイッチング用のトランジスタやダイオードなどの半導体素子を有する半導体装置に好適に適用できる半導体装置及びその製造方法に関するものである。
近年、ＩＧＢＴやＭＯＳＦＥＴなどのパワー回路のスイッチング用半導体素子を有する半導体装置は従来から知られている（例えば、特許文献１参照。）。このような半導体装置においては、その半導体素子の高性能化及び高機能化に伴って発熱量が多くなり、熱に対する問題が発生している。
従来のトランジスタやダイオードの半導体素子を有する半導体装置の一構成例として、「ＴＯ−２２０」と呼ばれる電子部品を用いた半導体装置について、図６を参照して説明する。図６において、２１は半導体素子で、一面に第１の金属電極２１ａを、他面に第２の金属電極２１ｂを有している。半導体素子２１の第１の金属電極２１ａはアルミ又は金から成る金属ワイヤ２４を介して金属リード２３に接続されている。半導体素子２１の第２の金属電極２１ｂは高温半田２６にて銅から成る熱拡散板２５に接合されている。これら半導体素子２１の全体と金属リード２３の一部と熱拡散板２５の一部がエポキシ樹脂から成る封止樹脂２７にて封止されている。２８は高放熱の回路基板で、その配線パターン２９に半田３０にて金属リード２３と熱拡散板２５が接合されている。
次に、以上の構成の半導体装置の製造方法について説明する。まず、半導体素子２１を高温半田２６により熱拡散板２５に接合する。次に、金属ワイヤ２４を用いて半導体素子２１と金属リード２３との間を電気的に接続する。なお、通常金属ワイヤ２４は、アルミニウム線又は金線を使用する。例えば、金属ワイヤ２４にアルミニウム線を用いた場合、半導体素子２１は電極がアルミニウムにより形成されているので、常温の状態で電極の表面におけるアルミニウムと金属ワイヤ２４のアルミニウムとを超音波エネルギーを印加しながら圧接すると、それぞれのアルミニウム表面の酸化膜が除去され、接合が得られる。金属ワイヤ２４を、銅にニッケルメッキした金属リード２３まで引き回し、金属リード２３にウエッジボンディング方式にて接合する。
次に、半導体素子２１及び金属ワイヤ２４の物理的保護と信頼性向上とを目的として、トランスファー成形技術又はインジェクション成形技術を用いて半導体素子２１、金属ワイヤ２４及び熱拡散板２５を覆ってエポキシ樹脂から成る封止樹脂２７による封止を行う。これらの工程により、半導体素子２１、高温半田２６、熱拡散板２５、金属ワイヤ２４、金属リード２３及び封止樹脂２７により形成された「ＴＯ−２２０」と呼ばれる電子部品が完成する。
次に、電子部品「ＴＯ−２２０」の金属リード２３を回路基板２８の配線パターン２９上に位置合わせした状態で、回路基板２８上に電子部品「ＴＯ−２２０」を置き、表面実装工法にて金属リード２３と回路基板２８の配線パターン２９とを半田３０により電気的かつ物理的に接合する。
ところで、以上の構成では半導体素子２１の表面温度は、エポキシ樹脂２７の材料物性値であるガラス転移温度Ｔｇにより、使用温度制限が与えられる。そこで、放熱性を高め、半導体素子２１の温度を下げるために、半導体素子２１から発生した熱を、熱拡散板２５から高放熱の回路基板２８への熱伝導を良くして改善しようとする取り組みがなされていた。
例えば、耐熱性の低いエポキシ樹脂に代えて、半導体素子をシリコーン樹脂で放熱板に密着させることで、半導体素子の放熱性を高める方法が知られている（例えば、特許文献１参照。）。
特開平９−２１３８４７号公報
しかしながら、上記特許文献１の構造では、半導体素子の温度がパッケージ基板に良く伝達し、パッケージ基板の温度が上昇する結果、パッケージ基板からの熱伝導により、半田接合部の温度が上昇する。このため、リードフレームと外部の回路基板とを電気的かつ物理的に接合する半田接合部分において、温度上昇による接合信頼性の低下が問題になっている。半田接合部は、接合される形状、基板材料、半導体駆動条件などで異なるが、通常は最大温度が８０℃〜１２５℃になるように設計されている。
本発明は、上記従来の問題点に鑑み、耐熱性を高めた半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、表裏両面に電極を有する半導体素子を回路基板に実装して成る半導体装置であって、無機材料のみで構成されているものである。
この構成によると、無機材料のみから成るので半導体装置内部の耐熱性を高めることが可能となり、信頼性を向上させた半導体装置を得ることがことができる。
また、半導体素子の一面の電極に突起電極を設け、他面の電極は、半導体素子を収納する凹部を有する熱拡散板に接合し、熱拡散板の凹部内に無機材料を封入して半導体素子を封止し、回路基板に突起電極と熱拡散板を接合すると、配線用ワイヤやリードを用いないので、浮遊インダクタンスや導通抵抗の低減を図ることができ、電気的効率向上と装置の小型化を図ることができる。
また、半導体素子の主材料がＳｉＣであると高い耐熱性を持たせることができて好適であり、また構成材料として少なくとも銅とアルミニウムを含み、機械的保護や電気的絶縁を行うためにガラスにて封入し、これらの構成材料の融点が４００℃以上であるのが好適である。
また、本発明の半導体装置は、半導体素子を回路基板に実装して成る半導体装置であって、半導体素子上の電極に、２つの金属材料にて構成された突起電極を設けたものである。
この構成によると、突起電極の２つの金属材料を、接合する相手側すなわち半導体素子の電極材料及び回路基板の回路パターンの金属材料とそれぞれ同系統の金属材料とすることで、金属間接合などにより信頼性の高い接合状態を得ることができ、耐熱性が高く、信頼性を向上させた半導体装置を得ることがことができる。
また、突起電極を構成する２つの電極材料の１つが、半導体素子の電極材料と同じ材料であり、また突起電極を構成する２つの電極材料が、アルミニウムと銅であるのが好適である。
また、本発明の半導体装置の製造方法は、半導体素子を回路基板に実装して成る半導体装置の製造方法であって、半導体素子の金属電極上に２つの金属材料から成る突起電極を形成する工程において、半導体素子上の金属電極と同じ金属材料にて構成された突起電極の１つの金属材料とを、表面にある酸化膜及び汚染物質を除去する処理を行った後押圧し、突起電極を形成するものである。
この構成によると、突起電極を半導体素子の金属電極上に金属間接合による信頼性の高い接合状態で形成することができ、信頼性を向上させた半導体装置を得ることがことができる。
また、半導体素子の金属電極はアルミニウムにて構成され、突起電極はアルミニウムと銅にて構成されているのが好適である。
本発明の半導体装置及びその製造方法によれば、無機材料のみから成るので半導体装置内部の耐熱性を高めることが可能となり、また耐熱性の高い接合方法により信頼性を高めた半導体装置を得ることができる。
以下、本発明の半導体装置及びその製造方法の一実施形態について、図１〜図５を参照して説明する。
図１において、１はＳｉＣから成る半導体素子である。このＳｉＣ半導体素子１は、４００℃でも動作する高耐熱性を有しており、Ｓｉ半導体素子と比較して低損失を実現している。この半導体素子１は、トランジスタやダイオードから成り、家電商品の電源回路やモータ等の駆動機器への駆動電流のスイッチングに用いられる駆動用半導体素子であり、発熱するため放熱構造が必要である。この半導体素子１の一面の第１の金属電極１ａには突起電極２が設けられている。また、半導体素子１の他面の第２の金属電極１ｂには熱拡散板３が接合されている。熱拡散板３内は、半導体素子１を機械的に保護する目的と電気的な絶縁を図る目的のため、ガラス４を封入して封止されている。これら半導体素子１と突起電極２と熱拡散板３とガラス４にて半導体組立５が構成されている。なお、熱拡散板３の接合部分３ａと突起電極２の一部は露出されている。そして、この半導体組立５の突起電極２と熱拡散板３の接合部分３ａが回路基板６に形成された配線パターン７に接合されて半導体装置１０が構成されている。
次に、突起電極２の形成工程を図２を参照して説明する。図２（ａ）に示すように、アルミニウム板１１ａと銅板１１ｂの２層構造の金属クラッド材料１１を打ち抜き穴１２ａを有するステージ１２上に置き、打ち抜き用ダイ１３を下降させ、金属クラッド材料１１を打ち抜くことによって図２（ｂ）に示す突起電極２が形成される。その時、打ち抜き用ダイ１３の形状に設けた半球状の形状が打ち抜かれた突起電極２に転写される。打ち抜かれた突起電極２は、アルミニウムから成る基部２ａと銅から成る頂部２ｂの２重構造で、頂部２ｂは半球形状に成っている。なお、打ち抜かれた突起電極２は梱包、保管及び突起電極２の接合装置に供給する目的で、テーピング（図示せず）される。
次に、半導体組立５の製造工程を説明する。まず、半導体素子１の第２の金属電極１ｂと、電気を流す配線の役割と同時に熱を拡散させる役割を持つ熱拡散板３とを電気的及び機械的に接合する。この接合方法では、４００℃以上の耐熱性を持たせるために半田付け工法は使用できない。そこで、図３（ａ）に示すように、半導体素子１及び熱拡散板３を、減圧した炉の中に入れ、Ａｒプラズマ８を半導体素子１の第２の金属電極１ｂと熱拡散板３に照射し、表面にある酸化膜および汚染物質を除去し、金属表面を活性化させる。この状態で炉から取り出し、１分以内に、図３（ｂ）に示すように、第２の金属電極１ｂと熱拡散板３とを押圧し、第２の金属電極１ｂと熱拡散板３を接合する。本実施形態では、第２の金属電極１ｂは銅、熱拡散板３も銅にて構成されており、そのため接合後の状態を確認すると、接合界面を発見できない程一体化している。
次に、上記のようにして形成した突起電極２を、半導体素子１の第１の金属電極１ａに接合する工程を説明する。まず、突起電極２を保管したテープ（図示せず）を接合装置にセットする。その状態で、図４（ａ）に示すように、テープに収納された１つの突起電極２を接合ユニット１４の超音波ヘッド１４ｃに吸着させる。突起電極２を吸着する場合には半球状になった頂部２ｂを吸着することでしっかりと固定される。
次に、吸着された突起電極２を第１の金属電極１ａに位置合わせした後、第１の金属電極１ａに押圧する。この押圧と同時に超音波振動子１４ａを駆動することで、発生した超音波が超音波増幅ホーン１４ｂにより増幅されて超音波ヘッド１４ｃを介して突起電極２に伝達され、第１の金属電極１ａと突起電極２の接合部に超音波エネルギーが与えられる。与えられた超音波は、第１の金属電極１ａと突起電極２のアルミニウムの基部２ａの金属表面にある酸化膜を破壊し、ピュアな金属が接触することにより、図４（ｂ）に示すように、第１の金属電極１ａと突起電極２の頂部２ａとを接合することができる。本実施形態では、第１の金属電極１ａがアルミニウム、突起電極２の基部２ａもアルミニウムで構成されており、アルミニウム同士が接合された断面を観察すると、接合界面を発見できない程一体化している。なお、突起電極２の高さが熱拡散板３とほぼ同じ高さになるように接合する。
次に、半導体素子１を封止する工程を説明する。図５に示すように、突起電極２を接合した半導体素子１に対し、半導体素子１を機械的に保護する目的と電気的な絶縁を図る２つの目的のために、ガラス４を封入する。この工程は、一般的なガラス封入工法で行うことができる。即ち、半導体素子１、突起電極２、熱拡散板３を含め、図４（ｂ）に示す状態まで完成した状態でガラス封入用の金型にいれる。この状態で溶けたガラス４を熱拡散板３の凹部内に封入する。この時、図５（ａ）に示すように、突起電極２の頂部２ｂ及び熱拡散板３の接合部分３ａは露出させる。こうして、半導体組立５が完成する。
なお、図５（ｂ）に示すように、突起電極２が無くても、半導体素子１の金属電極１ａに厚付けのメッキ電極１ｃを一体に設けても同様の効果を得ることができる。
上記のようにして完成した半導体組立５を回路基板６に実装することで使用状態の半導体装置１０が構成される。そのため、図１に示すように、減圧した炉の中に、回路基板６と半導体組立５を投入し、Ａｒプラズマ９を照射する。次に、炉から取り出し、１分以内に突起電極２の頂部２ｂと熱拡散板３の接合部分３ａを配線パターン７に位置合わせし、押圧する。この時点で金属間の接合が行われる。本実施形態では、突起電極２の頂部２ｂと熱拡散板３と配線パターン６がともに銅で構成されており、同種金属の良好な接合が得られる。なお、金属間接合に代えて、耐熱性の高い半田材料を用いることもできる。
ここで、完成した半導体装置１０において、半導体素子１が駆動状態である際の熱の流れについて説明する。半導体素子１は、１００Ｖ〜１５００Ｖの電圧をオンとオフするスイッチ素子である。このスイッチング動作において、損失が発生する。通常のＩＧＢＴなどの半導体素子では、印加電力に対し１０％は熱損失になる。熱は、電気的なスイッチング動作を行っている半導体素子１の全体から発生し、スイッチング動作を行っている限り発生するため、電気の変換ロスから発生した熱を適当に処理しないと、半導体素子１の誤動作や破壊につながる。
このとき、半導体素子１自体の温度上昇が問題となるが、半導体素子１にＳｉを用いた場合は９０℃〜１２０℃を上限に、ＳｉＣを用いた場合は３００℃〜４００℃を上限に設計する。ＳｉＣを採用した場合、半導体素子１の温度が２００℃以上になると、図６の従来例ではエポキシ樹脂が劣化するのに対して、本実施形態では熱に弱い有機物を用いず、耐熱性の高い無機物のみで半導体装置１０を構成しているため、ＳｉＣ半導体素子の耐熱性を活かすことができる。また、従来の配線用ワイヤに代えて突起電極２を使用していることにより、浮遊インダクタンスや導通抵抗の低減を図ることができ、電気的効率向上と装置構成の小型化を図ることができる。
本発明の半導体装置は、耐熱性のある無機材料のみでパッケージを構成していることで、ＳｉＣ半導体素子などの耐熱性のある半導体素子の性能を十分に引き出すことができ、パワー回路におけるスイッチング用の半導体装置などに有用である。
本発明の一実施形態の半導体装置における半導体組立と回路基板の接合前の状態の断面図である。 同実施形態における突起電極の製造工程の説明図である。 同実施形態における半導体素子と熱拡散板の接合工程の説明図である。 同実施形態における半導体素子と突起電極の接合工程の説明図である。 同実施形態におけるガラス封入工程の説明図である。 従来例の半導体装置の構成を示す断面図である。
符号の説明
１ 半導体素子
１ａ 第１の金属電極（アルミニウム）
１ｂ 第２の金属電極（銅）
２ 突起電極
２ａ アルミニウムからなる基部
２ｂ 銅からなる頂部
３ 熱拡散板
４ ガラス
５ 半導体組立
６ 回路基板
１０ 半導体装置

Claims (11)

  1. 表裏両面に電極を有する半導体素子を回路基板に実装して成る半導体装置であって、無機材料のみで構成されていることを特徴とする半導体装置。
  2. 半導体素子の一面の電極に突起電極を設け、他面の電極は、半導体素子を収納する凹部を有する熱拡散板に接合し、熱拡散板の凹部内に無機材料を封入して半導体素子を封止し、回路基板に突起電極と熱拡散板を接合したことを特徴とする請求項１記載の半導体装置。
  3. 半導体素子の主材料がＳｉＣであることを特徴とする請求項１または２記載の半導体装置。
  4. 構成材料として少なくとも銅とアルミニウムを含むことを特徴とする請求項１〜３の何れかに記載の半導体装置。
  5. 機械的保護や電気的絶縁を行うためにガラスを封入したことを特徴とする請求項１〜４の何れかに記載の半導体装置。
  6. 構成材料の融点が４００℃以上であることを特徴とする請求項１〜５の何れかに記載の半導体装置。
  7. 半導体素子を回路基板に実装して成る半導体装置であって、半導体素子上の電極に、２つの金属材料にて構成された突起電極を設けたことを特徴とする半導体装置。
  8. 突起電極を構成する２つの電極材料の１つが、半導体素子の電極材料と同じ材料であることを特徴とする請求項７記載の半導体装置。
  9. 突起電極を構成する２つの電極材料が、アルミニウムと銅であることを特徴とする請求項７又は８記載の半導体装置。
  10. 半導体素子を回路基板に実装して成る半導体装置の製造方法であって、半導体素子の金属電極上に２つの金属材料から成る突起電極を形成する工程において、半導体素子上の金属電極と同じ金属材料にて構成された突起電極の１つの金属材料とを、表面にある酸化膜及び汚染物質を除去する処理を行った後押圧し、突起電極を形成することを特徴とする半導体装置の製造方法。
  11. 半導体素子の金属電極はアルミニウムにて構成され、突起電極はアルミニウムと銅にて構成されていることを特徴とする請求項１０記載の半導体装置の製造方法。
JP2004060617A 2004-03-04 2004-03-04 半導体装置 Expired - Fee Related JP4283137B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004060617A JP4283137B2 (ja) 2004-03-04 2004-03-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004060617A JP4283137B2 (ja) 2004-03-04 2004-03-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2005251997A true JP2005251997A (ja) 2005-09-15
JP4283137B2 JP4283137B2 (ja) 2009-06-24

Family

ID=35032193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004060617A Expired - Fee Related JP4283137B2 (ja) 2004-03-04 2004-03-04 半導体装置

Country Status (1)

Country Link
JP (1) JP4283137B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040119A (ja) * 2019-09-05 2021-03-11 朋程科技股▲ふん▼有限公司 パワー・デバイスのパッケージ構造
CN112490202A (zh) * 2019-09-12 2021-03-12 朋程科技股份有限公司 功率器件封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040119A (ja) * 2019-09-05 2021-03-11 朋程科技股▲ふん▼有限公司 パワー・デバイスのパッケージ構造
US11183439B2 (en) 2019-09-05 2021-11-23 Actron Technology Corporation Package structure for power device
CN112490202A (zh) * 2019-09-12 2021-03-12 朋程科技股份有限公司 功率器件封装结构

Also Published As

Publication number Publication date
JP4283137B2 (ja) 2009-06-24

Similar Documents

Publication Publication Date Title
JP4122784B2 (ja) 発光装置
TWI404177B (zh) 功率半導體電路裝置及其製造方法
JP5239291B2 (ja) 半導体装置およびその製造方法
JP6319137B2 (ja) 半導体装置及びその製造方法
JP2008117825A (ja) パワー半導体デバイス
JP5930980B2 (ja) 半導体装置およびその製造方法
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP2009105266A (ja) 半導体装置の製造方法
JP2007073782A (ja) 大電力用半導体装置
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
JP4096741B2 (ja) 半導体装置
JP5218009B2 (ja) 半導体装置
CN109698179B (zh) 半导体装置及半导体装置的制造方法
WO2019038876A1 (ja) 半導体装置
JP4100332B2 (ja) 電子装置およびその製造方法
JP2004134623A (ja) 半導体装置
JP2010287726A (ja) 半導体装置
JP2013033874A (ja) パワーモジュール
JP4039258B2 (ja) 電力用半導体装置
JP2006190728A (ja) 電力用半導体装置
JP4283137B2 (ja) 半導体装置
JP2015023226A (ja) ワイドギャップ半導体装置
JP4339660B2 (ja) 半導体装置
JP5898575B2 (ja) 半導体装置
JP2007042738A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090318

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees