JP2005248988A - 電磁弁制御装置 - Google Patents

Abstract

【課題】電圧低下や急な給電停止を確実に検出し自己保持型電磁弁の閉止が可能で、無駄な電力消費を極力抑えた電磁弁制御装置を提供する。
【解決手段】自己保持型電磁弁２の開方向又は閉方向へ通電する駆動回路３、開閉制御信号ＣＯＭに応じて駆動回路３の通電方向の切替制御を行う通電制御部、通電制御部に給電する電源５に並列接続された電源側蓄電手段Ｃ_１、電源５の電圧を昇圧して駆動回路３に印加する昇圧回路７、昇圧回路７の出力側に駆動回路３に並列接続され、電磁弁２の駆動電圧を保持する駆動側蓄電手段Ｃ_２、電源側蓄電手段Ｃ_１に加わる電圧が所定の閾値以下のときに、駆動回路３における電流方向を電磁弁２の閉方向に切り替える制御を行う電源電圧監視制御手段を備えた。
【選択図】 図１

Description

本発明は、自己保持型の電磁弁を制御するための電磁弁制御装置に関し、特に、低消費電力で駆動し電源電圧の低下又は消失が生じた場合にも確実に電磁弁を閉止する安全機構を有する電磁弁制御装置に関する。

自己保持型の電磁弁とは、ラッチング型ソレノイドを使用して開弁時及び閉止時のみ通電して弁の開閉を行うように構成された電磁弁をいう。通常、自己保持型の電磁弁では、通電方向を反転させることにより、開弁と閉止とを行うことができる。このように、通電時間が短く極めて低消費電力であるという特徴から、自己保持型の電磁弁は、特に電池を電源とする機器に多用される。

自己保持型の電磁弁を制御するための電磁弁制御装置としては、特許文献１〜４に記載のものが公知である。以下これらの電磁弁制御装置について概説する。

図７は特許文献１に記載の電磁弁制御装置の回路構成を表す図である。図７において、自己保持型の電磁弁のラッチング型ソレノイドのコイル１０１ａ，１０１ｂに通電する電流の方向は、駆動回路１０２により切り替えられる。コイル１０１ａに通電した場合には電磁弁は開弁方向に作動し、コイル１０１ｂに通電した場合には電磁弁は閉止方向に作動する。駆動回路１０２には、電源１０３から給電される。電源１０３には電池が用いられている。そして、電源１０３が故障し又は電源１０３が消耗して電圧降下が生じた場合において、電磁弁制御装置１０４により駆動回路１０２の通電遮断の制御が行われる。

電磁弁制御装置１０４は、検出回路１０５、ＰＮＰ型のトランジスタ１０６、電解コンデンサ１０７、及び抵抗器１０８，１０９，１１０から構成されている。検出回路１０５は、電源１０３の電圧を検出する回路である。

電源１０３の電圧が正常である場合には、検出回路１０５は、トランジスタ１０６のベースにＬレベルを出力する。これにより、トランジスタ１０６は抵抗１０９を介して遮断状態に保たれる。また、電解コンデンサ１０７には、電源１０３の電圧と同程度の電圧を発生する電荷が充電される。この状態では、駆動回路１０２には、電磁弁の開閉に必要な電力をコイル１０１ａ，１０１ｂに給電するのに十分な電圧が印加される。この電圧により、駆動回路１０２は電磁弁の開閉制御を行う。

一方、電磁弁が開弁している状態において、電源１０３の電圧が降下した場合、検出回路１０５は電源１０３の電圧が所定の閾値以下となると、トランジスタ１０６のベースにＨレベルを出力する。ここで、電解コンデンサ１０７は正常な電源電圧を保持している。従って、検出回路１０５は、この電解コンデンサ１０７の電圧と電源１０３の電圧とを比較して電源１０３の電圧降下を検出する。トランジスタ１０６は、ベース電位がＨレベルとなると導通状態となる。これにより、電解コンデンサ１０７に充電された電荷が抵抗１１０及びコイル１０１ｂを通して放電され、コイル１０１ｂが励磁される。これにより、電磁弁は閉止される。従って、電源１０３の電圧低下により電磁弁が閉止しないような事態が避けられる。

図８は特許文献２に記載の電磁弁制御装置の回路構成を表す図である。図８において、電磁弁の開閉を行うラッチング型のソレノイド１２０は、駆動回路１２１により通電方向が切り替えられる。ソレノイド１２０の通電方向を切り替えることにより、電磁弁を開閉させる。また、駆動回路１２１には、電磁弁制御装置１２２を介して電源１２３から給電される。電源１２３には電池１２３ａとスイッチ１２３ｂが用いられている。

スイッチ１２３ｂが導通状態のとき、電源１２３の電圧はダイオード１２４を介してマイコン１２５に印加される。また、このとき、抵抗１２９を介して電解コンデンサ１２６にも電源電圧が印加され、電解コンデンサ１２６は充電される。駆動回路１２１は、トランジスタ１２１ａ，１２１ｂ，１２１ｃ，１２１ｄにより構成されたＨ型ブリッジ回路である。駆動回路１２１は、マイコン１２５のＰＯ１，ＰＯ２出力により、ソレノイド１２０を正・逆方向に通電する。

トランジスタ１２７及び抵抗１２８は、電源の電圧がＨレベル又はＬレベルの何れであるか否かを検出する電圧検出回路であり、その出力はマイコン１２５のＰＩ１ポートに入力されている。

このような構成において、スイッチ１２３ｂが遮断状態になったり電池１２３ａが消耗したりすることにより、電源電圧が低下すると、マイコン１２５のＰＩ１ポートにＨレベルが入力される。これにより、マイコン１２５は、ＰＯ１ポートをＬレベル、ＰＯ２ポートをＨレベルとして、トランジスタ１２１ａ，１２１ｄを導通状態とする。これにより、コンデンサ１２６に蓄電された電荷は、ソレノイド１２０を閉方向に通って放電され、電磁弁が閉止される。

図９は特許文献３に記載の電磁弁制御装置の回路構成を表す図である。図９では、２系統のソレノイド１２０ａ，１２０ｂを駆動する構成となっているが、基本的には図８の場合と同様である。図９において図８と同様の構成については、同一の番号を付して、それぞれの系統ごとにａ又はｂの添え字を付した。

図９においては昇圧回路１３０及びスイッチ１３１ａ，１３１ｂを設けた点で図８とは異なる。すなわち、昇圧回路１３０によりコンデンサ１２６に、電源電圧よりも高い電圧を発生する電荷を充電する。これにより、電磁弁の駆動を確実に行えるようにしたものである。

図１０は特許文献４に記載の電磁弁制御装置の回路構成を表す図である。図１０において、自己保持型の電磁弁１４０は、駆動回路１４１により通電制御が行われる。この駆動回路１４１には、電池１４２により電圧Ｖ_Ｌが印加される。また、電池１４２は、電源回路１４３を介してＣＰＵ１４４に給電する。電源回路１４３は、電池１４２の出力電圧Ｖ_Ｌから制御用電源電圧Ｖ_ＣＣを生成してＣＰＵ１４４に供給する。

また、電池１４２の両端電極には、コンデンサ１４５が接続されている。また、電源回路１４３からみて、ＣＰＵ１４４に並列にコンデンサ１４６が接続されている。

電池１４２が取り付けられているときには、ＣＰＵ１４４の入力ポートＰ_ＩＮはＬレベルに維持される。このとき、抵抗１４７を通って常に一定の微電流が流れる。電池１４２がはずされた場合には、コンデンサ１４６の電圧により、入力ポートＰ_ＩＮはＨレベルになる。これにより、ＣＰＵ１４４は、電池１４２が外れたことを検出する。そして、ＣＰＵ１４４は、コンデンサ１４５に蓄電された電荷により発生する電圧を用いて、駆動回路１４１により、電磁弁１４０を閉止する。このようにして、電池外れの場合にも確実に電磁弁１４０を閉止するように保証している。
実開昭６３−１４６２７３号公報 特開２０００−２６６２２０号公報 特開２０００−２８３３２６号公報 特開２００１−２２３１１２号公報

しかしながら、上記特許文献１に記載の電磁弁制御装置においては、電解コンデンサ１０７の漏電による電圧低下が考慮されていない。電源１０３が徐々に消耗して電圧が徐々に低下した場合、電解コンデンサ１０７の両端電圧も漏電により徐々に低下する。そして、電源１０３の両端電圧との差が大きくなることはない。従って、検出回路１０５は、電源１０３の消耗による電圧の低下を検出することができない場合があると考えられる。従って、電源１０３の消耗時に確実に電磁弁を閉止できるという保証は十分にされないものと考えられる。

また、特許文献２，３に記載の電磁弁制御装置においては、電池が外れた場合のように、電源１２３の給電が突然停止した場合、コンデンサ１２６により、駆動回路１２１とマイコン１２５の電源電圧をすべて賄う必要がある。ところで、駆動回路１２１は、ソレノイド１２０に通電するため、大きな電流を通電する必要がある。従って、コンデンサ１２６に蓄電された電荷の減少が早いため、十分に電磁弁が閉止する前にマイコン１２５の駆動電圧が不足する事態が生じることが考えられる。そこで、電源１２３の給電が突然停止した場合にもマイコン１２５の動作を十全に保証するためには、コンデンサ１２６として相当大容量のものを使用することが必要となる。

また、マイコン１２５の電源をバックアップするため、常にコンデンサ１２６に蓄電しておく必要がある。しかしながら、コンデンサ１２６の静電容量が大きいと、その分、漏電による電力消費も大きくなる。従って、電源１２３の消費電力が大きくなる。特に電源１２３に電池を使用する場合には、電池寿命が短くなる。

また、特許文献４に記載の電磁弁制御装置においては、ＣＰＵ１４４が動作するためには、常に電源回路１４３が動作し、電池１４２の電力を消費する。また、微量ではあるが抵抗１４７を通して常に微弱電流が通電しており、電池１４２の電力が消費される。従って、これらの無駄な電力消費によって、電池１４２の電力ロスが大きく、あまり長い電池寿命が期待できない。

そこで、本発明の目的は、電源の消耗による電圧低下や、電源電圧からの給電の急な停止を確実に検出して自己保持型の電磁弁を閉止させることを可能とするとともに、無駄な電力消費や漏電による電力消費を極力抑えることが可能な電磁弁制御装置を提供することを目的とする。

本発明に係る電磁弁制御装置の第１の構成は、自己保持型の電磁弁の開閉制御を行う電磁弁制御装置において、前記電磁弁の開方向又は閉方向へ通電し、若しくは前記電磁弁への通電を遮断する駆動回路と、外部から入力される開閉制御信号に応じて前記駆動回路における通電方向の切り替え制御及び遮断制御を行う通電制御部と、前記通電制御部に給電する電源に並列接続された電源側蓄電手段と、前記電源の電圧を昇圧して前記駆動回路に印加する昇圧回路と、前記昇圧回路の出力側に前記駆動回路に並列接続され、前記電磁弁の駆動電圧を保持する駆動側蓄電手段と、前記電源側蓄電手段に加わる電圧が所定の閾値以下のときに、前記駆動回路における電流方向を電磁弁の閉方向に切り替える制御を行う電源電圧監視制御手段とを備えていることを特徴とする。

この構成によれば、電源側蓄電手段の電圧が所定の閾値以下のときには、電源電圧監視手段が駆動回路の電流方向を閉方向に切り替える。このとき駆動側蓄電手段に蓄電された電気を使用して電磁弁を閉止方向に駆動する。これにより、電源電圧が低下したときにも、確実に電磁弁を閉止することができる。

また、電源電圧監視制御手段や通電制御部などの制御機構の動作は、通常は電源から給電される電気によって賄われている。しかし、電源からの給電が突然停止された場合、電源側蓄電手段が、バックアップ用の電源として機能する。そして、電源電圧監視制御手段は、電源側蓄電手段に蓄電された電気によって電磁弁を閉方向に駆動する制御を行う。これにより、電源からの給電が突然停止した場合にも確実に電磁弁を閉止することができる。

また、電源側蓄電手段と駆動側蓄電手段とを別々に設けたことにより、駆動側蓄電手段が保持する電圧は、電源電圧監視制御手段や通電制御部などの制御機構の動作電圧には依存しない。従って、電磁弁への通電を、駆動側蓄電手段の保持する電圧が電源電圧監視制御手段や通電制御部などの制御機構の動作可能電圧以下となるまで通電を行うことが可能である。従って、より確実な電磁弁の閉止動作が可能となる。

さらに、駆動側蓄電手段を充電する電圧は、電源電圧監視制御手段や通電制御部などの制御機構の動作電圧には依存しない。そのため、駆動側蓄電手段に比較的高い電圧を保持するようにすることで、駆動側蓄電手段の蓄電容量を小さくすることができる。従って、駆動側蓄電手段を小容量のコンデンサにより実現することが可能となる。また、駆動側蓄電手段の保持電圧を高くしておくことと制御回路の電源ではないため、昇圧回路の安定度や精度が低くてもあまり問題とはならない。従って、昇圧回路を簡易な回路で構成することができ、コストを低廉化することができる。

ここで、電源側蓄電手段や駆動側蓄電手段には、コンデンサ等を使用することができる。昇圧回路としては、チャージポンプやスイッチングなどのＤＣ−ＤＣコンバータ回路を使用することができる。電源にはどのようなものを使用してもよいが、本発明は、主として電源に電池を使用する場合に対して好適である。

本発明に係る電磁弁制御装置の第２の構成は、上記第１の構成において、前記電磁弁の開方向に通電する指令信号である開弁指令信号が前記通電制御部から入力された場合において、前記駆動側蓄電手段に加わる電圧が所定の閾値未満の場合には前記通電制御部の通電を遮断した状態を維持し、前記駆動側蓄電手段に加わる電圧が所定の閾値以上となった場合に、前記通電制御部に対して前記電磁弁を開弁させる方向へ通電する制御を行う駆動電圧監視制御手段を備えていることを特徴とする。

この構成によれば、駆動電圧監視制御手段は、駆動側蓄電手段に加わる電圧が所定の閾値以上となるまでは、通電制御部の通電を遮断した状態を維持し、駆動側蓄電手段に電荷が十分に充電されるのを待つ。そして、電磁弁を駆動するのに十分な電荷が駆動側蓄電手段に蓄電された後に通電制御部を電磁弁の開方向へ通電させて電磁弁を開弁する。これにより、確実に電磁弁を開弁することができる。

本発明に係る電磁弁制御装置の第３の構成は、上記第１又は２の構成において、所定の時間ごとにパルスを出力するタイマを備え、前記電源電圧監視制御手段は、前記タイマがパルスを出力したときに前記電源側蓄電手段に加わる電圧の検出を行うことを特徴とする。

この構成により、電源電圧監視制御手段は常時電源側蓄電手段に加わる電圧の検出を行う必要がないため、電力消費を抑えることができる。

本発明に係る電磁弁制御装置の第４の構成は、上記第３の構成において、前記電源電圧監視制御手段は、電源電圧以下の一定の基準電圧を生成する基準電圧回路と、前記基準電圧と前記電源側蓄電手段に加わる電圧との差電圧を検出し、当該差電圧が所定の閾値以下のときに前記駆動回路における電流方向を電磁弁の閉方向に切り替えるためのパルスを出力する電源電圧測定部と、を備えていることを特徴とする。

これにより、差動コンパレータの出力値が所定の電圧以下となったときに、電源が消耗したものと判断し、前記駆動回路における電流方向を電磁弁の閉方向に切り替える制御を行い、電磁弁を閉止することができる。

ここで、基準電圧回路としては、例えば、バンドギャップ基準電圧回路、ツェナー電圧等を使用することができる。

本発明に係る電磁弁制御装置の第５の構成は、上記第４の構成において、前記電源電圧監視制御手段は、前記タイマがパルスを出力したときに前記電源から前記基準電圧回路へ給電する給電スイッチを備えていることを特徴とする。

この構成により、タイマがパルスを出力したときにのみ基準電圧回路への給電が行われる。従って、基準電圧回路はタイマがパルスを出力したときに基準電圧を発生する。電源電圧測定部は、この基準電圧と電源側蓄電手段に加わる電圧との差電圧の検出を行い、駆動回路の制御を行う。このように、タイマがパルスを出力したとき以外は、基準電圧回路への給電を遮断することで、基準電圧回路による消費電力を抑えることができる。

本発明に係る電磁弁制御装置の第６の構成は、上記第４又は５の構成において、前記電源電圧監視制御手段は、電源電圧メモリを備え、前記電源電圧測定部は、前記タイマがパルスを出力したときに前記基準電圧と前記電源側蓄電手段に加わる電圧との差電圧を検出してその検出値を前記電源電圧メモリに記憶させるとともに、当該検出値と前回の検出時に前記電源電圧メモリに記憶された検出値との差電圧を演算し、その差電圧の絶対値が所定の閾値を超えたときには前記駆動回路における電流方向を電磁弁の閉方向に切り替える制御を行うことを特徴とする。

これにより、電池はずれのように電源からの給電が突然停止した場合には、電源電圧測定部が検出する検出値と前回の検出時に電源電圧メモリに記憶された検出値との差電圧との絶対値が急激に大きくなり閾値を超える。これにより、電源電圧測定部は、前記駆動回路における電流方向を電磁弁の閉方向に切り替える制御を行い、電磁弁を閉止する。従って、電池はずれのように電源からの給電が突然停止した場合にも確実に電磁弁を閉止させることができる。

本発明に係る電磁弁制御装置の第７の構成は、上記第１乃至６の何れか一の構成において、前記駆動回路は、前記電磁弁に開方向の電流を通電する場合は、前記電磁弁に対して前記電源の電圧を直接印加することを特徴とする。

電磁弁の特性によって、開弁するときの通電時に駆動電圧を電源電圧から昇圧する必要がない場合がある。かかる場合、上記のように、電磁弁に開方向の電流を通電する場合は電磁弁に対して電源電圧を直接印加する構成とする。これにより、開弁動作において駆動側蓄電手段に加わる電圧が開弁動作に十分な電圧まで昇圧するのを待つ必要がない。従って、素早い反応で電磁弁を開弁させることができる。

また、昇圧回路は急速に昇圧する必要がないため、昇圧回路の昇圧能力が低い場合でも実用上は問題ない。従って、昇圧回路を低コストに構成することができる。

本発明に係る電磁弁制御装置の第８の構成は、上記第１乃至７の何れか一の構成において、前記通電制御部は、外部から待機指令信号が入力された場合には、前記昇圧回路の動作を停止させ、前記駆動側蓄電手段に対する充電を停止する制御を行うことを特徴とする。

通常、蓄電手段は、その蓄電容量が大きくなるほど漏れ電流が大きくなる。従って、蓄電容量の大きい駆動側蓄電手段は、電源側蓄電手段に比べて漏れ電流も大きい。そこで、上記構成のように、待機指令信号が入力された場合には、昇圧回路による駆動側蓄電手段での充電を停止する。そして、待機時間帯には駆動側蓄電手段には蓄電しない。これにより、漏れ電流を押さえて平均的な消費電力を低減させることができる。

以上のように、本発明によれば、電源側蓄電手段と駆動側蓄電手段とを設け、電源側蓄電手段には電源から直接蓄電し、駆動側蓄電手段は昇圧回路で電源を昇圧してから蓄電する構成としたことにより、電源からの給電が突然停止した場合にも確実に電磁弁を閉止することができる。従って、電源に電池を使用した場合には、電池外れの場合にも電磁弁を確実に閉止することができる。

また、駆動側蓄電手段を充電する電圧は、電源電圧監視制御手段や通電制御部などの制御機構の動作電圧には依存しないため、駆動側蓄電手段に比較的高い電圧を保持するようにし、駆動側蓄電手段の蓄電容量を小さくすることができる。これにより、駆動側蓄電手段を小容量のコンデンサにより実現することが可能となる。

また、駆動側蓄電手段の保持電圧を高くしておくことで、昇圧回路には高い安定度や精度は要求されないので、昇圧回路を簡易な回路で構成することができ、コストを低廉化することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

図１は本発明の実施例１に係る電磁弁制御装置の全体の回路構成を表す図である。図１の電磁弁制御装置１は、自己保持型の電磁弁２を駆動するための駆動回路３と、駆動回路３の通電制御をする駆動制御回路４とから構成されている。この電磁弁制御装置１には、電源である電池５から、電源電圧Ｖ_ｃｃが印加されている。

駆動回路３は、スイッチ回路Ｓ_１〜Ｓ_４により構成されたＨ型ブリッジ回路である。各スイッチ回路Ｓ_１〜Ｓ_４は、リレーや半導体スイッチを使用することができる。半導体スイッチを使用する場合には、電圧レギュータ機能や電流安定化機能を付加することができる。例えば、スイッチ回路Ｓ_１〜Ｓ_４にトランジスタを使用する場合、電磁弁２に印加される電圧をフィードバックしてベース電流を制限することで、電圧を安定化させる構成とすることができる。また、スイッチ回路Ｓ_１，Ｓ_２についてはＰＮＰトランジスタを使用しＶ_Ｌ−エミッタ間に、スイッチ回路Ｓ_３，Ｓ_４についてはＮＰＮトランジスタを使用しエミッタ−ＧＮＤ間に抵抗を付加して、電流を安定化させる構成としてもよい。

駆動制御回路４は、マイコン６、ＤＣ−ＤＣコンバータ（以下、「ＤＤＣ」という。）７、基準電圧回路８、駆動電圧分圧回路９、及び２つのコンデンサＣ_１，Ｃ_２を備えている。ＤＤＣ７は、電池５から印加される電源電圧Ｖ_ｃｃを、より高い駆動電圧Ｖ_Ｌに電圧変換する昇圧回路として機能する。また、ＤＤＣ７は、マイコン６から出力されるＤＤＣコントロール信号（DDC control）によってオン／オフ制御がされる。

ＤＤＣ７の出力ノードは、スイッチ回路Ｓ_１，Ｓ_２の一端に接続されている。スイッチ回路Ｓ_３，Ｓ_４の一端は接地ノードＧＮＤに接続されている。また、スイッチ回路Ｓ_１とスイッチ回路Ｓ_３、スイッチ回路Ｓ_２とスイッチ回路Ｓ_４とは、それぞれノードＡ，Ｂで互いに接続されている。そして、ノードＡとノードＢとの間に、電磁弁２が接続されている。

スイッチ回路Ｓ_２，Ｓ_３は、マイコン６から出力される通電制御信号φ_１により開閉制御される。すなわち、通電制御信号φ_１がＨレベルのときにスイッチ回路Ｓ_２，Ｓ_３は導通状態となり、通電制御信号φ_１がＬレベルのときにスイッチ回路Ｓ_２，Ｓ_３は遮断状態となる。同様に、スイッチ回路Ｓ_１，Ｓ_４は、マイコン６から出力される通電制御信号φ_２により開閉制御される。通電制御信号φ_１がＨレベル、通電制御信号φ_２がＬレベルのとき、電磁弁２には開方向に電流が流れて電磁弁２が開弁する。逆に、通電制御信号φ_１がＬレベル、通電制御信号φ_２がＨレベルのとき、電磁弁２には閉方向に電流が流れて電磁弁２が閉止する。通電制御信号φ_１、通電制御信号φ_２がともにＬレベルのとき、電磁弁２には通電されず弁の状態は保持される。

基準電圧回路８は、電源電圧Ｖ_ｃｃが印加されると、一定の基準電圧Ｖ_ｃ１を生成してマイコン６に出力する。この基準電圧回路８としては、例えば、図１（ｂ）に示したようなバンドギャップ基準電圧回路を使用することができる。

駆動電圧分圧回路９は、２つの抵抗Ｒ_１，Ｒ_２により構成されている。抵抗Ｒ_１，Ｒ_２は、ＤＤＣ７の出力側ノードと接地ノードＧＮＤとの間に直列接続されている。抵抗Ｒ_１，Ｒ_２の接続ノードの電圧Ｖ_ｃ２は駆動分圧電圧として、マイコン６に入力される。

電源側蓄電手段であるコンデンサＣ_１は電池５の両極に接続されている。また、駆動側蓄電手段であるコンデンサＣ_２は、ＤＤＣ７の出力側に、駆動回路３と並列に接続されている。

図２は図１のマイコン６の機能構成を表した図である。マイコン６は、通電制御部１１、駆動電圧測定部１３、電源電圧測定部１４、電池電圧メモリ１５、クロック発生器１６、タイマ１７、ＯＲ回路１８、及び抵抗Ｒ_１１，Ｒ_１２により構成される分圧回路１９を備えている。

通電制御部１１は、外部から入力される開閉制御信号ＣＯＭに応じて、駆動回路３における通電方向の切り替え制御及び遮断制御を行う。通電制御部１１は、開閉制御信号ＣＯＭとして開弁指令が入力された場合には、駆動電圧測定部１３に対して開弁指令を出力するとともに、ＤＤＣコントロール信号（DDC control）によってＤＤＣ７をオン状態とする。また、開閉制御信号ＣＯＭとして閉止指令が入力された場合には、ＯＲ回路１８に対して閉止指令のパルス（Ｈレベルのパルス）を出力する。

駆動電圧測定部１３は、通電制御部１１から開弁指令が入力された場合、駆動電圧分圧回路９が出力する駆動分圧電圧Ｖ_ｃ２と、分圧回路１９が基準電圧Ｖ_ｃ１を分圧して生成する閾値電圧Ｖ_ＴＨとを比較する。そして、駆動分圧電圧Ｖ_ｃ２が閾値電圧Ｖ_ＴＨよりも低い場合には通電制御信号φ_１としてＬレベルを出力し、駆動分圧電圧Ｖ_ｃ２が閾値電圧Ｖ_ＴＨを超えたときに、通電制御信号φ_１としてＨレベルのパルスを出力する。

電源電圧測定部１４は、基準電圧回路８から入力される基準電圧Ｖ_ｃ１と、コンデンサＣ_１に加わる電圧との差電圧を検出する。そして、この差電圧が所定の閾値以下のときにはＯＲ回路１８に対して閉止指令のパルス（Ｈレベルのパルス）を出力する。

ＯＲ回路１８は、通電制御部１１の出力と電源電圧測定部１４の出力との論理和を、通電制御信号φ_２としてスイッチ回路Ｓ_１，Ｓ_４に出力する。

電池電圧メモリ１５は、電源電圧測定部１４が検出した差電圧の値を一時的に保持するためのシフトレジスタである。クロック発生器１６は、一定の周期のクロックを発生する。タイマ１７は、クロック発生器１６が生成するクロックをカウントし、一定の時間ごとに検出パルスＳ_Ｄを出力する。

図３は図２の電源電圧測定部１４の機能構成を表す図である。電源電圧測定部１４は、ＡＤ変換器（以下、「ＡＤＣ」という。）２２、デジタル・コンパレータ２３，２４、及びＯＲ回路２５を備えている。

ＡＤＣ２２は、検出パルスＳ_Ｄの立ち上がりで、基準電圧Ｖ_ｃ１をラッチしてこれをＡＤ変換し、デジタル・コンパレータ２３，２４及び電池電圧メモリ１５に出力する。なお、ＡＤＣ２２は、アナログ入力端子Ａ_ｉｎに基準電圧Ｖ_ｃ１が入力され、参照電圧入力端子ＶＲに電源電圧Ｖ_ｃｃが入力されている。従って、デジタル出力Ｄ_ｏｕｔのフルスケールは、電源電圧Ｖ_ｃｃとなる。例えば、電源電圧Ｖ_ｃｃが３Ｖ，基準電圧Ｖ_ｃ１が１．５Ｖ、ＡＤＣ分解能が１００と仮定すれば、デジタル出力値は５０となる。この状態で、電源電圧Ｖ_ｃｃが２Ｖに低下した場合、基準電圧Ｖ_ｃ１は１．５Ｖに保たれているため、デジタル出力値は７５となる。このように、電源電圧の低下に伴ってデジタル出力値は増加する。これにより、デジタル出力値を参照して電源電圧Ｖ_ｃｃの変化を検知することが可能となる。
電池電圧メモリ１５は、内部にメモリ・セルＭ１，Ｍ２を備えている。検出パルスＳ_Ｄの立ち上がりで、メモリ・セルＭ１に記憶されている値をメモリ・セルＭ２にシフトする。メモリ・セルＭ２の記憶値は、デジタル・コンパレータ２４に出力される。そして、電池電圧メモリ１５は、検出パルスＳ_Ｄの立ち下がりで、ＡＤＣ２２の出力をメモリ・セルＭ１にラッチする。

デジタル・コンパレータ２３は、ＡＤＣ２２のデジタル出力値と所定のデジタル閾値とを比較して、前者が後者よりも小さい場合（すなわち、電源電圧が所定の電源電圧閾値を超えていない場合）にはＬレベルを、前者が後者よりも大きい場合（すなわち、電源電圧が所定の電源電圧閾値を超えた場合）にはＨレベルのパルスをＯＲ回路２５に出力する。これにより、電池５が消耗して電源電圧Ｖ_ｃｃが所定の電源電圧閾値を下回った場合に閉止指令パルスが出力される。

また、デジタル・コンパレータ２４は、電池電圧メモリ１５のメモリ・セルＭ２の記憶値に所定の変化閾値を加えた値とＡＤＣ２２の出力値とを比較して、前者が後者よりも大きい場合にはＬレベルを、前者が後者よりも小さい場合にはＨレベルのパルスをＯＲ回路２５に出力する。これにより、電池５が外れた場合などに電源電圧Ｖ_ｃ１／Ｖ_ｃｃの値が変化閾値を超えて急激に増加した場合に閉止指令パルスが出力される。

以上のように構成された本実施例に係る電磁弁制御装置１について、以下その動作を説明する。図４は電磁弁制御装置１の各信号の変化をあらわすタイム・チャートである。

電池５により電源電圧Ｖ_ｃｃがマイコン６に印加されているとき、タイマ１７から検出パルスＳ_Ｄが常に一定の時間間隔で出力されている。このとき、駆動回路３の各スイッチ回路Ｓ_１，Ｓ_２，Ｓ_３，Ｓ_４は全て遮断状態である。

時刻ｔ_１に、マイコン６に対して外部から開閉制御信号ＣＯＭとして開弁指令が入力されたとする。このとき、通電制御部１１は、駆動電圧測定部１３に対して開弁指令を出力するとともに、ＤＤＣコントロール信号（DDC control）によりＤＤＣ７をオン状態とする。これにより、コンデンサＣ_２への充電が開始され、駆動電圧Ｖ_Ｌが上昇し始める。これに伴って、駆動分圧電圧Ｖ_ｃ２も上昇する。時刻ｔ_２において、駆動分圧電圧Ｖ_ｃ２が閾値電圧Ｖ_ＴＨに到達する。そうすると、駆動電圧測定部１３は、通電制御信号φ_１として、時刻ｔ_２からｔ_３にかけてのパルスを出力する。この通電制御信号φ_１により、スイッチ回路Ｓ_２，Ｓ_３が閉状態となり、電磁弁２には開方向の電流が流れ開弁する。また、これにより、コンデンサＣ_２は放電するので、駆動電圧Ｖ_Ｌ及び駆動分圧電圧Ｖ_ｃ２は低下する。

このように、駆動分圧電圧Ｖ_ｃ２が閾値電圧Ｖ_ＴＨに到達してから電磁弁２に通電することにより、開弁時には電磁弁２の開弁駆動に十分な電荷がコンデンサＣ_２に充電されていることが保証される。

時刻ｔ_３の経過後、通電制御信号φ_１が再びＬレベルに戻ると、ＤＤＣ７によりコンデンサＣ_２の充電が行われて、駆動電圧Ｖ_Ｌ及び駆動分圧電圧Ｖ_ｃ２は上昇し、最終的にはある一定の電圧に昇圧される。

次に、時刻ｔ_４において、マイコン６に対して外部から開閉制御信号ＣＯＭとして閉止指令が入力されたとする。このとき、通電制御部１１は、ＯＲ回路１８を介してスイッチ回路Ｓ_１，Ｓ_４に対し通電制御信号φ_２のパルスを出力する。また、これとともに、ＤＤＣコントロール信号（DDC control）によりＤＤＣ７をオフ状態とする。これにより、通電制御信号φ_２がＨレベルの期間（時刻ｔ_４〜ｔ_５の期間）、スイッチ回路Ｓ_１，Ｓ_４が導通状態となり、電磁弁に閉方向の電流が通電し電磁弁が閉止する。また、コンデンサＣ_２は放電するので、駆動電圧Ｖ_Ｌは下降する。時刻ｔ_５を過ぎて通電制御信号φ_２がＬレベルに戻った後も、ＤＤＣ７はオフ状態であるためコンデンサＣ_２は充電されない。従って、コンデンサＣ_２に蓄電された電荷は、抵抗Ｒ_１，Ｒ_２を通って放電され、駆動電圧Ｖ_Ｌ及び駆動分圧電圧Ｖ_ｃ２は低下する。このように、電磁弁２が閉止しているときには、コンデンサＣ_２への充電を停止することにより、無駄な消費電力を抑えることができる。

次に、時刻ｔ_６において、再びマイコン６に対して外部から開閉制御信号ＣＯＭとして開弁指令が入力されたとする。このときも、通電制御部１１は、駆動電圧測定部１３に対して開弁指令を出力するとともに、ＤＤＣコントロール信号（DDC control）によりＤＤＣ７をオン状態とする。これにより、コンデンサＣ_２への充電が開始され、駆動電圧Ｖ_Ｌが上昇し始める。これに伴って、駆動分圧電圧Ｖ_ｃ２も上昇する。時刻ｔ_７において、駆動分圧電圧Ｖ_ｃ２が閾値電圧Ｖ_ＴＨに到達する。そうすると、駆動電圧測定部１３は、通電制御信号φ_１として、時刻ｔ_７からｔ_８にかけてのパルスを出力する。この通電制御信号φ_１により、スイッチ回路Ｓ_２，Ｓ_３が閉状態となり、電磁弁２には開方向の電流が流れ開弁する。また、これにより、コンデンサＣ_２は放電するので、駆動電圧Ｖ_Ｌ及び駆動分圧電圧Ｖ_ｃ２は低下する。

時刻ｔ_８の経過後、通電制御信号φ_１が再びＬレベルに戻ると、ＤＤＣ７によりコンデンサＣ_２の充電が行われて、駆動電圧Ｖ_Ｌ及び駆動分圧電圧Ｖ_ｃ２は上昇する。

ここで、上記説明においては説明を省略したが、電源電圧測定部１４は、検出パルスＳ_Ｄの立ち上がりごとに、電源電圧Ｖ_ｃｃと基準電圧Ｖ_ｃ１との差電圧Ｖ_ｃｃ−Ｖ_ｃ１をサンプリングして、デジタル値として電池電圧メモリ１５に記憶する。電池電圧メモリ１５には、１回前の検出パルスＳ_Ｄの立ち上がりにおける差電圧Ｖ_ｃｃ−Ｖ_ｃ１までが保持されている。

図４において、時刻ｔ_９において、検出パルスＳ_Ｄが立ち上がる。このとき、電源電圧測定部１４は差電圧Ｖ_ｃｃ−Ｖ_ｃ１をサンプリングして電池電圧メモリ１５に記憶する。そして、次の検出パルスＳ_Ｄが立ち上がる前の時刻ｔ_１０において、電池５が外れたとする。これにより、電池５からの給電は停止されるため、コンデンサＣ_１に蓄電された電荷が、マイコン６、ＤＤＣ７、及び基準電圧回路８のバックアップ電源として働くこととなる。マイコン６やＤＤＣ７等の電力消費により、コンデンサＣ_１の電源電圧Ｖ_ｃｃは徐々に低下する。そして、時刻ｔ_１２において電源電圧測定部１４は、再び差電圧Ｖ_ｃｃ−Ｖ_ｃ１をサンプリングする。そして、デジタル・コンパレータ２４は、電池電圧メモリ１５に保持されている１回前の検出パルスＳ_Ｄの立ち上がりにおける差電圧と、今回検出された差電圧に所定の変化閾値を加えた値とを比較する。コンデンサＣ_１の電源電圧Ｖ_ｃｃは低下しているため、この場合には前者が後者よりも小さいと判定される。従って、電源電圧測定部１４は、Ｈレベルの閉止指令のパルスをＯＲ回路１８に出力する。このパルスは、通電制御信号φ_２としてＯＲ回路１８からスイッチ回路Ｓ_１，Ｓ_４に出力される。スイッチ回路Ｓ_１，Ｓ_４は、通電制御信号φ_２がＨレベルの期間（時刻ｔ_１１〜ｔ_１２の期間）、導通状態となり、コンデンサＣ_２に蓄電されている電荷が電磁弁２を閉方向に流れる。これにより、電磁弁２は閉止される。

以上のようにして、本実施例の電磁弁制御装置１によれば、電池外れを検出して確実に電磁弁２を閉止することができる。

なお、本実施例に係る電磁弁制御装置１は、第１に、電磁弁２を駆動するための駆動回路３のバックアップ電源をコンデンサＣ_２とし、マイコン６やＤＤＣ７のバックアップ電電をコンデンサＣ_１として、各バックアップ電源を分離している点に特徴がある。これにより、マイコン６やＤＤＣ７の消費電力は小さいため、常時蓄電される必要があるコンデンサＣ_１には小容量のものを使用することができる。従って、漏電による電力消費も極力小さくすることができる。

また、第２に、コンデンサＣ_２に充電する回路に昇圧回路（ＤＤＣ７）を使用した点に特徴がある。このように、コンデンサＣ_２の駆動電圧Ｖ_Ｌを電源電圧Ｖ_ｃｃよりも高くすれば、コンデンサＣ_２には静電容量が比較的小さいものを使用することができる。従って、回路の小型化、低コスト化を図ることができる。

そして、第３に、電磁弁２の閉止時には昇圧回路（ＤＤＣ７）をオフ状態としてコンデンサＣ_２の充電を停止することによって、無駄な電力消費を抑えている点に特徴がある。これにより、回路の低消費電力化が図られ、電池寿命を延ばすことが可能となる。

図５は本発明の実施例２に係る電磁弁制御装置の全体の回路構成を表す図である。図５において、図１と同様の構成については、同符号を付している。本実施例の電磁弁制御装置１’の特徴は、開方向の通電を行うためのスイッチ回路Ｓ２に対する給電を、ＤＤＣ７が出力する駆動電圧Ｖ_Ｌではなく、電源電圧Ｖ_ｃｃを直接使用している点にある。

開方向の通電に関しては、電池の消耗や電池外れにより十分な電源電圧が得られないことにより電磁弁２が開弁しなくても、使用者が電池５を交換すれば足りることであり、大きな実害は生じない。むしろ、開方向の通電時には電源電圧Ｖ_ｃｃを使用すれば、図４に示したような開弁時にコンデンサＣ_２に充電するための待ち時間（時刻ｔ_１〜ｔ_２，ｔ_６〜ｔ_７）が不要となり反応よく電磁弁２を開弁することが可能となり、また、昇圧回路（ＤＤＣ７）は急速に昇圧する必要はないため、昇圧回路の昇圧時間の遅いものを使用することができ低コスト化が図られるなど、メリットが大きい。

図６は本発明の実施例３に係る電磁弁制御装置の全体の回路構成を表す図である。図６において、図１と同様の構成については、同符号を付している。本実施例の電磁弁制御装置１”の特徴は、基準電圧回路８に電源電圧Ｖ_ｃｃを給電するライン上に、スイッチ回路Ｓ_０を設け、前記タイマ１７が発生する検出パルスＳ_ＤがＨレベルのときのみ、スイッチ回路Ｓ_０を導通状態として基準電圧回路８に給電する構成とした点にある。

このように、基準電圧回路８を使用しない時間帯には、給電を停止することで、より一層の省電力化を図ることが可能となる。

本発明の実施例１に係る電磁弁制御装置の全体の回路構成を表す図である。 図１のマイコン６の機能構成を表した図である。 図２の電源電圧測定部１４の機能構成を表す図である。 電磁弁制御装置１の各信号の変化をあらわすタイム・チャートである。 本発明の実施例２に係る電磁弁制御装置の全体の回路構成を表す図である。 本発明の実施例３に係る電磁弁制御装置の全体の回路構成を表す図である。 特許文献１に記載の電磁弁制御装置の回路構成を表す図である。 特許文献２に記載の電磁弁制御装置の回路構成を表す図である。 特許文献３に記載の電磁弁制御装置の回路構成を表す図である。 特許文献４に記載の電磁弁制御装置の回路構成を表す図である。

符号の説明

１，１’，１” 電磁弁制御装置
２ 電磁弁
３ 駆動回路
４ 駆動制御回路
５ 電池
６ マイコン
７ ＤＣ−ＤＣコンバータ（ＤＤＣ）
８ 基準電圧回路
９ 駆動電圧分圧回路
１１ 通電制御部
１３ 駆動電圧測定部
１４ 電源電圧測定部
１５ 電池電圧メモリ
１６ クロック発生器
１７ タイマ
１８ ＯＲ回路
１９ 分圧回路
２２ ＡＤ変換器（ＡＤＣ）
２３，２４ デジタル・コンパレータ
２５ ＯＲ回路
Ｓ_１，Ｓ_２，Ｓ_３，Ｓ_４ スイッチ回路
Ｃ_１，Ｃ_２ コンデンサ
Ｒ_１，Ｒ_２，Ｒ_３，Ｒ_４，Ｒ_５ 抵抗
Ｑ_１，Ｑ_２，Ｑ_３ トランジスタ
ＣＯＭ 開閉制御信号
DDC control ＤＤＣコントロール信号
Ｓ_Ｄ 検出パルス
Ｖ_ｃｃ 電源電圧
Ｖ_Ｌ 駆動電圧
Ｖ_ｃ１ 基準電圧
Ｖ_ｃ２ 駆動分圧電圧
Ｖ_ＴＨ 閾値電圧
φ_１，φ_２ 通電制御信号

Claims (8)

1. 自己保持型の電磁弁の開閉制御を行う電磁弁制御装置において、
   前記電磁弁の開方向又は閉方向へ通電し、若しくは前記電磁弁への通電を遮断する駆動回路と、
   外部から入力される開閉制御信号に応じて前記駆動回路における通電方向の切り替え制御及び遮断制御を行う通電制御部と、
   前記通電制御部に給電する電源に並列接続された電源側蓄電手段と、
   前記電源の電圧を昇圧して前記駆動回路に印加する昇圧回路と、
   前記昇圧回路の出力側に前記駆動回路に並列接続され、前記電磁弁の駆動電圧を保持する駆動側蓄電手段と、
   前記電源側蓄電手段に加わる電圧が所定の閾値以下のときに、前記駆動回路における電流方向を電磁弁の閉方向に切り替える制御を行う電源電圧監視制御手段と、
   を備えていることを特徴とする電磁弁制御装置。
2. 前記電磁弁の開方向に通電する指令信号である開弁指令信号が前記通電制御部から入力された場合において、前記駆動側蓄電手段に加わる電圧が所定の閾値未満の場合には前記通電制御部の通電を遮断した状態を維持し、前記駆動側蓄電手段に加わる電圧が所定の閾値以上となった場合に、前記通電制御部に対して前記電磁弁を開弁させる方向へ通電する制御を行う駆動電圧監視制御手段を備えていることを特徴とする請求項１記載の電磁弁制御装置。
3. 所定の時間ごとにパルスを出力するタイマを備え、
   前記電源電圧監視制御手段は、前記タイマがパルスを出力したときに前記電源側蓄電手段に加わる電圧の検出を行うことを特徴とする請求項１又は２記載の電磁弁制御装置。
4. 前記電源電圧監視制御手段は、
   電源電圧以下の一定の基準電圧を生成する基準電圧回路と、
   前記基準電圧と前記電源側蓄電手段に加わる電圧との差電圧を検出し、当該差電圧が所定の閾値以下のときに前記駆動回路における電流方向を電磁弁の閉方向に切り替えるためのパルスを出力する電源電圧測定部と、
   を備えていることを特徴とする請求項３記載の電磁弁制御装置。
5. 前記電源電圧監視制御手段は、前記タイマがパルスを出力したときに前記電源から前記基準電圧回路へ給電する給電スイッチを備えていることを特徴とする請求項４記載の電磁弁制御装置。
6. 前記電源電圧監視制御手段は、電源電圧メモリを備え、
   前記電源電圧測定部は、前記タイマがパルスを出力したときに前記基準電圧と前記電源側蓄電手段に加わる電圧との差電圧を検出してその検出値を前記電源電圧メモリに記憶させるとともに、当該検出値と前回の検出時に前記電源電圧メモリに記憶された検出値との差電圧を演算し、その差電圧の絶対値が所定の閾値を超えたときには前記駆動回路における電流方向を電磁弁の閉方向に切り替える制御を行うことを特徴とする請求項４又は５記載の電磁弁制御装置。
7. 前記駆動回路は、前記電磁弁に開方向の電流を通電する場合は、前記電磁弁に対して前記電源の電圧を直接印加することを特徴とする請求項１乃至６の何れか一記載の電磁弁制御装置。
8. 前記通電制御部は、外部から待機指令信号が入力された場合には、前記昇圧回路の動作を停止させ、前記駆動側蓄電手段に対する充電を停止する制御を行うことを特徴とする請求項１乃至７の何れか一記載の電磁弁制御装置。
   
   
   
   
   

Images