JP2005244032A - 電子部品用気密封止パッケージ - Google Patents

電子部品用気密封止パッケージ Download PDF

Info

Publication number
JP2005244032A
JP2005244032A JP2004053645A JP2004053645A JP2005244032A JP 2005244032 A JP2005244032 A JP 2005244032A JP 2004053645 A JP2004053645 A JP 2004053645A JP 2004053645 A JP2004053645 A JP 2004053645A JP 2005244032 A JP2005244032 A JP 2005244032A
Authority
JP
Japan
Prior art keywords
package
sealing member
cap
sealing
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004053645A
Other languages
English (en)
Inventor
Mitsunori Ishizaki
光範 石崎
Yoichi Kitamura
洋一 北村
Takeshi Nakazato
威 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004053645A priority Critical patent/JP2005244032A/ja
Publication of JP2005244032A publication Critical patent/JP2005244032A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】 気密封止の信頼性が高くかつ生産性に優れた気密封止パッケージを低コストで提供する。
【解決手段】 パッケージ本体を構成するキャビティ部２ｂに第１のキャップ１０をはんだ等の封止部材１４を用いて接合する。このとき、パッケージの内部と外部とが連通している状態となるように、第１のキャップ１０には、その厚さ方向に延びる貫通孔１１が設けられている。次に、貫通孔１１に光硬化樹脂を流し込む。その後、紫外線を照射して光硬化樹脂を硬化させることによって貫通孔１１を塞ぐ。さらに、第１のキャップ１０に接合された第２のキャップ１０および封止部材１５によって前述の貫通孔１１を覆う。
【選択図】 図１

Description

本発明は、内部に収納する電子部品を気密封止するためのパッケージの構造に関するものである。
電子部品は、空気中の湿度等によって配線または電極が腐食する恐れがある。そのため、電子部品を内装するパッケージにおいては、気密状態が保持されるように、はんだ、ガラス、または樹脂等の封止部材によって、パッケージ本体とキャップとの間の隙間が封止されている。通常、このパッケージの内部は、Ｎ2またはＨｅ等が充填された状態となっているか、または、真空状態になっている。このような気密封止パッケージの構造は、たとえば、特開平１１−３０７６６１号公報、特開２００１−６８５７６号公報、および特開２０００−１６４７４７号公報等に示されている。
また、特開平６−１４０５２３号公報および特開平６−３２６２０４号公報に示されるパッケージにおいては、パッケージ本体とキャップとが接合されるときに、封止部材の一部にパッケージの内側の空間とパッケージの外側の空間とを連通させ、パッケージの内側の圧力が大きなガスをパッケージの外側へ放出するための切欠きが形成されている。
特開平１１−３０７６６１号公報 特開２００１−６８５７６号公報 特開２０００−１６４７４７号公報 特開平６−１４０５２３号公報 特開平６−３２６２０４号公報
上記従来の気密封止パッケージの製造工程においては、パッケージ本体とキャップとを接合するときに、加熱によって封止部材を一旦溶融または軟化させる。その後、パッケージ本体とキャップとの間の隙間が閉塞されるように、溶融または軟化した封止部材をパッケージ本体とキャップとそれぞれに密着させる。これにより、気密封止パッケージ内の気密性が確保される。この状態において、溶融または軟化していた封止部材は、冷却されることにより凝固するか、または、さらなる加熱によって硬化する。
パッケージ本体の内部にＮ2またはＨｅ等の気体を充填する場合には、加熱時にパッケージの内部の気体の圧力が増加する。圧力が増加した気体は、溶融または軟化した封止部材を外側へ押し出す。そのため、気体の圧力によって封止部材が外側へ飛散する。その結果、パッケージの封止部材の外側に設けられた電極等に飛散した封止部材が付着するという問題が生じる。また、封止部材の押し出された部分にリークパスが形成されることによって、パッケージの気密封止が不完全なものとなるという問題も生じる。
一方、特開平６−１４０５２３号公報および特開平６−３２６２０４号公報に示されたパッケージにおいては、前述の切欠き部を介して、パッケージ本体の内部の気体を、パッケージの外側へ放出しながら、パッケージの封止を行なうことによって、上記問題の解決が図られている。
通常、パッケージ本体を加熱するときには、パッケージ本体の部分ごとに温度にばらつきが生じる。特開平６−１４０５２３号公報等に示されるように、はんだまたは低融点ガラスを封止部材として用いると、前述の切欠き部の周囲の封止部材の温度が、他の部分の温度よりも高くなり、他の部分よりも前に溶融することがある。この場合、気密封止が完了する前に切り欠き部が塞がってしまう。そのため、パッケージの内側のガスを外側の空間へ放出するという効果が得られなくなるという問題が生じる。この問題を解決するために、パッケージの加熱の速度を低下させる。それにより、封止部材に温度のばらつきが生じることを防止することが可能である。しかしながら、パッケージの加熱の速度を低下させると、パッケージの生産性が低下する問題が生じる。
また、特開平６−３２６２０４号公報等のように、熱硬化型樹脂を封止部材に用いる場合には、封止部材が軟化して切欠き部が塞がった後で、さらに温度を上昇させて封止部材を熱硬化させる必要がある。そのため、硬化する前の封止部材がパッケージ内部の気体に押し出されてパッケージの気密封止が不完全なものとなるという問題が生じる。
また、パッケージ本体の内部を真空状態にする場合には、高価な専用の設備が必要となる問題がある。
この発明は、上述の問題に鑑みてなされたものであり、その目的は、パッケージ内部を真空状態にするための専用の設備を用いることなく、内部の空間の高い気密封止の信頼性を確保することができ、かつ、生産性が向上した電子部品用気密封止パッケージを提供することである。
本発明の電子部品用気密封止パッケージは、内側に電子部品を収納するものである。そのパッケージは、パッケージ本体と、パッケージ本体に接合されるとともに、パッケージの内側がら外側に向かって延びる貫通孔を有する第１のキャップとを備えている。パッケージ本体と第１のキャップとの隙間は、第１の封止部材によって塞がれている。貫通孔は第２の封止部材によって塞がれている。第２の封止部材は、加熱しなくても硬化可能な部材である。
上記の構造を採用すれば、第１の封止部材が用いられて、パッケージ本体と第１のキャップとが接合された後に、第２の封止部材が、溶融または軟化している状態で、貫通孔に流し込まれることによって、気密封止を行なうパッケージの製造方法を用いることができる。この製造方法によれば、第１のキャップと第２のキャップとを接合するときに加圧されたパッケージの内部の気体は、貫通孔を介してパッケージの外側へ放出される。また、この製造方法によれば、第２の封止部材は加熱しなくても硬化するため、第２の封止部材がパッケージの内圧で外側へ押し出されない。その結果、封止部材のリークパスの形成が防止される。
また、貫通孔の内側の開口の面積は、貫通孔の外側の開口の面積よりも小さいことが望ましい。
上記の構造によれば、パッケージの内部へ溶融または軟化した樹脂が貫通孔から漏れ落ちることを防止しながら、貫通孔と第２の封止部材との接着力を大きくすることができる。
さらに、第２の封止部材が光硬化樹脂であれば、硬化のタイミングを任意に選択できるとともに、短い時間で第２の封止部材を硬化させることが可能である。
また、第２の封止部材の上に、第２の封止部材を覆う第３の封止部材をさらに備えていることが望ましい。この構造によれば、パッケージの気密封止の信頼性をさらに向上させることができる。
また、第２の封止部材が第２のキャップと第４の封止部材とを用いて覆われた構造が用いられてもよい。また、第３の封止部材の上に、第３の封止部材を覆う第２のキャップをさらに備えた構造が用いられてもよい。また、第２の封止部材の上方に、第２の封止部材を覆う第２のキャップをさらに備えた構造が用いられてもよい。これらの構造によれば、パッケージの気密封止の信頼性をさらに向上させることができる。
また、第３の封止部材および第４の封止部材は、前述の第１の封止部材が溶融または軟化しない温度で溶融または硬化する部材であれば第１の封止部材にリークパスは形成されない。
以下、本発明の実施の形態の電子部品用気密封止パッケージを、図を用いて説明する。
実施の形態１．
図１〜図４を用いて、本実施の形態の気密封止パッケージの構造および製造方法を説明する。なお、図１は、気密封止パッケージの気密封止の構造を示す断面図であり、図２〜図４のそれぞれは、本実施の形態のパッケージの製造方法を説明するための図であって、各製造段階の気密封止パッケージの構造のそれぞれを示す断面図である。
まず、図１を用いて本実施の形態の気密封止パッケージの構造を説明する。
図１に示す本実施の形態の気密封止パッケージは、パッケージ本体として、ベース部２ａとキャビティ部２ｂとを有している。ベース部２ａとキャビティ部２ｂとにより凹部が形成されている。この凹部には電子部品の一例として半導体素子１が搭載されている。半導体素子１は、電極１ａとボンディングワイヤ９とを有している。
また、ベース部２ａの上表面には、信号線３が設けられている。信号線３はボンディングワイヤ９と電気的に接続されている。ベース部２ａと半導体素子１との間には、接地電極４が設けられている。また、ベース部２ａの下表面には接地電極５が設けられている。接地電極４と接地電極５とは、導電性のビアプラグ（ビアホール）６およびランド７を介して電気的に接続されている。半導体素子１の接地電極は、接地電極４と電気的に接続されている。
パッケージ本体の凹部の開口は、第１のキャップ１０により覆われている。第１のキャップ１０は、その中央部に貫通孔１１を有している。貫通孔１１は、第２のキャップ１３により覆われている。
キャビティ部２ｂの上部は、金属層８により構成されている。金属層８の上には、封止部材１４が設けられている。封止部材１４の上には金属層１０ａが設けられている。金属層１０ａは第１のキャップ１０の下部を構成している。第１のキャップ１０の金属層１０ａとキャビティ部２ｂの金属層８との間の隙間は、封止部材１４によって塞がれている。
また、貫通孔１１は、封止部材としての樹脂１２で塞がれている。樹脂１２は、加熱しなくても硬化可能な樹脂である。第１のキャップ１０の上部においては、貫通孔１１の開口の周囲に金属層１０ｂが設けられている。金属層１０ｂおよび樹脂１２を覆うように、封止部材１５が設けられている。封止部材１５の上表面を覆うように、第２のキャップ１３が設けられている。要するに、第１のキャップ１０と第２のキャップ１３との隙間は、封止部材１５によって塞がれている。
また、ベース部２ａおよびキャビティ部２ｂのそれぞれは、ＬＴＣＣ（低温焼成ガラスセラミックス：Low Temperature Calcine Ceramics）で形成されている。ベース部２ａの寸法は、２０ｍｍ×１５ｍｍである。キャビティ部２ｂの寸法は、外径が１５ｍｍ×１５ｍｍであり、かつ、内径が１１ｍｍ×１１ｍｍである。
半導体素子１は、ベース部２ａ、キャビティ部２ｂ、第１のキャップ１０、封止部材１４、樹脂１２、第２のキャップ１３、および封止部材１５によって囲まれた空間内に存在している。そのため、半導体素子１は、外気から隔離されている。
ベース部２ａおよびキャビティ部２ｂを構成する材料は、絶縁性の材料であればよいが、本実施の形態においては、ＬＴＣＣが用いられている。また、その絶縁性の材料は、アルミナまたは窒化アルミ等の他のセラミックス材料または樹脂材料であってもよい。
次に、図２〜図４を用いて、本実施の形態の気密封止パッケージの製造方法を説明する。
図２は、ベース部２ａの接地電極４に半導体素子１が固定され、かつ、ボンディングワイヤ９によって電極１ａと信号線３とが接続された直後のパッケージ本体を示す図である。本実施の形態の半導体素子１としては、Ｃ帯の周波数で使用される外形０.６ｍｍ×０.６ｍｍ×０.１ｍｍのＧａＡｓ製のＦＥＴ（電界効果型トランジスタ：Field Effect Transistor）が用いられている。
本実施の形態の電子部品用気密封止パッケージの製造方法においては、まず、Ｎ2雰囲気中において、パッケージ本体が３１０℃に加熱された状態で、ＧａＡｓ製のＦＥＴの裏面に形成されたＡｕ層（図示せず）と接地電極４とがＡｕ−Ｓｎ系のはんだを用いて接合される。それにより、ＦＥＴがパッケージ本体のベース部２ａに固定される。
次に、パッケージ本体が１５０℃に加熱された状態で、電極１ａと信号線３とが、大気中で、直径φが２５μｍであるＡｕワイヤを用いて接続される。なお、Ｓｎ、Ａｕ−Ｓｉ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｐｂ系、もしくは、Ｓｎ−Ａｇ−Ｃｕ系等のはんだ、または、導電性接着剤を用いて、半導体素子１を接地電極４に固定することもできる。また、電極１ａと信号線３とをＡｌワイヤまたはＣｕワイヤを用いて接続することも可能である。
図３は、第１のキャップ１０とキャビティ部２ｂとが封止部材１４で接合された後の状態を示す図である。第１のキャップ１０は、ＬＴＣＣを用いて形成されている。第１のキャップの寸法は、外径が１５ｍｍ×１５ｍｍである。第１のキャップ１０は、その主表面の中央部に貫通孔１１が設けられている。貫通孔１１の開口径は、半導体素子１に近い側の開口径、すなわち内側の開口径が０．３ｍｍであり、半導体素子１から遠い側の開口径、すなわち外側の開口径が０．７ｍｍである。つまり、貫通孔１１の開口径は、外側の開口径が内側の開口径に比較して大きくなっている。
本実施の形態においては、封止部材１４は、その外形が１４．８ｍｍ×１４．８ｍｍであり、その内径が１２．８ｍｍ×１２．８ｍｍ、かつ、その厚さが０．１ｍｍである、シート状のＡｕ−Ｓｎ系のはんだ部材が用いられている。
封止部材１４は、キャビティ部２ｂと第１のキャップ１０とによって挟まれている。また、封止部材１４は、Ｎ2雰囲気中において、３１０℃の温度で加熱され、かつ、５０ｇｆの圧力がかけられる。それにより、封止部材１４は、溶融し、キャビティ部２ｂの金属層８と第１のキャップ１０の金属層１０ａとの双方にぬれ、隙間を塞ぐ。
なお、第１のキャップ１０の材料としては、ＬＴＣＣ以外に、アルミナもしくは窒化アルミ等の他のセラミックス材料、ガラス、コバール（Ｒ）もしくはＣｕＷ等のパッケージ本体の線膨張係数に近い線膨張係数を有する金属材料を使用することが可能である。また、封止部材１４としては、Ｓｎ、Ａｕ−Ｓｉ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｐｂ系、Ｓｎ−Ａｇ−Ｃｕ系等のはんだまたは低融点ガラスを使用することが可能である。
本実施の形態の気密封止パッケージの特徴は、第１のキャップ１０に貫通孔１１が形成されていることである。この特徴によれば、高温の雰囲気内で、パッケージ本体のキャビティ部２ｂと第１のキャップ１０とを接合するときに、気密封止パッケージの内部の大きな圧力を有する気体は貫通孔１１から外部へ流れ出る。そのため、封止部材１４が周囲に飛散することによって封止部材１４の周辺が汚染されるという問題が防止される。また、封止部材１４にリークパスが形成されるという問題は生じない。
図４は、第１のキャップ１０の貫通孔１１が加熱しなくても硬化可能な樹脂１２で封止された後の状態を示す図である。本実施の形態の製造方法においては、樹脂１２として、エポキシ系の光硬化型樹脂が用いられる。光硬化型樹脂は、内径０．２１ｍｍのニードル（needle）が取り付けられたシリンジ(syringe）に詰められた状態で、ディスペンサ（dispenser）を用いてＮ2雰囲気中で第１のキャップ１０の貫通孔１１に注入される。その後、１００ｋＪ/ｍ2の紫外線が樹脂１２に照射される。それにより、樹脂１２は硬化する。
前述のように、貫通孔１１は、パッケージの内側の直径φが０．３ｍｍであり、パッケージの外側の直径φが０.７ｍｍである。すなわち、貫通孔１１は内側の直径が外側の直径に比較して小さい。そのため、パッケージの内部の空間へ樹脂がたれ落ちることを防止しながら、樹脂１２と第１キャップ１０との間の接着面積を増加させることができる。したがって、樹脂１２と第１キャップ１０との間の接着強度を大きくすることができる。また、樹脂１２は加熱しなくても硬化する。そのため、パッケージの内部の容積に関わらず、樹脂１２が硬化する前にパッケージ内部の圧力が増加して樹脂１２にリークパスが形成されることはない。
図４に示す構造体が形成された段階において、本実施の形態の気密封止パッケージの信頼性を確認するために次のような実験を行なっている。
まず、光硬化型樹脂によって貫通孔１１が塞がれたパッケージがチャンバ内に設置される。このチャンバ内は、０．２ＭＰａの圧力を有するＨｅで満たされている。したがって、パッケージは、０．２ＭＰａの圧力が加えられている。この雰囲気内に、パッケージが４時間曝される。その後、Ｈｅディテクタを用いてパッケージの内部から漏れるＨｅの量が測定される。その結果、Ｈｅのリーク量は、１×１０-9Ｐａ・ｍ3/ｓ以下であり、本実施のパッケージは十分高い気密封止の信頼性が得られていることが確認されている。
なお、加熱しなくても硬化可能な樹脂として光硬化型樹脂を使用した理由は、光硬化樹脂を用いれば、樹脂の硬化のタイミングを任意に選択できるとともに、樹脂を短い時間で硬化させることが可能であるためである。言い換えれば、光硬化樹脂は、作業性と生産性との双方において優れているため、本実施の形態において貫通孔１１を塞ぐ樹脂としては、最適だからである。ただし、本発明の貫通孔１１を塞ぐ樹脂としては、一液常温硬化タイプ、二液混合硬化タイプ、湿気硬化タイプ等の樹脂、予め加熱して軟化した熱可塑性樹脂、または、予め加熱して溶融したガラス材もしくははんだ材を用いることも可能である。また、一般に、樹脂は、硬化する温度が低いため、貫通孔１１を塞ぐ封止部材として樹脂１２が用いられれば、溶融または軟化する温度が低い部材を封止部材１４として用いることができる。そのため、パッケージの内部の電子部品に悪影響を与えるおそれを低減することが可能となる。
その後、図１に示すように、樹脂１２を第２のキャップ１３と封止部材１５とで覆う。それにより、貫通孔１１の封止状態は、より完全なものとなっている。
なお、第２のキャップ１３は、コバール（Ｒ）が主成分であり、その表面にはＮｉが形成されており（図示なし）、その寸法は３ｍｍ×３ｍｍである。第２のキャップ１３の封止作業は大気中で実施されている。また、封止部材１５としては、Ｓｎ−Ｐｂ系のはんだが用いられている。また、封止部材１５は、厚さが０．１５ｍｍのステンレス板に３．２ｍｍ×３．２ｍｍの開口が設けられた印刷マスクを用いて、スクリーン印刷法によって、金属層１０ｂ上に供給される。金属層１０ｂの上に供給されたはんだの上に、位置合わせされた第２のキャップ１３が搭載される。次に、はんだが２２０℃に加熱される。それによって、はんだは溶融する。その後、はんだは冷却され、凝固する。その結果、第２のキャップ１３と第１のキャップ１０とは接合される。なお、封止部材１５は、封止部材１４が溶融しない程度の温度で溶融または軟化しかつ硬化するものであれば、いかなるものであってもよい。
第２のキャップ１３を第１キャップ１０に接合する際の加熱温度（２２０℃）において封止部材１４は溶融しない。そのため、パッケージ本体と第１のキャップ１０との間の封止部にリークパスが形成されることはない。また、貫通孔１１の封止部材としての樹脂１２は、第２のキャップ１３を第１キャップ１０に接合する際の加熱によってリークパスが形成されない程度の接着力を有している。
その後、図１に示す気密封止パッケージは、チャンバ内に内装された状態で、０．２ＭＰａの圧力を有するＨｅ雰囲気内に、４時間、曝される。その後、Ｈｅディテクターによって気密封止パッケージの内部から外部へ漏れるＨｅの量が測定される。その結果、Ｈｅのリーク量は、１×１０-9Ｐａ・ｍ3／ｓ以下であることが分かる。
なお、第２のキャップにはコバール（Ｒ）以外にもＣｕＷ等の第１のキャップの線膨張係数と近い値の線膨張係数を有する金属材料、セラミックス材料、またはガラスを使用することが可能である。
前述したように、光硬化型樹脂で貫通孔１１を塞ぐだけでも、パッケージ本体の気密性を確保するという目的は達成される。しかしながら、樹脂１２は耐吸湿性が低い。そのため、樹脂１２のみでは封止の長期的な信頼性を確保することができない。そこで、第２のキャップ１３と封止部材１５と用いて、樹脂１２と金属層１０ｂとをさらに覆うことによって、気密封止の長期的な信頼性を確保することが可能となっている。
図１に示した気密封止パッケージを、温度８５℃かつ湿度８５％の雰囲気内に、１０００時間、暴露させる。その後、パッケージのＨｅリーク量と内部に収納したＧａＡｓのＦＥＴの動作性能とが確認される。その結果、Ｈｅリークはほとんどなく、かつ、ＧａＡｓのＦＥＴの動作性能は劣化していないことが分かる。したがって、本実施の形態の気密密閉パッケージの気密性が長期に確保されていることが確認される。
実施の形態２．
次に、図５〜図８を用いて、本発明の実施の形態２の気密封止パッケージの構造および製造方法を説明する。
図５は、本実施の形態の気密封止パッケージの構造を示す断面図であり、図６〜図８のそれぞれは、本実施の形態の気密密封パッケージの製造方法中の各段階の構造を説明するための断面図である。図５〜図８において、実施の形態１の図１〜図４において用いた参照符号と同じ参照符号で示されている部位は、実施の形態１と同様の部位であるので、その部位の説明は繰り返さない。
本実施の形態の気密密閉封止パッケージの構造は、図１に示す実施の形態１の第１のキャップ１０、封止部材１４および１５の構造のみが変更されている。つまり、本実施の形態の気密密閉封止パッケージの構造は、図１に示す第１のキャップ１０、封止部材１４および１５以外に関しては、実施の形態１の気密密閉封止パッケージの構造と全く同様の構造である。
本実施の形態においては、第１のキャップ１０としては、外形の寸法が１５ｍｍ×１５ｍｍであり、その表面にＮｉ（図示せず）が形成されたコバール（Ｒ）が用いられている。封止部材１４および１５としては樹脂が用いられている。封止部材１４として樹脂を用いると、封止部材１４を硬化させるときの温度を低減することができる。そのため、耐熱性の低い電子部品をパッケージ内に収納することが可能となる。
以下、図６〜図８で本実施の形態の気密封止パッケージの製造方法を説明する。
図６は、ベース部２ａの接地電極４に半導体素子１が固定され、かつ、ボンディングワイヤ９で電極１ａと信号線３とが接続されたパッケージ本体を示す図である。なお、本実施の形態の図６の構造と実施の形態１の図２の構造とは、各部位の構造が共通しているため、図６に示す構造の各部位の説明は繰り返さない。
図７は、第１のキャップ１０とキャビティ部２ｂとが封止部材１４によって接合された後の状態を示す。第１のキャップ１０には中央部に直径φが０.３ｍｍの貫通孔１１が設けられている。本実施の形態においては、封止部材１４としては、エポキシ系の熱硬化型樹脂を用いている。熱硬化性樹脂は、８５ｗｔ％のシリカのフィラーが含有されているため、耐湿性能が向上している。
熱硬化型樹脂は、内径が０.５１ｍｍのニードルが取り付けられたシリンジに詰められた状態で、ディスペンサを用いて、キャビティ部２ｂの上部を構成する面の上に塗布される。次に、位置合わされた第１のキャップ１０がキャビティ部２ｂの上に搭載される。その後、熱硬化性樹脂は、大気雰囲気中において、１．５ｋｇｆの荷重を加えられながら、１５０℃で、１時間、放置される。それにより、第１のキャップ１０とキャビティ部２ｂとが接合する。
このとき、第１のキャップ１０の貫通孔１１は開放されている。そのため、パッケージ本体を高温に加熱しながらパッケージ本体と第１のキャップ１０とを接合しても、パッケージ本体の内部の気体は貫通孔１１からパッケージ本体の外側へ流れ出す。その結果、封止部材１４が飛散して周辺を汚染するという問題が防止されている。また、封止部材１４にリークパスが形成されるという問題は生じない。
図８は、第１のキャップ１０の貫通孔１１が、封止部材としての加熱しなくても硬化可能な樹脂１２で塞がれた後の状態を示す。本実施の形態においても、樹脂１２として、エポキシ系の光硬化型樹脂が用いられている。光硬化型樹脂は、内径が０.２１ｍｍのニードルを取り付けたシリンジに詰められた状態で、ディスペンサを用いてＮ2雰囲気中で第１のキャップ１０の貫通孔１１に注入される。その後、光硬化型樹脂は、１００ｋＪ/ｍ2の紫外線が照射され、それにより、光硬化樹脂は硬化する。樹脂１２は紫外線の照射によって硬化する。そのため、パッケージ本体の内部の気体が熱によって膨張することに起因して、硬化する前の状態の樹脂１２を介してパッケージ本体の内部の気体が外側へ流れ出すことがない。
図８に示す構造が形成された段階で、本実施の形態の気密封止パッケージの気密封止の信頼性を確認するために次のような実験を行なっている。
光硬化型樹脂によって貫通孔１１が封止されたパッケージが、チャンバ内で、０．２ＭＰａのＨｅで、４時間、加圧される。その後、Ｈｅディテクタを用いてパッケージの内部から外部へ漏れるＨｅの量が測定される。その結果、Ｈｅのリーク量は、１×１０-9Ｐａ・ｍ3／ｓ以下であり、パッケージは十分な気密封止の信頼性が得られていることが確認される。
その後、図５に示すように、樹脂１２を第２のキャップ１３と封止部材１５とで覆う。第２のキャップ１３はコバール（Ｒ）が主成分であり、その表面にはＮｉが形成されており（図示なし）、その寸法は３ｍｍ×３ｍｍである。第２のキャップ１３の封止作業は大気中で実施される。封止部材１５としては、エポキシ系の熱硬化型樹脂が用いられる。この熱硬化性樹脂は、シリカのフィラーが８５ｗｔ％含有されているため、封止部材の耐湿性能を向上させることが可能となっている。
熱硬化型樹脂は、内径が０．３ｍｍのニードルが取り付けられたシリンジに詰められた状態で、ディスペンサを用いて第１のキャップ１０の貫通孔１１の周囲に塗布される。塗布された熱硬化型樹脂の上に、位置合わせされた第２のキャップ１３が搭載される。熱硬化性樹脂は、５００ｇｆの荷重が加えられた状態で、１５０℃で、１時間、放置される。それにより、第２のキャップ１３と第１のキャップ１０とが接合される。
このとき、封止部材１４は既に硬化しているため、封止部材１４にリークパスが形成されることはない。また、本実施の形態の製造方法においては、実施の形態１の製造方法に比較して、第２のキャップ１３を第１のキャップ１０に接合する時の温度が低い。そのため、貫通孔１１の直径φが、第２のキャップ１３の表面および裏面の双方において、同じ０.３ｍｍであっても、樹脂１２と第２のキャップ１３とは、互いの間にリークパスが形成されない程度の接着力を有する。
図５に示すように、第２のキャップ１３が第１のキャップ１０に接合された後、パッケージ本体は、０．２ＭＰａのＨｅが充満したチャンバ内に設置された状態で、４時間加圧される。その後、Ｈｅディテクタを用いてパッケージの内部から外部へ漏れるＨｅの量が測定される。その結果、リーク量は、１×１０-9ａ・ｍ3／ｓ以下であることが分かる。
図５に示された気密封止パッケージは、温度８５℃、かつ湿度８５％の雰囲気内に、１０００時間、暴露される。その後、パッケージ内のＨｅのリーク量とパッケージ本体の内部に収納されＧａＡｓのＦＥＴの動作性能とが確認される。それにより、Ｈｅのリークはほとんどなく、かつ、ＦＥＴの性能は、劣化していないことが分かる。したがって、安価な樹脂材を封止部材１４および１５として用いても、気密封止パッケージの性能を低下させないことが確認される。
実施の形態３．
次に、図９〜図１１を用いて、本発明の実施の形態３の気密封止パッケージの構造および製造方法を説明する。図９は、本実施の形態の気密封止パッケージの構造を示す断面図であり、図１０〜図１２のそれぞれは、本実施の形態の気密封止パッケージの製造中の各段階の構造を示す断面図である。図９〜図１２において、実施の形態１の図１〜図４または実施の形態２の図５〜図８において用いた参照符号と同じ参照符号で示されている各部位は、実施の形態１の各部の機能と同様の機能を有する部位であるので、その各部位の説明は繰り返さない。
本実施の形態においては、実施の形態２において図５を用いて示された気密封止パッケージの封止部材１５が用いられていない。また、本実施の形態の気密封止パッケージは、加熱しなくても硬化可能な樹脂１２および第２のキャップ１３のみが用いられて、第１のキャップ１０の貫通孔１１が塞がれている。
実施の形態２の気密封止パッケージに比較して、本実施の形態の気密封止パッケージによれば、封止部材１５の塗布および硬化工程が不要となる。そのため、パッケージの製造に要するコストをさらに低減できることが可能となる。
次に、図１０〜図１２を用いて、本実施の形態の気密封止パッケージの製造方法を説明する。
図１０は、パッケージ本体のベース部２ａの接地電極４に半導体素子１が固定され、かつ、ボンディングワイヤ９で電極１ａと信号線３とが接続された気密封止パッケージを示す図である。なお、本実施の形態の図１０の構造と実施の形態１の図２の構造および実施の形態２の図６の構造とのそれぞれにおいては、各部位の構造は共通しているため、その各部位の構造の説明は繰り返さない。
図１１は、第１のキャップとキャビティ部２ｂとが、封止部材１４を用いて接合された後の状態を示す図であり、実施の形態２の図７と全く同様の構造を示す図である。
図１２は、第１のキャップ１０の貫通孔１１の内部および第１のキャップ１０の上表面上であって貫通孔１１の上側の開口の周辺に加熱しなくても硬化可能な樹脂１２が塗布された後の状態を示す図である。
本実施の形態においても、樹脂１２として、エポキシ系の光硬化型樹脂が用いられている。光硬化型樹脂は、内径が０.２１ｍｍのニードルが取り付けられたシリンジに詰められた状態で、ディスペンサを用いてＮ2雰囲気中で第１のキャップ１０の貫通孔１１の内部およびその周辺に塗布される。
その後、図９に示すように、貫通孔１１上に第２のキャップ１３が搭載され、第２のキャップ１３と第１のキャップ１０とが樹脂１２により接着される。第２のキャップ１３は、ガラスで形成され、その寸法が６ｍｍ×６ｍｍである。
次に、第２のキャップ１３の上方から１２０ｋＪ/ｍ2の紫外線が光硬化樹脂に照射される。それにより、光硬化型樹脂が硬化する。
気密封止パッケージは、大気中において、温度８０℃で、１時間、放置される。それにより、樹脂１２は、さらに硬化する。樹脂１２は、既に紫外線の照射によって硬化が進んでいるため、８０℃に加熱されても、樹脂１２を介してパッケージ本体の内部の気体が外部に抜けるリークパスが形成されることはない。また、光硬化型樹脂は耐吸湿性が低い。そのため、光硬化樹脂のみの封止によっては気密密閉パッケージの長期的な信頼性を得ることができない。そのため、光硬化樹脂の上面が第２のキャップ１３で覆われている。それにより、光硬化樹脂と水分とが接触する面積が低減されるとともに、パッケージの外部からパッケージの内部までの水分の侵入経路長が長くなっている。
本実施の形態の気密封止パッケージの信頼性を確認するために次のような実験が行なわれる。
図９に示された気密封止パッケージは、温度８５℃および湿度８５％の雰囲気内に、６００時間、曝される。暴露時間が６００時間以下の場合には、パッケージの内部に収納されているＧａＡｓのＦＥＴの動作性能に劣化は認められない。その後、図９に示す気密密閉パッケージが、さらに２００時間、前述の雰囲気に曝される。この場合、ＧａＡｓのＦＥＴの動作性能が劣化するパッケージも存在する。しかしながら、図９に示す気密密閉パッケージの用途が限定されていれば、高い気密性を確保することができることが理解される。
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の実施の形態１の気密封止パッケージの構造を示す断面図である。 本発明の実施の形態１の気密封止パッケージの製造方法を説明するための断面図である。 本発明の実施の形態１の気密封止パッケージの製造方法を説明するための断面図である。 本発明の実施の形態１の気密封止パッケージの製造方法を説明するための断面図である。 本発明の実施の形態２の気密封止パッケージの構造を示す断面図である。 本発明の実施の形態２の気密封止パッケージの製造方法を説明するための断面図である。 本発明の実施の形態２の気密封止パッケージの製造方法を説明するための断面図である。 本発明の実施の形態２の気密封止パッケージの製造方法を説明するための断面図である。 本発明の実施の形態３の気密封止パッケージの構造を示す断面図である。 本発明の実施の形態３の気密封止パッケージの製造方法を説明するための断面図である。 本発明の実施の形態３の気密封止パッケージの製造方法を説明するための断面図である。 本発明の実施の形態３の気密封止パッケージの製造方法を説明するための断面図である。
符号の説明
１ 半導体素子、１ａ 電極、２ａ ベース部、２ｂ キャビティ部、３ 信号線、４，５ 接地電極、６ ビアプラグ（ビアホール）、７ ランド、８ 金属層、９ ボンディングワイヤ、１０ 第１のキャップ、１０ａ，１０ｂ 金属層、１１ 貫通孔、１２ 樹脂、１３ 第２のキャップ、１４，１５ 封止部材。

Claims (9)

  1. 内側に電子部品を収納する電子部品用気密封止パッケージであって、
    パッケージ本体と、
    前記パッケージ本体に接合されるとともに、前記内側がら外側に向かって延びる貫通孔を有する第１のキャップと、
    前記パッケージ本体と前記第１のキャップとの隙間を塞ぐ第１の封止部材と、
    前記貫通孔を塞ぐように設けられた第２の封止部材とを備え、
    前記第２の封止部材は、加熱しなくても硬化可能な部材である、電子部品用気密封止パッケージ。
  2. 前記貫通孔の前記内側の開口の面積が、前記貫通孔の前記外側の開口の面積よりも小さい、請求項１に記載の電子部品用気密封止パッケージ。
  3. 前記貫通孔の前記内側の開口の面積は、溶融または軟化している前記第２の封止部材が前記貫通孔から漏れ落ちない程度の大きさである、請求項１に記載の電子部品用気密封止パッケージ。
  4. 前記樹脂は、光硬化樹脂である、請求項１に記載の電子部品用気密封止パッケージ。
  5. 前記第２の封止部材の上に、前記第２の封止部材を覆う第３の封止部材をさらに備えた、請求項１に記載の電子部品用気密封止パッケージ。
  6. 前記第１の封止部材は、前記第３の封止部材が溶融または硬化する温度では溶融または軟化しない部材である、請求項５に記載の電子部品用気密封止パッケージ。
  7. 前記第２の封止部材が第２のキャップと第４の封止部材を用いて覆われている、請求項１に記載の電子部品用気密封止パッケージ。
  8. 前記第１の封止部材は、前記第４の封止部材が溶融または硬化する温度では溶融または軟化しない部材である、請求項７に記載の電子部品用気密封止パッケージ。
  9. 前記第２の封止部材の上に、前記第２の封止部材を覆う第３のキャップをさらに備えた、請求項１に記載の電子部品用気密封止パッケージ。
JP2004053645A 2004-02-27 2004-02-27 電子部品用気密封止パッケージ Withdrawn JP2005244032A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004053645A JP2005244032A (ja) 2004-02-27 2004-02-27 電子部品用気密封止パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004053645A JP2005244032A (ja) 2004-02-27 2004-02-27 電子部品用気密封止パッケージ

Publications (1)

Publication Number Publication Date
JP2005244032A true JP2005244032A (ja) 2005-09-08

Family

ID=35025426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004053645A Withdrawn JP2005244032A (ja) 2004-02-27 2004-02-27 電子部品用気密封止パッケージ

Country Status (1)

Country Link
JP (1) JP2005244032A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165494A (ja) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2007165495A (ja) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
US10654708B2 (en) 2015-10-02 2020-05-19 Mitsumi Electric Co., Ltd. Optical scanner module and optical scanner control apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165494A (ja) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
JP2007165495A (ja) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
US10654708B2 (en) 2015-10-02 2020-05-19 Mitsumi Electric Co., Ltd. Optical scanner module and optical scanner control apparatus
US11365116B2 (en) 2015-10-02 2022-06-21 Mitsumi Electric Co., Ltd. Optical scanner module and method for fabricating optical scanner module
EP3346312B1 (en) * 2015-10-02 2022-07-13 Mitsumi Electric Co., Ltd. Optical scanning module and optical scanning control device

Similar Documents

Publication Publication Date Title
KR100442830B1 (ko) 저온의 산화방지 허메틱 실링 방법
US7192801B2 (en) Printed circuit board and fabrication method thereof
US5641713A (en) Process for forming a room temperature seal between a base cavity and a lid using an organic sealant and a metal seal ring
US20070108634A1 (en) Packaged electronic element and method of producing electronic element package
US20100087024A1 (en) Device cavity organic package structures and methods of manufacturing same
WO2016170903A1 (ja) 光学装置および光学装置の製造方法
JP6454927B2 (ja) 電子部品および電子部品の製造方法
JP2010153434A (ja) 電子部品の製造方法及び製造装置
JP2005244032A (ja) 電子部品用気密封止パッケージ
JP2002373914A (ja) 電子部品接続構造体
JP2010228006A (ja) 通気孔を設けた空洞の気密はんだ封止法
JP2008218978A (ja) 静電チャックとその製造方法
JPWO2020012974A1 (ja) パッケージ、パッケージ製造方法、接合材付き蓋体、および接合材付き蓋体の製造方法
JP6388274B2 (ja) 電子部品装置の製造方法、及び電子部品装置
JP2009111205A (ja) 中空パッケージ、その製造方法及び組立方法、並びに、撮像装置
JP3456257B2 (ja) 電子素子用パッケージ
JP2001332804A (ja) 半導体レーザ用キャップ、その製造方法及び半導体レーザ
JP2008221450A (ja) Ｍｅｍｓパッケージの製造方法およびｍｅｍｓパッケージ
JP2003133452A (ja) 電子装置の製造方法
KR100680731B1 (ko) 반도체 패키지 및 제조방법
JPH01244651A (ja) セラミックパッケージ型半導体装置
JP2003133626A (ja) 発光素子用パッケージ及び発光素子の封止方法
JP2006041201A (ja) 封止型電子部品及びその製造方法
JP6102148B2 (ja) 気密封止パッケージとその製造方法
JP2012079935A (ja) 複合基板の製造方法、及び複合基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070501