JP2005243980A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2005243980A JP2005243980A JP2004052707A JP2004052707A JP2005243980A JP 2005243980 A JP2005243980 A JP 2005243980A JP 2004052707 A JP2004052707 A JP 2004052707A JP 2004052707 A JP2004052707 A JP 2004052707A JP 2005243980 A JP2005243980 A JP 2005243980A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric sheet
- sheet
- dielectric
- wiring
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう粘着層を介して配された第一誘電体シートと、該第一誘電体シートをくるむよう形成され且つ該第一誘電体シートの周囲領域にて前記下地誘電体シートと密着して該第一誘電体シートを封止する第二誘電体シートと、を有する積層シート体を形成するとともに、前記積層シート体のうち、前記第一誘電体シート及び該第一誘電体シート上の領域を前記配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、前記配線積層部を前記支持基板から、前記第一誘電体シートと前記粘着層との間にて剥離する。
【選択図】図1
Description
コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう粘着層を介して配された第一誘電体シートと、該第一誘電体シートをくるむよう形成され且つ該第一誘電体シートの周囲領域にて前記下地誘電体シートと密着して該第一誘電体シートを封止する第二誘電体シートと、を有する積層シート体を形成するとともに、
前記積層シート体のうち、前記第一誘電体シート及び該第一誘電体シート上の領域を前記配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、前記配線積層部を前記支持基板から、前記第一誘電体シートと前記粘着層との間にて剥離することを特徴とする。
図5は、本発明の配線基板1の断面構造の概略を表す図である。配線基板1は、高分子材料からなる誘電体層(B1〜B3、SR)と導体層(M1、M2、PD)とが交互に積層された構造を有する。その第一主表面MP1は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層B1には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子(ハンダバンプ)FBが形成されている。また、第二主表面MP2は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層(ソルダーレジスト層)SRには開口が形成されており、該開口内には外部基板への接続を担うハンダボール(後述)を設置するための金属端子(金属パッド)PDが露出している。
10 積層シート体
11 第一誘電体シート
12 第二誘電体シート
20 支持基板
21 下地誘電体シート
5 複層シート
51 粘着層
52 シート基材
100 配線積層部
Claims (1)
- コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう粘着層を介して配された第一誘電体シートと、該第一誘電体シートをくるむよう形成され且つ該第一誘電体シートの周囲領域にて前記下地誘電体シートと密着して該第一誘電体シートを封止する第二誘電体シートと、を有する積層シート体を形成するとともに、
前記積層シート体のうち、前記第一誘電体シート及び該第一誘電体シート上の領域を前記配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、前記配線積層部を前記支持基板から、前記第一誘電体シートと前記粘着層との間にて剥離することを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004052707A JP4549691B2 (ja) | 2004-02-27 | 2004-02-27 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004052707A JP4549691B2 (ja) | 2004-02-27 | 2004-02-27 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005243980A true JP2005243980A (ja) | 2005-09-08 |
JP4549691B2 JP4549691B2 (ja) | 2010-09-22 |
Family
ID=35025382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004052707A Expired - Fee Related JP4549691B2 (ja) | 2004-02-27 | 2004-02-27 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4549691B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144974A (ja) * | 1991-11-21 | 1993-06-11 | Nec Corp | ポリイミド多層配線基板の製造方法 |
JP2001308548A (ja) * | 2000-04-11 | 2001-11-02 | Lg Electronics Inc | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ |
JP2002009202A (ja) * | 2000-06-21 | 2002-01-11 | Fujitsu Ltd | 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法 |
JP2002164467A (ja) * | 2000-09-14 | 2002-06-07 | Sony Corp | 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法 |
-
2004
- 2004-02-27 JP JP2004052707A patent/JP4549691B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144974A (ja) * | 1991-11-21 | 1993-06-11 | Nec Corp | ポリイミド多層配線基板の製造方法 |
JP2001308548A (ja) * | 2000-04-11 | 2001-11-02 | Lg Electronics Inc | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ |
JP2002009202A (ja) * | 2000-06-21 | 2002-01-11 | Fujitsu Ltd | 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法 |
JP2002164467A (ja) * | 2000-09-14 | 2002-06-07 | Sony Corp | 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4549691B2 (ja) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4538373B2 (ja) | コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法 | |
JP4542201B2 (ja) | コアレス配線基板の製造方法 | |
KR101215246B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
US8153909B2 (en) | Multilayer wiring board and method of manufacturing the same | |
JP2012191204A (ja) | プリント配線板の製造方法 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2006222164A (ja) | 半導体装置及びその製造方法 | |
JP2005310946A (ja) | 半導体装置 | |
JP4565861B2 (ja) | 配線基板の製造方法 | |
JPWO2010052942A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
TW201136466A (en) | Multilayer wiring substrate | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
JP4445777B2 (ja) | 配線基板、及び配線基板の製造方法 | |
JP4203537B2 (ja) | 配線基板の製造方法、及び配線基板 | |
JP3935456B2 (ja) | 配線基板の製造方法 | |
JP4549695B2 (ja) | 配線基板の製造方法 | |
JP4549692B2 (ja) | 配線基板の製造方法 | |
JP4549693B2 (ja) | 配線基板の製造方法 | |
JP2005063987A (ja) | 配線基板の製造方法、及び配線基板 | |
JP2005302924A (ja) | 配線基板およびその製造方法 | |
JP4549694B2 (ja) | 配線基板の製造方法及び多数個取り基板 | |
JP4549691B2 (ja) | 配線基板の製造方法 | |
JP2012174870A (ja) | 多層配線基板 | |
JP2005340355A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100609 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |