JP2005243980A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2005243980A
JP2005243980A JP2004052707A JP2004052707A JP2005243980A JP 2005243980 A JP2005243980 A JP 2005243980A JP 2004052707 A JP2004052707 A JP 2004052707A JP 2004052707 A JP2004052707 A JP 2004052707A JP 2005243980 A JP2005243980 A JP 2005243980A
Authority
JP
Japan
Prior art keywords
dielectric sheet
sheet
dielectric
wiring
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004052707A
Other languages
English (en)
Other versions
JP4549691B2 (ja
Inventor
Tatsuya Ito
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004052707A priority Critical patent/JP4549691B2/ja
Publication of JP2005243980A publication Critical patent/JP2005243980A/ja
Application granted granted Critical
Publication of JP4549691B2 publication Critical patent/JP4549691B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法を提供する。
【解決手段】製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう粘着層を介して配された第一誘電体シートと、該第一誘電体シートをくるむよう形成され且つ該第一誘電体シートの周囲領域にて前記下地誘電体シートと密着して該第一誘電体シートを封止する第二誘電体シートと、を有する積層シート体を形成するとともに、前記積層シート体のうち、前記第一誘電体シート及び該第一誘電体シート上の領域を前記配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、前記配線積層部を前記支持基板から、前記第一誘電体シートと前記粘着層との間にて剥離する。
【選択図】図1

Description

本発明は、コア基板を有さない配線基板の製造方法に関する。
近年、電子機器における高機能化並びに軽薄短小化の要求により、ICチップやLSI等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板(FR−4等のガラスエポキシ基板)のリジッド性を利用し、その両主表面上に、高分子材料からなる誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、ビルドアップ層と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配されたビルドアップ層間の導通を図るための配線(スルーホール導体と呼ばれる)が厚さ方向に貫通形成されている。ところが、使用する信号周波数が1GHzを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
そこで、そのような問題を解決するため、特許文献1に示されるような、コア基板を有さず、高密度配線化が可能なビルドアップ層を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、特許文献1の段落0012〜0029及び図1〜4に記載されているように、金属板上にビルドアップ層を形成した後、該金属板をエッチングすることにより薄膜のビルドアップ層のみを得る。そして、このビルドアップ層が配線基板とされる。
特開2002−26171号公報
しかし、特許文献1に記載された製造方法の場合、ビルドアップ層が形成される金属板は、製造時における補強の役割を担うことが可能な程度の厚さ(例えば、銅板にして0.8mm程度)に設定されるが、ビルドアップ層を形成後にそれを全てエッチングすることは、時間が掛かり過ぎる(例えば、銅板0.8mmに対して30分程度)など工程上の無駄が多いという問題があった。
そこで、本発明では、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法を提供することを課題とする。
課題を解決するための手段・発明の効果
上記課題を解決するため、本発明の配線基板の製造方法では、
コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう粘着層を介して配された第一誘電体シートと、該第一誘電体シートをくるむよう形成され且つ該第一誘電体シートの周囲領域にて前記下地誘電体シートと密着して該第一誘電体シートを封止する第二誘電体シートと、を有する積層シート体を形成するとともに、
前記積層シート体のうち、前記第一誘電体シート及び該第一誘電体シート上の領域を前記配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、前記配線積層部を前記支持基板から、前記第一誘電体シートと前記粘着層との間にて剥離することを特徴とする。
以下、図1のそれぞれの工程に関して詳細な説明を行う。図1(a)では、支持基板20上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照:詳細は後述)を含有する積層シート体10が形成されている。積層シート体10では、下地誘電体シート21の主表面に包含されるように第一誘電体シート11が粘着層51を介して配され、該第一誘電体シート11を包むように第二誘電体シート12が配されている。そして、該第一誘電体シート11を包むよう形成された第二誘電体シート12は、第一誘電体シート11の上面と密着するとともに、第一誘電体シート11の周囲領域21cにて下地誘電体シート21と密着しており、これによって、第一誘電体シート11は第二誘電体シート12に封止された状態とされている。
このように、第一誘電体シート11と下地誘電体層21との間には粘着層51が介在し、そして該第一誘電体シート11は第二誘電体シート12に封止されることにより、シート間の界面に膨れや剥れが生じさせることなく、積層シート体10を形成することができる。そしてその後、図1(b)において、第二誘電体シート12と下地誘電体シート21とが密着している周囲領域21cが除去されるので、図1(c)において、配線積層部100の剥離を容易に行うことが可能となる。つまり、このように構成することにより、密着性が要求される積層シート体の形成(図1(a))と、剥離容易性が要求される配線積層部の剥離(図1(c))とを、どちらも良好に行うことが可能となる。
なお、図2に示すように、積層シート体10のうち、粘着層51上の領域(第一誘電体シート11及び該第一誘電体シート11上の領域)は、配線積層部100とされている。配線積層部100は、図1(c)の剥離により単独で得られ、その後配線基板となるべきものである。すなわち、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された構造を有する(詳細な構造については後述する)。
また、積層シート体10の形態は、配線積層部100(粘着層51上の領域)を有していればよく、図1(a)の形態に限定されない。例えば、図3(a)のように、第一誘電体シート11上に誘電体シート111、112が配され、それらをまとめて第二誘電体シート12が封止する形態であってもよい。また、図3(b)のように、第二誘電体シート12上に形成される他の誘電体シートが、配線積層部100となる部分のみにより構成されていてもよい。
次に、図1(b)では、積層シート体10のうち、配線積層部100の周囲部(図中の破線部)を除去し、該配線積層部100の端面103を露出させる。つまり、第二誘電体シート12と下地誘電体シート21とが密着している周囲領域21cが取り除かれ、第一誘電体層11と粘着層51との密着面のみが残ることになる。これにより、図1(c)のように、配線積層部100を支持基板20から、第一誘電体シート11と粘着層51との間にて容易に剥離することができる。なお、積層シート体10において配線積層部100の周囲部(図中の破線部)を除去する際、該周囲部とともに、支持基板20及び下地誘電体シート21の該周囲部下にあたる領域も除去するようにすれば、配線積層部100の端面103の露出が容易に行うことができる。
また、図1(b)では配線積層部100の周囲部を除去する際に、第二誘電体シート12と下地誘電体シート21とが密着している周囲領域21cを取り除き、第一誘電体シート11の端部を露出させることで配線積層部100の剥離が可能となるが、第一誘電体シート11の端部をより確実に露出させるため、図4(a)及び(b)に示すように、配線積層部100を、第一誘電体シート11のうち外縁端付近を除いた部分及び該部分上の領域によって構成し、その周囲領域を除去、すなわち第一誘電体シート11の外縁端付近も除去するようにすることができる。
以下、本発明の実施の形態について、図面を参照して説明する。
図5は、本発明の配線基板1の断面構造の概略を表す図である。配線基板1は、高分子材料からなる誘電体層(B1〜B3、SR)と導体層(M1、M2、PD)とが交互に積層された構造を有する。その第一主表面MP1は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層B1には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子(ハンダバンプ)FBが形成されている。また、第二主表面MP2は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層(ソルダーレジスト層)SRには開口が形成されており、該開口内には外部基板への接続を担うハンダボール(後述)を設置するための金属端子(金属パッド)PDが露出している。
また、金属層M1、M2において配線CLが形成されており、誘電体層B1〜B3内には該配線CLに接続されるビア導体VAが埋設形成されている。そして、配線CL及びビア導体VAにより、電気導通路(例えばハンダバンプFBから金属パッドPDへの)が形成される。なお、配線CL、ビア導体VA及び金属パッドPDは、例えば銅を主成分とする材料にて構成することができる。また、金属パッドPDは、その表面に例えばNi−Auメッキによる表面メッキを施すことができる。
以上のような配線基板1は、図6に示すように、第二主表面MP2の金属パッドPDに外部基板への接続を担うハンダボールSBが設置され、一方、第一主表面MP1には、補強枠(スティフナー)STが設置されるとともに、電子部品ICがハンダバンプFBにフリップチップ接続され、また電子部品IC下の隙間がアンダーフィル材UFにて充填されることで、半導体装置300となる。
なお、配線基板1では、電子部品ICとハンダバンプFBとの接続信頼性を上げるため、第一主表面MP1をなす第一誘電体層B1を、他の誘電体層B2、B3、SRよりも熱膨張率の小さい材料にて構成することができる。すなわち、配線基板1では、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層され、かつ第一主表面MP1が電子部品を搭載するための搭載面とされるとともに、誘電体層B1〜B3、SRのうち、該第一主表面MP1を構成する誘電体層B1は、他の誘電体層B2、B3、Srよりも熱膨張係数の低い材料にて構成することができる。
また、配線基板1では、電子部品ICとハンダバンプFBとの接続信頼性を上げるため、第一主表面MP1をなす第一誘電体層B1を、他の誘電体層B2、B3、SRよりもヤング率の小さい材料にて構成することができる。すなわち、配線基板1では、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層され、かつ第一主表面MP1が電子部品を搭載するための搭載面とされるとともに、誘電体層B1〜B3、SRのうち、該第一主表面MP1を構成する誘電体層B1は、他の誘電体層B2、B3、SRよりもヤング率の低い材料にて構成することができる。
以上の条件を満たすには、例えば、他の誘電体層B2、B3、SRがエポキシ樹脂を主成分として構成されている場合、第一主表面MP1に形成される誘電体層B1例えば、ポリイミド、アラミド、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリテトラフルオロエチレン等を主成分として構成することができる。
以下、本発明の実施形態である配線基板の製造方法の一例を説明する。図7〜図10は製造工程を表す図である。工程1〜6に示す支持基板20上に積層シート体10を形成していく工程は、周知のビルドアップ法等により行うことができる。まず、図7の工程1に示すように、製造時における補強のための支持基板20上に下地誘電体シート21を形成する。支持基板20は、下地誘電体シート21が密着するものであれば特には限定されないが、例えばFR−4等のガラスエポキシ基板(上述のようにコア基板に用いられる材料である)にて構成することができる。また、下地誘電体シート21も、特には限定されないが、例えば後述する第二誘電体シート12と同材料、すなわちエポキシ樹脂を主成分とする材料にて構成することができる。
次に、工程2に示すよう、下地誘電体シート21の主表面上に、該主表面に包含されるように、粘着層51を介して第一誘電体シート11を配す。この粘着層51と第一誘電体シート11とは密着しており、この界面が後の剥離工程(工程8,9)の際の剥離界面となる。具体的には、粘着層51の土台となる基材シート52と、粘着層51と、第一誘電体シート11とがこの順に積層された複層シート5を用いることができる。複層シート5は、下地誘電体シート21の主表面上に配され、後述するように下地誘電体シート21と第二誘電体シート12との間に封止される。粘着層51は、基材シート52に固定されており、剥離の際には、第一誘電体シート11と、粘着層51及び基材シート52とに分離する。なお、複層シート5は、半硬化状態の下地誘電体シート21上に配すようにすることができる。これにより、以降の工程で複層シート5が下地誘電体シート21から剥れない程度の密着性が得られやすくなる。また、第一誘電体シート11は、例えば、ポリイミド、アラミド、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリテトラフルオロエチレン等にて構成される樹脂フィルムを用いることができる。
次に、工程3に示すように、第一誘電体シート11上に第一導体層31を形成する。そして、図8の工程4に示すように、第一誘電体シート11(及び第一導体層31)を包むように第二誘電体シート12を形成する。そして、第二誘電体シート12は、第一誘電体シート11の上面とともに、第一誘電体シート11の周囲領域にて下地誘電体シート21と密着して、第一誘電体シート11(及び第一導体層31)を封止する。なお、誘電体シートの形成は、例えば周知の真空ラミネーション法を用いることができる。
次に、工程5に示すように、第二誘電体シート12内に第二ビア導体42、第二誘電体シート12上に第二導体層32を形成する。なお、導体層の形成は、例えば周知のセミアディティブ法により形成することができる。また、ビア導体は、例えば周知のフォトビアプロセスによりビア孔を形成し、該ビア孔を、上記セミアディティブ法における無電解メッキによって充填することにより得ることができる。
そして、同様の工程を繰り返して、誘電体シート13、14、ビア導体43、導体層33を第二誘電体シート12上に形成し、工程6に示すような積層シート体10を形成する。なお、本実施形態では、積層シート体10は4層の誘電体シート11〜14にて構成されているが、これに限られることはない。以上により、下地誘電体シート21の主表面上に、該主表面に包含されるよう配された第一誘電体シート11と、該第一誘電体シート11を包むよう形成され、かつ該第一誘電体シート11の周囲領域にて下地誘電体シート21と密着して該第一誘電体シート11を封止する第二誘電体シート12と、を有する積層シート体10が形成される。
なお、誘電体シート12〜14は、エポキシを主成分とする材料にて構成することができる。また、導体層31〜33とビア導体42、43は銅を主成分として構成することができる
本実施形態では、積層シート体10の上側の露出した主表面が、図5に示す配線基板1の第二主表面MP2となるように形成されている。したがって、積層シート体10の上側主表面をなす誘電体シート14は、図5の配線基板1のソルダーレジスト層SRに該当し、またその開口14a内に露出する導体層33は、図5の配線基板1の金属パッドPDに該当する。なお、これとは反対に上側主表面を、図5に示す配線基板1の第一主表面MP1とすることもできる。その場合は、上側主表面をなす誘電体シート14に、図5に示すハンダバンプFBを形成する。
次に、積層シート体10は、粘着層51上の領域が、配線基板1(図5参照)となるべき配線積層部100となるよう形成されている。そこで、図9の工程7に示すように、配線積層部100の周囲領域を除去し、端面103を露出させる。その際、配線積層部100と周囲部との境界において、その下の下地誘電体シート21及び支持基板20ごと、例えばブレード刃等により切断する。このようにして、配線積層部100の周囲領域とともに、支持基板20及び下地誘電体シート21のうちの該周囲部下にあたる領域も除去するようにすると、端面103の露出が容易である。
次に、工程8、9に示すように、配線積層部100を支持基板20から、第一誘電体シート11と粘着層51との界面にて剥離する。この際、粘着層51は、土台シート52側に残る。そして、配線積層部100を支持基板20から剥離した後に、該配線積層部100の主表面を構成する第一誘電体シート11を穿孔し(図10の工程11)、該主表面に内部の導体層31と接続された金属端子8(図5の配線基板1ではハンダバンプFB)を形成する(工程12)ことで配線基板1が完成する。なお、工程11において、第一誘電体シート11を穿孔することによる開口11aの形成は、例えば、UVレーザーやYAGレーザー等の周知のレーザーを用いて行うことができる。
また、工程11において、金属端子8を形成する際、開口11aの深さ(第一誘電体シート11の厚み)によっては、導体層31と直接接続することが困難な場合があるので、その間に例えばハンダよりなる導体充填材41を介在させることが可能である。
なお、以上の製造工程では、図11に示すように、積層シート体10に含まれる配線積層部100は、一つの配線基板に対応する個体100´が複数連結されたもの、つまり、配線基板1の多数個取りワーク基板として構成することができる。
以上の実施例では粘着層51と第一誘電体シート11とが密着していたが、図12(a)に示すように、積層シート体10を、粘着層51と第一誘電体シート11との間に金属箔層53が介挿された構造とすることもできる。この場合、図12(c)に示すように、配線積層部100は、当該金属箔層53と粘着層51との界面にて支持基板20から剥離される。なお、金属箔層53は、剥離後に除去されることとなる。このように金属箔層53と粘着層51との界面を剥離界面とすることで剥離性が向上するとともに、金属箔層53を介すことで剥離の際に粘着層51の一部が第一誘電体シート11に付着するのを防止することができる。
具体的には、粘着層51の土台となる基材シート52と、粘着層51と、金属箔層53と、第一誘電体シート11とがこの順に積層された複層シート5´を用いることができる。該複層シート5´は、上記実施形態と同様に、下地誘電体シート21と第二誘電体シート12との間に封止される。
このような複層シート5´を用いた場合、上述した図7〜10の工程1〜11の製造工程は、以下のように変形することができる。なお、異なる部分のみ抜粋して説明する。図13の工程3´aに示すように、支持基板20に形成された下地誘電体シート21上に、第一誘電体シート11が上側となるように複層シート5´を配し、該第一誘電体シート11の主表面上に第一導体層31をパターン形成する。その後、図8及び9の工程4〜8のごとく、積層シート体10の形成、配線積層部100の周囲領域の除去を行った後、図13の工程9´a(1)に示すように、金属箔層53と粘着層51との界面にて剥離を行う。すなわち、配線積層部100は金属箔層53が付随した状態で剥離される。金属箔層53は、工程9´a(2)に示すように、エッチング等によって除去される。その後、図10に示すように、配線積層部100の主表面を構成する第一誘電体シート11を穿孔し、該主表面に内部の導体層31と接続された金属端子8を形成することで配線基板1が完成する。
また、図14の工程3´bに示すように、第一誘電体シート11において、金属箔層53に接続されるよう第一ビア導体(上記導体充填材に当たる)41を形成し、その後第一導体層31を形成することができる。この場合、剥離後に金属箔層53を除去する際、工程9´b(2)に示すように、除去面に第一導体層31と接続された第一ビア導体41を有する開口11aが現れ、そこに金属端子8を直接形成することができる。これにより、剥離後の薄く軟らかい配線積層部100に対して、第一誘電体シート11´の穿孔したり、その孔を導体(例えば、予備ハンダ)で充填する等の作業を行うことなく金属端子8を形成することが可能となる。
本発明の配線基板の製造方法の工程を簡略的に示す図 積層シート体10に含まれる配線積層シート体100を示す図 積層シート体10の変形例を表す図 積層シート体10における配線積層部100とする領域の変形例 本発明の一実施形態である配線基板の断面構造の概略を表す図 図5の配線基板1を用いた半導体装置 本発明の配線基板の製造方法の工程を表す図 図7に続く図 図8に続く図 図9に続く図 多数個取りワーク基板とされた配線積層部100を上部より見た図 本発明の配線基板の製造方法の工程の変形例を簡略的に示す図 本発明の配線基板の製造方法の工程の第一変形例を表す図 本発明の配線基板の製造方法の工程の第二変形例を表す図
符号の説明
1 配線基板
10 積層シート体
11 第一誘電体シート
12 第二誘電体シート
20 支持基板
21 下地誘電体シート
5 複層シート
51 粘着層
52 シート基材
100 配線積層部

Claims (1)

  1. コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
    製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう粘着層を介して配された第一誘電体シートと、該第一誘電体シートをくるむよう形成され且つ該第一誘電体シートの周囲領域にて前記下地誘電体シートと密着して該第一誘電体シートを封止する第二誘電体シートと、を有する積層シート体を形成するとともに、
    前記積層シート体のうち、前記第一誘電体シート及び該第一誘電体シート上の領域を前記配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、前記配線積層部を前記支持基板から、前記第一誘電体シートと前記粘着層との間にて剥離することを特徴とする配線基板の製造方法。
JP2004052707A 2004-02-27 2004-02-27 配線基板の製造方法 Expired - Fee Related JP4549691B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004052707A JP4549691B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004052707A JP4549691B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005243980A true JP2005243980A (ja) 2005-09-08
JP4549691B2 JP4549691B2 (ja) 2010-09-22

Family

ID=35025382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004052707A Expired - Fee Related JP4549691B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4549691B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144974A (ja) * 1991-11-21 1993-06-11 Nec Corp ポリイミド多層配線基板の製造方法
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002009202A (ja) * 2000-06-21 2002-01-11 Fujitsu Ltd 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144974A (ja) * 1991-11-21 1993-06-11 Nec Corp ポリイミド多層配線基板の製造方法
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002009202A (ja) * 2000-06-21 2002-01-11 Fujitsu Ltd 低誘電率樹脂絶縁層の製造方法及び該絶縁層を用いた回路基板の製造方法及び該絶縁層を用いた薄膜多層回路フィルムの製造方法
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4549691B2 (ja) 2010-09-22

Similar Documents

Publication Publication Date Title
JP4538373B2 (ja) コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
JP4542201B2 (ja) コアレス配線基板の製造方法
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
US8153909B2 (en) Multilayer wiring board and method of manufacturing the same
JP2012191204A (ja) プリント配線板の製造方法
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2006222164A (ja) 半導体装置及びその製造方法
JP2005310946A (ja) 半導体装置
JP4565861B2 (ja) 配線基板の製造方法
JPWO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
TW201136466A (en) Multilayer wiring substrate
JP4170266B2 (ja) 配線基板の製造方法
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP4203537B2 (ja) 配線基板の製造方法、及び配線基板
JP3935456B2 (ja) 配線基板の製造方法
JP4549695B2 (ja) 配線基板の製造方法
JP4549692B2 (ja) 配線基板の製造方法
JP4549693B2 (ja) 配線基板の製造方法
JP2005063987A (ja) 配線基板の製造方法、及び配線基板
JP2005302924A (ja) 配線基板およびその製造方法
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
JP4549691B2 (ja) 配線基板の製造方法
JP2012174870A (ja) 多層配線基板
JP2005340355A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees