JP2005241629A5 - - Google Patents

Download PDF

Info

Publication number
JP2005241629A5
JP2005241629A5 JP2005008879A JP2005008879A JP2005241629A5 JP 2005241629 A5 JP2005241629 A5 JP 2005241629A5 JP 2005008879 A JP2005008879 A JP 2005008879A JP 2005008879 A JP2005008879 A JP 2005008879A JP 2005241629 A5 JP2005241629 A5 JP 2005241629A5
Authority
JP
Japan
Prior art keywords
inspection
chips
antenna
electrodes
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005008879A
Other languages
English (en)
Other versions
JP2005241629A (ja
JP4877870B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2005008879A priority Critical patent/JP4877870B2/ja
Priority claimed from JP2005008879A external-priority patent/JP4877870B2/ja
Publication of JP2005241629A publication Critical patent/JP2005241629A/ja
Publication of JP2005241629A5 publication Critical patent/JP2005241629A5/ja
Application granted granted Critical
Publication of JP4877870B2 publication Critical patent/JP4877870B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (17)

  1. 複数の検査用電極と、
    複数の検査用アンテナと、
    前記複数の検査用電極と前記複数の検査用アンテナとの間に複数のチップを保持する位置制御手段と、
    前記複数の検査用アンテナのそれぞれに電圧を印加する手段と、
    前記複数の検査用電極の電位を測定する手段とを有
    前記位置制御手段前記複数のチップと前記複数の検査用電極とを間隔を空けて重ね合わせ、かつ前記複数のチップがそれぞれ有するアンテナと前記複数の検査用アンテナとを間隔を空けて重ね合わせことを特徴とする検査装置。
  2. 複数の検査用電極と、
    複数の検査用アンテナと、
    前記複数の検査用電極と前記複数の検査用アンテナとの間に複数のチップを保持する位置制御手段と、
    前記複数の検査用アンテナのそれぞれに電圧を印加する手段と、
    前記複数の検査用電極の電位を測定する手段と、
    前記電位を測定する手段によって測定された前記複数の検査用電極の電位を情報として有するデータと、前記複数のチップのそれぞれの位置及び前記複数の検査用電極の位置を情報として有するデータとを解析することによって前記複数のチップのそれぞれの動作状態を情報として含むデータを得る手段とを有し、
    前記位置制御手段前記複数のチップと前記複数の検査用電極とを間隔を空けて重ね合わせ、かつ前記複数のチップがそれぞれ有するアンテナと前記複数の検査用アンテナとを間隔を空けて重ね合わせことを特徴とする検査装置。
  3. 複数の検査用電極と、
    複数の検査用アンテナと、
    前記複数の検査用電極と前記複数の検査用アンテナとの間に基板上に形成された複数のチップを保持する位置制御手段と、
    前記複数の検査用アンテナのそれぞれに電圧を印加する手段と、
    前記複数の検査用電極の電位を測定する手段とを有し、
    前記位置制御手段、前記複数のチップと前記複数の検査用電極とを間隔を空けて重ね合わせ、かつ前記複数のチップがそれぞれ有するアンテナと前記複数の検査用アンテナとを間隔を空けて重ね合わせ
    記基板は、前記位置制御手段によって、前記複数のチップがそれぞれ有するアンテナと前記複数の検査用アンテナとの間に保持されることを特徴とする検査装置。
  4. 複数の検査用電極と、
    複数の検査用アンテナと、
    前記複数の検査用電極と前記複数の検査用アンテナとの間に基板上に形成された複数のチップを保持する位置制御手段と、
    前記複数の検査用アンテナのそれぞれに電圧を印加する手段と、
    前記複数の検査用電極の電位を測定する手段とを有し、
    前記電位を測定する手段によって測定された前記複数の検査用電極の電位に関するデータと、前記複数の各チップの位置及び前記複数の検査用電極の位置に関するデータとを解析することによって前記複数のチップそれぞれの動作状態に関するデータを得るための手段とを有し、
    前記位置制御手段によって、前記複数のチップと前記複数の検査用電極とを間隔を空けて重ね合わせ、かつ前記複数のチップがそれぞれ有するアンテナと前記複数の検査用アンテナとを間隔を空けて重ね合わせ、
    複数のチップが形成された基板は、前記位置制御手段によって、前記複数のチップと前記複数の検査用アンテナとの間に保持されることを特徴とする検査装置。
  5. 請求項3または請求項5において、前記基板はガラス基板またはプラスチック基板であることを特徴とする検査装置。
  6. 請求項1乃至請求項のいずれかにおいて、前記位置制御手段は、前記複数のチップと前記複数の検査用電極との間隔を、流体を流すことで制御していることを特徴とする検査装置。
  7. 複数のチップがそれぞれ有するアンテナを用いて、前記複数のチップにそれぞれ非接触で信号または電源電圧を供給し、
    前記複数のチップがそれぞれ有するアンテナの任意の一部または全てと間隔を空けて重ねたまま検査用電極を移動させ、
    前記検査用電極の電圧と、前記複数のチップに対する前記検査用電極の位置から、前記複数のチップそれぞれの動作状態を把握することを特徴とする検査方法。
  8. 複数のチップがそれぞれ有するアンテナと検査用電極とを間隔をけて重ね合わせることによって、前記複数のチップそれぞれに非接触で信号または電源電圧を供給し、
    前記複数のチップがそれぞれ有するアンテナの任意の一部または全てと間隔を空けて重ねたまま前記検査用電極を移動させ、
    前記検査用電極の電圧と、前記複数のチップに対する前記検査用電極の位置から、前記複数のチップそれぞれの動作状態を把握することを特徴とする検査方法。
  9. 請求項または請求項において、前記複数のチップそれぞれは、基板と、前記基板上に設けられたアンテナ及び集積回路とを有することを特徴とする検査方法。
  10. 請求項において、前記基板はガラス基板またはプラスチック基板であることを特徴とする検査方法。
  11. 請求項乃至請求項10のいずれかにおいて、前記検査用電極と前記複数のチップがそれぞれ有するアンテナとの間隔は、流体を流すことで制御していることを特徴とする検査方法。
  12. 請求項乃至請求項11のいずれかにおいて、前記複数のチップがそれぞれ有するアンテナに印加される電圧を、逐次近似法、投影切断面定理を用いたフーリエ変換法または重畳積分法を用いて算出することによって、前記複数のチップそれぞれの動作状態を把握することを特徴とする検査方法。
  13. 基板上にそれぞれがアンテナを有する複数のチップを形成し、
    前記複数のチップがそれぞれ有するアンテナを用いて、前記複数のチップそれぞれに非接触で信号または電源電圧を供給し、
    前記複数のチップがそれぞれ有するアンテナの任意の一部または全てと間隔を空けて重ねたまま検査用電極を移動させ、
    前記検査用電極の電圧と、前記複数のチップに対する前記検査用電極の位から、前記複数のチップそれぞれの動作状態を把握する検査を行ことを特徴とする半導体装置の製造方法。
  14. 基板上にそれぞれがアンテナを有する複数のチップを形成し、
    前記複数のチップがそれぞれ有するアンテナと検査用電極とを間隔をけて重ね合わせることによって、前記複数のチップそれぞれに非接触で信号または電源電圧を供給し、
    前記複数のチップがそれぞれ有するアンテナの任意の一部または全てと間隔を空けて重ねたまま検査用電極を移動させ、
    前記検査用電極の電圧と、前記複数のチップに対する前記検査用電極の位置から、前記複数のチップそれぞれの動作状態を把握する検査を行ことを特徴とする半導体装置の製造方法。
  15. 請求項13または請求項14において、前記基板はガラス基板またはプラスチック基板であることを特徴とする半導体装置の製造方法。
  16. 請求項13乃至請求項15のいずれかにおいて、前記検査用電極と前記複数のチップが有するアンテナとの間隔は、流体を流すことで制御することを特徴とする半導体装置の製造方法。
  17. 請求項13乃至請求項16のいずれかにおいて、前記複数のチップがそれぞれ有するアンテナに印加される電圧を、逐次近似法、投影切断面定理を用いたフーリエ変換法または重畳積分法を用いて算出することによって、前記複数のチップそれぞれの動作状態を把握する
    ことを特徴とする半導体装置の製造方法。
JP2005008879A 2004-01-30 2005-01-17 半導体装置の製造方法 Expired - Fee Related JP4877870B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005008879A JP4877870B2 (ja) 2004-01-30 2005-01-17 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004022394 2004-01-30
JP2004022394 2004-01-30
JP2005008879A JP4877870B2 (ja) 2004-01-30 2005-01-17 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2005241629A JP2005241629A (ja) 2005-09-08
JP2005241629A5 true JP2005241629A5 (ja) 2008-02-07
JP4877870B2 JP4877870B2 (ja) 2012-02-15

Family

ID=35023482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005008879A Expired - Fee Related JP4877870B2 (ja) 2004-01-30 2005-01-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4877870B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450043B2 (en) 2004-06-04 2016-09-20 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2937896B1 (en) * 2005-06-02 2022-05-04 The Board of Trustees of the University of Illinois Method of transfering a printable semiconductor element
JP2019211243A (ja) * 2018-05-31 2019-12-12 旭化成株式会社 Rfidタグ
CN112130008B (zh) * 2020-08-04 2023-09-08 北京中电华大电子设计有限责任公司 一种芯片的静电感应破坏测试方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3678883B2 (ja) * 1997-06-18 2005-08-03 大日本印刷株式会社 樹脂封止型半導体装置の製造方法
JP4067867B2 (ja) * 2001-05-15 2008-03-26 株式会社半導体エネルギー研究所 電圧測定方法及び電気的検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450043B2 (en) 2004-06-04 2016-09-20 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements

Similar Documents

Publication Publication Date Title
JP2007523350A5 (ja)
JP5797240B2 (ja) プリント基板検査装置
TW200745578A (en) Inspection apparatus of testing a flat panel display and method of fabricating the same
TW200809226A (en) Substrate inspecting apparatus and substrate inspecting method
JP2005241629A5 (ja)
JP2007218840A (ja) プローブ、プローブカード及び検査装置
TW201909297A (zh) 檢查系統及檢查系統中之溫度測定方法
TW200627618A (en) Analogue measurement of alignment between layers of a semiconductor device
US7564252B2 (en) Semiconductor inspection apparatus
JP5428748B2 (ja) 検査用治具のメンテナンス方法及び基板検査装置
TW200709316A (en) Substrate and testing method thereof
JP2009188009A (ja) 電子部品検査装置用配線基板
JP2006126197A (ja) 汎用テスト治具
WO2008120518A1 (ja) Tcpハンドリング装置
CN105209924B (zh) 基板检测方法及基板检测用夹具
JP2004363304A5 (ja)
US20110062976A1 (en) Pad Structure and Test Method
JP2007121015A (ja) 半導体検査装置及びウエハチャック
TW201250262A (en) Testing device, testing system and testing method
CN105759152A (zh) 电源变压器快速测试电性能治具
JP2007067008A (ja) 半導体検査のプローブ方法
JP2011059085A (ja) 半導体装置及びその検査方法
JP2006196711A (ja) 半導体集積回路、プローブカードおよび半導体集積回路の試験方法
TWI220692B (en) Method and apparatus for wafer testing and method of measuring resistance of a probe card
CN203630173U (zh) 一种探针卡