JP4067867B2 - 電圧測定方法及び電気的検査方法 - Google Patents
電圧測定方法及び電気的検査方法 Download PDFInfo
- Publication number
- JP4067867B2 JP4067867B2 JP2002132219A JP2002132219A JP4067867B2 JP 4067867 B2 JP4067867 B2 JP 4067867B2 JP 2002132219 A JP2002132219 A JP 2002132219A JP 2002132219 A JP2002132219 A JP 2002132219A JP 4067867 B2 JP4067867 B2 JP 4067867B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- coil
- pixel
- inspection
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置が有する各画素を動作させ、画素電極に印加される電圧の値を読み取る電圧測定方法と、該電圧測定方法を用いて画素部が正常に動作するかどうかを検査する方法に関する。特に、非接触型の電圧測定方法、電気的検査方法、及びそれを用いた非接触型の電気的検査装置に関する。また該検査方法を用いて検査する工程を含む半導体装置の作製方法と、該半導体装置の作製方法を用いて作製された半導体装置に関する。さらに、該検査方法を用いて検査する工程を含む素子基板の作製方法に関する。
【0002】
また本発明は発光素子、例えば有機発光素子(OLED:Organic Light Emitting Device)を、該基板とカバー材の間に封入したOLEDパネルにおいて、OLEDを形成する前に、各画素を動作させ、画素電極に印加される電圧の値を読み取る電圧測定方法と、該電圧測定方法を用いて画素部が正常に動作するかどうかを検査する方法に関する。特に、非接触型の電気的検査方法、及びそれを用いた非接触型の電気的検査装置に関する。
【0003】
なお本明細書において、該OLEDパネルにコントローラを含むIC等を実装したものを、OLEDモジュールと呼ぶ。また、OLEDパネル及びOLEDモジュールを共に発光装置と総称する。
【0004】
【従来の技術】
近年、基板上にTFTを形成する技術が大幅に進歩し、アクティブマトリクス型の電子ディスプレイへの応用開発が進められている。特に、ポリシリコン膜を用いたTFTは、従来のアモルファスシリコン膜を用いたTFTよりも電界効果移動度(モビリティともいう)が高いので、高速動作が可能である。そのため、従来基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能である。
【0005】
このようなアクティブマトリクス型の電子ディスプレイは、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、電子ディスプレイの小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【0006】
そして特に電子ディスプレイの中でも、発光素子としてOLEDを有したアクティブマトリクス型の発光装置の研究が活発化している。
【0007】
OLEDは自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、近年OLEDを用いた発光装置は、CRTやLCDに代わる表示装置として注目されている。
【0008】
OLEDは、電場を加えることで発生するルミネッセンス(Electroluminescence)が得られる有機化合物(有機発光材料)を含む層(以下、有機発光層と記す)と、陽極層と、陰極層とを有している。なお、本明細書では、OLEDの陽極と陰極の間に設けられた全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがある。
【0009】
この有機発光層は、熱、光、水分、酸素等によって劣化が促進されることから、一般的にアクティブマトリクス型の発光装置の作製において、作製工程における処理温度が比較的高い、配線やTFTを画素部に形成した後、OLEDが形成される。
【0010】
そしてOLEDが形成された後、OLEDが設けられた基板(OLEDパネル)とカバー材とを、OLEDが外気に曝されないように貼り合わせてシール材等により封止(パッケージング)する。
【0011】
パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター(FPC、TAB等)を取り付けて、アクティブマトリクス型の発光装置が完成する。
【0012】
【発明が解決しようとする課題】
アクティブマトリクス型の発光装置において、OLEDの一対の電極から有機発光層にかかる電圧は、各画素に設けられたTFTによって制御される。そのため、画素部が有するTFTがスイッチング素子として機能しなかったり、配線が断線またはショートするなど、何らかの不具合が生じている箇所(不良箇所)があると、OLEDが有する有機発光層に所定の電圧をかけることができなくなる。その場合、画素は所望の階調を表示することができない。
【0013】
アクティブマトリクス型の発光装置に先行して量産化されているアクティブマトリクス型の液晶ディスプレイでは、画素部を有するパネル(液晶パネル)と対向電極を有する基板との間に液晶を封入して液晶ディスプレイを完成させる前に、画素部において配線やTFTを形成した後、各画素が有するコンデンサに電荷を蓄積し、その電荷量を各画素ごとに測定することで、画素部に不具合が生じていないかどうかを検査している。
【0014】
しかし発光装置の場合、一般的に各画素ごとにTFTが2つ以上設けられていることが多い。そしてOLEDが有する一方の電極(画素電極)とコンデンサが、TFTを間に介して接続されている場合がある。この場合、コンデンサに蓄積した電荷量を測定しても、コンデンサと画素電極との間に接続されている配線および全てのTFTに不具合がないかどうかを検査することが難しい。
【0015】
また、コネクターを取り付ける前に、OLEDパネルの電気的動作を検査する場合、OLEDパネルの端子または配線に微細なピン(プローブ)を立てて、電流を流したり、電圧を印加したりする必要がある。しかし、配線または端子にプローブを直接立てると、配線または端子に傷がついて微細なゴミが生じることがある。検査工程において生じたゴミは、後の工程の歩留まりを低下させる原因になり、好ましくない。
【0016】
発光装置を完成させて実際に表示を行えば、不具合がないかどうかを確認することは可能である。しかし、実際には製品にならないOLEDパネルであっても、良品との区別をつけるために、OLEDを形成し、パッケージングし、コネクターを取り付けて発光装置として完成させる必要がある。OLEDパネルが不良品の場合、OLEDを形成する工程と、パッケージングする工程と、コネクターを取り付ける工程とが無駄になるため、時間とコストを抑えることができない。また多面取りの基板を用いてOLEDパネルを形成する場合でも、パッケージングしコネクターを取り付ける工程が無駄になり、同様に時間とコストを抑えることができない。
【0017】
上記問題に鑑み、本発明では、アクティブマトリクス型の発光装置の量産化に向けて、発光装置を完成させる前に、画素部において配線およびTFTに不具合が生じていないかどうかを確認することができる電気的検査方法(以下単に検査方法)の確立、及び該検査方法を用いる電気的検査装置(以下単に検査装置)の提供を課題とする。さらには、配線または端子にプローブを立てないで済む、より簡便な発光装置の作製工程における検査方法の確立、及び該検査方法を用いる検査装置の提供を課題とする。さらに、該電気的検査方法を用いた半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を課題とする。
【0018】
【課題を解決するための手段】
本発明者は、プローブを立てなくても、電磁誘導を用いることにより、非接触でTFT及び画素電極が形成された基板(以下素子基板と呼ぶ)の画素部が有する配線に電圧を印加することができるのではないかと考えた。そして、配線に電圧を印加することで各画素を動作させ、画素電極に電圧を印加する。
【0019】
なお、本明細書において画素を動作させるとは、画素の有する素子または配線に電圧を与えることで、画素電極の電圧を制御することである。
【0020】
この画素電極に印加された電圧の値を、静電誘導を用いることにより、非接触で読み取る。そして読み取った値から、各画素の動作状態、さらには各画素の良否、言い換えると、各画素が正常に動作するかしないかを判断することができる。なお、本明細書では、画素電極に所望の電圧を印加することができる画素を、良と判断する。逆に、画素電極に所望の電圧を印加することができない画素を、不良と判断する。
【0021】
具体的には、以下に説明する2通りの構成があり、どちらの構成を用いていても良い。
【0022】
第1の構成では、素子基板を検査するための、検査用の基板(検査基板)を別途用意する。そして、該検査基板は1次コイルを有し、検査対象である素子基板は2次コイルを有す。
【0023】
なお、1次コイルと2次コイルはともに、基板上に成膜した導電膜をパターニングすることで形成することができる。そして、本発明において1次コイル及び2次コイルは、中心に磁性体を設けて磁路としたコイルではなく、中心に磁性体を設けないコイルを用いた。
【0024】
そして、検査基板が有する1次コイルと、素子基板が有する2次コイルを一定の間隔を空けて重ね合わせ、1次コイルが有する2つの端子間に交流の電圧(交流電圧)を印加することで、2次コイルが有する2つの端子間に起電力を生じさせる。
【0025】
なおこの間隔は小さいほど望ましく、1次コイルと2次コイルは、間隔の制御が可能な限り近づけたほうが良い。
【0026】
なお、本明細書においてコイルに電圧が印加されるとは、該電圧がコイルの端子間に印加されることを意味する。また、本明細書においてコイルに信号が入力されるとは、該信号の電圧がコイルの有する2つの端子間に印加されることを意味する。
【0027】
そして、2次コイルに生じた起電力である交流の電圧を、素子基板において整流化した後、平滑化し、素子基板が有する駆動回路または画素を動作させるための直流の電圧(以下、電源電圧と呼ぶ)として用いる。また、2次コイルに生じた起電力である交流の電圧の波形を、波形整形回路等で所望の形に整形し、素子基板が有する駆動回路または画素を動作させるための電圧を有する信号(以下、駆動信号と呼ぶ)として用いる。なお、2次コイルにおいて発生した交流の電圧を、その波形を波形整形回路で整形することなく、そのまま駆動信号として用いても良い。
【0028】
そして、この生成された駆動信号の電圧または電源電圧を、素子基板上に形成された駆動回路または画素に供給する。そして、該駆動信号の電圧または電源電圧が供給されることで、駆動回路または画素は何らかの動作を行なう。
【0029】
駆動信号の電圧または電源電圧は、駆動回路または画素が良品の場合、画素が有する画素電極に印加される電圧が交流電圧となるように、その値が定められる。
【0030】
駆動信号の電圧または電源電圧が供給されることで画素電極に印加される電圧は、駆動回路または画素の動作状態によってその値が左右される。
【0031】
なお、駆動信号の電圧または電源電圧を、素子基板上に形成された画素にのみ供給するようにしても良い。この場合は、駆動信号の電圧または電源電圧が供給されることで画素電極に印加された電圧は、画素の動作状態によってその値が左右される。
【0032】
そして、画素電極に生じた電圧を非接触で読み取るための電極(検査用電極)を、一定の間隔を空けて画素電極と重ね合わせる。なお、この間隔は小さいほど望ましく、画素電極と検査用電極は間隔の制御が可能な限り近づけたほうが良い。検査基板が検査用電極を有していても良い。
【0033】
静電誘導によって検査用電極に生じる電圧は、画素電極に印加される電圧の値に左右される。よって、検査用電極に生じる電圧から、画素電極に印加されている電圧を算出することができ、結果的に非接触で画素電極に印加されている電圧の値を読み取ることができる。さらに、検査用電極に生じる電圧を用いて、画素の動作の状態を把握することができ、その動作状態を確認し、良否を判定することができる。
【0034】
第2の構成では、素子基板の画素部が有する配線に、非接触で電圧を印加するための検査用の基板(第1検査基板)と、画素電極に印加された電圧の値を、静電誘導を用いることにより非接触で読み取るための検査用の基板(第2検査基板)とを別途用意する。
【0035】
第1検査基板は1次コイルを有し、検査対象である素子基板は2次コイルを有す。
【0036】
なお、1次コイルと2次コイルはともに、絶縁表面上に成膜した導電膜をパターニングすることで形成することができる。そして、本発明において1次コイル及び2次コイルは、中心に磁性体を設けて磁路としたコイルではなく、中心に磁性体を設けないコイルを用いた。
【0037】
そして、第1検査基板が有する1次コイルと、素子基板が有する2次コイルを一定の間隔を空けて重ね合わせ、1次コイルが有する2つの端子間に交流の電圧(交流電圧)を印加することで、2次コイルが有する2つの端子間に起電力を生じさせる。
【0038】
なおこの間隔は小さければ小さいほど望ましく、1次コイルと2次コイルは、間隔の制御が可能な限り近づけたほうが良い。
【0039】
なお、本明細書においてコイルに電圧が印加されるとは、該電圧がコイルの有する2つの端子間に印加されることを意味する。また、本明細書においてコイルに信号が入力されるとは、該信号の電圧がコイルの有する2つの端子間に印加されることを意味する。
【0040】
そして、2次コイルに生じた起電力である交流の電圧を、素子基板において整流化した後、平滑化し、素子基板が有する駆動回路または画素を動作させるための電源電圧として用いる。また、2次コイルに生じた起電力である交流の電圧の波形を、波形整形回路等で所望の形に整形し、素子基板が有する駆動回路または画素を動作させるための電圧を有する駆動信号として用いる。なお、2次コイルにおいて発生した交流の電圧を、その波形を波形整形回路で整形することなく、そのまま駆動信号として用いても良い。
【0041】
そして、この生成された駆動信号の電圧または電源電圧を、素子基板上に形成された駆動回路または画素に供給する。そして、該駆動信号の電圧または電源電圧が供給されることで、駆動回路または画素は何らかの動作を行なう。
【0042】
駆動信号の電圧または電源電圧は、駆動回路または画素が良品の場合、画素が有する画素電極に印加される電圧が交流電圧となるように、その値が定められる。
【0043】
駆動信号の電圧または電源電圧が供給されることで画素電極に印加される電圧は、駆動回路または画素の動作状態によってその値が左右される。
【0044】
なお、駆動信号の電圧または電源電圧を、素子基板が有する画素にのみ供給するようにしても良い。この場合は、駆動信号の電圧または電源電圧が供給されることで画素電極に印加された電圧は、画素の動作状態によってその値が左右される。
【0045】
一方、第2検査基板は、画素電極に生じた電圧を非接触で読み取るための電極(検査用電極)を有している。そして、該検査用電極を、一定の間隔を空けて画素電極と重ね合わせる。なお、この間隔は小さければ小さいほど望ましく、画素電極と検査用電極は間隔の制御が可能な限り近づけたほうが良い。
【0046】
なお、アクティブマトリクス型の半導体装置は、画素部において、複数の画素電極がマトリクス状に設けられている。本発明では、素子基板に対する第2検査基板の配置を変えることで、1つの検査用電極と重なる1つまたは複数の画素電極の位置を、複数回変える。具体的には、素子基板と平行な面内において検査用電極を回転させることで、検査用電極と重なる画素電極の位置を変えることができる。そして、そのたびごとに、検査用電極に生じる電圧の値をモニターする。
【0047】
静電誘導によって検査用電極に生じる電圧は、画素の動作状態を情報として有しており、検査用電極と重なっている画素電極に印加される電圧の値に左右される。
【0048】
そして、複数回のモニターで得られた、検査用電極に生じる電圧の値と、モニター時に検査用電極と重なる1つまたは複数の画素電極の位置のデータとを蓄積する。そして、計算断層像法(CT:Computed Tomography)で使われている、1次元データから2次元の分布を再現する復元アルゴリズム(例えばフーリエ変換法)を用いることで、蓄積したデータから、各画素に印加されている電圧の相対的な値を得ることができる。つまり、結果的に画素電極に印加されている電圧の値を非接触で読み取ることができるといえる。そして、各画素に印加されている電圧の相対的な値から、画素1つ1つの動作状態を判断することができ、その動作状態から良否を判定することができる。
【0049】
復元アルゴリズムとして、逐次近似法、投影切断面定理を用いたフーリエ変換法、重畳積分法等が代表的に挙げられる。なお、本発明はこれらの他の復元アルゴリズムを用いていても良い。
【0050】
なお第1の構成及び第2の構成において、必ずしも画素の動作状態を良品と不良品の2つに選り分けるのではなく、動作状態によって複数のランクに選り分けるようにしても良い。
【0051】
また、第1の構成及び第2の構成において、駆動回路に不良が生じていて、画素に不良が生じていない場合でも、画素電極に印加される電圧の値は変化する。よって、駆動回路の良否も併せて判定することは可能である。
【0052】
なお、本発明の検査方法を用いる半導体装置は、画素に用いるトランジスタが単結晶シリコンを用いて形成されたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良い。
【0053】
なお、画素の動作状態が、正常な画素の動作状態とどの程度異なっていれば、画素が正常に動作していないとみなすかの基準は、実施者が適宜設定することが可能である。
【0054】
本発明は上記構成によって、配線に直接プローブを立てなくても不良箇所を検出し、画素の良否を判定することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、1回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
【0055】
なお本発明は、発光装置のみならず、液晶表示装置やその他の半導体装置にも適用させることが可能である。
【0056】
以下、本発明の構成について説明する。
【0057】
本発明は、
非接触にて画素が有する配線または回路素子に電圧を印加することで、前記画素が有する画素電極に電圧を印加し、
前記画素電極に印加された電圧を非接触で読み取る電圧測定方法に関する。
【0058】
本発明は、
非接触にて複数の画素がそれぞれ有する配線または回路素子に電圧を印加することで、前記複数の画素がそれぞれ有する画素電極に電圧を印加し、
前記複数の画素がそれぞれ有する画素電極に印加された電圧の和を非接触で読み取る電圧測定方法に関する。
【0059】
本発明は、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを、一定の間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を用いて、画素が有する画素電極に第3の交流電圧を印加し、
前記画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第4の交流電圧から、前記画素電極に印加された電圧を算出することを特徴とする電圧測定方法に関する。
【0060】
本発明は、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを、一定の間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を、整流化またはその電圧の波形を整形して、画素が有する配線または回路素子に印加することで、前記画素が有する画素電極に第3の交流電圧を印加し、
前記画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第4の交流電圧から、前記画素電極に印加された電圧を算出することを特徴とする電圧測定方法に関する。
【0061】
本発明は、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを、一定の間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を用いて、複数の画素がそれぞれ有する画素電極に第3の交流電圧を印加し、
前記複数の画素がそれぞれ有する画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第4の交流電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の総和を算出することを特徴とする電圧測定方法に関する。
【0062】
本発明は、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを、一定の間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を、整流化またはその電圧の波形を整形して、複数の画素がそれぞれ有する配線または回路素子に印加することで、前記複数の画素がそれぞれ有する画素電極に第3の交流電圧を印加し、
前記複数の画素がそれぞれ有する画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第4の交流電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の総和を算出することを特徴とする電圧測定方法に関する。
【0063】
本発明は、
前記第1のコイル、前記第2のコイルが有する配線は、それぞれ同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴としていても良い。
【0064】
本発明は、
前記第1のコイルと、前記検査用電極とは、第1の絶縁表面上に形成されており、
前記第2のコイルと、前記画素電極とは、第2の絶縁表面上に形成されていることを特徴としていても良い。
【0065】
本発明は、
前記第1の絶縁表面と前記第2の絶縁表面の間隔は、前記第1の絶縁表面と前記第2の絶縁表面の間に流体を流すことで制御していることを特徴としていても良い。
【0066】
本発明は、
前記電圧測定方法を用いて得られた、前記画素電極に印加された電圧またはその総和を用いて、前記画素の良否を判定することを特徴としていても良い。
【0067】
本発明は、
半導体装置が有する画素の電気的検査装置であって、
1次コイルと、
前記1次コイルと、前記半導体装置が有する2次コイルとを、一定の間隔を空けて重ね合わせる手段と、
前記画素が有する画素電極と、検査用電極とを、一定の間隔を空けて重ね合わせる手段と、
前記1次コイルが有する2つの端子間に交流電圧を印加する手段と、
前記検査用電極に生じた交流電圧から、前記画素の動作状態を確認する手段と、
を有することを特徴とする電気的検査装置に関する。
【0068】
本発明は、
半導体装置が有する画素の電気的検査装置であって、
1次コイルと、
前記1次コイルと、前記半導体装置が有する2次コイルとを、一定の間隔を空けて重ね合わせる手段と、
前記画素が有する画素電極と、検査用電極とを、一定の間隔を空けて重ね合わせる手段と、
前記1次コイルが有する2つの端子間に交流電圧を印加する手段と、
前記検査用電極に生じた交流電圧から、前記画素の動作状態を確認する手段と、
を有し、
前記検査用電極に生じた交流電圧は、前記画素の動作状態を情報として有していることを特徴とする電気的検査装置に関する。
【0069】
本発明は、
前記1次コイルと、前記2次コイルとの間の間隔を、前記1次コイルと、前記2次コイルとの間に流体を流すことで制御していることを特徴としていても良い。
【0070】
本発明は、
前記1次コイルが有する配線は、同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴としていても良い。
【0071】
本発明は、
画素電極と、配線または回路素子とを形成し、
非接触にて前記配線または回路素子に電圧を印加することで、前記画素電極に電圧を印加し、
前記画素電極に印加された電圧を非接触で読み取ることを特徴とする半導体装置の作製方法に関する。
【0072】
本発明は、
画素電極と、配線または回路素子と、第1のコイルと、第2のコイルとを形成し、
前記第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと前記第2のコイルとを、一定の間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を用いて、前記画素電極に第3の交流電圧を印加し、
前記画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第4の交流電圧から、前記画素電極に印加された電圧を算出することを特徴とすることを特徴とする半導体装置の作製方法に関する。
【0073】
本発明は、
画素電極と、配線または回路素子と、第1のコイルと、第2のコイルとを形成し、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと前記第2のコイルとを、一定の間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を、整流化またはその電圧の波形を整形して、前記配線または回路素子に印加することで、前記画素電極に第3の交流電圧を印加し、
前記画素電極と検査用電極とを、一定の間隔を空けて重ね合わせ、
前記検査用電極に生じた第4の交流電圧から、前記画素電極に印加された電圧を算出することを特徴とすることを特徴とする半導体装置の作製方法に関する。
【0074】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧を算出することを特徴とする電圧測定方法に関する。
【0075】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧を算出することを特徴とする電圧測定方法に関する。
【0076】
本発明は、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを、間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第3の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧を算出することを特徴とする電圧測定方法に関する。
【0077】
本発明は、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを、間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を、整流化またはその電圧の波形を整形して、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第3の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧を算出することを特徴とする電圧測定方法に関する。
【0078】
本発明は、
前記第1のコイル及び前記第2のコイルが有する配線は、それぞれ同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴としていても良い。
【0079】
本発明は、
前記第1のコイルと前記第2のコイルの間隔は、前記第1のコイルと前記第2のコイルの間に流体を流すことで制御していることを特徴としていても良い。
【0080】
本発明は、
前記複数の各画素電極の電圧を、逐次近似法、投影切断面定理を用いたフーリエ変換法または重畳積分法を用いて算出していることを特徴としていても良い。
【0081】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【0082】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【0083】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求めることを特徴とする電気的検査方法に関する。
【0084】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求めることを特徴とする電気的検査方法に関する。
【0085】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求め、
前記電圧の分布から、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【0086】
本発明は、
複数の画素電極に印加される電圧を制御するための配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求め、
前記電圧の分布から、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【0087】
本発明は、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを、間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第3の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【0088】
本発明は、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを、間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第3の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求め、
前記電圧の分布から、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【0089】
本発明は、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを、間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を、整流化またはその電圧の波形を整形して、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第3の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【0090】
本発明は、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを、間隔を空けて重ね合わせ、
前記第2のコイルが有する2つの端子間に生じた第2の交流電圧を、整流化またはその電圧の波形を整形して、複数の画素電極に印加される電圧を制御するための配線または回路素子に印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極に生じる第3の交流電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極に印加される電圧の分布を求め、
前記電圧の分布から、前記配線または回路素子の動作状態を確認することを特徴とする電気的検査方法に関する。
【0091】
本発明は、
前記第1のコイル及び前記第2のコイルが有する配線は、それぞれ同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴としていても良い。
【0092】
本発明は、
前記第1のコイルと前記第2のコイルの間隔は、前記第1のコイルと前記第2のコイルの間に流体を流すことで制御していることを特徴としていても良い。
【0093】
本発明は、
素子基板が有する複数の画素の電気的検査装置であって、
1次コイルと、
前記1次コイルと、前記素子基板が有する2次コイルとを、間隔を空けて重ねる手段と、
前記複数の各画素が有する画素電極の任意の一部または全てと、検査用電極とを間隔を空けて重ねる手段と、
前記複数の各画素が有する画素電極に対する、前記検査用電極の位置を変える手段と、
前記1次コイルが有する2つの端子間に交流電圧を印加する手段と、
前記検査用電極に生じた交流電圧から、前記複数の各画素の動作状態を確認する手段と、
を有することを特徴とする電気的検査装置に関する。
【0094】
本発明は、
素子基板が有する複数の画素の電気的検査装置であって、
1次コイルと、
前記1次コイルと、前記素子基板が有する2次コイルとを、間隔を空けて重ねる手段と、
前記複数の各画素が有する画素電極の任意の一部または全てと、検査用電極とを間隔を空けて重ねたまま、前記複数の各画素が有する画素電極に対する、前記検査用電極の位置を変える手段と、
前記1次コイルが有する2つの端子間に交流電圧を印加する手段と、
前記検査用電極に生じた交流電圧から、前記複数の各画素の動作状態を確認する手段と、
を有することを特徴とする電気的検査装置に関する。
【0095】
本発明は、
前記1次コイルと、前記2次コイルとの間の間隔を、前記1次コイルと、前記2次コイルとの間に流体を流すことで制御していることを特徴としていても良い。
【0096】
本発明は、
前記1次コイルが有する配線は、同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴としていても良い。
【0097】
本発明は、
配線または回路素子と、前記配線または回路素子によって電圧が供給される画素電極とを形成し、
前記配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の値を算出することを特徴とする半導体装置の作製方法に関する。
【0098】
本発明は、
配線または回路素子と、前記配線または回路素子によって電圧が供給される画素電極とを形成し、
前記配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の値を算出することを特徴とする半導体装置の作製方法に関する。
【0099】
本発明は、
配線または回路素子と、前記配線または回路素子によって電圧が供給される画素電極とを形成し、
前記配線または回路素子に電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の値を算出することを特徴とする素子基板の作製方法に関する。
【0100】
本発明は、
配線または回路素子と、前記配線または回路素子によって電圧が供給される画素電極とを形成し、
前記配線または回路素子に非接触にて電圧を印加し、
前記複数の画素電極の任意の一部または全てと間隔を空けて重ねたまま、検査用電極を移動させ、
前記検査用電極の電圧と、前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の各画素電極に印加される電圧から、前記複数の画素がそれぞれ有する画素電極に印加された電圧の値を算出することを特徴とする素子基板の作製方法に関する。
【0101】
【発明の実施の形態】
(実施の形態1)
図1に、第1の構成を用いた場合における、本発明の検査を行なうための検査基板の上面図を示す。また、図2に、検査される素子基板の上面図を示す。
【0102】
図1に示した検査基板は、基板100上に、1次コイル形成部101、外部入力用バッファ102、コネクター接続部103、検査用電極104が設けられている。なお本明細書において検査基板とは、基板100と、1次コイル形成部101と、基板100上に形成されたその他の回路または回路素子全てを含んでいる。
【0103】
なお、検査基板が有する1次コイル形成部101の数及びその配置は、図1に示した構成に限定されない。1次コイル形成部101の数及びその配置は、設計者が任意に設定することが可能である。
【0104】
なお、図1に示した検査基板では、検査用電極104と1次コイル形成部101とを有しているが、本発明は必ずしもこの構成に限定されない。1次コイル形成部を有する検査基板とは別に、検査用電極を用意するようにしても良い。1次コイル形成部を有する検査基板と、検査用電極とを別にすることで、1次コイルと2次コイルの間の距離とは無関係に、素子基板と検査用電極の間の距離を定めることができる。また、検査工程において、素子基板に対する検査用電極の配置を自由に変えることができる。
【0105】
図2に示した素子基板は、基板110上に、信号線駆動回路111、走査線駆動回路112、画素部113、引きまわし配線114、コネクター接続部115、波形整形回路または整流回路116、2次コイル形成部117が設けられている。なお本明細書において素子基板とは、基板110と、基板110上に形成された回路または回路素子全てを含んでいる。なお、引きまわし配線114は、素子基板が有する画素部と駆動回路に駆動信号や電源電圧を供給するための配線である。
【0106】
なお、素子基板が有する2次コイル形成部117の数及びその配置は、図2に示した構成に限定されない。2次コイル形成部117の数及びその配置は、設計者が任意に設定することが可能である。
【0107】
コネクター接続部115には、検査工程の後の工程において、FPCまたはTAB等が接続される。なお、素子基板は検査工程終了後、2次コイル形成部117に形成された2次コイルが、コネクター接続部115と物理的及び電気的に切り離されるように、点線A−A’において切断される。
【0108】
次に、検査工程における素子基板と検査基板の動作について説明する。なお検査工程における信号の流れを分かり易くするために、図1及び図2で示した素子基板と検査基板の構成を、図3にブロック図で示し、図1及び図2を参照して説明する。
【0109】
検査基板203において、信号源201または交流電源202から、コネクター接続部103に接続されるコネクターを介して、外部入力用バッファ102に検査用の交流の信号が入力される。検査用の交流の信号は、外部入力用バッファ102において緩衝増幅され、1次コイル形成部101に入力される。
【0110】
なお、図1、図2及び図3では、入力された交流の信号を、外部入力用バッファ102において緩衝増幅してから、1次コイル形成部101に入力しているが、本発明はこの構成に限定されない。外部入力用バッファ102を設けずに、直接交流の信号を1次コイル形成部101に入力しても良い。
【0111】
1次コイル形成部101には、複数の1次コイルが形成されている。各1次コイルの2つの端子間に、交流の信号が入力される。
【0112】
一方、素子基板204が有する2次コイル形成部117には、1次コイル形成部101が有する複数の1次コイルに対応した複数の2次コイルが形成されている。1次コイルに交流の信号が入力されると、電磁誘導により、各2次コイルが有する2つの端子間に起電力である交流の電圧が生じる。
【0113】
2次コイルにおいて発生した交流の電圧は、波形整形回路116aまたは整流回路116bに供給される。波形整形回路116aまたは整流回路116bでは、該交流の電圧を整形または整流化し、駆動信号または電源電圧を生成する。
【0114】
生成された駆動信号の電圧または電源電圧は、引きまわし配線114に与えられる。与えられた駆動信号の電圧または電源電圧等は、引きまわし配線114を介して信号線駆動回路111、走査線駆動回路112、画素部113に供給される。
【0115】
なお、波形整形回路116aまたは整流回路116bを介することなく、2次コイルにおいて発生した交流の電圧を、駆動信号として直接画素部113に入力するようにしても良い。
【0116】
なお画素部113には複数の画素が形成されており、各画素には画素電極が形成されている。なお、信号線駆動回路及び走査線駆動回路は、図1及び図2に示した数に限定されない。
【0117】
そして、信号線駆動回路111、走査線駆動回路112、画素部113が動作し、各画素の画素電極に電圧が印加される。
【0118】
なお、検査対象の素子基板は、必ずしも信号線駆動回路111、走査線駆動回路112などの駆動回路を有している必要はない。そして、画素部113にのみ駆動信号の電圧または電源電圧を印加するようにしても良い。
【0119】
ただし、駆動信号の電圧または電源電圧は、画素電極に印加される電圧が交流電圧になるような値に設定にすることが肝要である。
【0120】
そして、各画素の画素電極を、検査用電極104と一定の間隔を空けて重ねる。画素が正常に動作して画素電極に交流電圧が印加されていると、検査用電極104に起電力が生じる。検査用電極104に生じた起電力である交流電圧は、画素の動作状態を情報として有している。この、検査用電極104に生じた交流電圧から、画素部が有する画素の動作状態を確認し、その良否を判定したり、不良箇所を突き止めることができる。
【0121】
次に、1次コイルと2次コイル(以下、単にコイルと総称する)の詳しい構成について説明する。
【0122】
図4にコイルの拡大図を示す。図4(A)に示したコイルは、配線が曲線を描いて渦を巻いた状態になっている。また、図4(B)に示したコイルは、配線が矩形を描いて渦を巻いた状態になっている。
【0123】
なお、本発明で用いるコイルは、コイルが有する配線全体が同一平面上に形成され、且つコイルが有する配線が渦を巻いていれば良い。よって、コイルが形成されている平面に対して垂直の方向から見たときに、コイルの有する配線が曲線を描いていても、角のある形を描いていても良い。
【0124】
また、コイルの巻数、線幅及び基板上に占める面積は、設計者が適宜設定することができる。ただし、半導体装置の規格に合わせて、コイルの数及び設計を適宜設定する必要がある。また、1次コイル形成部に入力する検査用の交流の信号の波形、周波数及び振幅も、半導体装置の規格に合わせて適宜設定する必要がある。
【0125】
図5に、素子基板204と検査基板203とを重ね合わせたときの斜視図を示す。ただし、図1に示した検査基板203が、図4(A)に示したコイルを1次コイルとして有し、図2に示した素子基板が、図4(A)に示したコイルを2次コイルとして有している場合について示す。なおコネクター205は、コネクター接続部103に接続されている。
【0126】
図5に示すとおり、検査基板203が有する1次コイル形成部101と、素子基板204が有する2次コイル形成部117は、一定の間隔を空けて重なっている。なおこの間隔は小さいほど望ましく、1次コイル形成部101と、素子基板204が有する2次コイル形成部117は、間隔の制御が可能な限り近づけたほうが良い。
【0127】
また、検査用電極104と、画素部113の各画素が有する画素電極とは、一定の間隔を空けて重なっている。なおこの間隔は小さいほど望ましく、検査用電極104と、画素部113の各画素が有する画素電極とは、間隔の制御が可能な限り近づけたほうが良い。
【0128】
検査基板203と素子基板204の間隔は、両基板を固定することで保つようにしても良い。また、素子基板204と検査基板203のいずれか一方を固定し、検査基板203と素子基板204の間に一定の流量または圧力の流体を用いることで、間隔を保つようにしても良い。なお流体として、代表的には気体または液体を用いることができる。またその他に、粘性を有するゲルなどの流体を用いることも可能である。
【0129】
図6(A)に、1次コイル形成部101と2次コイル形成部117とが重なっている部分の拡大図を示す。206は1次コイルであり、207は2次コイルを示している。
【0130】
図6(A)において、1次コイル206と2次コイル207は、配線の渦の巻く方向が同一になっているが、本発明はこの構成に限定されない。1次コイルと2次コイルの渦の巻く方向が逆であっても良い。また1次コイルと、2次コイルの間の間隔(Lgap)も設計者が適宜設定することができる。
【0131】
図6(B)に、各画素が有する画素電極208と、検査用電極104とが重なっている部分の拡大図を示す。図6(B)では、1つの検査用電極104が、同時に複数の画素電極と重なっている。なお、検査用電極は、1つの導電膜から形成されていても良いし、複数の導電膜を電気的に接続したものであっても良い。
【0132】
検査用電極104と画素電極208とは、重なり合うことで容量が形成される。そして、図6(B)に示した状態で、画素電極208に交流電圧が印加されると検査用電極104に起電力が生じる。
【0133】
図7に、素子基板の画素電極208と、検査基板の検査用電極104とを重ね合わせたときの、回路図を示す。なお図7に示した画素の構成はほんの一例であり、画素が有する配線や素子の数、種類及びその接続は、図7に示した構成に限定されない。また、図7では、発光装置の画素の構成について示しているが、本発明はその他の半導体装置にも用いることができる。具体的には、配線や素子に印加する電圧を制御することで、画素電極に交流電圧を印加することができる半導体装置装置であれば、本発明の検査方法が用いることができる。
【0134】
図7に示した発光装置は、x本の信号線S1〜Sxと、x本の電源線V1〜Vxと、y本の走査線とを有している。そして、各画素802は、1つの信号線と、1つの電源線と、1つの走査線とを有している。さらに画素802は、スイッチング用TFT803と、駆動用TFT804と、保持容量805とを有している。
【0135】
806は、検査用電極104と画素電極208とが重なり合うことで形成された容量である。
【0136】
そして、スイッチング用TFT803のゲート電極は、走査線G1〜Gyのいずれか1つに接続されている。スイッチング用TFT803のソース領域とドレイン領域は、一方は信号線S1〜Sxのいずれか1つに接続されており、他の一方は駆動用TFT804のゲート電極に接続されている。そして、駆動用TFT804のソース領域とドレイン領域は、一方は電源線V1〜Vxのいずれか1つに接続されており、他の一方は画素電極に接続されている。
【0137】
なお、保持容量805が有する2つの電極は、駆動用TFT804のゲート電極と、電源線とにそれぞれ電気的に接続されている。
【0138】
図7に示した画素では、電源線V1〜Vxに、交流の駆動信号の電圧が印加されている。よって、画素が良品の場合、走査線に印加する電圧を制御することでスイッチング用TFT803をオンにし、信号線に印加する電圧を制御することで駆動用TFT804をオンにすることができ、その結果、画素電極に交流の駆動信号の電圧が印加される。
【0139】
画素電極に交流の駆動信号の電圧が印加されることで、画素電極と重なっている検査用電極104において、交流電圧が生じる。そして、生じた交流電圧は、出力807として後段の回路に与えられる。
【0140】
なお、図7に示した画素では、同じ走査線を有する画素の画素電極が、同一の検査用電極と重なっている。しかし、検査用電極は、図7に示した配置の仕方に限定されない。検査用電極と画素電極が重なる画素は、任意に選択することが可能である。例えば、図7に示した画素では、同じ信号線を有する画素の画素電極が、同一の検査用電極に接続されていても良い。
【0141】
出力807が与えられる後段の回路では、検査用電極において生じた交流電圧から、画素の良否を判定する。
【0142】
なお、半導体装置の駆動方法や、検査用電極の配置の仕方によって、1つの検査用電極と重なっている複数の画素電極に、電圧が同時に印加される場合、順に印加される場合、または任意に印加される場合とがある。
【0143】
複数の画素電極に同時に交流電圧が印加される場合、全ての画素が正常に動作しているときと、少なくともその1つの画素が正常に動作していないときとで、検査用電極に生じる交流電圧の波形が異なる。つまり、検査用電極に生じる交流電圧には、該複数の画素電極を有する全ての画素の動作状態を情報として有している。
【0144】
また、複数の画素電極に順に交流電圧が印加される場合、検査用電極に各画素の動作の状態を情報として有する交流電圧が、順に加算されて生じる。よって、全ての画素が良品の場合、複数の画素を順に動作させると、検査用電極に生じる交流電圧は単調に変化する。逆に、いずれか1つの画素が不良品のとき、複数の画素を順に動作させると、検査用電極に生じる交流電圧の変化は単調ではなくなる。したがって、全ての画素が正常に動作しいるときと、少なくともその1つの画素が正常に動作していないときとで、検査用電極に生じる交流電圧の波形は異なる。
【0145】
なお、実際に検査用電極に生じた交流電圧を、正常であることが既に確認されている画素の場合に、検査用電極に生じる交流電圧と比較することで、画素の動作状態を確認し、その良否を判定することが可能である。しかし、必ずしも、比較の基準となる交流電圧が、既に正常であることが確認されている画素によるものである必要はない。複数の検査電極において生じた交流電圧を、互いに比較することで、画素の動作状態を確認し、その良否を判定しても良い。また、シミュレーションにより算出された交流電圧の値と比較することで、画素の動作状態を確認し、その良否を判定しても良い。
【0146】
なお、図7では、画素部が有する全ての画素において、検査用電極と画素電極とを重ね合わせているが、本発明はこれに限定されない。任意に選択した画素においてのみ、検査用電極と画素電極とを重ね合わせ、任意に選択した画素においてのみ、動作の状態を検査するようにしても良い。
【0147】
本実施の形態では、駆動回路である信号線駆動回路と走査線駆動回路を、素子基板が有している例について説明したが、本発明で検査する素子基板はこれに限定されない。素子基板が画素部のみを有している場合でも、本発明の検査方法を用いて検査することが可能である。また、TEGと称される単体素子または該単体素子を複合化した評価回路においても、本発明の検査方法及び検査装置を用いて動作状態を確認することが可能である。
【0148】
本発明は上記構成によって、配線に直接プローブを立てなくても良否を判定することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、1回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
【0149】
(実施の形態2)
図8に、第2の構成を用いた場合における、本発明の検査を行なうための、第1検査基板及び第2検査基板の上面図を示す。また、本実施の形態において用いられる素子基板は実施の形態1の図2を参照することができる。
【0150】
図8(A)に示した第1検査基板は、基板6100上に、1次コイル形成部6101、外部入力用バッファ6102、第1検査基板用のコネクター接続部6103を有している。なお本明細書において第1検査基板は、基板6100と、1次コイル形成部6101と、基板6100上に形成されたその他の回路または回路素子全てを含んでいる。なお、外部入力用バッファ6102は、必ずしも設ける必要はない。
【0151】
なお、第1検査基板が有する1次コイル形成部6101の数及びその配置は、図8(A)に示した構成に限定されない。1次コイル形成部6101の数及びその配置は、設計者が任意に設定することが可能である。
【0152】
図8(B)に示した第2検査基板は、基板6120上に、複数の検査用電極6121と、第2検査基板用のコネクター接続部6122とを有している。なお本明細書において、第2検査基板は、基板6120と、複数の検査用電極6121と、第2検査基板用のコネクター接続部6122と、基板6100上に形成されたその他の回路または回路素子全てを含んでいる。
【0153】
なお、第2検査基板が有する検査用電極6121の数及びその配置は、図8(B)に示した構成に限定されない。検査用電極6121の数及びその配置は、設計者が任意に設定することが可能である。
【0154】
次に、検査工程における素子基板と検査基板の動作について説明する。なお検査工程における信号の流れを分かり易くするために、図8及び図2で示した素子基板と、第1及び第2検査基板の構成を、図9にブロック図で示し、図8及び図2を参照して説明する。
【0155】
第1検査基板6203において、信号源201または交流電源202から、コネクター接続部6103に接続されるコネクターを介して、外部入力用バッファ6102に検査用の交流の信号が入力される。検査用の交流の信号は、外部入力用バッファ6102において緩衝増幅され、1次コイル形成部6101に入力される。
【0156】
なお、図2、図8及び図9では、入力された交流の信号を、外部入力用バッファ6102において緩衝増幅してから、1次コイル形成部6101に入力しているが、本発明はこの構成に限定されない。外部入力用バッファ6102を設けずに、直接交流の信号を1次コイル形成部6101に入力しても良い。
【0157】
1次コイル形成部6101には、複数の1次コイルが形成されている。各1次コイルの2つの端子間に、交流の信号が入力される。
【0158】
一方、素子基板204が有する2次コイル形成部117には、1次コイル形成部6101が有する複数の1次コイルに対応した複数の2次コイルが形成されている。1次コイルに交流の信号が入力されると、電磁誘導により、各2次コイルが有する2つの端子間に起電力である交流の電圧が生じる。
【0159】
2次コイルにおいて発生した交流の電圧は、波形整形回路116aまたは整流回路116bに供給される。波形整形回路116aまたは整流回路116bでは、該交流の電圧を整形または整流化し、駆動信号または電源電圧を生成する。
【0160】
生成された駆動信号の電圧または電源電圧は、引きまわし配線114に与えられる。与えられた駆動信号の電圧または電源電圧等は、引きまわし配線114を介して信号線駆動回路111、走査線駆動回路112、画素部113に供給される。
【0161】
なお、波形整形回路116aまたは整流回路116bを介することなく、2次コイルにおいて発生した交流の電圧を、駆動信号として直接画素部113に入力するようにしても良い。
【0162】
画素部113には複数の画素が形成されており、各画素には画素電極が形成されている。なお、信号線駆動回路及び走査線駆動回路は、図2及び図9に示した数に限定されない。
【0163】
そして、信号線駆動回路111、走査線駆動回路112、画素部113が動作することで、各画素の画素電極に電圧が印加される。
【0164】
なお、検査対象の素子基板は、必ずしも信号線駆動回路111、走査線駆動回路112などの駆動回路を有している必要はない。そして、画素部113にのみ駆動信号の電圧または電源電圧を印加するようにしても良い。
【0165】
ただし、駆動信号の電圧または電源電圧は、画素電極に印加される電圧が交流電圧になるような値に設定にすることが肝要である。
【0166】
そして、各画素の画素電極を、検査用電極6121と一定の間隔を空けて重ねる。画素が正常に動作して画素電極に交流電圧が印加されていると、検査用電極6121に起電力が生じる。検査用電極6121に生じた起電力である交流電圧は、画素の動作状態を情報として有している。この、検査用電極6121に生じた交流電圧から、画素部が有する画素の動作状態を確認し、その良否を判定したり、不良箇所を突き止めることができる。
【0167】
なお本実施の形態において用いられる1次コイルと2次コイルは、実施の形態1の場合と同じであり、図4に示したようなコイルを用いることができる。
【0168】
図10に、素子基板204と、第1検査基板6203及び第2検査基板6205とを重ね合わせたときの斜視図を示す。ただし、図8(A)に示した第1検査基板6203が、図4(A)に示したコイルを1次コイルとして有し、図2に示した素子基板が、図4(A)に示したコイルを2次コイルとして有している場合について示す。なおコネクター6209は、第1検査基板用のコネクター接続部6103に接続されている。また、コネクター6210は、第2検査基板用のコネクター接続部6122に接続されている。
【0169】
図10に示すとおり、第1検査基板6203が有する1次コイル形成部6101と、素子基板204が有する2次コイル形成部117は、一定の間隔を空けて重なっている。なおこの間隔は小さければ小さいほど望ましく、1次コイル形成部6101と、素子基板204が有する2次コイル形成部117は、間隔の制御が可能な限り近づけたほうが良い。
【0170】
また、第2検査基板6205が有する検査用電極6121と、画素部113の各画素が有する画素電極は、一定の間隔を空けて重なっている。なおこの間隔は小さければ小さいほど望ましく、検査用電極6121と、画素部113の各画素が有する画素電極とは、間隔の制御が可能な限り近づけたほうが良い。
【0171】
第1検査基板6203と素子基板204の間隔は、両基板を固定することで保つようにしても良い。また、素子基板204と第1検査基板6203のいずれか一方を固定し、第1検査基板6203と素子基板204の間に一定の流量または圧力の流体を用いることで、間隔を保つようにしても良い。なお流体として、代表的には気体または液体を用いることができる。またその他に、粘性を有するゲルなどの流体を用いることも可能である。
【0172】
実施の形態1と同様に、1次コイルと2次コイルは、配線の渦の巻く方向が同一であっても逆であっても良い。また1次コイルと、2次コイルの間の間隔(Lgap)も設計者が適宜設定することができる。1次コイルと2次コイルが重なる様子については、実施の形態1の図6(A)を参照することができる。
【0173】
また、実施の形態1と同様に、1つの検査用電極6121が、同時に複数の画素電極と重なっている。なお、検査用電極は、1つの導電膜から形成されていても良いし、複数の導電膜を電気的に接続したものであっても良い。検査用電極と画素電極とが重なり合う様子については、実施の形態1の図6(B)を参照することができる。検査用電極6121と画素電極208とは、重なり合うことで容量が形成される。画素電極208に交流電圧が印加されると、静電誘導により検査用電極6121に起電力が生じる。
【0174】
なお、本実施の形態では、各検査用電極6121と重なる画素電極208の位置は任意であり、なおかつ複数回のモニター時において、各検査用電極6121と、各画素電極208の位置関係は異なる。
【0175】
また、素子基板の画素電極208と、第2検査基板の検査用電極6121とを重ね合わせたときの回路図は、実施の形態1の図7を参照することができる。ただし、図7に示した画素では、同じ走査線を有する画素の画素電極が、同一の検査用電極と重なっている。しかし、検査用電極は、図7に示した配置の仕方に限定されない。検査用電極と画素電極が重なる画素は、任意に選択することが可能である。
【0176】
モニター時における、各検査用電極6121と、各画素電極208の位置関係について説明する。
【0177】
検査用電極6121に生じる交流電圧をモニターする回数は、設計者が任意に設定することが可能である。また、各モニター時における、各検査用電極6121と各画素電極208の位置関係も、設計者が任意に設定することが可能である。ただし、全てのモニターにより得られた各検査用電極6121の交流電圧の値から、各画素の動作状態を判断することができるように、各モニター時における各検査用電極6121と各画素電極208の位置関係を定め、モニターの回数を設定することが肝要である。
【0178】
図11に、画素部の中心を軸として、画素電極208が形成されている面に対して平行な面内において、検査用電極6121を回転させたときの、画素電極208と検査用電極6121の位置関係を示す。なお、ここでは説明を判りやすくするため、画素部に5×5の画素電極が設けられている場合を例にとって説明する。
【0179】
図11(A)は回転させる前の状態であり、画素電極208が5つごとに、検査用電極6121と重なり合っている。
【0180】
図11(B)は、図11(A)の状態から、画素部の中心を軸として、検査用電極6121を時計と反対の方向に45°回転させた状態を示している。この場合、各検査用電極6121は、図11(A)の場合とは異なる画素電極208と重なり合っている。
【0181】
各検査用電極6121において生じる交流電圧は、検査用電極6121と重なっている画素電極の数、各画素電極と重なり合っている面積、及び各画素電極に印加される交流電圧の値によって、その振幅及び波形が異なる。
【0182】
検査用電極6121と重なっている画素電極の数と、各画素電極と重なり合っている面積は、計算により予め算出することが可能である。また、全ての画素が正常に動作している場合における、各画素電極に印加される交流電圧の振幅及び波形も、計算により算出するか、実際に測定することにより、予め得ることができる。
【0183】
よって、例えば図12に示すように、検査用電極6121と重なっている画素電極208のうち、不良画素における画素電極208aが混ざっていると、検査用電極6121において生じる交流電圧の振幅及び波形は、全ての画素が正常に動作する場合とは異なる。
【0184】
そして、検査用電極6121と重なっている画素電極208のうち、不良画素における画素電極の占める割合が高ければ高いほど、検査用電極6121において生じる交流電圧の振幅及び波形が、全ての画素が正常に動作する場合とかけ離れていく。したがって、1つの検査用電極6121と画素電極が重なっている画素のうち、正常に動作している画素の占める割合を算出することが可能である。
【0185】
さらに、複数回にわたって、検査用電極6121の画素電極208に対する位置を変えるため、各位置において、1つの検査用電極6121と画素電極が重なっている画素のうち、正常に動作している画素の占める割合を得ることができる。そして、検査用電極6121の位置ごとに得られた、正常に動作している画素の占める割合から、画素1つ1つの動作状態を判断することができ、その動作状態から良否を判定することができる。
【0186】
なお、半導体装置の駆動方法や、検査用電極の配置の仕方によって、1つの検査用電極と重なっている複数の画素電極に、電圧が同時に印加される場合、順に印加される場合、または任意に印加される場合とがある。
【0187】
複数の画素を同時に選択して動作させる場合、全ての画素が正常に動作しているときと、少なくともその1つの画素が正常に動作していないときとで、検査用電極に生じる交流電圧の波形が異なる。つまり、検査用電極に生じる交流電圧は、全ての画素の動作状態を情報として有している。
【0188】
また、複数の画素を順に選択して動作させる場合、検査用電極に各画素の動作の状態を情報として有する交流電圧が、順に加算されて生じる。よって、全て良品である複数の画素を順に動作させる場合、動作している画素の画素電極と検査用電極とが重なっている面積に対する、検査用電極に生じる交流電圧の変化の割合は、単調である。
【0189】
逆に、不良品の画素を含む複数の画素を順に動作させる場合、動作している画素の画素電極と検査用電極とが重なっている面積に対する、検査用電極に生じる交流電圧の変化の割合は、単調ではなくなる。したがって、全ての画素が正常に動作しいるときと、少なくともその1つの画素が正常に動作していないときとで、検査用電極に生じる交流電圧の波形は異なる。
【0190】
なお、正常であることが既に確認されている画素を用いた場合に、検査用電極に生じる交流電圧と、実際に検査用電極に生じる交流電圧とを、比較することで、画素の動作状態を確認し、その良否を判定することが可能である。しかし、必ずしも、比較の基準となる交流電圧が、既に正常であることが確認されている画素によるものである必要はない。複数の検査用電極において生じた交流電圧を、互いに比較することで、画素の動作状態を確認し、その良否を判定しても良い。なお、この場合、各検査用電極と重なっている画素電極の面積をも考慮に入れて比較することが肝要である。また、シミュレーションにより算出された交流電圧の値と比較することで、画素の動作状態を確認し、その良否を判定しても良い。
【0191】
なお、図7、図11では、画素部が有する全ての画素において、検査用電極と画素電極とを重ね合わせているが、本発明はこれに限定されない。任意に選択した画素においてのみ、検査用電極と画素電極とを重ね合わせ、任意に選択した画素においてのみ、動作状態を検査するようにしても良い。
【0192】
本実施の形態では、駆動回路である信号線駆動回路と走査線駆動回路を、素子基板が有している例について説明したが、本発明で検査する素子基板はこれに限定されない。素子基板が画素部のみを有している場合でも、本発明の検査方法を用いて検査することが可能である。また、TEGと称される単体素子または該単体素子を複合化した評価回路においても、本発明の検査方法及び検査装置を用いて動作状態を確認することが可能である。
【0193】
なお、検査用電極を基板上に固定せず、検査用電極を直接制御して移動させるようにしても良い。
【0194】
本発明は上記構成によって、配線に直接プローブを立てなくても素子基板の良否を判定することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、1回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
【0195】
【実施例】
以下に、本発明の実施例について説明する。
【0196】
(実施例1)
本実施例では、実施の形態1において、複数の検査電極において生じた交流電圧を互いに比較することで、画素の動作状態を確認してその良否を判定する、検査装置の構成について説明する。
【0197】
図13に本実施例の検査装置の構成をブロック図で示す。
【0198】
マンマシンI/F305から、測定コントローラー306に測定開始の指示が情報として入力される。測定コントローラー306は、ハンドラーI/F307に、測定を開始するために検査対象の素子基板302と検査基板301の位置を制御させる指示を、情報として入力する。そしてハンドラーI/F307によって、素子基板302が有する画素電極(図示せず)と、検査基板301が有する検査用電極303とが、一定の間隔を空けて重ね合わされる。
【0199】
また、測定コントローラー306は、測定シーケンサー308に測定開始の指示を情報として入力する。すると、測定シーケンサー308はパネル表示シーケンサー309を制御し、検査対象の画素の位置を選択し、その位置をパネル表示シーケンサー309からコイルドライバー310に情報として入力する。またRFキャリアー311は、信号源や交流電源を有しており、交流電圧を後段の回路に与えることができる。測定シーケンサー308は、RFキャリアー311制御し、交流電圧をコイルドライバー310に入力する。
【0200】
コイルドライバー310は、入力された交流電圧を用いて、検査対象の画素を動作させるための交流電圧を、外部入力用バッファ311に与える。外部入力用バッファ311は、与えられた交流電圧を緩衝増幅し、1次コイル形成部304に与える。
【0201】
そして、1次コイル形成部304に交流電圧が与えられることで、素子基板302が有する検査対象の画素が動作し、該画素の画素電極に交流電圧が印加される。なお、1次コイル形成部に交流電圧が与えられたときの素子基板の動作については、実施の形態において詳しく説明してあるので、ここでは説明を省略する。
【0202】
画素電極に交流電圧が印加されると、該画素電極と重なっている検査用電極303に交流の電圧が生じる。検査用電極303に生じた交流の電圧は、該画素の動作状態が情報として含まれている。
【0203】
検査用電極303に生じた交流電圧は、信号処理回路312に与えられる。信号処理回路312では、各検査用電極に生じた交流電圧の値を演算処理する。具体的には、検査用電極どうしで、生じた交流電圧の差を算出する。画素の動作状態によって、各検査用電極303に生じる交流電圧の波形が変わってくる。そのため、算出された交流電圧の差には、画素の動作状態が情報として含まれている。よって、算出された交流電圧の差を情報として有する信号(動作情報信号)には、画素の動作状態が情報として含まれている。動作情報信号は、選択回路313に入力される。
【0204】
なお、検査用電極に生じた交流電圧には、様々な雑音(ノイズ)が含まれていることがある。各検査用電極に生じる雑音は、その周波数や電圧が比較的近いため、検査用電極どうしで、生じた交流電圧の値の差を算出することで、この雑音をある程度取り除くことができる。そしてこの雑音は、検査用電極どうしの位置が近いほど、その周波数や電圧がより近くなる。よって、より近くに位置する検査用電極どうしで、生じた交流電圧の差を算出するのがより望ましい。
【0205】
選択回路313には、パネル表示シーケンサー309において選択された画素の位置の情報が、測定シーケンサー308を介して与えられている。選択回路313は、入力された複数の動作情報信号の中から、選択された画素に対応する動作情報信号をシグナルアナライザ314に入力する。
【0206】
シグナルアナライザ314では、入力された動作情報信号を増幅した後、A/D変換してデジタルにし、演算処理する。なお、A/D変換は必ずしも必要ではなく、演算処理をアナログで行なっても良い。演算処理は、画素の動作状態を分析するために行なう。よって、演算処理の内容は、設計者が適宜選択することが可能である。
【0207】
演算処理された動作情報信号は、測定コントローラ306に入力される。測定コントローラ306において、演算処理された動作情報信号から、画素の状態が特定され、さらには画素の良否が判定される。
【0208】
なお、本発明の発光装置は図13に示した構成に限定されない。本発明の発光装置は、交流電圧を生成する手段と、素子基板の配線及び回路素子に非接触で電圧を与える手段と、素子基板の画素電極に印加された電圧を非接触で読み取る手段と、素子基板の位置を制御する手段とを有していれば良い。そして、非接触で読み取った交流電圧から、画素の状態を特定することができ、さらには画素の良否を判定することができれば良い。
【0209】
(実施例2)
本実施例では、実施の形態2において、複数の検査用電極において生じた交流電圧を用いて、画素の動作状態を確認し、その良否を判定する検査装置の構成について説明する。
【0210】
図14に本実施例の検査装置の構成をブロック図で示す。
【0211】
マンマシンI/F6305から、測定コントローラー6306に測定開始の指示が情報として入力される。測定コントローラー6306は、ハンドラーI/F6307に、測定を開始するために検査対象の素子基板6302と、第1検査基板6301及び第2検査基板6315の位置を制御させる指示を、情報として入力する。
【0212】
そして、ハンドラーI/F6307によって、素子基板6302が有する2次コイル形成部(図示せず)と、第1検査基板6301が有する1次コイル形成部6304とが、一定の間隔を空けて重ね合わされている。また、ハンドラーI/F6307によって、素子基板6302が有する画素電極(図示せず)と、第2検査基板6315が有する検査用電極6303とが、一定の間隔を空けて重ね合わされる。
【0213】
また、測定コントローラー6306は、測定シーケンサー6308に測定開始の指示を情報として入力する。すると、測定シーケンサー6308はパネル表示シーケンサー6309を制御し、検査対象の画素の位置を選択し、その位置をパネル表示シーケンサー6309からコイルドライバー6310に情報として入力する。またRFキャリアー6311は、信号源や交流電源を有しており、交流電圧を後段の回路に与えることができる。測定シーケンサー6308は、RFキャリアー6311制御し、交流電圧をコイルドライバー6310に入力する。
【0214】
コイルドライバー6310は、入力された交流電圧を用いて、検査対象の画素を動作させるための交流電圧を、外部入力用バッファ6311に与える。外部入力用バッファ6311は、与えられた交流電圧を緩衝増幅し、1次コイル形成部6304に与える。
【0215】
そして、1次コイル形成部6304に交流電圧が与えられることで、素子基板6302が有する検査対象の画素が動作し、該画素の画素電極に交流電圧が印加される。
【0216】
画素電極に交流電圧が印加されると、該画素電極と重なっている検査用電極6303に交流の電圧が生じる。検査用電極6303に生じた交流の電圧は、該画素の動作状態が情報として含まれている。
【0217】
検査用電極6303に生じた交流電圧は、信号処理回路6312に与えられる。信号処理回路6312では、各検査用電極に生じた交流電圧の値を演算処理する。具体的には、検査用電極どうしで、生じた交流電圧の差を算出する。検査用電極に生じた交流電圧には、様々な雑音(ノイズ)が含まれていることがある。各検査用電極に生じる雑音は、その周波数や電圧が比較的近いため、検査用電極どうしで、生じた交流電圧の値の差を算出することで、この雑音をある程度取り除くことができる。そしてこの雑音は、検査用電極どうしの位置が近いほど、その周波数や電圧がより近くなる。よって、より近くに位置する検査用電極どうしで、生じた交流電圧の差を算出するのがより望ましい。
【0218】
なお、画素の動作状態によって、各検査用電極6303に生じる交流電圧の波形が変わってくる。そのため、算出された交流電圧の差には、画素の動作状態が情報として含まれている。よって、算出された交流電圧の差を情報として有する信号(動作情報信号)には、画素の動作状態が情報として含まれている。動作情報信号は、選択回路6313に入力される。
【0219】
選択回路6313には、パネル表示シーケンサー6309において選択された画素の位置の情報及び、各検査用電極6303と重なっている画素電極の位置及び重なっている面積の割合等の情報が、測定シーケンサー6308を介して与えられている。選択回路6313は、入力された複数の動作情報信号の中から、選択された画素に対応する動作情報信号をシグナルアナライザ6314に入力する。
【0220】
シグナルアナライザ6314では、入力された動作情報信号を増幅した後、A/D変換してデジタルにし、演算処理する。なお、A/D変換は必ずしも必要ではなく、演算処理をアナログで行なっても良い。演算処理は、モニターの際に検査用電極と重なっている画素の動作状態を分析するために行なう。よって、演算処理の内容は、設計者が適宜選択することが可能である。
【0221】
演算処理された動作情報信号は、測定コントローラ6306に入力される。
【0222】
そして、ハンドラーI/F6307によって、第2検査基板6315の素子基板6302に対する位置が変えられ、上述した動作を複数回繰り返し、複数の演算処理された動作情報信号を測定コントローラ6306に入力する。測定コントローラ6306において、各モニター時において各検査用電極と重なっていた画素電極の位置及び重なっている面積の割合と、入力された演算処理済みの動作情報信号から、各画素の状態が特定され、さらには画素の良否が判定される。
【0223】
なお、本発明の検査装置は図14に示した構成に限定されない。本発明の検査装置は、交流電圧を生成する手段と、素子基板の配線及び回路素子に非接触で電圧を与える手段と、素子基板の画素電極に印加された電圧を非接触で読み取る手段と、素子基板の位置を制御する手段とを有していれば良い。そして、非接触で読み取った交流電圧から、画素の状態を特定することができ、さらには画素の良否を判定することができれば良い。
【0224】
(実施例3)
本実施例では、図13に示した検査装置の信号処理回路の詳しい構成について説明する。なお、図14に示した検査装置の、信号処理回路も、本実施例で示した構成を有していても良い。
【0225】
図15に本実施例の信号処理回路の回路図を示す。図15に示した信号処理回路312、は、y個の検査用電極303(E1〜Ey)に対応した複数の差動アンプ350_1〜350_y−1を有している。
【0226】
そして、各検査用電極において生じた交流の電圧が、各差動アンプの非反転入力(+)にそれぞれ対応して入力されている。そして、各差動アンプの反転入力(−)には、非反転入力(+)に対応する検査用電極とは異なる検査用電極において生じた交流電圧が、印加されている。
【0227】
本実施例では、検査用電極Ei(i=1〜y−1のいずれか1つ)において生じた交流の電圧が、差動アンプ350_iの非反転入力(+)に与えられている。そして、検査用電極Ei+1(i=1〜y−1のいずれか1つ)において生じた交流の電圧が、差動アンプ350_i+1の第2の端子に与えられている。
【0228】
そして、各差動アンプは、出力である動作情報信号が、後段の選択回路313に入力されている。各差動アンプから出力される動作情報信号から、各検査用電極と重なっている画素の動作状態を確認することができる。なお、具体的には、画素の動作状態は、動作情報信号が有する電圧の値またはその波形から確認することができる。ただし、検査用電極Eyと重なっている画素は、差動アンプ350_y−1から出力される動作情報信号から、その動作状態を確認することができる。また、ダミーの検査用電極を用意し、検査用電極Eyにおいて生じた交流の電圧を別途設けた差動アンプの非反転入力(+)に与え、ダミーの検査用電極の電圧を第2の端子に与えるようにしても良い。さらに、画素部に、実際の表示には用いない検査目的のためのダミーの画素を設け、該ダミー画素とダミーの検査用電極を重ねるようにしても良い。
【0229】
検査用電極E1と重なっている画素の動作状態は、差動アンプ350_1から出力される動作情報信号に、情報として含まれている。また、検査用電極Ej(j=2〜y−1)と重なっている画素の動作状態は、差動アンプ350_j−1及び差動アンプ350_jから出力される動作情報信号に、情報として含まれている。また、検査用電極Eyと重なっている画素の動作状態は、差動アンプ350_y−1から出力される動作情報信号に、情報として含まれている。
【0230】
なお、画素の動作状態が、正常な画素の動作状態とどの程度異なっていれば、画素が正常に動作していないとみなすかの基準は、実施者が適宜設定することが可能である。
【0231】
なお本発明で用いる信号処理回路は、図15に示した構成に限定されない。
【0232】
本実施例は、実施例1または実施例2と自由に組み合わせて実施することが可能である。
【0233】
(実施例4)
図13に示した検査装置の信号処理回路の詳しい構成について説明する。なお、図14に示した検査装置の、信号処理回路も、本実施例で示した構成を有していても良い。
【0234】
図16に本実施例の信号処理回路の回路図を示す。図16に示した信号処理回路312は、yの検査用電極303(E1〜Ey)に対応した複数の1次誘導コイル360_1〜360_y−1と、複数の2次誘導コイル361_1〜361_y−1と、複数の容量362_1〜362_y−1を有している。
【0235】
本実施例の1次誘導コイル及び2次誘導コイル(合わせて誘導コイルと総称する)は、中心に磁性体を設けていても、設けていなくても良い。また、誘導コイルが有する配線は、同一平面にあっても良いし、なくても良い。
【0236】
そして、各検査用電極において生じた交流の電圧が、各1次誘導コイルの第1の端子にそれぞれ対応して入力されている。そして、各1次誘導コイルの第2の端子には、第1の端子に対応する検査用電極とは異なる検査用電極において生じた交流電圧が、印加されている。
【0237】
本実施例では、検査用電極Ei(i=1〜y−1のいずれか1つ)において生じた交流の電圧が、1次誘導コイル360_iの第1の端子に与えられている。そして、検査用電極Ei+1(i=1〜y−1のいずれか1つ)において生じた交流の電圧が、1次誘導コイル360_i+1の第2の端子に与えられている。
【0238】
また、複数の1次誘導コイル360_1〜360_y−1と、複数の2次誘導コイル361_1〜361_y−1とは、それぞれ互いに重なり合っている。そして、複数の容量362_1〜362_y−1は、複数の2次誘導コイル361_1〜361_y−1の第1の端子と第2の端子の間に形成されている。
【0239】
また、複数の2次誘導コイル361_1〜361_y−1の第1の端子において生じた電圧が、動作情報信号の電圧として、全て選択回路313に印加されている。また、複数の2次誘導コイル361_1〜361_y−1の第2の端子は、全て一定の電圧(図16ではグラウンドの電圧)が与えられている。
【0240】
そして、各2次誘導コイルの第1の端子において生じた動作情報信号から、各検査用電極と重なっている画素の動作状態を確認することができる。ただし、検査用電極Eyと重なっている画素は、2次誘導コイル361_y−1の第1の端子において生じた動作情報信号から、その動作状態を確認することができる。
【0241】
また、ダミーの検査用電極を用意し、検査用電極Eyにおいて生じた交流の電圧を別途設けた1次誘導コイルの第1の端子に与え、ダミーの検査用電極の電圧を1次誘導コイルの第2の端子に与えるようにしても良い。そして、別途設けた2次誘導コイルの第1の端子において生じた動作情報信号から、その動作状態を確認することができる。さらに、画素部に、実際の表示には用いない検査目的のためのダミーの画素を設け、該ダミー画素とダミーの検査用電極を重ねるようにしても良い。
【0242】
検査用電極E1と重なっている画素の動作状態は、2次誘導コイル361_1の第1の端子で生じた動作情報信号が情報として含んでいる。また、検査用電極Ej(j=2〜y−1)と重なっている画素の動作状態は、2次誘導コイル361_j−1の第1の端子及び2次誘導コイル361_jの第1の端子で生じた動作情報信号が情報として含んでいる。また、検査用電極Eyと重なっている画素の動作状態は、2次誘導コイル361_y−1の第1の端子で生じた動作情報信号が情報として含んでいる。
【0243】
なお、画素の動作状態が、正常な画素の動作状態とどの程度異なっていれば、画素が正常に動作していないとみなすかの基準は、実施者が適宜設定することが可能である。
【0244】
なお本発明で用いる信号処理回路は、図16に示した構成に限定されない。
【0245】
本実施例は、実施例1または実施例2と自由に組み合わせて実施することが可能である。
【0246】
(実施例5)
本実施例では、実施の形態1における波形整形回路の詳しい構成について、図17を用いて説明する。なお、実施の形態2の波形整形回路も、本実施例で示した構成を有していても良い。
【0247】
図17に、図3で示した信号源201、1次コイル形成部101、2次コイル形成部117、波形整形回路116aの接続の様子を示す。1次コイル形成部101には、複数の1次コイル206が設けられている。2次コイル形成部117には、複数の2次コイル207が設けられている。
【0248】
各1次コイル206には、信号源201から検査用の交流の信号が入力されている。具体的には、信号源201から検査用の交流の信号の電圧が、各1次コイル206が有する2つの端子間に印加される。1次コイル206に交流の信号が入力されると、対応する2次コイル207に起電力である交流の電圧が生じ、該交流の電圧が波形整形回路116aに印加される。
【0249】
波形整形回路116aは、時間的に変化する量、すなわち電圧や電流等の波形を形成したり、整形したりするために用いる電子回路である。図17では、抵抗501、502、コンデンサ503、504を有し、各回路素子を組み合わせて積分型波形整形回路116aを構成している。むろん波形整形回路は図17に示した構成に限られない。また、電源回路と同様に、ダイオードを用いた検波回路を使用し、波形整形を行なっても良い。
【0250】
本発明で用いる波形整形回路116aは、入力された交流の起電力から、具体的にはクロック信号(CLK)、スタートパルス信号(SP)、ビデオ信号(Video Signals)を生成し、出力する。
【0251】
なお、波形整形回路116aでは、上述した信号に限定されず、任意の波形の信号を生成することが可能である。波形整形回路116aで生成される信号は、画素の動作状態を確認することができる信号であれば良い。
【0252】
波形整形回路116aから出力された信号は、後段の回路、例えば信号線駆動回路111、走査線駆動回路112、画素部113に入力される。
【0253】
本実施例は、実施例1〜4と自由に組み合わせて実施することが可能である。
【0254】
(実施例6)
本実施例では、実施の形態2における整流回路116bの詳しい構成について、図18を用いて説明する。なお、実施の形態2の整流回路も、本実施例で示した構成を有していても良い。
【0255】
図18に、図3で示した交流電源202、1次コイル形成部101、2次コイル形成部117、整流回路116bの接続の様子を示す。1次コイル形成部101には、複数の1次コイル206が設けられている。2次コイル形成部117には、複数の2次コイル207が設けられている。
【0256】
各1次コイル206には、交流電源202から検査用の交流の信号が入力されている。1次コイル206に交流の信号が入力されると、対応する2次コイル207に起電力である交流の電圧が生じ、該交流の電圧が整流回路116bに印加される。
【0257】
なお、本発明において整流回路とは、供給された交流の電圧から直流の電源電圧を生成する回路を意味する。なお直流の電源電圧とは、回路、回路素子または画素に与えられる、一定の高さに保たれた電圧を意味する。
【0258】
図18で示した整流回路116bでは、ダイオード601と、コンデンサ602と、抵抗603とを有している。ダイオード601は入力された交流の電圧を整流化し、直流の電圧に変換する。
【0259】
図19(A)に、ダイオード601において整流化される前の、交流の電圧の時間変化を示す。また、図19(B)に、整流化された後の電圧の時間変化を示す。図19(A)のグラフと図19(B)のグラフを比較してわかるように、整流化された後は、半周期毎に、電圧が0または一方の極性を有する値をとる、いわゆる脈流の電圧になっている。
【0260】
図19(B)に示した脈流の電圧は、電源電圧として用いることが難しい。そこで通常では、コンデンサにおいて電荷を蓄えることによって、脈流を平滑化して直流の電圧に変換している。しかし、薄膜の半導体を用いて、脈流を十分に平滑化させることができる大容量のコンデンサを形成するには、コンデンサ自体の面積を非常に大きくする必要があり、現実的ではない。そこで、本発明では、整流化した後に位相の異なる脈流の電圧を合成(加算)し、電圧を平滑化する。上記構成により、コンデンサの容量が小さくても脈流を十分に平滑化させることができ、さらには、コンデンサを積極的に設けなくとも、脈流を十分に平滑化させることができる。
【0261】
図18では4つの1次コイルに、それぞれ位相の異なる交流の信号を入力することで、4つのダイオード601から位相の異なる4つの脈流の電圧を出力するようにする。そして、上記4つの脈流の電圧が加算されて、高さがほぼ一定に保たれた直流の電源電圧が生成され、後段の回路に出力される。
【0262】
なお図18では、4つのダイオード601から出力される、位相の異なる4つの脈流の信号を加算することで、電源電圧を生成していたが、本発明はこの構成に限定されない。位相分割の数はこれに限定されず、整流回路からの出力を、電源電圧として用いることができるぐらい平滑化することが可能であれば、位相分割の数は幾つでも良い。
【0263】
図20に、複数の整流化された信号を加算しすることで得られる、電源電圧の時間変化を示す。図20(A)は、4つの位相の異なる脈流の電圧を加算することで、1つの電源電圧が生成されている例を示している。
【0264】
なお本発明の整流回路において生成される電圧は、複数の脈流を加算して生成されるため、直流以外の成分であるリプルが存在している。リプルとは電圧の最も高い電圧と最も低い電圧との差に相当する。リプルが小さければ小さいほど、整流回路において生成される電圧は直流に近づき、電源電圧として用いやすくなる。
【0265】
図20(B)に、8つの位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図20(A)に示した電源電圧の時間変化と比較して、リプルが小さくなっていることがわかる。
【0266】
図20(C)に、16の位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図20(B)に示した電源電圧の時間変化と比較して、リプルがさらに小さくなっていることがわかる。
【0267】
このように、多くの位相の互いに異なる脈流を加算することで、電源電圧のリプルが小さくなり、より直流化されることがわかる。よって、位相分割の数が多ければ多いほど、整流回路から出力される電源電圧が平滑化されやすい。また、コンデンサ602の容量が大きければ大きいほど、整流回路から出力される電源電圧が平滑化されやすい。
【0268】
整流回路116bにおいて生成された電源電圧は、端子610、611から出力される。具体的には、端子610からグラウンドに近い電圧が出力され、端子611からは正の極性を有する電源電圧が出力される。なお、ダイオードの陽極と陰極を逆に接続することで、出力される電源電圧の極性を逆にすることができる。端子610、611に接続されているダイオード602は、端子612、613に接続されているダイオード601に対して、陽極と陰極が逆に接続されている。よって、端子612からグラウンドに近い電圧が出力され、端子613からは負の極性を有する電源電圧が出力される。
【0269】
なお、素子基板上には様々な回路または回路素子が形成されており、各回路または回路素子の種類または用途によって、回路または回路素子に供給するべき電源電圧の高さが異なる。図18に示した整流回路では、入力する交流の信号の振幅を調整することで、各端子にに入力される電圧の高さを調整することができる。さらに、接続する端子を変えることで、電源電圧の高さを変えることができる。
【0270】
本発明で用いる整流回路は、図18に示した半波整流回路に限定されない。本発明で用いる整流回路は、入力された交流の信号から直流の電源電圧を生成することができる回路であれば良い。
【0271】
図21に、図18で示した以外の構成を有する整流回路の回路図を示す。図21(A)に示した整流回路は倍電圧全波整流回路901であり、2つのダイオード902、903を有している。また図21(A)に示した倍電圧全波整流回路は、コンデンサ904、905を有している。なおコンデンサの位置及びその数は、図21(A)に示したものに限定されない。
【0272】
ダイオード902のカソードと、ダイオード903のアノードは、共に2次コイルの端子の1つに接続されている。倍電圧全波整流回路901を複数設け、出力を加算することによって、図18に示した半波整流回路に比べて2倍の直流電圧を得ることができる。
【0273】
図21(B)に示した整流回路はブリッジ整流回路911であり、4つのダイオード912、913、914、915を有している。4つのダイオード912、913、914、915はブリッジを形成している。また図21(B)に示したブリッジ整流回路は、コンデンサ916を有している。なおコンデンサの位置及びその数は、図21(B)に示したものに限定されない。
【0274】
本実施例では、実施例1〜5と自由に組み合わせて実施することが可能である。
【0275】
(実施例7)
本実施例では、検査用の駆動信号及び電源電圧について、一般的な発光装置の場合を例にとって、より詳しく説明する。
【0276】
図22に、一般的な発光装置のOLEDパネルの構成を示す。なお、図22ではデジタルのビデオ信号を用いて画像を表示する発光装置の駆動回路を例に説明する。図22に示したOLEDパネルは、信号線駆動回路700、走査線駆動回路701、画素部702を有している。
【0277】
画素部702には、複数の信号線と、複数の走査線と、複数の電源線が形成されており、信号線と走査線と電源線とで囲まれた領域が画素に相当する。なお、図22では複数の画素のうち、1つの信号線707と、1つの走査線709と、1つの電源線708を有する画素のみを代表的に示した。各画素はスイッチング素子となるスイッチング用TFT703と、駆動用TFT704と、保持容量705と、OLEDの画素電極706を有している。
【0278】
スイッチング用TFT703のゲート電極は走査線709に接続されている。そしてスイッチング用TFT703のソース領域とドレイン領域は、一方は信号線707に、もう一方は駆動用TFT704のゲート電極に接続されている。
【0279】
駆動用TFT704のソース領域とドレイン領域は、一方は電源線708に、もう一方は画素電極706に接続されている。そして、駆動用TFT704のゲート電極と電源線708とで保持容量705が形成されている。なお保持容量705は必ずしも形成する必要はない。
【0280】
信号線駆動回路700は、シフトレジスタ710、第1ラッチ711、第2ラッチ712を有している。シフトレジスタ710、第1ラッチ711及び第2ラッチ712には、それぞれ電源電圧(Power supply)が与えられている。また、シフトレジスタ710には信号線駆動回路用のクロック信号(S−CLK)とスタートパルス信号(S−SP)が与えられている。第1ラッチ711にはラッチのタイミングを決定するラッチ信号(Latch signals)とビデオ信号(Video signals)が与えられている。
【0281】
シフトレジスタ710にクロック信号(S−CLK)とスタートパルス信号(S−SP)が入力されると、ビデオ信号のサンプリングのタイミングを決定するサンプリング信号が生成され、第1ラッチ711に入力される。
【0282】
なお、シフトレジスタ710からのサンプリング信号を、バッファ等によって緩衝増幅してから、第1ラッチ711に入力するようにしても良い。サンプリング信号が入力される配線には、多くの回路あるいは回路素子が接続されているために負荷容量(寄生容量)が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファは有効である。
【0283】
第1ラッチ711は複数のステージのラッチを有している。第1ラッチ711では、入力されたサンプリング信号に同期して、入力されたビデオ信号をサンプリングし、各ステージのラッチに順に記憶していく。
【0284】
第1ラッチ711の全てのステージのラッチにビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【0285】
1ライン期間が終了すると、第2ラッチ712にラッチ信号が入力される。この瞬間、第1ラッチ711に書き込まれ保持されているビデオ信号は、第2ラッチ712に一斉に送出され、第2ラッチ712の全ステージのラッチに書き込まれ、保持される。
【0286】
ビデオ信号を第2ラッチ712に送出し終えた第1ラッチ711には、シフトレジスタ710からのサンプリング信号に基づき、ビデオ信号の書き込みが順次行われる。
【0287】
この2順目の1ライン期間中には、第2ラッチ712に書き込まれ、保持されているビデオ信号がソース信号線に入力される。
【0288】
一方、走査線駆動回路701は、シフトレジスタ721と、バッファ722を有している。シフトレジスタ721、バッファ722には、電源電圧(Power supply)が与えられている。また、シフトレジスタ721には走査線駆動回路用のクロック信号(G−CLK)とスタートパルス信号(G−SP)が与えられている。
【0289】
また、電源線708には、交流電圧が印加されている。
【0290】
シフトレジスタ721にクロック信号(G−CLK)とスタートパルス信号(G−SP)が入力されると、走査線の選択のタイミングを決定する選択信号が生成され、バッファ722に入力される。バッファ722に入力された選択信号は、緩衝増幅されて走査線709に入力される。
【0291】
走査線709が選択されると、選択された走査線709にゲート電極が接続されたスイッチング用TFT703がオンになる。そして、信号線に入力されたビデオ信号が、オンになっているスイッチング用TFT703を介して、駆動用TFT704のゲート電極に入力される。
【0292】
駆動用TFT704は、ゲート電極に入力されたビデオ信号の有する1または0の情報に基づいて、そのスイッチングが制御される。駆動用TFT704がオンのときに、電源線の交流電圧が画素電極に与えられる。駆動用TFT704がオフのとき、電源線の交流電圧が画素電極に与えられない。
【0293】
このように、信号線駆動回路700と、走査線駆動回路701と、画素部702が動作したときに、画素電極に交流電圧が印加されることで、画素の動作情報を含んでいる交流電圧が検査用電極730に生じる。そして、検査用電極730に生じた交流電圧をもとに、画素の動作情報の確認及び画素の良否の判定を行う。
【0294】
またさらに、駆動回路に不良が生じていて、画素に不良が生じていない場合でも、画素電極に印加される電圧の値は変化する。よって、駆動回路の良否も判定することは可能である。
【0295】
図22に示したOLEDパネルの場合、S−CLK、S−SP、G−CLK、G−SP、ラッチ信号及びビデオ信号を、検査用の駆動信号として各回路に入力している。なお、検査用の駆動信号は、上述した信号に限定されない。駆動に関わる信号ならば、検査用の駆動信号として用いることが可能である。例えば、上述した信号の他に、走査線の走査方向を切りかえるタイミングを決定する信号や、走査線への選択信号の入力方向を切りかえる信号などを入力しても良い。ただし、検査したい画素の動作状態を確認したり、その良否を判定できるような信号を入力することが肝要である。
【0296】
また、OLEDパネルが有する画素を全て検査するのではなく、その中の一部の画素を検査対象とする場合、該一部の画素のみを動作させるような駆動信号のみを入力すれば良く、上述した駆動信号を全て入力する必要は、必ずしもない。
【0297】
なお電源電圧を、位相の異なる複数の脈流の信号を加算して生成している場合、加算する脈流の信号の数によっても1次コイルの数は変わってくる。
【0298】
なお本発明の検査装置及び検査方法は、図22に示した構造を有するOLEDパネルに限定するわけではない。
【0299】
本実施例は、実施例1〜6と自由に組み合わせて実施することが可能である。
【0300】
(実施例8)
本実施例では、大型の基板を用いて複数の表示用の基板を形成する場合において、検査終了後の基板の切断について説明する。
【0301】
図23に、本実施例の、切断前の大型の基板の上面図を示す。1001は画素部、1002は走査線駆動回路、1003は信号線駆動回路である。また1004で示した領域には、複数の2次コイル、波形整形回路、整流回路、検査専用回路等の、検査工程のときのみ用い、検査工程終了後は用いない回路または回路素子が形成されている。
【0302】
図23において、点線で示すラインにおいて基板を切断することで、1つの基板から9つの表示用の基板が形成される。なお、本実施例では、1つの基板から9つの表示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。
【0303】
なお切断の際に、2次コイルとコネクターとが物理的及び電気的に切り離されるように切断されている。そして図23では、領域1004が、基板の切断後、表示用には用いない基板の方に設けられている。
【0304】
大型基板の切断の仕方について、図23とは異なる例について説明する。図24において、1101は画素部、1102は走査線駆動回路、1103は信号線駆動回路である。また1104で示した領域には、複数の2次コイル、波形整形回路、整流回路、検査専用回路等の、検査工程のときのみ用い、検査工程終了後は用いない回路または回路素子が形成されている。
【0305】
図24において、点線で示すラインにおいて基板を切断することで、1つの基板から9つの素子基板が形成される。なお、本実施例では、1つの基板から9つの表示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。
【0306】
なお切断の際に、2次コイルとコネクターとが物理的及び電気的に切り離されるように切断され、破壊されている。そして図24では、領域1104が、基板の切断ライン上に設けられており、検査終了後に切断され、破壊される。検査終了後、領域1104に形成されている回路または回路素子は不要であるので、完成した半導体装置の動作に何ら支障はきたさない。
【0307】
なお、波形整形回路または整流回路も、切断後、半導体装置に用いられる方の基板に残されていても良いし、半導体装置には用いない方の基板上に形成されていても良い。また、切断後、破壊されていても良い。
【0308】
本実施例は、実施例1〜7の構成と自由に組み合わせて実施することが可能である。
【0309】
(実施例9)
本実施例では、本発明の検査工程の順序について、フローチャートを用いて説明する。
【0310】
図25に、本発明の検査工程のフローチャートを示す。まず、検査前の作製工程が終了した後、検査用の電源電圧または駆動信号の電圧を、素子基板の回路素子または配線に非接触で印加する。
【0311】
その結果、検査対象である画素が何らかの動作を行い、画素と重ね合わされている検査用電極において、画素の動作状態を情報として有する交流電圧が生じる。この交流電圧を、検査用電極の位置を変えながら、複数回モニターする。
【0312】
そして、検査用電極において生じた交流電圧をもとに、画素の動作状態の確認や、画素の良否の判定を行う。なお、必ずしも画素の動作状態を良と不良の2つに選り分けるのではなく、動作状態によって複数のランクに選り分けるようにしても良い。
【0313】
また、画素の良否の判断基準は、本発明を実施する者が適宜設定することが可能である。さらに、不良と判断された画素が幾つあった場合に、素子基板を不良品と判断するかどうかも、本発明を実施する者が適宜設定することが可能である。不良画素が1つでも存在した場合に不良と判断することも可能であるし、ある一定の数の不良画素が存在した場合に不良と判断することが可能である。
【0314】
良と判断された場合は、この時点で検査が終了したものとみなされ、検査工程後の作製工程が開始される。
【0315】
不良と判断された場合、工程からはずし製品として完成させない(ロットアウト)か、不良の原因を特定するかが選択される。なお、1つの大型基板から複数の製品を作製しようとする場合は、基板切断後にロットアウトとなる。
【0316】
不良の原因を特定し、修復(リペア)が可能だと判断された場合、リペア後、再び本発明の検査工程を行ない、上述した動作を繰り返すことができる。逆にリペアが不可能だと判断された場合、そこでロットアウトとなる。
【0317】
本実施例は、実施例1〜8の構成と自由に組み合わせて実施することが可能である。
【0318】
(実施例10)
本実施例では、本発明で用いるコイルと、該コイルが有する端子と配線(コイル用配線)との接続について、詳しく説明する。
【0319】
図26(A)では、絶縁表面上にコイル1601が形成され、該コイル1601を覆って前期絶縁表面上に層間絶縁膜1603を形成している。そして、該層間絶縁膜にコンタクトホールを形成して、層間絶縁膜上に、コンタクトホールを介してコイル1601と接続するように、コイル用配線1602を形成している。
【0320】
図26(B)は、図26(A)の破線C−C’における断面図である。
【0321】
図26(C)では、絶縁表面上にコイル用配線1612が形成され、該コイル用配線1612を覆って前期絶縁表面上に層間絶縁膜1613を形成している。そして、該層間絶縁膜にコンタクトホールを形成して、層間絶縁膜上に、コンタクトホールを介してコイル用配線1612と接続するように、コイル1611を形成している。
【0322】
図26(D)は、図26(C)の破線D−D’における断面図である。
【0323】
なお本発明において用いられるコイルの作製方法は、上述した方法に限定されない。絶縁膜をパターニングすることで渦状の溝を形成し、該溝を覆って導電性を有する膜を前記絶縁膜上に形成する。その後、前記導電性の膜を、前記絶縁膜が露出するまでエッチングまたはCMP法を用いて研磨することで、前記溝においてのみ導電性の膜が残るようにする。この溝において残った導電性の膜をコイルとして用いることも可能である。
【0324】
本実施例は、実施例1〜8の構成と自由に組み合わせて実施することが可能である。
【0325】
(実施例11)
本実施例では、実施の形態1において、Walsh関数を用いて、各画素が正常に動作しているかどうかを検査する方法について説明する。
【0326】
本実施例では、4×4個の画素を有する発光装置の場合を例にとって説明する。4×4個の画素を有する発光装置では、W00(4、4)〜W33(4、4)(以下、略してW00〜W33と称す)、の16個の関数群が求められる。
【0327】
図27に、W00〜W33の関数群を用いて動作させた画素の位置を、具体的に示す。なお、白地で示した画素と、斜線で示した画素とは、画素電極に印加される電圧の値が互いに異なる。
【0328】
W00〜W33の関数群を順に用いて画素を動作させた場合、4×4個の各画素の動作は、全て異なる。よって、同じ走査線を有する画素ごとに、検査用電極が画素電極と重なっていても、各画素が正常に動作しているかどうかを検査することができる。
【0329】
例えば、1ライン目の画素について考察する。画素(1、1)では、画素が白地で示されている場合を○、斜線で示されている場合を×で表すと、全て○で表される。また例えば、画素(2、1)では、順に○○××○○××○○××○○××で表される。画素(3、1)では、順に○××○○××○○××○○××○で表される。画素(4、1)では、順に○×○×○×○×○×○×○×○×で表される。
【0330】
全ての画素が正常に動作した場合、各関数にごとの1ライン目の画素における○の数は、順に、4、2、2、2、4、2、2、2、4、2、2、2、4、2、2、2で表される。そして、例えば画素(2、1)が正常に動作せずに、常に斜線で示した表示を行っていた場合、各関数にごとの1ライン目の画素における○の数は、順に、3、1、2、2、3、1、2、2、3、1、2、2、3、1、2、2で表される。よって、全ての画素が正常に動作している場合と比較すると、画素(2、1)が正常に動作していないことを推測することができる。
【0331】
なお、本実施例では、2次元でWalsh関数を用いたが、1次元でWalsh関数を用いて画素を動作させるようにしても良い。この場合、上述した4×4個の画素を有する発光装置において、4つの関数群を用いて動作状態を検査することが可能である。
【0332】
本実施例は、実施例1〜9の構成と自由に組み合わせて実施することが可能である。
【0333】
【発明の効果】
本発明は上記構成によって、配線またはプローブ用の端子に直接プローブを立てなくても、検査対象の画素の動作の良否を判定することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、1回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
【図面の簡単な説明】
【図1】 検査基板の上面図。
【図2】 素子基板の上面図。
【図3】 検査基板と素子基板のブロック図。
【図4】 コイル拡大図。
【図5】 検査時における検査基板と素子基板の斜視図。
【図6】 重なっているコイルの拡大図と、重なっている画素電極と検査用電極の拡大図。
【図7】 検査時における検査基板と素子基板の回路図。
【図8】 検査基板の上面図。
【図9】 検査基板と素子基板のブロック図。
【図10】 検査時における検査基板と素子基板の斜視図。
【図11】 検査用電極を回転させたときの、検査用電極と画素電極の重なりを示す図。
【図12】 不良画素が有する画素電極と、検査用電極の重なりを示す図。
【図13】 実施の形態1における検査装置の構成を示すブロック図。
【図14】 実施の形態2における検査装置の構成を示すブロック図。
【図15】 信号処理回路の回路図。
【図16】 信号処理回路の回路図。
【図17】 波形整形回路の回路図。
【図18】 整流回路の回路図。
【図19】 交流から整流化されて脈流となった信号の経時変化。
【図20】 脈流の加算により生成された直流の信号の経時変化。
【図21】 整流回路の回路図。
【図22】 発光装置のOLEDパネルのブロック図。
【図23】 大型の基板の上面図。
【図24】 大型の基板の上面図。
【図25】 本発明の検査工程の流れを示すフローチャート。
【図26】 コイルの上面図及び断面図。
【図27】 各関数に対する画素の動作状態を示す図。
Claims (18)
- 第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを一定の間隔を空けて重ね合わせ、前記第2のコイルが有する2つの端子間に第2の交流電圧を生成し、
前記第2の交流電圧を前記第2のコイルと同一基板上の画素に設けられた画素電極に供給し、
前記画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記第2の交流電圧を用いて前記検査用電極に第3の交流電圧を生成し、
前記検査用電極に生じた第3の交流電圧から前記画素電極に供給された前記第2の交流電圧を算出することを特徴とする電圧測定方法。 - 第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを一定の間隔を空けて重ね合わせ、前記第2のコイルが有する2つの端子間に第2の交流電圧を生成し、
前記第2の交流電圧を、整流化または前記第2の交流電圧の波形を整形して、第3の交流電圧を生成し、
前記第3の交流電圧を前記第2のコイルと同一基板上の画素に設けられた画素電極に供給し、
前記画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記第3の交流電圧を用いて前記検査用電極に第4の交流電圧を生成し、
前記検査用電極に生じた第4の交流電圧から前記画素電極に供給された前記第3の交流電圧を算出することを特徴とする電圧測定方法。 - 第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを一定の間隔を空けて重ね合わせ、前記第2のコイルが有する2つの端子間に第2の交流電圧を生成し、
前記第2の交流電圧を前記第2のコイルと同一基板上の複数の画素にそれぞれ設けられた画素電極に供給し、
前記複数の画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記第2の交流電圧を用いて前記検査用電極に第3の交流電圧を生成し、
前記検査用電極に生じた第3の交流電圧から前記複数の画素電極に供給された前記第2の交流電圧の総和を算出することを特徴とする電圧測定方法。 - 第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを一定の間隔を空けて重ね合わせ、前記第2のコイルが有する2つの端子間に第2の交流電圧を生成し、
前記第2の交流電圧を、整流化または前記第2の交流電圧の波形を整形して、第3の交流電圧を生成し、
前記第3の交流電圧を前記第2のコイルと同一基板上の複数の画素にそれぞれ設けられた画素電極に供給し、
前記複数の画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記検査用電極に第4の交流電圧を生成し、
前記検査用電極に生じた第4の交流電圧から前記複数の画素電極に供給された前記第3の交流電圧の総和を算出することを特徴とする電圧測定方法。 - 第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを一定の間隔を空けて重ね合わせ、前記第2のコイルが有する2つの端子間に第2の交流電圧を生成し、
前記第2の交流電圧を、前記第2のコイルと同一基板上の複数の画素にそれぞれ設けられ た画素電極に供給し、
前記複数の画素電極の一部または全てと一定の間隔を空けて重ねたまま検査用電極を回転させ、前記第2の交流電圧を用いて前記検査用電極に第3の交流電圧を生成し、
前記検査用電極に生じた第3の交流電圧と前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極の各々に供給された前記第2の交流電圧を算出することを特徴とする電圧測定方法。 - 第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと第2のコイルとを一定の間隔を空けて重ね合わせ、前記第2のコイルが有する2つの端子間に第2の交流電圧を生成し、
前記第2の交流電圧を、整流化または前記第2の交流電圧の波形を整形して、第3の交流電圧を生成し、
前記第3の交流電圧を、前記第2のコイルと同一基板上の複数の画素にそれぞれ設けられた画素電極に供給し、
前記複数の画素電極の一部または全てと一定の間隔を空けて重ねたまま検査用電極を回転させ、前記第3の交流電圧を用いて前記検査用電極に第4の交流電圧を生成し、
前記検査用電極に生じた第4の交流電圧と前記複数の画素電極に対する前記検査用電極の位置とから、前記複数の画素電極の各々に供給された前記第3の交流電圧を算出することを特徴とする電圧測定方法。 - 請求項1乃至請求項6のいずれか一項において、
前記第1のコイル、前記第2のコイルが有する配線は、それぞれ同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴とする電圧測定方法。 - 請求項1乃至請求項7のいずれか一項において、
前記第1のコイルと前記検査用電極は、絶縁表面上に形成されていることを特徴とする電圧測定方法。 - 請求項8において、
前記基板と前記絶縁表面の間隔は、前記基板と前記絶縁表面の間に流体を流すことにより制御していることを特徴とする電圧測定方法。 - 請求項1乃至請求項9のいずれか一項に記載の前記電圧測定方法を用いて得られた、前記画素電極に印加された電圧またはその総和を用いて、前記画素の良否を判定することを特徴とする電気的検査方法。
- 基板上に、信号線、走査線、電源線、スイッチング用TFT、駆動用TFT及び画素電極を有する画素と、第2のコイルとが設けられ、
前記スイッチング用TFTのゲート電極は前記走査線に電気的に接続されており、
前記スイッチング用TFTのソース領域とドレイン領域の一方は前記信号線に電気的に接続されており、他方は前記駆動用TFTのゲート電極に電気的に接続されており、
前記駆動用TFTのソース領域とドレイン領域の一方は前記電源線に電気的に接続されており、他方は前記画素電極に接続されている発光装置の電圧測定方法であって、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと前記第2のコイルとを一定の間隔を空けて重ね合わせ、前記第2のコイルが有する2つの端子間に第2の交流電圧を生成して、前記電源線に供給し、
前記信号線に印加する電圧を制御して前記駆動用TFTをオンすることで、前記第2の交流電圧を前記電源線から前記画素電極に供給し、
前記画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記第2の交流電圧を用いて前記検査用電極に第3の交流電圧を生成し、
前記検査用電極に生じた第3の交流電圧から前記画素電極に供給された前記第2の交流電圧を算出することを特徴とする発光装置の電圧測定方法。 - 基板上に、信号線、走査線、電源線、スイッチング用TFT、駆動用TFT及び画素電極を有する画素と、第2のコイルとが設けられ、
前記スイッチング用TFTのゲート電極は前記走査線に電気的に接続されており、
前記スイッチング用TFTのソース領域とドレイン領域の一方は前記信号線に電気的に接続されており、他方は前記駆動用TFTのゲート電極に電気的に接続されており、
前記駆動用TFTのソース領域とドレイン領域の一方は前記電源線に電気的に接続されており、他方は前記画素電極に接続されている発光装置の電圧測定方法であって、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと前記第2のコイルとを一定の間隔を空けて重ね合わせ、前記第2のコイルが有する2つの端子間に第2の交流電圧を生成し、
前記第2の交流電圧を、整流化または前記第2の交流電圧の波形を整形して、第3の交流電圧を生成して、前記電源線に供給し、
前記信号線に印加する電圧を制御して前記駆動用TFTをオンすることで、前記第3の交流電圧を前記電源線から前記画素電極に供給し、
前記画素電極と検査用電極とを一定の間隔を空けて重ね合わせ、前記第3の交流電圧を用いて前記検査用電極に第4の交流電圧を生成し、
前記検査用電極に生じた第4の交流電圧から前記画素電極に供給された前記第3の交流電圧を算出することを特徴とする発光装置の電圧測定方法。 - 基板上に、信号線、走査線、電源線、スイッチング用TFT、駆動用TFT及び画素電極を有する複数の画素と、第2のコイルとが設けられ、
前記スイッチング用TFTのゲート電極は前記走査線に電気的に接続されており、
前記スイッチング用TFTのソース領域とドレイン領域の一方は前記信号線に電気的に接続されており、他方は前記駆動用TFTのゲート電極に電気的に接続されており、
前記駆動用TFTのソース領域とドレイン領域の一方は前記電源線に電気的に接続されており、他方は前記画素電極に接続されている発光装置の電圧測定方法であって、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと前記第2のコイルとを一定の間隔を空けて重ね合わせ、前記第2のコイルが有する2つの端子間に第2の交流電圧を生成して、前記電源線に供給し、
前記信号線に印加する電圧を制御して前記駆動用TFTをオンすることで、前記第2の交流電圧を前記電源線から前記画素電極に供給し、
前記画素電極の一部または全てと一定の間隔を空けて重ねたまま検査用電極を回転させ、前記第2の交流電圧を用いて前記検査用電極に第3の交流電圧を生成し、
前記検査用電極に生じた第3の交流電圧と前記画素電極に対する前記検査用電極の位置とから、前記画素電極に供給された前記第2の交流電圧を算出することを特徴とする発光装置の電圧測定方法。 - 基板上に、信号線、走査線、電源線、スイッチング用TFT、駆動用TFT及び画素電極を有する複数の画素と、第2のコイルとが設けられ、
前記スイッチング用TFTのゲート電極は前記走査線に電気的に接続されており、
前記スイッチング用TFTのソース領域とドレイン領域の一方は前記信号線に電気的に接続されており、他方は前記駆動用TFTのゲート電極に電気的に接続されており、
前記駆動用TFTのソース領域とドレイン領域の一方は前記電源線に電気的に接続されており、他方は前記画素電極に接続されている発光装置の電圧測定方法であって、
第1のコイルが有する2つの端子間に第1の交流電圧を印加し、
前記第1のコイルと前記第2のコイルとを一定の間隔を空けて重ね合わせ、前記第2のコイルが有する2つの端子間に第2の交流電圧を生成し、
前記第2の交流電圧を、整流化または前記第2の交流電圧の波形を整形して、第3の交流電圧を生成して、前記電源線に供給し、
前記信号線に印加する電圧を制御して前記駆動用TFTをオンすることで、前記第3の交流電圧を前記電源線から前記画素電極に供給し、
前記画素電極の一部または全てと一定の間隔を空けて重ねたまま検査用電極を回転させ、前記第3の交流電圧を用いて前記検査用電極に第4の交流電圧を生成し、
前記検査用電極に生じた第4の交流電圧と前記画素電極に対する前記検査用電極の位置とから、前記画素電極に供給された前記第3の交流電圧を算出することを特徴とする発光装置の電圧測定方法。 - 請求項11乃至請求項14のいずれか一項において、
前記第1のコイル、前記第2のコイルが有する配線は、それぞれ同一平面上に形成され、且つ前記配線は渦を巻いていることを特徴とする発光装置の電圧測定方法。 - 請求項11乃至請求項15のいずれか一項において、
前記第1のコイルと前記検査用電極は、絶縁表面上に形成されていることを特徴とする発光装置の電圧測定方法。 - 請求項16において、
前記基板と前記絶縁表面の間隔は、前記基板と前記絶縁表面の間に流体を流すことにより制御していることを特徴とする発光装置の電圧測定方法。 - 請求項11乃至請求項17のいずれか一項に記載の前記発光装置の電圧測定方法を用いて得られた、前記画素電極に印加された電圧またはその総和を用いて、前記画素の良否を判定することを特徴とする発光装置の電気的検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002132219A JP4067867B2 (ja) | 2001-05-15 | 2002-05-08 | 電圧測定方法及び電気的検査方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001145060 | 2001-05-15 | ||
JP2001-145060 | 2001-05-15 | ||
JP2001-223647 | 2001-07-24 | ||
JP2001223647 | 2001-07-24 | ||
JP2002132219A JP4067867B2 (ja) | 2001-05-15 | 2002-05-08 | 電圧測定方法及び電気的検査方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003107136A JP2003107136A (ja) | 2003-04-09 |
JP2003107136A5 JP2003107136A5 (ja) | 2005-10-27 |
JP4067867B2 true JP4067867B2 (ja) | 2008-03-26 |
Family
ID=27346707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002132219A Expired - Fee Related JP4067867B2 (ja) | 2001-05-15 | 2002-05-08 | 電圧測定方法及び電気的検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4067867B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005055422A (ja) * | 2003-07-23 | 2005-03-03 | Fuji Xerox Co Ltd | 故障診断用検知信号取得装置、故障診断装置、および支持基板 |
JP4877870B2 (ja) * | 2004-01-30 | 2012-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
KR101270180B1 (ko) | 2004-01-30 | 2013-05-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 검사장치 및 검사방법과, 반도체장치 제작방법 |
JP2007042492A (ja) * | 2005-08-04 | 2007-02-15 | Aitesu:Kk | 有機elリペア方法とリペア装置 |
KR100759688B1 (ko) | 2006-04-07 | 2007-09-17 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법 |
KR100812023B1 (ko) | 2006-08-23 | 2008-03-10 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 모기판 |
KR100732819B1 (ko) | 2006-08-30 | 2007-06-27 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그의 모기판 |
CN107924653B (zh) * | 2015-09-11 | 2020-02-28 | 夏普株式会社 | 图像显示装置以及图像显示元件的制造方法 |
-
2002
- 2002-05-08 JP JP2002132219A patent/JP4067867B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003107136A (ja) | 2003-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11664284B2 (en) | Display device | |
US8664967B2 (en) | Inspection method and inspection apparatus | |
US6891391B2 (en) | Measuring method, inspection method, inspection device, semiconductor device, method of manufacturing a semiconductor device, and method of manufacturing an element substrate | |
EP2733691B1 (en) | Display device | |
CN108258148B (zh) | Oled显示面板及其驱动方法和显示装置 | |
TWI310675B (en) | Flat panel display and display panel | |
US20100301891A1 (en) | Liquid crystal display, testing method thereof and manufacturing method thereof | |
JP4067867B2 (ja) | 電圧測定方法及び電気的検査方法 | |
KR100873181B1 (ko) | 전압 측정 방법, 전기적 검사 방법 및 장치, 반도체장치 제조방법, 및 장치 기판 제조방법 | |
US20070064192A1 (en) | Liquid crystal display apparatus | |
JP2015172530A (ja) | 半導体装置およびその製造方法 | |
KR20190014984A (ko) | 표시 장치와 그의 본딩 저항 센싱 방법 | |
US10950154B2 (en) | Display device and method for manufacturing the same | |
JP4255645B2 (ja) | 検査方法及び検査装置 | |
US7009405B2 (en) | Method and apparatus for testing flat display apparatus | |
JP2006085490A (ja) | 座標検出装置 | |
CN100470751C (zh) | 电压测量方法,电测试方法和装置,半导体器件制造方法和器件衬底制造方法 | |
JP2005017989A (ja) | フラットディスプレイ装置及びフラットディスプレイ装置の試験方法 | |
JP4757810B2 (ja) | 半導体装置、検査装置 | |
JP2011085597A (ja) | 検査方法及び検査装置 | |
US11908377B2 (en) | Repair pixel and display apparatus having the same | |
JP2015017991A (ja) | 検査方法 | |
JP2011227087A (ja) | 半導体装置 | |
KR102358558B1 (ko) | 유기발광 표시장치 | |
JP2007248989A (ja) | アレイ基板の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |