JP2005233684A

JP2005233684A - エンコーダシステム

Info

Publication number: JP2005233684A
Application number: JP2004040253A
Authority: JP
Inventors: Kenji Hara; 憲二原; Yuichi Fukuda; 裕市福田
Original assignee: Yaskawa Electric Corp
Current assignee: Yaskawa Electric Corp
Priority date: 2004-02-17
Filing date: 2004-02-17
Publication date: 2005-09-02

Abstract

【課題】アナログ信号とデジタル位置データを送出するエンコーダからノイズに強く分解能の高い位置検出信号を得る。
【解決手段】アナログ信号とシリアル位置データを送信するエンコーダ１と、エンコーダ１の信号を処理する信号処理部２とのインターフェイス回路に於いて、信号処理部２は、シリアル位置データの送信完了信号に同期してアナログ信号を基に生成されたカウントデータをラッチし、アナログ信号とシリアル位置データの同期をとり、シリアル位置データ間の位置データをアナログ信号からのデータで補完する。
【選択図】図１

Description

本発明は、ＦＡ、ロボット等で使用されるモータの位置検出を行うエンコーダと、エンコーダからの検出データを処理する信号処理部とのインターフェイスをコントロールするエンコーダシステムに関する。

従来、イニシャル時に、多回転データをＵＡＲＴ（Universal Asynchronous Transmitter）を使った調歩同期によって送信するアブソリュート式エンコーダがある。（例えば、特許文献１参照）。
図４は従来のアブソリュート式エンコーダの構成図である。
図４において、５５は多回転データとなる回転数を計数するための回転数計数処理部、５６は１回転以内の絶対位置情報を持つ１回転以内アブソリュートエンコーダ、５１２は送信信号セレクト部、５１６は１回転以内位置計数部、５１７はＵＡＲＴである。
図示しない被制御可動部が一旦停止した後、再起動されるときのエンコーダの現在位置は、回転数計数処理部５５に保持されている回転数と、１回転以内アブソリュートエンコーダ５６が出力する２相パルスＡ、Ｂの組み合わせによって知られる。
次に動作について説明する。
図４において、回転数計数処理部５５は、論理部側回路２００から第２のレディ信号５８が入力されると、ゲート信号線５９にハイレベルを出力し、さらに調歩同期方式で、回転数データ５１０を、伝送線５１５を介してＵＡＲＴ５１７に出力する。所定のバイト分だけデータ信号が出力されると、回転数計数処理部５５はゲート信号線５９にローレベルを出力し、それによって送信信号セレクト部５１２は、回転数データ信号５１０に対してゲートを閉じ、１回転以内アブソリュートエンコーダ５６のＡ相出力に対してゲートを開く。同時に回転数計数処理部５５は第１レディ信号線５１１をハイレベルにし、その結果、１回転内アブソリュートエンコーダ５６のカウンタは計数動作を開始し、２相パルスＡ、Ｂを１回転以内位置計数部５１６に出力する。
このように従来のアブソリュートエンコーダは、起動初期時に回転数計数処理部５５の保持する回転数データを調歩同期によりＵＡＲＴ５１７に送信し、１回転内アブソリュートエンコーダ５６がもつ１回転内位置情報を２相パルスＡ、Ｂによって１回転内位置計数部５１６へ送信していた。論理部側回路は、この回転数データと、１回転内位置情報から起動初期時の絶対位置情報を得、その後は１回転内アブソリュートエンコーダから送られてくる２相パルスＡ、Ｂをカウントすることによって被制御可動部（図示せず）絶対位置を検出していた。
特許０１８６０９５５号（図１）

従来のエンコーダシステムは、起動初期時に絶対位置情報を得た後、その後の通常動作時においては、１回転内アブソリュートエンコーダから送られてくる２相パルスＡ、Ｂをカウントし、このパルス数を起動時の絶対位置情報に加算あるいは減算することによって被制御可動部（図示せず）絶対位置を検出していた。従って、ノイズ等によりＡ、Ｂパルスの検出にカウントミスが発生した場合、これを修正出来ないと言う問題があった。また、エンコーダの分解能を高めるためにはＡ、Ｂパルスの通信速度を上げる必要があり、これが高分解能化を制限していた。
本発明はこのような問題点に鑑みてなされたものであり、ノイズに強く分解能の高いエンコーダシステムを提供することを目的とする。

上記問題を解決するため、本発明は、次のように構成したのである。
請求項１に記載のエンコーダシステムに係わる発明は、アナログ信号とシリアル位置データを送信するエンコーダと、該エンコーダの信号を処理する信号処理部とをインターフェイスする回路に於いて、前記信号処理部は、前記シリアル位置データの送信完了信号に同期して前記アナログ信号をカウントしたカウントデータを保持するラッチを有することを特徴としている。
請求項２に記載の発明は、請求項１記載のエンコーダシステムにおいて、前記信号処理部は、前記アナログ信号をデジタル信号に変換するＡ／Ｄを備え、該Ａ／Ｄ出力と前記カウントデータによりシリアル位置データ送信間に於ける位置データを補完することを特徴としている。
請求項３に記載のエンコーダシステムに係わる発明は、パルス信号とシリアル位置データを送信するエンコーダと、該エンコーダの信号を処理する信号処理部とをインターフェイス回路に於いて、前記信号処理部は、前記シリアル位置データの送信完了信号に同期して前記パルス信号をカウントしたカウントデータを保持するラッチ有することを特徴としている。
請求項４に記載の発明は、請求項３記載のエンコーダシステムにおいて、前記信号処理部は、前記カウントデータによりシリアル位置データ送信間に於ける位置データを補完することを特徴としている。

請求項１に記載の発明によると、信号処理部は、シリアル位置データの送信完了信号でアナログ信号から生成されたカウントデータをラッチしているので、シリアル位置データとアナログ信号との同期がとれ、精度の高い高分解能の位置データが得られる。
請求項２記載の発明によると、信号処理部は、Ａ／Ｄ出力とカウントデータにより、シリアル位置データが送信される毎にシリアル位置データ送信間に於ける位置データを補完しているので、毎回の位置データが次回以降の位置データに影響しないため、ノイズに強い位置データが得られる。
請求項３に記載の発明によると、信号処理部は、シリアル位置データの送信完了信号に同期してパルス信号をカウントしたカウントデータをラッチしているので、シリアル位置データとパルス信号の同期がとれ、精度の高い高分解能の位置データが得られる。
請求項４記載の発明によると、信号処理部は、カウントデータにより、シリアル位置データが送信される毎にシリアル位置データ送信間に於ける位置データを補完しているので、毎回の位置データが次回以降の位置データに影響しないため、ノイズに強い位置データが得られる。

以下、本発明の実施の形態について図を参照して説明する。

図１は、本発明の第１実施例を示すエンコーダシステムのブロック図である。
図１において、１はアナログの電圧出力とシリアルポートでシリアル位置データを送出するエンコーダ、２は信号処理部である。また、２１はエンコーダ１と信号処理部２間のシリアル送受信をコントロールするための通信回路であるＵＡＲＴ、２２はエンコーダ１から送信されたアナログ信号ｓｉｎ（θ）およびｃｏｓ（θ）をデジタル信号に変換するためのＡ／Ｄ、２３は整形したｓｉｎ（θ）およびｃｏｓ（θ）をカウントするカウンタ、２４はラッチ、２５はインバータで、信号処理部２は、ＵＡＲＴ２１、Ａ／Ｄ２２、カウンタ２３、ラッチ２４およびインバータ２５から構成される。
本実施例が従来技術と異なる点は、信号処理部２が、アナログの電圧出力とシリアルポートで位置データを送出するエンコーダに対して、アナログ信号とシリアルポートで送信された位置データとの同期をとる回路手段を備えている点である。

次に本発明の第１実施例の動作について説明する。
エンコーダ１は、図示しない移動体の変位を検出し、変位ｘに対応したアナログ信号ｓｉｎ（θ）およびｃｏｓ（θ）と調歩同期によるシリアル位置データを出力する。
ただしθ＝２π（ｘ／Ｌ）で、Ｌはエンコーダの検出部の図示しないスケールのスリットピッチである。
アナログ信号は、信号処理部２のＡ／Ｄ２２へ入力されると同時に整形されカウンタ２３に入力される。カウンタ２３は、ｓｉｎ（θ）、ｃｏｓ（θ）のパルス数に比例したカウントデータを生成する。また、シリアル位置データは、エンコーダ１の図示しないシリアルポートから出力され信号処理部２のＵＡＲＴ２１に送信される。
次にシリアルデータとカウントデータの同期をとるためのラッチ動作について説明する。
図２は、位置データの送信状態を示すシリアル位置データ送信タイミング図である。シリアル通信形式は、ＲＳ−２３２Ｃ等で使用される調歩同期が使われる。
図２において、スタートビットの後にデータビットＤ０、Ｄ１・・・・・Ｄ７、パリティビットＰの順に送られ、このデータを送り終わるとTxEmptyのビットが立つ。このTxEmpty信号もしくはこれを遅延した信号でカウントデータをラッチする。
このように第１実施例では、シリアル位置データに同期してカウントデータをラッチし、シリアル位置データ送信間の位置データをＡ／Ｄ出力およびカウントデータで補完しているので、分解能の高いノイズに強いエンコーダシステムが実現できる。

図３は、本発明の第２実施例を示すエンコーダシステムのブロック図である。
第２実施例が第１実施例と異なる点は、エンコーダ１がパルス信号生成回路を備え、アナログ信号の代わりにパルス信号を送信し、このパルスをカウントすることによって、カウントデータを生成している点である。

次に本発明の第２実施例の動作について説明する。
なお、第１実施例と動作が同じものについてはその説明を省略し、異なる点のみ説明する。
エンコーダ１は、図示しない移動体の変位を検出し、変位ｘに対応したパルス信号と調歩同期によるシリアル位置データを出力する。パルス信号は、カウンタ２３に入力されパルス数に比例したカウントデータとなる。また、シリアル位置データは、エンコーダ１の図示しないシリアルポートから出力され信号処理部２のＵＡＲＴ２１に送信される。
カウントデータのラッチ動作については第１実施例と同一であるのでその説明を省略する。

このように第２実施例では、シリアル位置データに同期してカウントデータをラッチし、シリアル位置データ送信間の位置データをカウントデータで補完しているので、分解能の高いノイズに強いエンコーダシステムが実現できる。

本発明の第１実施例を示すエンコーダシステムのブロック図シリアル位置データ送信タイミング図本発明の第２実施例を示すエンコーダシステムのブロック図従来のアブソリュート式エンコーダの構成図

符号の説明

１エンコーダ
２信号処理部
２１ＵＡＲＴ
２２Ａ／Ｄ
２３カウンタ
２４ラッチ
２５インバータ

Claims

アナログ信号とシリアル位置データを送信するエンコーダと、該エンコーダの信号を処理する信号処理部とをインターフェイスする回路に於いて、
前記信号処理部は、前記シリアル位置データの送信完了信号に同期して前記アナログ信号をカウントしたカウントデータを保持するラッチを有することを特徴とするエンコーダシステム。
前記信号処理部は、前記アナログ信号をデジタル信号に変換するＡ／Ｄを備え、該Ａ／Ｄ出力と前記カウントデータによりシリアル位置データ送信間に於ける位置データを補完することを特徴とする請求項１記載のエンコーダシステム。
パルス信号とシリアル位置データを送信するエンコーダと、該エンコーダの信号を処理する信号処理部とをインターフェイス回路に於いて、
前記信号処理部は、前記シリアル位置データの送信完了信号に同期して前記パルス信号をカウントしたカウントデータを保持するラッチ有することを特徴とするエンコーダシステム。
前記信号処理部は、前記カウントデータによりシリアル位置データ送信間に於ける位置データを補完することを特徴とする請求項３記載のエンコーダシステム。