JP2005223062A - 配線基板の製造方法及び電子デバイスの製造方法 - Google Patents

配線基板の製造方法及び電子デバイスの製造方法

Info

Publication number
JP2005223062A
JP2005223062A JP2004028116A JP2004028116A JP2005223062A JP 2005223062 A JP2005223062 A JP 2005223062A JP 2004028116 A JP2004028116 A JP 2004028116A JP 2004028116 A JP2004028116 A JP 2004028116A JP 2005223062 A JP2005223062 A JP 2005223062A
Authority
JP
Japan
Prior art keywords
surfactant
wiring board
substrate
manufacturing
catalyst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004028116A
Other languages
English (en)
Other versions
JP3951137B2 (ja
Inventor
Hidemichi Furuhata
栄道 降旗
Satoshi Kimura
里至 木村
Minoru Marumo
実 丸茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004028116A priority Critical patent/JP3951137B2/ja
Priority to US11/050,252 priority patent/US7604835B2/en
Publication of JP2005223062A publication Critical patent/JP2005223062A/ja
Application granted granted Critical
Publication of JP3951137B2 publication Critical patent/JP3951137B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1607—Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608—Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2073—Multistep pretreatment
    • C23C18/2086—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/285—Sensitising or activating with tin based compound or composition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28—Sensitising or activating
    • C23C18/30—Activating or accelerating or sensitising with palladium or other noble metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)

Abstract

【課題】 必要な部分のみに金属層を析出させるとともに、簡単な製造プロセスで配線を形成することにある。
【解決手段】 配線基板の製造方法は、（ａ）基板１０の第１及び第２の領域１２，１４に第１の界面活性剤１８を設けること、（ｂ）基板１０の第１の領域１２に第２の界面活性剤２２を設けること、（ｃ）第２の界面活性剤２２に触媒３０を設けること、（ｄ）触媒３０に金属層３４を析出させることによって、金属層３４からなる配線を第１の領域１２に沿って形成すること、を含む。
【選択図】 図５

Description

本発明は、配線基板の製造方法及び電子デバイスの製造方法に関する。
フレキシブル基板に配線を形成する方法として、サブトラクティブ法やアディティブ法が知られている。サブトラクティブ法では、フレキシブル基板の全面に金属層を形成し、金属層上にフォトレジストをパターニングして形成し、フォトレジストをバリヤとして金属層をエッチングする。アディティブ法では、フレキシブル基板上にフォトレジストをパターニングして形成し、フォトレジストからの開口部にめっき処理によって金属層を析出させる。
これらの方法によれば、フォトレジストを最終的に除去する点、さらにサブトラクティブ法では金属層の一部を除去する点において、資源及び材料の消費が課題となっていた。また、フォトレジストの形成及び除去工程が必要となるので、製造工程数が多いことが課題となっていた。さらに、配線の寸法精度がフォトレジストの解像度に依存するため、より高精度の配線を形成するには限界があった。
本発明の目的は、必要な部分のみに金属層を析出させるとともに、簡単な製造プロセスで配線を形成することにある。
特開平１０−６５３１５号公報
（１）本発明に係る配線基板の製造方法は、
（ａ）基板の第１及び第２の領域に第１の界面活性剤を設けること、
（ｂ）前記基板の前記第１の領域に第２の界面活性剤を設けること、
（ｃ）前記第２の界面活性剤に触媒を設けること、
（ｄ）前記触媒に金属層を析出させることによって、前記金属層からなる配線を前記第１の領域に沿って形成すること、
を含む。本発明によれば、界面活性剤を２層構造（積層及び置換の形態を含む）にすることによって、触媒をいずれかの界面活性剤に選択的に設ける。これによって、所定のパターン形状に沿って必要な部分のみに、金属層を析出させることができる。そのため、例えばレジスト層などでマスクを形成する必要もなく、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
（２）本発明に係る配線基板の製造方法は、
（ａ）基板の第１及び第２の領域に第１の界面活性剤を設けること、
（ｂ）前記基板の前記第１の領域に第２の界面活性剤を設けること、
（ｃ）前記第１の界面活性剤に触媒を設けること、
（ｄ）前記触媒に金属層を析出させることによって、前記金属層からなる配線を前記第２の領域に沿って形成すること、
を含む。本発明によれば、界面活性剤を２層構造（積層及び置換の形態を含む）にすることによって、触媒をいずれかの界面活性剤に選択的に設ける。これによって、所定のパターン形状に沿って必要な部分のみに、金属層を析出させることができる。そのため、例えばレジスト層などでマスクを形成する必要もなく、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
（３）この配線基板の製造方法において、
前記（ｂ）工程で、液滴吐出方式を適用することによって、前記第２の界面活性剤を前記第１の領域に設けてもよい。これによれば、第２の界面活性剤を選択的に設けることができ、レジスト層などでマスクを形成する必要もないので、製造プロセスが簡単である。
（４）この配線基板の製造方法において、
前記液滴吐出方式はインクジェット方式であってもよい。これによれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインク（第２の界面活性剤）を無駄なく経済的に設けることができる。
（５）この配線基板の製造方法において、
前記（ｂ）工程で、印刷方式を適用することによって、前記第２の界面活性剤を前記第１の領域に設けてもよい。これによって、第２の界面活性剤を選択的に設けることができる。
（６）この配線基板の製造方法において、
前記（ａ）工程で、前記第１の界面活性剤として、カチオン系界面活性剤を使用し、
前記（ｂ）工程で、前記第２の界面活性剤として、アニオン系界面活性剤を使用してもよい。これによれば、第１及び第２の界面活性剤によって電位差を明確にして、より確実に触媒を選択的に設けることができる。
（７）この配線基板の製造方法において、
前記（ａ）工程で、前記第１の界面活性剤として、アニオン系界面活性剤を使用し、
前記（ｂ）工程で、前記第２の界面活性剤として、カチオン系界面活性剤を使用してもよい。これによれば、第１及び第２の界面活性剤によって電位差を明確にして、より確実に触媒を選択的に設けることができる。
（８）この配線基板の製造方法において、
前記（ｃ）工程で、前記基板を塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液に浸漬することによって、前記触媒としてのパラジウムを析出させてもよい。
（９）この配線基板の製造方法において、
前記（ｃ）工程で、前記基板を錫−パラジウムを含む触媒液に浸漬し、前記基板から錫を除去することによって、前記触媒としてのパラジウムを析出させてもよい。
（１０）本発明に係る電子デバイスの製造方法は、
上記配線基板の製造方法を含み、
集積回路を有する半導体チップを前記配線基板に実装すること、及び、前記配線基板を回路基板に電気的に接続することをさらに含む。本発明によれば、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１（Ａ）〜図６（Ｂ）は、本発明の第１の実施の形態に係る配線基板の製造方法を示す図である。本実施の形態では、無電解めっきを適用して配線基板を製造する。図１（Ａ）〜図２（Ｂ）は無電解めっきの各工程を説明する図であり、図４（Ａ）〜図５（Ｂ）は無電解めっきの各工程における基板を模式的に示す図である。
基板（シート）１０はフレキシブル基板であってもよい。フレキシブル基板として、ＦＰＣ（Flexible Printed Circuit）と呼ばれるものや、ＣＯＦ（Chip On Film）用基板又はＴＡＢ（Tape Automated Bonding）用基板を使用してもよい。基板１０は、有機系材料（例えば樹脂）で形成されている。基板１０として、ポリイミド基板又はポリエステル基板を使用してもよい。基板１０は有機質の原子間結合を含む。基板１０は、Ｃ−Ｃ、Ｃ＝Ｃ、Ｃ−Ｆ、Ｃ−Ｈ、Ｃ−Ｃｌ、Ｃ−Ｎ、Ｃ−Ｏ、Ｎ−Ｈ、Ｏ−Ｈ結合の少なくともいずれか１つを有していてもよい。基板１０は、少なくともＣ＝Ｃ結合を有していてもよい。本実施の形態では、基板１０の一方の面に配線を形成する。あるいは、基板１０の両方の面に配線を形成してもよい。基板１０は、第１及び第２の領域１２，１４を有する（図１（Ｃ）及び図４（Ｃ）参照）。第１及び第２の領域１２，１４は、基板１０における配線形成面の領域である。
図１（Ａ）及び図４（Ａ）に示すように、まず、基板１０の表面の汚れを洗浄（クリーニング）してもよい。洗浄方法として、酸、アルカリ、有機溶剤又は水などの洗浄液１６に基板１０を浸漬させてもよい。具体的には、洗浄液１６として、塩酸系の溶液やＩＰＡなどのアルコール類を使用してもよい。有機系材料の場合、図４（Ａ）に示すように、基板１０の表面電位（液中表面電位）は負電位であることが多い。あるいは、基板１０として、その表面電位が正電位のものを使用してもよい。必要があれば、基板１０の表面粗化処理を行ってもよい。洗浄処理及び表面粗化処理によって、金属層（配線）の密着性の向上を図ることができる。
図１（Ｂ）及び図４（Ｂ）に示すように、基板１０の第１及び第２の領域１２，１４に第１の界面活性剤１８を設ける。基板１０の一方の面の全部に第１の界面活性剤１８を設けてもよい。本実施の形態では、第１の界面活性剤１８は陽イオン化する性質を有する。第１の界面活性剤１８として、カチオン系界面活性剤（カチオン界面活性剤及びそれと同等の性質を有するもの）を使用してもよい。基板１０の表面電位が負電位である場合、カチオン系界面活性剤を使用すると、基板１０の表面の負電位を中和又は正電位に反転させることができる。また、基板１０の表面電位が正電位である場合、カチオン系界面活性剤を使用すると、基板１０の表面の汚れなどによる電位の不均一性を改善し、安定した正電位面を形成することができる。
図１（Ｂ）に示す例では、基板１０を界面活性剤溶液２０に浸漬させる。具体的には、基板１０を、アルキルクロライド系のカチオン界面活性剤溶液に室温下で３０秒〜３分ほど浸漬させた後、純水で水洗する。その後、基板１０を室温雰囲気下において十分に乾燥させる。
図１（Ｃ）及び図４（Ｃ）に示すように、基板１０の第１の領域１２に第２の界面活性剤２２を設ける。第２の界面活性剤２２は第２の領域１４には設けない。第２の界面活性剤２２は、製造過程において第２の領域１４に全く付着させなくてもよい。これによれば、第２の界面活性剤２２を第２の領域１４に付着させた場合の除去工程を省略することができ、製造プロセスの簡略化を図ることができる。また、第２の領域１４において第２の界面活性剤２２を除去するときに、第１の界面活性剤１８までも除去するのを防ぐことができる。したがって、第１の界面活性剤１８を確実に残すことができ、後述するように第１及び第２の界面活性剤１８，２２によって電位差を明確にして、より確実に触媒を選択的に設けることができる。
なお、第２の界面活性剤２２は、第１の界面活性剤１８から置換してもよいし（図４（Ｃ）参照）、第１の界面活性剤１８上に積層してもよい。第１の領域１２では、第２の界面活性剤２２が最表面に配置される。
本実施の形態では、第１の領域１２は金属層（配線）が形成される領域であり、所定のパターン形状をなしている。第２の領域１４は、基板１０の面における第１の領域１２の反転形状をなす。
本実施の形態では、第２の界面活性剤２２は陰イオン化する性質を有する。第２の界面活性剤２２として、アニオン系界面活性剤（アニオン界面活性剤及びそれと同等の性質を有するもの）を使用してもよい。その場合、基板１０の表面電位は、第１の領域１２が中和状態又は負電位となり、第２の領域１４が正電位となる。
図１（Ｃ）に示す例では、液滴吐出方式を適用することによって、第２の界面活性剤２２を選択的に設ける。すなわち、液滴（第２の界面活性剤２２）を、液滴吐出部２４から基板１０の表面に直接的に所定のパターン形状になるように吐出させる。これによれば、第２の界面活性剤２２を選択的に設けることができ、レジスト層などでマスクを形成する必要もないので、製造プロセスが簡単である。液滴は、少なくとも一部に第２の界面活性剤２２を含み、例えば第２の界面活性剤２２をコアとし、その表面が樹脂（接着材料）などでコーティングされていてもよい。あるいは、液滴は、第２の界面活性剤２２のみから構成されていてもよい。液滴吐出方式は、インクジェット方式であってもよいし、ディスペンサ塗布方式であってもよく、液滴を吐出する形態であれば限定されない。インクジェット方式によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインク（第２の界面活性剤２２）を無駄なく経済的に設けることができる。インクジェットヘッドとしては、圧電素子を用いたピエゾジェットタイプ、あるいは、エネルギー発生素子として電気熱変換体を用いたバブルジェット（登録商標）タイプなどを使用することができる。
変形例として、図３に示すように、印刷方式（例えばスクリーン印刷方式）を適用することによって、第２の界面活性剤２２を選択的に設けてもよい。詳しくは、基板１０上に、第１の領域１２に重なる部分に開口を有するマスク２６を配置し、マスク２６上のインク（第２の界面活性剤２２）をスキージ２８で広げて、マスク２６の開口にインクを充填させてもよい。なお、第２の界面活性剤２２の選択的に設ける手段は上述には限定されない。
図２（Ａ）及び図５（Ａ）に示すように、第２の界面活性剤２２に触媒（めっき触媒）３０を設ける。触媒３０は、無電解めっき液において金属層（めっき層）の析出を誘発するものであり、例えばパラジウムであってもよい。触媒３０には、接着用の樹脂が含まれていなくてもよい。触媒３０は、第１の界面活性剤１８（第２の領域１４）には設けられない。
図２（Ａ）に示す例では、基板１０を、正の電荷を持つ塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液３２に浸漬させる。こうして、第２の界面活性剤２２（アニオン系界面活性剤）にパラジウムを析出させることができる。なお、基板１０をこの触媒液３２に１分〜５分浸漬した後、純水で水洗してもよい。
図２（Ｂ）及び図５（Ｂ）に示すように、触媒３０に金属層３４を析出させる。触媒３０は第２の界面活性剤２２上に設けられ、第２の界面活性剤２２は第１の領域１２に沿って露出するので、金属層３４を第１の領域１２に沿ったパターン形状に形成することができる。金属層３４は１層から形成してもよいし、複数層から形成してもよい。金属層３４の材料は限定されないが、例えば、Ｎｉ、Ａｕ、Ｎｉ＋Ａｕ、Ｃｕ、Ｎｉ＋Ｃｕ、Ｎｉ＋Ａｕ＋Ｃｕのいずれかであってもよい。析出させる金属層３４の材料に応じて触媒を選択すればよい。
図２（Ｂ）に示す例では、硫酸ニッケル六水和物が主体のめっき液３６（温度８０℃）に基板１０を１分〜３分程度浸漬し、０．１〜０．２μｍ程度の厚みのニッケル層を形成する。あるいは、塩化ニッケル六水和物が主体のめっき液（温度６０℃）に基板１０を３分〜１０分程度浸漬し、０．１〜０．２μｍ程度の厚みのニッケル層を形成してもよい。本実施の形態によれば、触媒３０が第１の領域１２に沿って設けられているので、レジスト層などでマスクを形成しなくても、金属層３４を基板１０の第１の領域１２に沿って選択的に形成することができる。
こうして、金属層３４からなる配線を第１の領域１２に沿って形成することができる。本実施の形態に係る配線基板は、基板１０と、金属層（配線）３４と、を含む。基板１０に複数の配線を形成し、１つの配線パターンを形成してもよい。
本実施の形態によれば、界面活性剤を２層構造（積層及び置換の形態を含む）にすることによって、触媒３０をいずれかの界面活性剤に選択的に設ける。これによって、所定のパターン形状に沿って必要な部分のみに、金属層３４を析出させることができる。そのため、例えばレジスト層などでマスクを形成する必要もなく、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
図６（Ａ）及び図６（Ｂ）は本実施の形態の変形例を示す図であり、本変形例では、図４（Ａ）〜図４（Ｃ）に示すように第１及び第２の界面活性剤１８，２２を設けた後、第１の界面活性剤１８に触媒３８を設ける。すなわち、第１の界面活性剤１８のうち第２の界面活性剤２２から露出する部分（第２の領域１４に対応する部分（図４（Ｃ）参照））に、触媒３８を設ける。触媒３８は、第２の界面活性剤２２（第１の領域１２）には設けられない。本変形例では、第２の領域１４は金属層（配線）が形成される領域であり、所定のパターン形状をなしている。
例えば、基板１０を、錫−パラジウムを含む触媒液に浸漬させる。具体的には、基板１０をＰＨ１付近の錫−パラジウムコロイド触媒液で室温３０秒〜３分浸漬させ、充分に水洗する。錫−パラジウムコロイド粒子は、負の電荷を持ち、第１の界面活性剤１８（カチオン系界面活性剤）に吸着される。その後、触媒活性化のために、基板１０をホウフッ化酸を含む溶液に室温で３０秒〜３分浸漬した後、水洗する。こうすることで、錫コロイド粒子を除去して、パラジウムのみを第１の界面活性剤１８（カチオン系界面活性剤）に析出させることができる。
その後、図６（Ｂ）に示すように、触媒３８に金属層４０を析出させる。触媒３８は第１の界面活性剤１８上に設けられ、第１の界面活性剤１８は第２の領域１４に沿って露出するので、金属層４０を第２の領域１４に沿ったパターン形状に形成することができる。金属層の形成方法の詳細は、上述した通りである。
図７は、本実施の形態に係る電子デバイスの製造方法を説明するための図であり、詳しくは、配線基板を有する電子デバイスの一例が示されている。
配線基板１には、所定のパターン形状をなす金属層（図７では省略）が形成されている。集積回路を有する半導体チップ４２を配線基板１に（例えばフェースダウン）実装してもよい。半導体チップ４２（集積回路）は、金属層に電気的に接続されている。こうして、半導体チップ４２と、配線基板１と、を含む半導体装置３を製造してもよい。その後、配線基板１（又は半導体装置３）を回路基板４４に電気的に接続する。こうして、電子デバイスを製造することができる。なお、配線基板１は図７の矢印に示すように屈曲させてもよい。
回路基板４４が電気光学パネルである場合、電子デバイスは電気光学装置である。電気光学装置は、液晶装置、プラズマディスプレイ装置、エレクトロルミネセンスディスプレイ装置などであってもよい。本実施の形態によれば、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
（第２の実施の形態）
図８（Ａ）〜図１０（Ｂ）は、本発明の第２の実施の形態に係る配線基板の製造方法を示す図である。
図８（Ａ）に示すように基板１０を用意し、図８（Ｂ）に示すように基板１０の第１及び第２の領域１２，１４（図８（Ｃ）参照）に第１の界面活性剤５０を設ける。基板１０の一方の面の全部に第１の界面活性剤５０を設けてもよい。本実施の形態は、第１の界面活性剤５０は陰イオン化する性質を有する。第１の界面活性剤５０として、アニオン系界面活性剤を使用してもよい。基板１０の表面電位が正電位である場合、アニオン系界面活性剤を使用すると、基板１０の表面の正電位を中和又は負電位に反転させることができる。また、基板１０の表面電位が負電位である場合、アニオン系界面活性剤を使用すると、基板１０の表面の汚れなどによる電位の不均一性を改善し、安定した負電位面を形成することができる。
具体的には、基板１０をアニオン界面活性剤溶液に室温下で３０秒〜３分ほど浸漬させた後、純水で水洗する。その後、基板１０を室温雰囲気下において充分に乾燥させる。
図８（Ｃ）に示すように、基板１０の第１の領域１２に第２の界面活性剤５２を設ける。第２の界面活性剤５２を設ける工程の詳細は第１の実施の形態で説明した通りであり、液滴吐出方式（例えばインクジェット方式）を適用してもよいし、印刷方式（例えばスクリーン印刷方式）を適用してもよい。ただし、本実施の形態では、第２の界面活性剤５２は陽イオン化する性質を有する。第２の界面活性剤５２として、カチオン系界面活性剤を使用してもよい。その場合、基板１０の表面電位は、第１の領域１２が中和状態又は正電位となり、第２の領域１４が負電位となる。
図９（Ａ）に示すように、第１の界面活性剤５０に触媒５４を設ける。すなわち、第１の界面活性剤５０のうち第２の界面活性剤５２から露出する部分（第２の領域１４に対応する部分（図８（Ｃ）参照））に、触媒５４を設ける。触媒５４は、第２の界面活性剤５２（第１の領域１２）には設けられない。本実施の形態では、第２の領域１４は金属層（配線）が形成される領域であり、所定のパターン形状をなしている。触媒を得るために、基板１０を塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液に浸漬させてもよい。具体的には、第１の実施の形態において説明した通りである。
その後、図９（Ｂ）に示すように、触媒５４に金属層５６を析出させる。触媒５４は第１の界面活性剤５０上に設けられ、第１の界面活性剤５０は第２の領域１２に沿って露出するので、金属層５６を第２の領域１４に沿ったパターン形状に形成することができる。こうして、金属層５６からなる配線を第２の領域１４に沿って形成することができる。なお、金属層の形成方法の詳細は、第１の実施の形態で説明した通りである。
図１０（Ａ）及び図１０（Ｂ）は本実施の形態の変形例を示す図であり、本変形例では、図８（Ａ）〜図８（Ｃ）に示すように第１及び第２の界面活性剤５０，５２を設けた後、第２の界面活性剤５２に触媒５８を設ける。触媒５８は、第１の界面活性剤５０（第２の領域１４）には設けられない。本変形例では、第１の領域１２は金属層（配線）が形成される領域であり、所定のパターン形状をなしている。触媒を得るために、基板１０を錫−パラジウムを含む触媒液に浸漬させてもよい。具体的には、第１の実施の形態の変形例において説明した通りである。
その後、図１０（Ｂ）に示すように、触媒５８に金属層６０を析出させる。触媒５８は、第２の界面活性剤５２上に設けられ、第２の界面活性剤５２は第１の領域１２に沿って露出するので、金属層６０を第１の領域１２に沿ったパターン形状に形成することができる。金属層の形成方法の詳細は、上述した通りである。なお、本実施の形態（変形例を含む）のその他の詳細及び効果は、第１の実施の形態で説明した通りである。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図１（Ａ）〜図１（Ｃ）は、本発明の第１の実施の形態に係る配線基板の製造方法を示す図である。 図２（Ａ）及び図２（Ｂ）は、本発明の第１の実施の形態に係る配線基板の製造方法を示す図である。 図３は、本発明の第１の実施の形態の変形例に係る配線基板の製造方法を示す図である。 図４（Ａ）〜図４（Ｃ）は、本発明の第１の実施の形態に係る配線基板の製造方法を示す図である。 図５（Ａ）及び図５（Ｂ）は、本発明の第１の実施の形態に係る配線基板の製造方法を示す図である。 図６（Ａ）及び図６（Ｂ）は、本発明の第１の実施の形態の変形例に係る配線基板の製造方法を示す図である。 図７は、本発明の第１の実施の形態に係る電子デバイスを示す図である。 図８（Ａ）〜図８（Ｃ）は、本発明の第２の実施の形態に係る配線基板の製造方法を示す図である。 図９（Ａ）及び図９（Ｂ）は、本発明の第２の実施の形態に係る配線基板の製造方法を示す図である。 図１０（Ａ）及び図１０（Ｂ）は、本発明の第２の実施の形態の変形例に係る配線基板の製造方法を示す図である。
符号の説明
１…配線基板 ３…半導体装置 １０…基板 １２…第１の領域 １４…第２の領域
１６…洗浄液 １８…第１の界面活性剤 ２０…界面活性剤溶液
２２…第２の界面活性剤 ２４…液滴吐出部 ２６…マスク ２８…スキージ
３０…触媒 ３２…触媒液 ３４…金属層 ３８…触媒 ４０…金属層
４２…半導体チップ ４４…回路基板 ５０…第１の界面活性剤
５２…第２の界面活性剤 ５４…触媒 ５６…金属層 ５８…触媒 ６０…金属層

Claims (10)

  1. （ａ）基板の第１及び第２の領域に第１の界面活性剤を設けること、
    （ｂ）前記基板の前記第１の領域に第２の界面活性剤を設けること、
    （ｃ）前記第２の界面活性剤に触媒を設けること、
    （ｄ）前記触媒に金属層を析出させることによって、前記金属層からなる配線を前記第１の領域に沿って形成すること、
    を含む配線基板の製造方法。
  2. （ａ）基板の第１及び第２の領域に第１の界面活性剤を設けること、
    （ｂ）前記基板の前記第１の領域に第２の界面活性剤を設けること、
    （ｃ）前記第１の界面活性剤に触媒を設けること、
    （ｄ）前記触媒に金属層を析出させることによって、前記金属層からなる配線を前記第２の領域に沿って形成すること、
    を含む配線基板の製造方法。
  3. 請求項１又は請求項２記載の配線基板の製造方法において、
    前記（ｂ）工程で、液滴吐出方式を適用することによって、前記第２の界面活性剤を前記第１の領域に設ける配線基板の製造方法。
  4. 請求項３記載の配線基板の製造方法において、
    前記液滴吐出方式はインクジェット方式である配線基板の製造方法。
  5. 請求項１又は請求項２記載の配線基板の製造方法において、
    前記（ｂ）工程で、印刷方式を適用することによって、前記第２の界面活性剤を前記第１の領域に設ける配線基板の製造方法。
  6. 請求項１から請求項５のいずれかに記載の配線基板の製造方法において、
    前記（ａ）工程で、前記第１の界面活性剤として、カチオン系界面活性剤を使用し、
    前記（ｂ）工程で、前記第２の界面活性剤として、アニオン系界面活性剤を使用する配線基板の製造方法。
  7. 請求項１から請求項５のいずれかに記載の配線基板の製造方法において、
    前記（ａ）工程で、前記第１の界面活性剤として、アニオン系界面活性剤を使用し、
    前記（ｂ）工程で、前記第２の界面活性剤として、カチオン系界面活性剤を使用する配線基板の製造方法。
  8. 請求項１から請求項７のいずれかに記載の配線基板の製造方法において、
    前記（ｃ）工程で、前記基板を塩化錫を含む溶液に浸漬し、次いで塩化パラジウムを含む触媒液に浸漬することによって、前記触媒としてのパラジウムを析出させる配線基板の製造方法。
  9. 請求項１から請求項７のいずれかに記載の配線基板の製造方法において、
    前記（ｃ）工程で、前記基板を錫−パラジウムを含む触媒液に浸漬し、前記基板から錫を除去することによって、前記触媒としてのパラジウムを析出させる配線基板の製造方法。
  10. 請求項１から請求項９のいずれかに記載の配線基板の製造方法を含み、
    集積回路を有する半導体チップを前記配線基板に実装すること、及び、前記配線基板を回路基板に電気的に接続することをさらに含む電子デバイスの製造方法。
JP2004028116A 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法 Expired - Fee Related JP3951137B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004028116A JP3951137B2 (ja) 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法
US11/050,252 US7604835B2 (en) 2004-02-04 2005-02-03 Method for manufacturing wiring substrate and method for manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004028116A JP3951137B2 (ja) 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2005223062A true JP2005223062A (ja) 2005-08-18
JP3951137B2 JP3951137B2 (ja) 2007-08-01

Family

ID=34805904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004028116A Expired - Fee Related JP3951137B2 (ja) 2004-02-04 2004-02-04 配線基板の製造方法及び電子デバイスの製造方法

Country Status (2)

Country Link
US (1) US7604835B2 (ja)
JP (1) JP3951137B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488678B2 (en) 2006-03-10 2009-02-10 Seiko Epson Corporation Method of manufacturing interconnect substrate
US7521361B2 (en) 2006-03-10 2009-04-21 Seiko Epson Corporation Method for manufacturing wiring substrate
JP5819020B1 (ja) * 2015-06-01 2015-11-18 株式会社イオックス 密着性に優れる無電解めっきを施すための塗料組成物、及び無電解めっき物を製造する方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562038A (en) * 1968-05-15 1971-02-09 Shipley Co Metallizing a substrate in a selective pattern utilizing a noble metal colloid catalytic to the metal to be deposited
US4668533A (en) * 1985-05-10 1987-05-26 E. I. Du Pont De Nemours And Company Ink jet printing of printed circuit boards
US4682415A (en) * 1985-10-28 1987-07-28 U.S. Product Development Company Method of making printed circuits
US4898468A (en) * 1988-06-20 1990-02-06 Mcdonnell Douglas Corporation Sagnac distributed sensor
US5114744A (en) * 1989-08-21 1992-05-19 Hewlett-Packard Company Method for applying a conductive trace pattern to a substrate
US5021129A (en) * 1989-09-25 1991-06-04 International Business Machines Corporation Multilayer structures of different electroactive materials and methods of fabrication thereof
JPH0633461B2 (ja) 1990-03-20 1994-05-02 大村塗料株式会社 無電解めっき方法及び無電解めっき用前処理剤
JPH1065315A (ja) * 1996-08-21 1998-03-06 Totoku Electric Co Ltd フレキシブルプリント回路の製造方法および該方法により得られたフレキシブルプリント回路
JP3857564B2 (ja) 2001-10-22 2006-12-13 積水化学工業株式会社 樹脂表面への導電性被膜及び導電性回路パターンの形成方法
US8133670B2 (en) * 2003-06-13 2012-03-13 Cold Spring Harbor Laboratory Method for making populations of defined nucleic acid molecules

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488678B2 (en) 2006-03-10 2009-02-10 Seiko Epson Corporation Method of manufacturing interconnect substrate
US7521361B2 (en) 2006-03-10 2009-04-21 Seiko Epson Corporation Method for manufacturing wiring substrate
JP5819020B1 (ja) * 2015-06-01 2015-11-18 株式会社イオックス 密着性に優れる無電解めっきを施すための塗料組成物、及び無電解めっき物を製造する方法

Also Published As

Publication number Publication date
US20050170652A1 (en) 2005-08-04
US7604835B2 (en) 2009-10-20
JP3951137B2 (ja) 2007-08-01

Similar Documents

Publication Publication Date Title
US7987589B2 (en) Multilayer three-dimensional circuit structure and manufacturing method thereof
JP4126038B2 (ja) Ｂｇａパッケージ基板及びその製作方法
TW200404620A (en) Process for forming a patterned thin film conductive structure on a substrate
JP3760731B2 (ja) バンプ付き配線回路基板及びその製造方法
JP3879856B2 (ja) 配線基板の製造方法及び電子デバイスの製造方法
JP3593935B2 (ja) バンプ付き配線回路基板の製造方法及びバンプ形成方法
US7585540B2 (en) Method for manufacturing wiring substrate
CN101291562B (zh) 电容器及其制造方法
US20190394888A1 (en) Patterning of electroless metals
JP3951137B2 (ja) 配線基板の製造方法及び電子デバイスの製造方法
TWI232711B (en) Method for the manufacture of printed circuit boards with integral plated resistors
US20050245004A1 (en) Method for manufacturing wiring substrate and method for manufacturing electronic device
JPH09312471A (ja) 多層配線板及びその製造方法
JP3299431B2 (ja) インクジェットプリンタヘッドの製造方法
JP2014138144A (ja) セラミックス部品及びその製造方法
US20050170079A1 (en) Method for manufacturing wiring substrate and method for manufacturing electronic device
JPH09307216A (ja) 配線基板の製造方法及び配線基板
JP2002111185A (ja) バンプ付き配線回路基板及びその製造方法
JP2013162007A (ja) 微細配線パターンの製造方法
KR101272664B1 (ko) 시드층 및 도금층을 포함하는 금속 패턴을 포함하는 다층 인쇄 회로 기판 및 이의 제조 방법
CN102781637B (zh) 使用流体射束开孔的方法
JP2005223064A (ja) 配線基板の製造方法及び電子デバイスの製造方法
JP4808824B1 (ja) パターン構造体の製造方法
JP2006161116A (ja) 無電解めっきによる電極形成方法及びインクジェットヘッドの製造方法
KR100887557B1 (ko) 연성 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070410

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140511

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees