JP2005217916A

JP2005217916A - 切替制御装置及び情報記憶装置

Info

Publication number: JP2005217916A
Application number: JP2004024131A
Authority: JP
Inventors: Yoriharu Takai; 頼治鷹居; Yasumasa Nakano; 保政中野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-01-30
Filing date: 2004-01-30
Publication date: 2005-08-11

Abstract

【課題】本発明は、ホストからの通信に応答して速やかにホストの対応する通信プロトコルに切替可能な切替制御装置及び情報記憶装置を提供する。
【解決手段】情報記憶装置１では、ホスト１００から電源と共にセットアップコマンドが供給されると、このセットアップコマンド及び端子群Ａの状態から、どの仕様の通信プロトコルに対応したコマンドであるかを判断し、判断した仕様向けにモード設定すると共に、対応する応答回路１２〜１５にアクセスし、ホスト１００に対して判断した仕様の通信プロトコルに対応した応答を行うようになっている。
【選択図】図１

Description

本発明は、ホストからコマンド等を発行するプロトコル仕様に合わせて、ホストのプロトコル仕様で動作するよう切替制御する切替制御装置及びそれを内蔵した情報記憶装置に関する。

近年、多種多様な携帯可能な情報記憶装置が開発されてきており、ホストとの通信に用いられるプロトコルも多種多様な規格が考えられている。このような状況にあって、ホストと情報記憶装置との間で通信プロトコルが異なると、通信することができず、当該ホストにて情報記憶装置が使用できないという問題が生じていた。そのため、複数の通信プロトコルを保持するＩＣカードが開発されている（例えば、特許文献１参照）。
特開２００３−２５６７９０号公報

しかしながら、従来の装置は、その通信プロトコルの決定方法が、ホストであるリーダライタによるセットアップに応じて通信プロトコルを切替える方式であったり、リーダライタの指示によって切替える方式であるため、ホストからの初期通信時に情報記憶装置の通信プロトコルが決定しない場合が生じた。

即ち、ホストから初期の通信が行われた際に、情報記憶装置においてホストの通信プロトコルと異なる通信プロトコルに切替えられている状態であると、再度セットアップされるか、リーダライタから別途指示を受けない限り、通信プロトコルを切替えられない上、切替えられたとしても複数の通信プロトコルを有する場合には次の通信プロトコルがホストの通信プロトコルに対応したものである保証はなく、情報記憶装置の通信プロトコルが決定せず、通信が先に進まない場合が生じるという問題点がある。

本発明は、以上の点に鑑みなされたもので、ホストからの通信に応答して速やかにホストの対応する通信プロトコルに切替可能な切替制御装置及び情報記憶装置を提供することを目的とする。

上記目的を達成するために、本発明の切替制御装置は、記憶装置と接続すると共に、外部装置からの受信信号に基づいて上記記憶装置にアクセスする切替制御装置において、上記外部装置との間で各種信号を送受信する送受信回路と、この送受信回路と接続し、上記送受信回路を介して第１の仕様に対応した応答信号を出力する第１の応答回路と、上記送受信回路と接続し、上記送受信回路を介して上記第１の仕様とは異なる第２の仕様に対応した応答信号を出力する第２の応答回路と、上記送受信回路にて受信した上記外部装置からのセットアップ信号が上記第１及び第２のいずれの仕様に対応した信号であるかを判定する判定手段と、この判定手段で判定された仕様に対応した応答回路に切替て、この切替えた応答回路からの応答信号を用いて上記外部装置に対してレスポンスするよう制御する制御手段と、を有することを特徴する。

上記目的を達成するために、本発明の情報記憶装置は、記憶部を有し、外部装置からの受信信号に基づいて上記記憶部にアクセスする情報記憶装置において、上記外部装置との間で各種信号を送受信する送受信回路と、この送受信回路と接続し、上記送受信回路を介して第１の仕様に対応した応答信号を出力する第１の応答回路と、上記送受信回路と接続し、上記送受信回路を介して上記第１の仕様とは異なる第２の仕様に対応した応答信号を出力する第２の応答回路と、上記送受信回路にて受信した上記外部装置からのセットアップ信号が上記第１及び第２のいずれの仕様に対応した信号であるかを判定する判定手段と、
この判定手段で判定された仕様に対応した応答回路に切替て、この切替えた応答回路からの応答信号を用いて上記外部装置に対してレスポンスするよう制御する制御手段と、を有することを特徴する。

上記目的を達成するために、本発明の情報記憶装置は、記憶部を有し、外部装置からの受信信号に基づいて上記記憶部にアクセスする情報記憶装置において、上記外部装置と接続され各種信号が供給されるＳＤカード形状の複数の端子群と、上記外部装置との間で上記端子群を介して各種信号を送受信する送受信回路と、この送受信回路と接続し、上記送受信回路を介してＳＤ仕様に対応した応答信号を出力する第１の応答回路と、上記送受信回路と接続し、上記送受信回路を介して上記ＳＤ仕様とは異なる仕様に対応した応答信号を出力する第２の応答回路と、上記送受信回路にて受信した上記外部装置からのセットアップ信号が上記第１及び第２のいずれの仕様に対応した信号であるかを判定する判定手段と、この判定手段で判定された仕様に対応した応答回路に切替えて、この切替えた応答回路からの応答信号を用いて上記外部装置に対してレスポンスするよう制御する制御手段と、を有することを特徴する。

本発明によれば、ホストからの通信に応答して速やかにホストの対応する通信プロトコルに切替えることができる。

以下、本発明に係る実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施の形態に係る情報記憶装置１の制御ブロック図である。

図１に示す情報記憶装置１は、その外観が例えば９つの端子群Ａを有するＳＤカード形状に形成されており、その内部が制御手段としてのＭＰＵ２と、プログラムメモリとしてのＲＯＭ３と、ワーキングメモリとしてのＲＡＭ４と、記憶装置用インターフェース（Ｉ／Ｆ）部５と、データメモリとしての記憶装置６と、切替制御装置としてのホストインターフェース（Ｉ／Ｆ）部１０とから構成されている。

ＭＰＵ２は、ＲＯＭ３、ＲＡＭ４、記憶装置用Ｉ／Ｆ部５及びホストＩ／Ｆ部１０（特に後述するホストモジュールインターフェース部１１）と接続しており、各部の制御を司る。ＲＯＭ３は、例えば基本機能を実現するサブルーチンを備えたＭＰＵ２の制御プログラム等を記憶している。

ＲＡＭ４は、ＭＰＵ２が処理を行う際の処理データを一時的に保持するための作業用メモリである。記憶装置用Ｉ／Ｆ部５は、ＭＰＵ２による制御のもと、記憶装置６に対して各種データの読み取り、書込みを実行する。記憶装置６は、例えばＨＤＤやＮＡＮＤＦＬＡＳＨメモリなどから構成されており、各種データが記憶される。

ホストＩ／Ｆ部１０は、図示せぬ内部メモリを有する上位装置としてのホストコントローラ（以下ホストと称す）１００と信号の授受を行うもので、本実施例では、ホストモジュールＩ／Ｆ部１１と、ＳＤＩＯ応答回路１２と、ＳＤ応答回路１３と、ＭＭＣ応答回路１４ととから構成されている。尚、ＭｕｌｔｉＭｅｄｉａＣａｒｄはＩｎｆｉｎｅｏｎＴｅｃｈｎｏｌｏｇｉｅｓＡＧの登録商標であり、以下「ＭＭＣ」と略記する。

ＳＤＩＯ応答回路１２は、ＳＤＩＯ仕様のコマンドシーケンスを含む通信プロトコルに対応した応答回路である。ＳＤＩＯ応答回路１２は、ホストモジュールＩ／Ｆ部１１に接続されており、ＳＤＩＯ仕様で予め定められた特定のコードを使用して、予め定められた命令電文、応答電文のフォーマットで、ホストモジュールＩ／Ｆ部１１を介してホスト１００と通信する。

また、ＳＤＩＯ応答回路１２は、本実施例では、ホスト１００より受信したＳＤＩＯ仕様の特定コードを、内部統一コードに変換してホストモジュールＩ／Ｆ部１１を介してＭＰＵ２及び記憶装置用Ｉ／Ｆ部５と通信する。

ＳＤ応答回路１３は、ＳＤ仕様のコマンドシーケンスを含む通信プロトコルに対応した応答回路である。ＳＤ応答回路１３は、ホストモジュールＩ／Ｆ部１１と接続されており、ＳＤ仕様で予め定められた特定のコードを使用して、予め定められた命令電文、応答電文のフォーマットで、ホストモジュールＩ／Ｆ部１１を介してホスト１００と通信する。

また、ＳＤ応答回路１３は、本実施例では、ホスト１００より受信したＳＤ仕様の特定コードを、内部統一コードに変換してホストモジュールＩ／Ｆ部１１を介してＭＰＵ２及び記憶装置用Ｉ／Ｆ部５と通信する。

ＭＭＣ応答回路１４は、ＭＭＣ仕様のコマンドシーケンスを含む通信プロトコルに対応した応答回路である。ＭＭＣ応答回路１４は、ホストモジュールＩ／Ｆ部１１と接続されており、ＭＭＣ仕様で予め定められた特定のコードを使用して、予め定められた命令電文、応答電文のフォーマットで、ホストモジュールＩ／Ｆ部１１を介してホスト１００と通信する。

また、ＭＭＣ応答回路１４は、本実施例では、ホスト１００より受信したＭＭＣ仕様の特定コードを、内部統一コードに変換してホストモジュールＩ／Ｆ部１１を介してＭＰＵ２及び記憶装置用Ｉ／Ｆ部５と通信する。

ホストモジュールＩ／Ｆ部１１は、ＳＰＩ変換回路１５を内蔵しており、端子群Ａと、３つの応答回路１２〜１４と、ＭＰＵ２及び記憶装置用Ｉ／Ｆ部５とに接続されている。ホストモジュールＩ／Ｆ部１１は、ホスト１００から送信されるコマンドを端子群Ａを介して受信し、図２（ａ）に示すように、受信コマンドが対応している上述するＳＤＩＯ／ＳＤ／ＭＭＣのいずれの通信プロトコルにモード設定を行い、設定したモード（ＳＤＩＯモード、ＳＤモード、ＭＭＣモード）のもと、以降の応答に使用する応答回路（１２〜１４のいずれか）に切替制御する。

ＳＤ仕様、ＳＤＩＯ仕様、ＭＭＣ仕様の通信プロトコルのいずれにおいても、図３に示すように、端子群Ａの各ピン（１〜９Ｐｉｎ）には略同様の信号の入出力バスが割り当てられている。即ち、第２ピンはＣＭＤ（コマンド）が割り当てられており、各種コマンドが入力され、レスポンスが出力される。各種仕様のセットアップコマンドはこの第２ピンに入力され、これに対する応答電文はホストＩ／Ｆ部１１の制御のもと、第２ピンから出力される。

また、ＳＤＩＯ／ＳＤ仕様の通信プロトコルにおいては、更にデータを出力するデータ（ＤＡＴ）ピンを、第７ピンのみ使用する１ｂｉｔ転送を実行する場合と、第１及び第7〜９ピンを使用する４ｂｉｔ転送を実行する場合とが存在するが、基本的なプロトコルは同様であるため説明は省略する。

また、ＳＤ仕様、ＳＤＩＯ仕様、ＭＭＣ仕様の通信プロトコルにおいては、上述する入出力バス以外に、ＳＰＩ（Ｓｅｒｉａｌ Peripheral Ｉｎｔｅｒｆａｃｅ）仕様に基づく入出力バスにてホスト１００と通信することができる。上記各仕様において、ホスト１００より更にＳＰＩバスが指示された場合には、図３に示すように、第２ピンにＤＩ（データインプット）が割り当てられ、第７ピンにＤＯ(データアウトプット)が割り当てられ、第２ピンよりコマンド（セットアップコマンド等）が入力され、第７ピンから応答電文が出力される。

このＳＰＩバスは、ホスト１００が情報記憶装置１に対してセットアップコマンドを供給する際に、第１ピン（ＣＳ）の状態をＬＯＷにすることにより、ホストモジュールＩ／Ｆ部１１はホスト１００よりＳＰＩバスが指示されたと判断する。この判断結果に基づき、ホストモジュールＩ／部１１は、図２（ｂ）に示すように、ＳＰＩバスモードをＯＮ／ＯＦＦ切替することによりバスのモードを設定することができる。本実施例では、通常ＳＰＩバスモードはＯＦＦに設定されていることとする。

ホストモジュールＩ／Ｆ部１１は、セットアップコマンド受信時に第１ピンがＬＯＷであることを検知し、ＳＰＩバスが指示されたと判断された場合には、図２（ｂ）に示すように、ＳＰＩバスモードの設定をＯＮに切替え、以降、ホスト１００との通信が切断されるまで、ＳＰＩ変換回路１５を介して切替制御された応答回路（１２〜１４のいずれか）にアクセスすることとなる。このＳＰＩ変換回路１５は、端子群Ａを介したホスト１００との各種信号（コマンド、レスポンス、データ、クロックなど）を上述するＳＰＩ仕様の入出力バスに合わせるよう変換するものである。

ホストモジュールＩ／Ｆ部１１は、セットアップコマンド受信時に第１ピンがＬＯＷではないと判断した場合、ＳＰＩバスモードのＯＦＦ設定を変更することなく、ＳＤＩＯ／ＳＤ／ＭＣＣ仕様のいずれの通信プロトコルであるかを判定し、各応答回路１１〜１４の切替制御を行って、以降の通信時にＳＰＩ変換回路１５を介することなく、切替制御した応答回路（１１〜１４のいずれか）にアクセスする。

そしてホストモジュールＩ／Ｆ部１１は、応答回路１２〜１５のいずれかに切替制御した後は、ホスト１００との通信が切断されるまで、設定されたモード（ＳＤＩＯ／ＳＤ／ＭＭＣモード及びＳＰＩバスモードのＯＮ／ＯＦＦ）のままホスト１００と切替られた応答回路（１２〜１５のいずれか）との接続（通信）を維持する。また、ホストモジュールＩ／Ｆ部１１は、応答回路１２〜１５と内蔵のＭＰＵ２や記憶装置用Ｉ／Ｆ部５との間の統一コードを用いた通信を仲介している。

このような構成の切替制御装置（ホストＩ／Ｆ部１０）を有する情報記憶装置１では、ホスト１００の図示せぬＳＤカード装着部に情報記憶装置１が装着され、ホスト１００から電源供給が行われると共にセットアップコマンドが端子群Ａに供給される。

すると、ホストＩ／Ｆ部１０のホストモジュールＩ／Ｆ部１１は、このセットアップコマンド及び第１ピンの状態から、ＳＰＩバスモードが指示されたか、更にはＳＤ／ＳＤＩＯ／ＭＭＣ仕様のいずれの通信プロトコルに対応したコマンドであるかを判断し、判断した仕様にモード設定すると共に、対応する応答回路１２〜１５にアクセスし、ホスト１００に対して判断した仕様の通信プロトコルに対応した応答を行うようになっている。

従って、情報記憶装置１は初めからホスト１００に仕様に合った装置であるかのように以降の処理を実行することができ、ホスト１００は自己が対応している仕様の通信プロトコルに対応した情報記憶装置と通信していると判断して以降の処理を実行していくこととなる。

図４は、各種仕様のプロトコルに対応した種々のホスト１１０、１２０、１３０と、対応する仕様プロトコルの異なる種々の情報記憶装置との通信状況を示す図である。

図４を用いて、ＳＤ仕様のプロトコルに対応したホスト１１０と、ＭＭＣ仕様のプロトコルに対応したホスト１２０と、ＳＤ仕様及びＭＭＣ仕様の両方のプロトコルに対応したホスト１３０に対して、例えばＳＤ仕様の情報記憶装置２０と、ＭＭＣ仕様の情報記憶装置３０と、本実施例の情報記憶装置１との相性を比較する。

ここで、ＳＤ仕様の通信プロトコルではデータ転送に使用可能な最高ビット幅数を４ビットとし、ＭＭＣ仕様の通信プロトコルではデータ転送に使用可能な最高ビット幅数を１ビットとして説明する。従って、ホスト１１０の最高ビット幅数は４ビットであり、ホスト１２０は最高ビット幅数は１ビットであり、ホスト１３０のＳＤ仕様における最高ビット幅数は４ビットであり、ホスト１３０のＭＭＣ仕様における最高ビット幅数は１ビットである。

図４に示すように、ＳＤ仕様の情報記憶装置２０では、ＳＤ仕様に対応したホスト１１０、１３０とは４ビット転送を実行することができるが、ＳＤ以外の仕様に対応したホスト１２０とは通信することができない。次に、ＭＭＣ仕様の情報記憶装置３０では、ＭＭＣ仕様に対応したホスト１２０、１３０とは１ビット転送を実行することができるが、ＭＭＣ以外の仕様に対応したホスト１１０とは通信することができない。

本実施例の情報記憶装置１では、ホスト１１０と通信する際には、まずホスト１１０よりＳＤ仕様の通信プロトコルに対応したセットアップコマンドを受信するため、ＳＤモードと設定し、ＳＤ応答回路１３にアクセスし、ＳＤ仕様の情報記憶装置（２０）と同様の応答を行い、４ビット転送を実行する。

また、ホスト１２０と通信する際には、情報記憶装置１は、まずホスト１２０よりＭＭＣ仕様の通信プロトコルに対応したセットアップコマンドを受信するため、ＭＭＣモードと設定し、ＭＭＣ応答回路１４にアクセスし、ＭＭＣ仕様の情報記憶装置（３０）と同様の応答を行い、１ビット転送を実行する。

また、ホスト１３０と通信する際には、情報記憶装置１は、ホスト１３０より送信されるＳＤ仕様及びＭＭＣ仕様の通信プロトコルに対応したセットアップコマンドのいずれにも応答することができる。このため、ホスト１３０は、情報記憶装置との高速アクセスを期待してまずＳＤ仕様のセットアップコマンドを発行し、これに応答がなかった場合にＭＭＣ仕様のセットアップコマンドを発行するようになっている。

従って、情報記憶装置１は、ホスト１３０から最初に発行されるＳＤ仕様の通信プロトコルに対応したセットアップコマンドに応答すべく、ＳＤ応答回路１３にアクセスするよう切替制御し、ＳＤ仕様の情報記憶装置（２０）と同様の応答を行い、４ビット転送を実行することとなる。

次に、図５に示すフローチャート図を用いて、ホストと通信を開始する際の情報記憶装置１におけるモード設定（切替制御）及び応答処理について説明する。

図５に示すように、ホスト１００の図示せぬＳＤカード装着部に情報記憶装置１が装着され、ホスト１００から電源供給が行われると、ホスト１００からセットアップコマンドが情報記憶装置１の端子群Ａ（第２ピン）を介して供給される。情報記憶装置１のホストモジュールＩ／Ｆ部１１は、第２ピンを介してセットアップコマンドを受信すると（ステップＳＴ１０）、どのようなセットアップコマンドが受信されたか、コマンドの種類を判定する（ステップＳＴ１１）。

ＳＴ１１による判定の結果、第１のコマンド（ＣＭＤ５）であり、かつＡｒｇ＝０であると判断されると(ステップＳＴ１２のＮｏ、ＳＴ１３のＣＭＤ５，Ａｒｇ＝０)、ホストモジュールＩ／Ｆ部１１は、ＳＤＩＯ用セットアップコマンドであると判定し、ＳＤＩＯモードに設定すると共に、ＳＰＩバスモードはＯＦＦ設定のまま（ＳＰＩ変換回路１５は介さずに）、ＳＤＩＯ応答回路１２とアクセスするよう切替え制御する。

そして、ホストモジュールＩ／Ｆ部１１は、ＳＤＩＯ応答回路１２からＳＤＩＯ仕様の応答情報からなるレスポンスを取り込み、端子群Ａを介してホスト１００へ出力する（ステップＳＴ１４）。そして、情報記憶装置１における以降の処理は、ＳＴ１４で設定されたＳＤＩＯモードで執り行われることとなる。

また、ＳＴ１１の判定の結果、第１及び第２のコマンド（ＣＭＤ５、ＣＭＤ０）でもない、あるいは第１のコマンドであるがＡｒｇ＝０でない場合には（ステップＳＴ１２のＮｏ、ＳＴ１３のその他)、ホストモジュールＩ／Ｆ部１１はエラーと判断し、いずれの応答回路１２〜１５へとアクセスせずに、端子群Ａを介してホスト１００へエラーレスポンスを送信する、もしくはレスポンスを行わない（ステップＳＴ１５）。そして、次のホスト１００からの指示（コマンド等の受信）を待つ。尚、エラーが判断された場合には、エラーレスポンスを送信しても、レスポンスを行わなくても良い。

ＳＴ１１の判定の結果、第２のコマンド（ＣＭＤ０）でかつ第１ピンの状態がＬＯＷ（ＣＳ＝０）であると判定されると（ステップＳＴ１２のＹｅｓ、ＳＴ１６のＹｅｓ）、ホストモジュールＩ／Ｆ部１１は、ＳＰＩバスが指示されたと判断し、ＳＰＩバスモードをＯＮに切替設定する。そしてホストモジュールＩ／Ｆ部１１は、ＳＰＩ変換回路１５を用いて、ＳＰＩバスモードに応じた応答電文を、ＳＰＩバスモードの入出力バスを介してホスト１００へ送信する（ステップＳＴ１７）。

ＳＴ１１の判定の結果、第２のコマンドであり、第１のピンの状態がＬＯＷではない（ＣＳ＝０ではない）と判定されると（ステップＳＴ１２のＹｅｓ、ＳＴ１６のＮｏ）、ホストモジュールＩ／Ｆ部１１は、ＳＤ・ＭＭＣ又はＳＤＩＯ用のセットアップコマンドであると判定し、ＳＰＩバスモードはＯＦＦ設定のまま、仕様に基づいてレスポンスを送信しない（ステップＳＴ１８）。

第２のコマンド受信から所定時間以内に、端子群Ａ（第２ピン）を介して次のコマンドが受信されると、ホストモジュールＩ／Ｆ部１１は、受信したコマンドの種類を判定する（ステップＳＴ１９）。ＳＴ１９による判定の結果、第３のコマンド（ＡＣＭＤ４１＝ＣＭＤ５５＋ＣＭＤ４１）であると判断されると(ステップＳＴ２０のＹｅｓ、ＳＴ２１のＡＣＭＤ４１)、ホストモジュールＩ／Ｆ部１１は、ＳＤ用コマンドであると判定し、ＳＤモードに設定すると共に、ＳＤ応答回路１３とアクセスするよう切替え制御する。

そして、ホストモジュールＩ／Ｆ部１１は、ＳＤ応答回路１３からＳＤ仕様の応答情報からなるレスポンスを取り込み、端子群Ａを介してホスト１００へ出力する（ステップＳＴ２２）。そして、情報記憶装置１における以降の処理は、ＳＴ２１で設定されたＳＤモードで執り行われることとなる。

尚、この際、ＳＰＩバスモードがＯＮ設定されていればホストモジュールＩ／Ｆ部１１内においてＳＰＩ変換回路１５を介して端子群Ａ及び各応答回路１１〜１４との入出力が行われ、ＳＰＩバスモードがＯＦＦ設定されていればＳＰＩ変換回路１５は全く介されずに情報の入出力が行われる。

ＳＴ１９による判定の結果、第４のコマンド（ＣＭＤ１）であると判断されると(ステップＳＴ２０のＹｅｓ、ＳＴ２１のＣＭＤ１)、ホストモジュールＩ／Ｆ部１１は、ＭＭＣ用セットアップコマンドであると判定し、ＭＭＣモードに設定すると共に、ＭＭＣ応答回路１４とアクセスするよう切替え制御する。

そして、ホストモジュールＩ／Ｆ部１１は、ＭＭＣ応答回路１４からＭＭＣ仕様の応答情報からなるレスポンスを取り込み、端子群Ａを介してホスト１００へ出力する（ステップＳＴ２３）。そして、情報記憶装置１における以降の処理は、ＳＴ２３で設定されたＭＭＣモードで執り行われることとなる。

ＳＴ１９による判定の結果、第１のコマンド（ＣＭＤ５）であり、かつＡｒｇ＝０であると判断されると(ステップＳＴ１２のＮｏ、ＳＴ１３のＣＭＤ５，Ａｒｇ＝０)、ＳＤＩＯ用セットアップコマンドであると判定し、ＳＤＩＯモードに設定すると共に、ＳＤＩＯ応答回路１２とアクセスするよう切替え制御する。

また、ＳＴ１９の判定の結果、第１、第３及び第４のコマンドでもないと判定された場合には（ステップＳＴ２０のＮｏ)、ホストモジュールＩ／Ｆ部１１はエラーと判断し、いずれの応答回路１２〜１５へとアクセスせずに、端子群Ａを介してホスト１００へエラーレスポンスを送信する、もしくはレスポンスを行わない（ステップＳＴ１５）。そして、次のホスト１００からの指示（コマンド等の受信）を待つ。尚、エラーが判断された場合には、エラーレスポンスを送信しても、レスポンスを行わなくても良い。

次に、図６を用いて、ＭＭＣ仕様に対応したホスト１２０と情報記憶装置１との初期通信において、上述した切替制御装置１０によるモード設定／切替制御処理が行われた結果の応答状況について説明する。

尚、本実施例ではＭＭＣ仕様のホスト１２０は、ＭＭＣ仕様に対応可能な情報記憶装置との間では、ＭＭＣ仕様の通信プロトコルで、１ｂｉｔ転送入出力バスと、ＳＰＩバスの両方で通信することができるが、それ以外のＳＤ／ＳＤＩＯ仕様にのみ対応可能な情報記憶装置との間では通信することができない。

まず、ホスト１２０が、図６（ａ）に示すように、情報記憶装置１に対して第２のコマンド（ＣＭＤ０、ＣＳ＝０ではない）を出力した場合、情報記憶装置１のホストモジュールＩ／Ｆ部１１は、ＳＤ・ＭＭＣ又はＳＤＩＯ用のセットアップコマンドであると判定し、ＳＰＩバスモードはＯＦＦ設定のまま、仕様に基づいてレスポンスを送信しない。

このレスポンス無しを受けて、ホスト１２０は第４のコマンド（ＣＭＤ１）を出力すると、ホストモジュールＩ／Ｆ部１１は、ＭＭＣ用セットアップコマンドであると判定し、ＭＭＣモードに設定すると共に、ＭＭＣ応答回路１４とアクセスするよう切替え制御する。

そして、ホストモジュールＩ／Ｆ部１１は、ＭＭＣ応答回路１４からＭＭＣ仕様の応答情報からなるレスポンスを取り込み、（ＳＰＩ変換回路１５を介さずに）端子群Ａを介してホスト１２０へ出力する。その結果、情報記憶装置１における以降の処理は、ＭＭＣモード（ＳＰＩバスモードはＯＦＦ設定）で執り行われ、ホスト１２０は、ＭＭＣ仕様の情報記憶装置と通信していると判断し、以降正常処理が進められる。

ホスト１２０が、図６（ｂ）に示すように、情報記憶装置１に対して第２のコマンド（ＣＭＤ０）でかつＣＳ＝０の状態を出力した場合、情報記憶装置１のホストモジュールＩ／Ｆ部１１は、ＳＰＩバスが指示されたと判断し、ＳＰＩバスモードをＯＮに切替設定する。そしてホストモジュールＩ／Ｆ部１１は、ＳＰＩ変換回路１５を用いて、ＳＰＩバスモードに応じた応答電文を、ＳＰＩバスモードの入出力バスを介してホスト１００へ送信する。

このレスポンスを受けて、ホスト１２０が第４のコマンド（ＣＭＤ１）を出力すると、ホストモジュールＩ／Ｆ部１１は、ＭＭＣ用セットアップコマンドであると判定し、ＭＭＣモードに設定すると共に、ＭＭＣ応答回路１４とアクセスするよう切替え制御する。

そして、ホストモジュールＩ／Ｆ部１１は、ＭＭＣ応答回路１４からＭＭＣ仕様の応答情報からなるレスポンスを取り込み、ＳＰＩ変換回路１５を介して、端子群Ａを介してホスト１２０へ出力する。その結果、情報記憶装置１における以降の処理は、ＭＭＣモード（ＳＰＩバスモードはＯＮ設定）で執り行われ、ホスト１２０は、ＭＭＣ仕様の情報記憶装置と通信していると判断し、以降正常処理が進められる。

次に、図７を用いて、ＳＤ仕様に対応したホスト１１０と情報記憶装置１との初期通信におおいて、上述した切替制御装置１０によるモード設定／切替制御処理が行われた結果の応答状況について説明する。

尚、本実施例ではＳＤ仕様のホスト１１０は、ＳＤ仕様に対応可能な情報記憶装置との間では、ＳＤ仕様の通信プロトコルで、４ｂｉｔ又は１ｂｉｔ転送入出力バスと、ＳＰＩバスの両方で通信することができるが、それ以外のＭＭＣ／ＳＤＩＯ仕様にのみ対応可能な情報記憶装置との間では通信することができない。

まず、ホスト１１０が、図７（ａ）に示すように、情報記憶装置１に対して第２のコマンド（ＣＭＤ０、ＣＳ＝０ではない）を出力した場合、情報記憶装置１のホストモジュールＩ／Ｆ部１１は、ＳＤ・ＭＭＣ又はＳＤＩＯ用のセットアップコマンドであると判定し、ＳＰＩバスモードはＯＦＦ設定のまま、仕様に基づいてレスポンスを送信しない。

このレスポンス無しを受けて、ホスト１１０は第３のコマンド（ＡＣＭＤ４１）を出力すると、ホストモジュールＩ／Ｆ部１１は、ＳＤ用セットアップコマンドであると判定し、ＳＤモードに設定すると共に、ＳＤ応答回路１３とアクセスするよう切替え制御する。

そして、ホストモジュールＩ／Ｆ部１１は、ＳＤ応答回路１３からＳＤ仕様の応答情報からなるレスポンスを取り込み、（ＳＰＩ変換回路１５を介さずに）端子群Ａを介してホスト１１０へ出力する。そして、情報記憶装置１における以降の処理は、ＳＤモード（ＳＰＩバスモードはＯＦＦ設定）で執り行われ、ホスト１１０は、ＳＤ仕様の情報記憶装置と通信していると判断し、以降正常処理が進められる。

ホスト１１０が、図７（ｂ）に示すように、情報記憶装置１に対して第２のコマンド（ＣＭＤ０）でかつＣＳ＝０の状態を出力した場合、情報記憶装置１のホストモジュールＩ／Ｆ部１１は、ＳＰＩバスが指示されたと判断し、ＳＰＩバスモードをＯＮに切替設定する。そしてホストモジュールＩ／Ｆ部１１は、ＳＰＩ変換回路１５を用いて、ＳＰＩバスモードに応じた応答電文を、ＳＰＩバスモードの入出力バスを介してホスト１００へ送信する。

そして、ホストモジュールＩ／Ｆ部１１は、ＳＰＩ応答回路１５からＳＰＩ仕様の応答情報からなるレスポンスを取り込み、端子群Ａを介してホスト１１０へ出力する。そして、情報記憶装置１における以降の処理は、ＳＰＩモードで執り行われ、ホスト１１０は、ＳＰＩ仕様の情報記憶装置と通信していると判断し、以降正常処理が進められる。

このレスポンスを受けて、ホスト１１０は第３のコマンド（ＡＣＭＤ４１）を出力すると、ホストモジュールＩ／Ｆ部１１は、ＳＤ用セットアップコマンドであると判定し、ＳＤモードに設定すると共に、ＳＤ応答回路１３とアクセスするよう切替え制御する。

そして、ホストモジュールＩ／Ｆ部１１は、ＳＤ応答回路１３からＳＤ仕様の応答情報からなるレスポンスを取り込み、ＳＰＩ変換回路１５を介して端子群Ａを介してホスト１１０へ出力する。そして、情報記憶装置１における以降の処理は、ＳＤモード（ＳＰＩバスモードはＯＮ設定）で執り行われ、ホスト１１０は、ＳＤ仕様の情報記憶装置と通信していると判断し、以降正常処理が進められる。

本発明の一実施の形態に係る情報記憶装置１の制御ブロック図。ホストＩ／Ｆ部１０で設定可能なモードを説明するための図。ＳＤカード形状の情報記憶装置１の端子群Ａに対する各仕様における信号割当内容を示す図。各種仕様のプロトコルに対応した種々のホスト１１０、１２０、１３０と、対応する仕様プロトコルの異なる種々の情報記憶装置との通信状況を示す図。ホストと通信を開始する際の情報記憶装置１におけるモード設定及び応答処理を示すフローチャート図。ＭＭＣ仕様に対応したホスト１２０と情報記憶装置１との初期通信におけるコマンド・レスポンスの出力状況について説明するための図。ＳＤ仕様に対応したホスト１１０と情報記憶装置１との初期通信におけるコマンド・レスポンスの出力状況について説明するための図。

符号の説明

１情報記憶装置
２ＭＰＵ
５記憶装置用Ｉ／Ｆ部
６記憶装置
１０ホストＩ／Ｆ部
１１ホストモジュールＩ／Ｆ部
１２ＳＤＩＯ応答回路
１３ＳＤ応答回路
１４ＭＭＣ応答回路
１５ＳＰＩ応答回路
１00、１１０、１２０、１３０ホストコントローラ（ホスト）

Claims

記憶装置と接続すると共に、外部装置からの受信信号に基づいて上記記憶装置にアクセスする切替制御装置において、
上記外部装置との間で各種信号を送受信する送受信回路と、
この送受信回路と接続し、上記送受信回路を介して第１の仕様に対応した応答信号を出力する第１の応答回路と、
上記送受信回路と接続し、上記送受信回路を介して上記第１の仕様とは異なる第２の仕様に対応した応答信号を出力する第２の応答回路と、
上記送受信回路にて受信した上記外部装置からのセットアップ信号が上記第１及び第２のいずれの仕様に対応した信号であるかを判定する判定手段と、
この判定手段で判定された仕様に対応した応答回路に切替えて、この切替えた応答回路からの応答信号を用いて上記外部装置に対してレスポンスするよう制御する制御手段と、
を有することを特徴する切替制御装置。
上記制御手段は、上記判定手段によって判定された仕様のモード設定を行い、設定されたモードに対応する応答回路に切替えて、この切替えた応答回路からの応答信号を用いて上記外部装置に対してレスポンスし、このレスポンス以降の上記外部装置への応答は、設定されたモードが変更されるまで上記切替らえた応答回路からの応答信号を用いるよう制御することを特徴とする請求項１記載の切替制御装置。
記憶部を有し、外部装置からの受信信号に基づいて上記記憶部にアクセスする情報記憶装置において、
上記外部装置との間で各種信号を送受信する送受信回路と、
この送受信回路と接続し、上記送受信回路を介して第１の仕様に対応した応答信号を出力する第１の応答回路と、
上記送受信回路と接続し、上記送受信回路を介して上記第１の仕様とは異なる第２の仕様に対応した応答信号を出力する第２の応答回路と、
上記送受信回路にて受信した上記外部装置からのセットアップ信号が上記第１及び第２のいずれの仕様に対応した信号であるかを判定する判定手段と、
この判定手段で判定された仕様に対応した応答回路に切替えて、この切替えた応答回路からの応答信号を用いて上記外部装置に対してレスポンスするよう制御する制御手段と、
を有することを特徴する情報記憶装置。
記憶部を有し、外部装置からの受信信号に基づいて上記記憶部にアクセスする情報記憶装置において、
上記外部装置と接続され各種信号が供給されるＳＤカード形状の複数の端子群と、
上記外部装置との間で上記端子群を介して各種信号を送受信する送受信回路と、
この送受信回路と接続し、上記送受信回路を介してＳＤ仕様に対応した応答信号を出力する第１の応答回路と、
上記送受信回路と接続し、上記送受信回路を介して上記ＳＤ仕様とは異なる仕様に対応した応答信号を出力する第２の応答回路と、
上記送受信回路にて受信した上記外部装置からのセットアップ信号が上記第１及び第２のいずれの仕様に対応した信号であるかを判定する判定手段と、
この判定手段で判定された仕様に対応した応答回路に切替えて、この切替えた応答回路からの応答信号を用いて上記外部装置に対してレスポンスするよう制御する制御手段と、
を有することを特徴する情報記憶装置。
上記制御手段は、上記判定手段によって判定された仕様のモード設定を行い、設定されたモードに対応する応答回路に切替えて、この切替えた応答回路からの応答信号を用いて上記外部装置に対してレスポンスし、このレスポンス以降の上記外部装置への応答は、設定されたモードが変更されるまで上記切替らえた応答回路からの応答信号を用いるよう制御することを特徴とする請求項３または請求項４のいずれか記載の情報記憶装置。