JP2005217413A - 磁気メモリ素子およびその製造方法ならびに反応チャンバ - Google Patents

Abstract

【課題】 磁気メモリ素子およびその製造方法ならびにその方法に用いる反応チャンバを提供する。
【解決手段】 スイッチング素子と、前記スイッチング素子に連結されたＭＴＪセルとを備える磁気メモリ素子において、前記ＭＴＪセルは、前記スイッチング素子に連結された下部電極と、前記下部電極上に順次に積層された下部磁性層、フッ素含有トンネリング膜、上部磁性層およびキャッピング層とを含む磁気メモリ素子およびその製造方法ならびにその方法に用いる反応チャンバ。
【選択図】 図３

Description

本発明は、磁気メモリ素子およびその製造方法ならびに反応チャンバに関する。

磁気メモリ素子、例えば、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、センシング信号が小さい。そのため、セル間の抵抗変化に非常に敏感である。したがって、磁気メモリ素子のセル間抵抗偏差が大きい場合、センシングエラーが発生して、磁気メモリ素子に記録されたデータを正確に読取れなくなる。

セル間抵抗偏差を最小化してセンシングエラーを最小化するとしても、磁気メモリ素子のセル安定性が確保されていない場合、すなわち、十分な磁気抵抗比（ＭＲ比：Ｍａｇｎｅｔｉｃ Ｒｅｓｉｓｔａｎｃｅ Ｒａｔｉｏ）が確保されていない場合、磁気メモリ素子にデータを正確に記録するのはもとより、記録されたデータを正確に読取れなくなる。

これにより、セル間抵抗偏差を最小化すると同時に、セル安定性を確保できる磁気メモリ素子についての多くの研究がなされているが、満足すべき特性を有する磁気メモリ素子は未だ得られていない。
磁気メモリ素子のセル間抵抗偏差と磁気抵抗比とは、トンネリング膜の特性と直接関連している。

従来の磁気メモリ素子では、トンネリング膜としてアルミニウム酸化膜（Ａｌ₂Ｏ₃）が広く使われている。トンネリング膜がアルミニウム酸化膜である場合、トンネリング膜は、センス回路とのマッチングのために１２Åより薄く、抵抗は、１０ｋΩμｍ²ほどと低く、厚さ均一度は、セル間の抵抗変化が２％未満になるように維持することが望ましい。また、Ａｌ₂Ｏ₃膜の厚さの偏差が１Åほどである時、抵抗は、１０倍程度（１ ｏｒｄｅｒ）変化するので、セル内でＡｌ₂Ｏ₃膜の厚さ均一度は、セル内での最大の厚さの変化が１Åより小さいことが望ましい。

しかし、現在、このような条件を何れも満足するＡｌ₂Ｏ₃よりなるトンネリング膜を形成することは、技術的に不可能である。

図１および図２は、Ａｌ₂Ｏ₃膜をトンネリング膜として使用する従来のＭＲＡＭの製造過程において、Ａｌ₂Ｏ₃膜を形成する工程を表す。

図１に示すとおり、合成反強磁性（Ｓｙｎｔｈｅｔｉｃ Ａｎｔｉ−Ｆｅｒｒｏｍａｇｎｅｔｉｃ：ＳＡＦ）膜１０上に、Ａｌ膜１２が形成される。図１において、１２ａは粒界を表す。Ａｌ膜１２は、所定の酸化工程を経て酸化される。この酸化の結果、図２に示されたように、ＳＡＦ膜１０上に、Ａｌ₂Ｏ₃膜１４が形成される。Ａｌ膜１２の酸化は、粒界１２ａに沿って進行した後、矢印で表したように、粒界１２ａの内側に向かって進行する。すなわち、Ａｌ膜１２の酸化は、粒界１２ａに隣接した領域１２ｂから始まってグレインの内側に進行する。

このように、従来のＭＲＡＭの場合、Ａｌ膜１２の酸化がＡｌ膜１２の全体領域で同時に進行しないため、トンネリング膜の抵抗は、領域毎に大きい差がある。

一方、Ａｌ膜１２が酸化すると、Ａｌ膜１２は厚くなるが、前記のように、Ａｌ膜１２の酸化が全体領域にわたって均等に進められないので、ＭＲＡＭのトンネリング膜の厚さも領域によって大きい差がある。

本発明が解決しようとする技術的課題は、前記従来の技術の問題点を改善するためのものであって、抵抗が低く、厚さが均一であり、かつ高い磁気抵抗比を有するだけでなく、酸化工程マージンを大きくできる磁気メモリ素子を提供することである。

本発明が解決しようとする他の技術的課題は、このような磁気メモリ素子の製造方法を提供することである。

本発明が解決しようとするさらに他の技術的課題は、前記磁気メモリ素子の製造方法に用いる反応チャンバを提供することである。

前記課題を解決するために、本発明は、スイッチング素子と、前記スイッチング素子に連結されたＭＴＪセルとを備える磁気メモリ素子において、前記ＭＴＪセルは、前記スイッチング素子に連結された下部電極と、前記下部電極上に順次に積層された下部磁性層、フッ素含有トンネリング膜、上部磁性層およびキャッピング層とを含むことを特徴とする磁気メモリ素子を提供する。

前記フッ素含有トンネリング膜において、フッ素は表層に分布され、前記フッ素含有トンネリング膜はフッ素含有アルミニウム酸化膜であってもよい。

前記他の課題を解決するために、本発明は、スイッチング素子と、前記スイッチング素子に連結されたＭＴＪセルとを備える磁気メモリ素子の製造方法において、前記ＭＴＪセルは、前記スイッチング素子を覆う層間絶縁層上に、前記スイッチング素子と連結される下部電極を形成する第１段階と、前記下部電極上に下部磁性層を形成する第２段階と、前記下部磁性層上に金属膜を形成する第３段階と、前記金属膜を酸化およびフッ化させる第４段階と、前記酸化およびフッ化された金属膜上に上部磁性層およびキャッピング層を形成する第５段階と、前記下部電極上に順次に積層された層を積層順序と逆の順序でパターニングする第６段階とを含む工程によって形成することを特徴とする磁気メモリ素子の製造方法を提供する。

前記金属膜は、所定厚さのアルミニウム膜で形成できる。

前記第４段階は、前記第３段階において金属膜が形成された結果物を酸素プラズマ発生手段およびフッ素源供給手段を備える反応チャンバに導入する段階と、前記金属膜上に酸素プラズマおよびフッ素源を供給して酸化およびフッ化工程を実施する段階とを含むことができる。

前記さらに他の課題を解決するために、本発明は、ステージ、前記ステージの上側に配置されたフッ素源供給手段と、前記フッ素源供給手段の上側に配置された酸素プラズマ発生手段とを含むことを特徴とする反応チャンバを提供する。

前記フッ素源供給手段は、フッ素樹脂からなる環状体であってもよい。

本発明による磁気メモリ素子およびその製造方法は、酸化フッ化工程を利用してトンネリング膜を形成するので、トンネリング膜の厚さを全体領域で均一に形成できる。これにより、セル内のトンネリング膜の厚さ偏差を最小化できるのはもとより、セル間のトンネリング膜の厚さ偏差も最小化できるので、磁気メモリ素子のセル間抵抗偏差を最小化できる。また、酸化フッ化工程によってトンネリング膜の全体領域は、均等に酸化されるとともに、トンネリング膜の下側の物質膜の酸化が防止されることによって、ＭＴＪセルの抵抗は低く維持しつつ、高いＭＲ比を維持することができる。また、酸化フッ化処理の時間によってトンネリング膜の優秀な特性が大きく変化しないので、酸化工程マージンを大きく取ることができる。

以下、本発明の実施形態による磁気メモリ素子およびその製造方法について、添付図面を参照して詳細に説明する。この説明において、図面に示された層や領域の厚さは、明細書の明確性のために誇張して示した。

まず、本発明の実施形態による磁気メモリ素子（以下、本発明のメモリ素子）について説明する。本発明のメモリ素子の主要特徴は、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｉｎｇ Ｊｕｎｃｔｉｏｎ）セルにあるので、これを中心に説明する。

図３に示すとおり、本発明のメモリ素子のＭＴＪセルは、スイッチング素子（図示せず）、例えば、トランジスタと前記ＭＴＪセルとを連結する下部電極４２を備え、下部電極４２上に、下部磁性層４４、トンネリング膜４６ａ、上部磁性層４８およびキャッピング膜５０の順に形成されている。キャッピング膜５０上には、上部電極（図示せず）が形成されている。下部電極４２は、例えば、タンタル（Ｔａ）電極、窒化チタン（ＴｉＮ）電極である。下部磁性層４４は、下部電極４２上に形成されたバッファ膜４４ａあるいはシード膜、およびバッファ膜４４ａ上に順次に積層されたピニング膜４４ｂおよびピンド膜４４ｃを含む。バッファ膜４４ａは、例えば、非晶質金属膜、ルテニウム（Ｒｕ）膜またはニッケル鉄（ＮｉＦｅ）膜である。ピニング膜４４ｂは、反強磁性（ＡＦ：Ａｎｔｉ−Ｆｅｒｒｏｍａｇｎｅｔｉｃ）膜であって、例えば、イリジウムマンガン（ＩｒＭｎ）膜、白金マンガン（ＰｔＭｎ）膜である。ピンド膜４４ｃは、複数の物質膜または単一膜とすることができる。ピンド膜４４ｃが複数の物質膜よりなる場合、ピンド膜４４ｃは、下部ピンド膜、中間膜および上部ピンド膜（図示せず）を含むＳＡＦ膜にすることができる。このとき、前記下部ピンド膜は、ＡＦ膜、例えば、ＣｏＦｅ膜にすることができる。そして、前記中間膜は、金属膜、例えば、Ｒｕ膜にすることができる。また、前記上部ピンド膜は、ＡＦ膜、例えば、ＣｏＦｅ膜にすることができる。トンネリング膜４６ａは、フッ素（Ｆ）を含有する絶縁膜である。例えば、トンネリング膜４６ａは、フッ素を含有するアルミニウム酸化膜（ＡｌＯ_XＦ_Y）である。トンネリング膜４６ａがフッ素含有アルミニウム酸化膜である場合、その厚さは１２Å以下であることが望ましく、フッ素は、フッ素含有アルミニウム酸化膜の表面に均等に存在することができる。これについては、後述する本発明の磁気メモリ素子の製造方法に関する実験結果を参照して詳細に説明する。

次いで、上部磁性層４８は、フリー磁性層である。前記フリー磁性層は、所定の磁気モーメントを有する物質層であって、ＭＴＪセルに印加される電圧によって、分極方向がピンド膜４４ｃの分極方向と同じである（平行）か、または反対（反平行）になる。このような上部磁性層４８は、ＭＲ比の上昇を考慮するときには、二重層にしてもよい。キャッピング膜５０は、エッチング工程で上部磁性層４８を保護するためのものであって、例えば、Ｒｕ膜である。

次いで、前述したＭＴＪセルを含む本発明のメモリ素子、すなわちＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の製造方法（以下、本発明の製造方法）について説明する。本発明のメモリ素子の場合と同じ理由で、本発明の製造方法もＭＴＪセルの製造過程を中心に説明する。

まず、基板（図示せず））上にスイッチング素子（図示せず）、例えば、トランジスタを形成した後、前記基板上に、前記トランジスタのドーピング領域、例えば、ソース領域またはドレイン領域を露出するコンタクトホールが形成された層間絶縁層（図示せず）を形成する。前記層間絶縁層上に、前記コンタクトホールを充填するパッド導電層（図示せず）を形成する。前記パッド導電層上に、図４に示すように、下部電極４２、下部磁性層４４およびトンネル膜形成用の金属膜４６を順次に形成する。下部電極４２および下部磁性層４４は、前述した本発明のメモリ素子で説明した物質膜で形成することができる。トンネル膜形成用の金属膜４６は、例えば、Ａｌ膜で形成できる。このとき、トンネル膜形成用の金属膜４６は、１２Å以下の厚さ、例えば、８Åの厚さに形成できる。

次いで、図５に示すように、下部電極４２、下部磁性層４４およびトンネル膜形成用の金属膜４６が形成された積層物を、酸化およびフッ化工程が可能な所定のプラズマ反応チャンバに移送して、トンネル膜形成用の金属膜４６の酸化およびフッ化を行う。前記酸化フッ化工程では、トンネル膜形成用の金属膜４６上に、酸素プラズマとともにフッ素源が供給される。このとき、前記フッ素源とトンネル膜形成用の金属膜４６とが反応して、トンネル膜形成用の金属膜４６の表面に金属膜４６の成分とフッ素（Ｆ）とを含有する薄膜が形成される。前記薄膜が存在することによって、前記酸素プラズマが、トンネル膜形成用の金属膜４６の全体領域に均等に広がって金属膜４６の成分、例えば、Ａｌと反応する。この結果、図６に示すように、下部磁性層４４上に、フッ素を含有する金属酸化膜４６ａ、すなわち、トンネリング膜４６ａが形成される。

このように、フッ素を含有するトンネリング膜４６ａは、酸素プラズマがトンネル膜形成用の金属膜４６の全体領域に均等に広がって形成されるので、その厚さは、トンネリング膜４６ａが形成される全体領域にわたって均一になる。金属膜４６がＡｌ膜である場合、前記酸化フッ化工程の間に、トンネリング膜４６ａの厚さは１２Åまで厚くなる。

次いで、図７に示すように、フッ素を含有するトンネリング膜４６ａの上に、上部磁性層４８およびキャッピング層５０を順次に形成する。上部磁性層４８およびキャッピング層５０は、前記本発明のメモリ素子で説明した物質膜で形成できる。

図８は、前記酸化フッ化工程で使用したプラズマ反応チャンバ（以下、反応チャンバ）の構成を概略的に示す図である。
図８に示すとおり、前記反応チャンバは、酸化フッ化処理されるサンプル６２が置かれるステージ６０を備える。そして、ステージ６０の上側には、フッ素源供給手段６４と、前記反応チャンバに供給されるプラズマ源ガス、例えば、酸素（Ｏ₂）ガスまたは酸素とアルゴン（Ａｒ）との混合ガスからプラズマを発生させるプラズマ発生手段６６とが備えられている。フッ素源供給手段６４は、フッ素樹脂（例えば、ＰＴＦＥ：テフロン（商品名））からなる環状体（ｒｉｎｇ）であることが望ましい。

次いで、本発明に関して実施した実験およびその結果について説明する。
まず、従来の磁気メモリ素子と、本発明の磁気メモリ素子とを比較するために、Ａｌ₂Ｏ₃膜をトンネリング膜として使用した従来の磁気メモリ素子（以下、第１磁気メモリ素子）と、フッ素含有アルミニウム酸化膜（ＡｌＯ_XＦ_Y）をトンネリング膜として使用した本発明の磁気メモリ素子（以下、第２磁気メモリ素子）とを形成した。そして、前記第１磁気メモリ素子および第２磁気メモリ素子のそれぞれについて、トンネリング膜の形成のための酸化時間によるＴＭＲ変化と抵抗変化とを測定した。また、前記第１磁気メモリ素子および第２磁気メモリ素子のそれぞれについて、ＴＭＲの電圧依存性、トンネリング膜の厚さの均一性、フッ素含有の有無、フッ素含有位置およびトンネリング膜の下側に形成された物質膜が酸化されているか否かを測定した。

図９ないし図１８は、このような測定結果を表す図である。
図９は、前記第１磁気メモリ素子および第２磁気メモリ素子における酸化時間に対するＴＭＲおよび抵抗の変化を示す。
図９において、▲は、前記第１磁気メモリ素子のＴＭＲの変化を表し、●は、前記第２磁気メモリ素子のＴＭＲの変化を表す。そして、△および○は、それぞれ前記第１磁気メモリ素子および第２磁気メモリ素子の抵抗の変化を表す。

図９に示すとおり、前記第１磁気メモリのＴＭＲ値は、酸化時間が長くなるにつれて５％まで急激に低下するのに対して、前記第２磁気メモリのＴＭＲ値は、比較的一定で高い値（３０％〜３４％）を維持することが分かる。この結果は、前記第２磁気メモリ素子に対する酸化工程のマージンが前記第１磁気メモリ素子よりはるかに大きいということを意味する。

一方、前記第１磁気メモリ素子のＴＭＲ変化を参照すれば、酸化時間が１０分に近づくと前記第１磁気メモリ素子のＴＭＲ値が５％程度に急激に低下するので、前記第１メモリ素子に対する酸化時間は、１０分を超えないことが望ましく、生産性の側面でも酸化時間は可能な限り短いことが望ましい。

図９に示すとおり、前記第２磁気メモリ素子の抵抗は、酸化時間が長くなるにつれて増加する。しかし、酸化時間が１０分以下である時、前記第２磁気メモリ素子の抵抗値は、前記第１メモリ素子より小さいということが分かる。

図１０および図１１は、それぞれ前記第１磁気メモリ素子および第２磁気メモリ素子のＴＭＲの電圧依存性に関する測定結果を示す。

図１０に示されたグラフにおいて、第１グラフ（最上部のグラフ）は、トンネリング膜形成用の金属膜を１分間酸化させて形成されたトンネリング膜を備える前記第１磁気メモリ素子の電圧に対するＴＭＲ（Ｖ）の変化を表す。そして、第２グラフ（上から２番目のグラフ）は、トンネリング膜形成用の金属膜を２分間酸化させて形成されたトンネリング膜を備える前記第１磁気メモリ素子の電圧に対するＴＭＲ（Ｖ）の変化を表す。また、第３グラフ、第４グラフおよび第５グラフ（上から３番目、４番目および５番目のグラフ）は、それぞれトンネリング膜形成用の金属膜を３分、４分および６分間酸化させて形成されたトンネリング膜を備える前記第１磁気メモリ素子の電圧に対するＴＭＲ（Ｖ）の変化を表す。

図１１に示されたグラフにおいて、第１グラフ（最上部のグラフ）は、トンネリング膜形成用の金属膜に対して２分間酸化フッ化工程を実施して形成したフッ素含有トンネリング膜を備える前記第２磁気メモリ素子の電圧に対するＴＭＲ（Ｖ）の変化を表す。そして、第２グラフ（上から２番目のグラフ）は、トンネリング膜形成用の金属膜に対して４分間の酸化フッ化工程を実施して形成したフッ素含有トンネリング膜を備える前記第２磁気メモリ素子の電圧に対するＴＭＲ（Ｖ）の変化を表す。また、第３グラフ（上から３番目のグラフ）は、トンネリング膜形成用の金属膜に対して１０分間の酸化フッ化工程を実施して形成したフッ素含有トンネリング膜を備える前記第２磁気メモリ素子の電圧に対するＴＭＲ（Ｖ）の変化を表す。また、第４ないし第７グラフ（上から４番目ないし７番目のグラフ）は、それぞれトンネリング膜形成用の金属膜に対して１６分、２４分、３０分および４０分間の酸化フッ化工程を実施して形成したフッ素含有トンネリング膜を備える前記第２磁気メモリ素子の電圧に対するＴＭＲ（Ｖ）の変化を表す。

図１０と図１１を比較すると、全ての酸化時間に対して前記第２磁気メモリ素子の電圧によるＴＭＲ（Ｖ）変化は、前記第１磁気メモリ素子の電圧によるＴＭＲ（Ｖ）変化より小さい。このような結果は、前記第２磁気メモリ素子のＴＭＲの電圧依存性が前記第１磁気メモリ素子より小さいということを意味する。

図１２は、前記第１磁気メモリ素子のＭＴＪセルにおいて、トンネリング膜７０を含む一部領域をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で撮影した写真を示す。そして、図１３は、前記第２磁気メモリ素子のＭＴＪセルにおいて、トンネリング膜８０を含む一部領域をＴＥＭで撮影した写真を示す。

図１２に示された前記第１磁気メモリ素子のトンネリング膜７０と、図１３に示された前記第２磁気メモリ素子のトンネリング膜８０とを比較すれば、前記第２磁気メモリ素子のトンネリング膜８０の厚さの均一度および平坦度が、前記第１磁気メモリ素子のトンネリング膜７０よりはるかに優れることが分かる。

すなわち、図１２に示された前記第１磁気メモリ素子の場合、トンネリング膜７０がデコボコであり、厚さも領域によって大きい差があるのに対して、図１３に示された前記第２磁気メモリ素子の場合は、トンネリング膜８０の表面状態が全体領域にわたって平坦であり、厚さも全体領域にわたって均一であることが分かる。

図１４は、前記第１磁気メモリ素子および第２磁気メモリ素子のＭＴＪセルを構成する積層物を順次に積層した後、ＭＴＪセル単位に前記積層物をエッチングする前に、前記積層物について０〜１,０００ｅＶのエネルギー領域で測定されたＸ線分光分析スペクトル（以下、スペクトル）を示す。

図１４において、第１グラフＧ１は、前記第１磁気メモリ素子に対するスペクトルを表し、第２グラフＧ２は、前記第２磁気メモリ素子に対するスペクトルを表す。第１グラフＧ１の第１ピークＰ１と第２グラフＧ２の第２ピークＰ２とは、Ｆの１ｓ準位の結合エネルギー（図中、バインディングエネルギーと記す：以下、同じ）の強度を表す。

第１グラフＧ１の第１ピークＰ１と、第２グラフＧ２の第２ピークＰ２とを比較すれば、第２ピークＰ２が第１ピークＰ１よりはるかに大きいことが分かる。これは、本発明の磁気メモリ素子、すなわち、前記第２磁気メモリ素子のトンネリング膜に含まれているフッ素量が、前記第１磁気メモリ素子のトンネリング膜に含まれているフッ素量に比べてはるかに多いということを意味する。第１グラフＧ１および第２グラフＧ２の色々なピークを比較して、第１グラフＧ１の第１ピークＰ１のサイズが、他のピークに比べて大きくないことが分かる。これは、前記第１磁気メモリ素子のトンネリング膜が含むフッ素量は、前記第２磁気メモリ素子のトンネリング膜が含むフッ素量に比べて無視できるということを意味する。

第１グラフＧ１に現れる第１ピークＰ１は、前記第１磁気メモリ素子のトンネリング膜の表面に埋め込まれているＣＦ₄に起因する。すなわち、前記第１磁気メモリ素子の製造過程で、トンネリング膜が形成された後、前記トンネリング膜に対する表面クリーニング工程が実施される。前記クリーニング工程にはＣＦ₄プラズマが使われる。前記クリーニング工程で、前記トンネリング膜の表面にＣＦ₄プラズマの一部が埋め込まれ、このように前記トンネリング膜の表面に埋め込まれたＣＦ₄プラズマの存在が前記スペクトル測定で第１ピークＰ１として現れる。したがって、第１グラフＧ１の第１ピークＰ１は、前記第１磁気メモリ素子のトンネリング膜にフッ素が含まれていていることを意味するものではない。

図１５および図１６は、それぞれ前記第１磁気メモリ素子および第２磁気メモリ素子のトンネリング膜におけるＡｌの２ｐ殻準位の結合エネルギーに基づくスペクトルを示す。すなわち、図１５および図１６に示すスペクトルは、前記第１磁気メモリ素子および第２磁気メモリ素子のトンネリング膜にアルミニウムがいかなる状態で存在するかについての情報を示す。

図１５は、８分程度の酸化時間で形成されたトンネリング膜を備える前記第１磁気メモリ素子に対するスペクトルであり、図１６は、酸化フッ化工程を１５分間行って形成したトンネリング膜を備える前記第２磁気メモリ素子に対するスペクトルである。

図１５および図１６に示したスペクトルは、前記第１磁気メモリ素子および第２磁気メモリ素子のトンネリング膜の表面で測定される深さを少しずつ変えて測定したものである。

図１５および図１６において、１と表されたグラフは、前記第１磁気メモリ素子および第２磁気メモリ素子のトンネリング膜の表面に対するスペクトルを表し、２と表されたグラフは、トンネリング膜の表面より少し内側に入ったトンネリング膜の内部に対するスペクトルを表す。そして、３は、もう少し深くトンネリング膜の内部に対するスペクトルを表す。参照番号が大きいほど測定された深さは深くなる。したがって、参照番号が大きいほどトンネリング膜の表面から遠ざかり、かつ下部磁性層に近づく。

図１５に示すとおり、前記第１磁気メモリ素子のトンネリング膜の表面で測定したスペクトル１に現れるピークは、結合エネルギーが７４.４ｅＶである場合に現れることが分かる。このようなピークは、前記第１磁気メモリ素子のトンネリング膜の表面層で、アルミニウムはＡｌＯ_Xの形態で存在することを意味する。前記第１磁気メモリ素子のトンネリング膜のさらに深い所で測定されたスペクトル２，．．．，９を参照すれば、スペクトル２，．．．，９に現れるピークの位置は、トンネリング膜の表面で測定したスペクトル１に現れるピークと一致することが分かる。

このような結果は、前記第１磁気メモリ素子のトンネリング膜は、全体がＡｌＯ_Xで形成されていることを意味する。

一方、図１６に示すとおり、前記第２磁気メモリ素子のトンネリング膜の表面層で測定したスペクトル１のピークは、結合エネルギー７５.６ｅＶに現れることが分かる。これは、前記第２磁気メモリ素子のトンネリング膜の表面層において、アルミニウムは、ＡｌＯ_XＦ_Yの形態で存在するということを意味する。

しかし、図１６の前記第２磁気メモリ素子のトンネリング膜の表面層下で測定されたスペクトル２，．．．，７を参照すれば、スペクトル２，．．．，７に現れるピークの位置は、結合エネルギーが７４.４ｅＶに移動する。

このような測定結果を参照すれば、前記第２磁気メモリ素子のトンネリング膜の場合、表面層にＡｌＯ_XＦ_Yが存在し、表面層下にＡｌＯ_Xが存在するということが分かる。

図１７および図１８は、それぞれ前記第１磁気メモリ素子および第２磁気メモリ素子のトンネリング膜におけるＦｅの２ｐ殻準位の結合エネルギーに基づくスペクトルを示す。すなわち、図１７および図１８に示したスペクトルは、前記第１磁気メモリ素子および第２磁気メモリ素子のトンネリング膜の形成過程で実施される酸化工程中に前記トンネリング膜下に形成された下部磁性層が酸化されているか否かについての情報を含む。

図１７は、前記トンネリング膜の形成過程において、８分程度の酸化時間で形成されたトンネリング膜を備える前記第１磁気メモリ素子に対するスペクトルを示す。そして、図１８は、酸化フッ化処理を１５分間行って形成したトンネリング膜を備える前記第２磁気メモリ素子に対するスペクトルを示す。

図１７と図１８とを比較すれば、図１７の場合、７２４.０ｅＶの結合エネルギーに第１ピークＣ１が、７１０.４ｅＶの結合エネルギーに第２ピークＣ２が現れる。一方、図１８の場合には、同じ位置にそのようなピークが現れないことが分かる。図１７に示された第１ピークＣ１および第２ピークＣ２は、酸化鉄（ＦｅＯ_X）または酸化コバルト（ＣｏＯ_X）の存在に起因するものである。

図１７と図１８との比較から、前記第１磁気メモリ素子の場合、トンネリング膜の酸化工程において、トンネリング膜の下に形成された下部磁性層まで酸化されるのに対して、前記第２磁気メモリ素子、すなわち、本発明の磁気メモリ素子の場合、トンネリング膜の酸化フッ化工程時間を前記第１磁気メモリ素子より長くしたにも拘わらず、トンネリング膜の下に形成された下部磁性層は酸化されなかったことが分かる。

前記実施形態に関する説明において、多くの事項が具体的に記載されているが、それらは、本発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されなければならない。例えば、当業者ならば、本発明の磁気メモリ素子のトンネリング膜の形成方法を本発明の磁気メモリ素子のトンネリング膜と類似かまたは同じ特性を有する物質膜が要求される他のメモリ素子、または他の半導体装置の製造方法に適用できる。したがって、本発明の技術的範囲は、説明された実施形態に限定されず、特許請求の範囲に記載された技術的思想によって決定されなければならない。

本発明は、不揮発性メモリ素子を必要とする電子装置、例えば、携帯電話、ＰＤＡ、ＧＳＰ、ＭＰ３プレイヤ、デジタルカメラ、カムコーダ、各種のコンピュータなどに有用である。

従来の磁気メモリ素子のＭＴＪセルの製造過程の一部を示す断面図である。 従来の磁気メモリ素子のＭＴＪセルの製造過程の一部を示す断面図である。 本発明の実施形態による磁気メモリ素子のＭＴＪセルの断面図である。 図３に示したＭＴＪセルの製造方法を示す断面図である。 図３に示したＭＴＪセルの製造方法を示す断面図である。 図３に示したＭＴＪセルの製造方法を示す断面図である。 図３に示したＭＴＪセルの製造方法を示す断面図である。 図４ないし図７に示したＭＴＪセルの製造方法に使用するプラズマチャンバの概略的な構成を示す斜視図である。 従来の磁気メモリ素子および本発明の実施形態による磁気メモリ素子の酸化時間によるＴＭＲおよび抵抗の変化を表すグラフである。 従来の磁気メモリ素子のＴＭＲの電圧（Ｖ）依存性を表すグラフである。 本発明の実施形態による磁気メモリ素子のＴＭＲの電圧（Ｖ）依存性を表すグラフである。 従来の磁気メモリ素子のトンネリング膜を含む一部の断面を示すＴＥＭ写真である。 本発明の実施形態による磁気メモリ素子のトンネリング膜を含む一部の断面を示すＴＥＭ写真である。 従来の磁気メモリ素子および本発明の実施形態による磁気メモリ素子について測定されたＸ線分光スペクトル（ＸＰＳ）を表すグラフである。 従来の磁気メモリ素子のＡｌの２ｐ殻準位の結合エネルギーに基づくＸＰＳを表すグラフである。 本発明の実施形態による磁気メモリ素子のＡｌの２ｐ殻準位の結合エネルギーに基づくＸＰＳを表すグラフである。 従来の磁気メモリ素子のＦｅの２ｐ殻準位の結合エネルギーに基づくＸＰＳを表すグラフである。 本発明の実施形態による磁気メモリ素子のＦｅの２ｐ殻準位の結合エネルギーに基づくＸＰＳを表すグラフである。

符号の説明

４２ 下部電極
４４ 下部磁性層
４４ａ バッファ膜
４４ｂ ピニング膜
４４ｃ ピンド膜
４６ａ トンネリング膜
４８ 上部磁性層
５０ キャッピング膜

Claims (10)

1. スイッチング素子と、前記スイッチング素子に連結されたＭＴＪセルとを備える磁気メモリ素子において、
   前記ＭＴＪセルは、
   前記スイッチング素子に連結された下部電極と、
   前記下部電極上に順次に積層された下部磁性層、フッ素含有トンネリング膜、上部磁性層およびキャッピング層とを含むことを特徴とする磁気メモリ素子。
2. 前記下部磁性層は、順次に積層されたバッファ膜、ＡＦ膜およびＳＡＦ膜であることを特徴とする請求項１に記載の磁気メモリ素子。
3. 前記フッ素含有トンネリング膜において、フッ素は表層に分布していることを特徴とする請求項１に記載の磁気メモリ素子。
4. 前記フッ素含有トンネリング膜は、フッ素含有アルミニウム酸化膜であることを特徴とする請求項１に記載の磁気メモリ素子。
5. スイッチング素子と、前記スイッチング素子に連結されたＭＴＪセルとを備える磁気メモリ素子の製造方法において、
   前記ＭＴＪセルは、
   前記スイッチング素子を覆う層間絶縁層上に、前記スイッチング素子と連結される下部電極を形成する第１段階と、
   前記下部電極上に下部磁性層を形成する第２段階と、
   前記下部磁性層上に金属膜を形成する第３段階と、
   前記金属膜を酸化およびフッ化させる第４段階と、
   前記酸化およびフッ化された金属膜上に上部磁性層およびキャッピング層を形成する第５段階と、
   前記下部電極上に順次に積層された層を積層順序と逆の順序でパターニングする第６段階とを含む工程によって形成することを特徴とする磁気メモリ素子の製造方法。
6. 前記金属膜は、所定厚さのアルミニウム膜で形成されることを特徴とする請求項５に記載の磁気メモリ素子の製造方法。
7. 前記第４段階は、
   前記第３段階において金属膜が形成された結果物を酸素プラズマ発生手段およびフッ素源供給手段を備える反応チャンバに導入する段階と、
   前記金属膜上に酸素プラズマおよびフッ素源を供給して、酸化およびフッ化工程を実施する段階と、を含むことを特徴とする請求項５に記載の磁気メモリ素子の製造方法。
8. 前記フッ素源供給手段は、フッ素樹脂からなる環状体であることを特徴とする請求項７に記載の磁気メモリ素子の製造方法。
9. ステージと、
   前記ステージの上側に配置されたフッ素源供給手段と、
   前記フッ素源供給手段の上側に配置された酸素プラズマ発生手段と、を含むことを特徴とする反応チャンバ。
10. 前記フッ素源供給手段は、フッ素樹脂からなる環状体であることを特徴とする請求項９に記載の磁気メモリ素子の製造方法に使われた反応チャンバ。