JP2005215643A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2005215643A JP2005215643A JP2004025926A JP2004025926A JP2005215643A JP 2005215643 A JP2005215643 A JP 2005215643A JP 2004025926 A JP2004025926 A JP 2004025926A JP 2004025926 A JP2004025926 A JP 2004025926A JP 2005215643 A JP2005215643 A JP 2005215643A
- Authority
- JP
- Japan
- Prior art keywords
- display
- sub
- memory area
- main
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】サブディスプレイ用のメモリをメインディスプレイ用のメモリと一体化するとともに、サブディスプレイ用の表示データを間引いて記憶することにより、経済化および低消費電力化を達成し得る液晶表示装置を提供する。
【解決手段】ドライバ兼表示メモリ1を可変的に分割した一方にメインディスプレイ用メモリエリア1mを構成し、他方にサブディスプレイ用メモリエリア1sを構成し、メインディスプレイ用メモリエリア1mに記憶された表示データをメインディスプレイ5に表示し、サブディスプレイ用メモリエリア1sに記憶された表示データをサブディスプレイ7に表示するとともに、メインディスプレイ用メモリエリア1mおよびサブディスプレイ用メモリエリア1sのそれぞれに記憶された表示データのメモリ容量に基づいてメインディスプレイ用メモリエリア1mとサブディスプレイ用メモリエリア1sの大きさを可変制御する。
【選択図】図1
【解決手段】ドライバ兼表示メモリ1を可変的に分割した一方にメインディスプレイ用メモリエリア1mを構成し、他方にサブディスプレイ用メモリエリア1sを構成し、メインディスプレイ用メモリエリア1mに記憶された表示データをメインディスプレイ5に表示し、サブディスプレイ用メモリエリア1sに記憶された表示データをサブディスプレイ7に表示するとともに、メインディスプレイ用メモリエリア1mおよびサブディスプレイ用メモリエリア1sのそれぞれに記憶された表示データのメモリ容量に基づいてメインディスプレイ用メモリエリア1mとサブディスプレイ用メモリエリア1sの大きさを可変制御する。
【選択図】図1
Description
本発明は、メインディスプレイとサブディスプレイの少なくとも2つのディスプレイを表示制御するアクティブマトリックス駆動方式の液晶表示装置に関する。
一般に、折り畳み式の携帯電話は、開いたときに表示される大きな画面のメインディスプレイと閉じているときに外表面に表示される小さな画面のサブディスプレイからなる2つの液晶ディスプレイを有する。
このメインディスプレイとサブディスプレイからなる2つの液晶ディスプレイは、アクティブマトリックス駆動方式でそれぞれ別々に表示駆動制御される別個の液晶モジュールとして、すなわち各々が液晶表示部、表示メモリ部、表示駆動部からなるメインディスプレイ用液晶モジュールとサブディスプレイ用液晶モジュールとなる2つの別個の液晶モジュールとして従来構成されたり、更にはメインディスプレイ用液晶に搭載された画像メモリ内蔵のドライバICで駆動するように構成されている。
特願平号公報
上述したように、メインディスプレイとサブディスプレイからなる2つの液晶ディスプレイをそれぞれ別個の2つの液晶モジュールで構成する場合には、2つの液晶モジュールのそれぞれに表示駆動部、すなわちドライバICが必要となり、コストが高くなるという問題がある。
また、メインディスプレイ用液晶に搭載された画像メモリ内蔵のドライバICで駆動する場合には、近年のメインディスプレイの高精細化、高密度実装により低温ポリシリコン液晶を使用して信号線3選択駆動方式が必要となるため、サブディスプレイも同様に3選択駆動方式となってしまい、消費電力が増大するという問題がある。
本発明は、上記に鑑みてなされたもので、その目的とするところは、サブディスプレイ用のメモリをメインディスプレイ用のメモリと一体化するとともに、サブディスプレイ用の表示データを間引いて記憶することにより、経済化および低消費電力化を達成し得る液晶表示装置を提供することにある。
請求項1記載の本発明の液晶表示装置は、メインディスプレイとサブディスプレイの少なくとも2つのディスプレイを表示制御する液晶表示装置であって、所定のメモリ容量を有する単一のメモリエリアを可変的に分割して得られる一方のメモリエリアにメインディスプレイ用の表示データを記憶する可変メインディスプレイ用メモリエリアを構成し、他方のメモリエリアにサブディスプレイ用の表示データを記憶する可変サブディスプレイ用メモリエリアを構成するメモリ手段と、前記可変メインディスプレイ用メモリエリアに記憶されたメインディスプレイ用表示データをメインディスプレイに表示させると共に、可変サブディスプレイ用メモリエリアに記憶されたサブディスプレイ用表示データをサブディスプレイに表示させるように駆動する表示駆動手段と、前記可変メインディスプレイ用メモリエリアおよび可変サブディスプレイ用メモリエリアの大きさをそれぞれのメモリエリアに記憶される表示データのメモリ容量に基づいて可変制御するメモリエリア可変制御手段とを有することを要旨とする。
請求項2記載の本発明の液晶表示装置は、前記サブディスプレイ用の表示データを前記可変サブディスプレイ用メモリエリアに間引いて記憶するように制御する間引き記憶制御手段を有することを要旨とする。
請求項3記載の本発明の液晶表示装置は、前記間引き記憶制御手段で間引かれて前記可変サブディスプレイ用メモリエリアに記憶されたサブディスプレイ用の表示データを前記間引かれた状態に応じてサブディスプレイに表示させるように制御する間引き表示制御手段を有することを要旨とする。
請求項4記載の本発明の液晶表示装置は、前記可変サブディスプレイ用メモリエリアからサブディスプレイ用の表示データを複数回読み出す複数回読み出し手段と、この複数回読み出したサブディスプレイ用の表示データを前記サブディスプレイに任意の倍率で表示する倍角表示手段とを有することを要旨とする。
請求項5記載の本発明の液晶表示装置は、メインディスプレイとサブディスプレイの少なくとも2つのディスプレイを表示制御する液晶表示装置であって、メインディスプレイの各画素に表示データを含む信号を供給するようにメインディスプレイに配設される複数のメインディスプレイ用信号線と、これら複数のメインディスプレイ用信号線に接続され、これら複数のメインディスプレイ用信号線を介して供給されるサブディスプレイ用の表示データを含む信号をサブディスプレイの各画素に供給する複数のサブディスプレイ用接続信号線とを有することを要旨とする。
本発明によれば、単一のメモリエリアを可変的に分割して得られる一方のメモリエリアに可変メインディスプレイ用メモリエリアを構成し、他方のメモリエリアに可変サブディスプレイ用メモリエリアを構成し、可変メインディスプレイ用メモリエリアの表示データをメインディスプレイに表示し、可変サブディスプレイ用メモリエリアの表示データをサブディスプレイに表示し、各メモリエリアに記憶される表示データのメモリ容量に基づいてそれぞれのメモリエリアの大きさを可変制御するので、1つのメモリエリアを可変的にメインディスプレイ用メモリエリアとサブディスプレイ用メモリエリアの少なくとも2つに共通的に使用できるとともに、1つの表示駆動手段をメインディスプレイ用とサブディスプレイ用の少なくとも2つに共通的に使用でき、価格を大幅に低減でき、経済化を図ることができる。
また、本発明によれば、サブディスプレイ用の表示データを可変サブディスプレイ用メモリエリアに間引いて記憶するので、この間引いて記憶されたデータを表示駆動することにより、間引いた分、消費電力を低減することができる。
本発明によれば、間引かれて記憶されたサブディスプレイ用の表示データは、間引かれた状態に応じてサブディスプレイに表示駆動されるので、間引きにより、内蔵のアナログスイッチを駆動することなく表示することができ、その分消費電力を低減でき、例えば携帯電話の動作電源を構成するバッテリの消費電力を抑制でき、バッテリの使用時間を延ばすことができる。
本発明によれば、可変サブディスプレイ用メモリエリアからサブディスプレイ用の表示データを複数回読み出し、この複数回読み出したサブディスプレイ用の表示データをサブディスプレイに任意の倍率、例えば縦倍角で表示するので、そのまま表示された場合には小さくて見難い表示情報でも倍角に拡大されて大きく表示され、見易さを向上することができる。
本発明によれば、メインディスプレイの各画素に表示データを含む信号を供給するようにメインディスプレイに配設された複数のメインディスプレイ用信号線をサブディスプレイに接続し、複数のメインディスプレイ用信号線を介してサブディスプレイの各画素にサブディスプレイ用の表示データを含む信号を供給するので、サブディスプレイを表示駆動するための信号配線を余分に必要せず、全体の配線を低減でき、製造上の歩留りの向上、経済化を図ることができる。
以下、図面を用いて、本発明を実施するための最良の形態(以下、実施形態と称する)を説明する。
図1は、本発明の一実施形態に係わる液晶表示装置の構成を概略的に示す図である。同図に示す液晶表示装置は、例えば折り畳み式の携帯電話に使用されるものであり、表示データを記憶するとともに、この記憶した表示データをディスプレイに表示するように駆動する機能を有し、本発明のメモリ手段と表示駆動手段を構成するドライバ兼表示メモリ1と、このドライバ兼表示メモリ1に記憶された表示データを表示するメインディスプレイ5およびサブディスプレイ7とを有する。なお、ドライバ兼表示メモリ1で構成される表示駆動手段は、例えばドライバICなどで構成され、メモリ手段は例えばSRAMで構成される。
ドライバ兼表示メモリ1のメモリ手段は、所定のメモリ容量、例えば352ライン分の表示データを記憶するメモリ容量のメモリエリアを有し、このメモリエリアを可変的に分割して得られる一方にメインディスプレイ5用の表示データを記憶するメインディスプレイ用メモリエリア1mを構成し、他方にサブディスプレイ7用の表示データを記憶するサブディスプレイ用メモリエリア1sを構成し、またドライバ兼表示メモリ1の表示駆動手段は、メインディスプレイ用メモリエリア1mに記憶されたメインディスプレイ用表示データをメインディスプレイ5に表示駆動し、サブディスプレイ用メモリエリア1sに記憶されたサブディスプレイ用の表示データをサブディスプレイ7に表示駆動するように構成されいる。
なお、メインディスプレイ用メモリエリア1mおよびサブディスプレイ用メモリエリア1sは、上述したように、ドライバ兼表示メモリ1のメモリエリアを可変的分割して構成されるものであり、本発明の可変メインディスプレイ用メモリエリアおよび可変サブディスプレイ用メモリエリアを構成しているものである。
また、ドライバ兼表示メモリ1のメモリエリアを可変的に分割して構成されるメインディスプレイ用メモリエリア1mおよびサブディスプレイ用メモリエリア1sのそれぞれの大きさは、それぞれのメモリエリアに記憶される表示データのメモリ容量に基づいて図示しない制御部に設けられた本発明のメモリエリア可変制御手段により可変制御されるものである。
具体的に説明すると、図1(a)では、メインディスプレイ用メモリエリア1mは、一例として人形の顔の絵を表示するに必要な表示データに相当する例えば320ライン分のメモリ容量の所でドライバ兼表示メモリ1を分割して構成され、サブディスプレイ用メモリエリア1sは、一例として「ABCDE」なるテキストを表示するに必要な表示データに相当する例えば32ライン分のメモリ容量の所でドライバ兼表示メモリ1を分割して構成されている。
これに対して、図1(b)に示すドライバ兼表示メモリ1においては、メモリエリア可変制御手段の可変制御により、メインディスプレイ用メモリエリア1mは、「ABCDE」なるテキストを非表示部分をもって表示するに必要な表示データに相当する例えば192ライン分のメモリ容量の所でドライバ兼表示メモリ1を分割して構成され、サブディスプレイ用メモリエリア1sは、人形の顔の絵を表示するに必要な表示データに相当する例えば160ライン分のメモリ容量の所でドライバ兼表示メモリ1を分割して構成されている。
上述したように、ドライバ兼表示メモリ1のメモリエリアは、メモリエリア可変制御手段の可変制御により、任意のメモリ容量の2つのメモリエリアであるメインディスプレイ用メモリエリア1mとサブディスプレイ用メモリエリア1sとに可変的に分割されるように構成されているが、サブディスプレイ用メモリエリア1sは、本実施形態では、一例として少なくとも図1(a)に示す32ライン分のメモリ容量から図1(b)に示す160ライン分のメモリ容量を有するように構成される。
そして、ドライバ兼表示メモリ1のメインディスプレイ用メモリエリア1mおよびサブディスプレイ用メモリエリア1sにそれぞれ記憶されたメインディスプレイ用表示データおよびサブディスプレイ用表示データは、ドライバ兼表示メモリ1からアナログスイッチ3を介してメインディスプレイ5およびサブディスプレイ7にそれぞれ供給されて表示駆動されるが、本実施形態では、メインディスプレイ5は、図1(a)においてメインディスプレイ用メモリエリア1mに記憶された少なくとも32ライン分の表示データを表示することができ、サブディスプレイ7は、図1(b)においてサブディスプレイ用メモリエリア1sに記憶されたか少なくとも160ライン分の表示データを表示することができるように構成されている。
このように、メインディスプレイ用メモリエリア1mは少なくとも320ライン分の表示データを表示することができ、サブディスプレイ用メモリエリア1sは少なくとも160ライン分の表示データを表示することができるように構成されている。
このように、メインディスプレイ用メモリエリア1mは少なくとも320ライン分の表示データを表示することができ、サブディスプレイ用メモリエリア1sは少なくとも160ライン分の表示データを表示することができるように構成されているため、例えば図1(a)のサブディスプレイ用メモリエリア1sで示すように、サブディスプレイ用メモリエリア1sに記憶された表示データのメモリ容量が例えば「ABCDE」なるテキストデータの32ライン分のように、上記160ライン分よりも少ない場合には、図1(a)のサブディスプレイ7に示すように、32ライン分の「ABCDE」なるテキストデータを例えば2回ずつ読み出して倍角で表示する縦倍角表示で表示した場合においても、サブディスプレイ7においては、中央のテキスト表示エリア7aに例えば「ABCDE」なるテキストデータの32ライン分の2倍の64ライン分が表示され、その上下には非表示エリア7b、7cが形成され、この非表示エリア7b、7cには表示は行なわれないというように非表示部分が発生する。
同様に、メインディスプレイ5においても、例えば図1(b)のメインディスプレイ用メモリエリア1mで示すように、メインディスプレイ用メモリエリア1mに記憶された表示データのメモリ容量が例えば「ABCDE」なるテキストデータのように、上記320ライン分よりも少なく、この「ABCDE」なるテキストデータの表示されたテキスト表示メモリエリア1maの上下に非表示メモリエリア1mb、1mcを有する場合には、図1(b)のメインディスプレイ5に示すように、この320ラインより少ない「ABCDE」なるテキストデータを同様に2回ずつ読み出して任意の倍率、例えば縦方向を倍角で表示する縦倍角表示で表示した場合においても、メインディスプレイ5においては、中央のテキスト表示メモリエリア3aに「ABCDE」なるテキストデータが表示され、その上下に非表示メモリエリア3b、3cが形成され、この非表示エリア3b、3cには表示は行なわれないというように非表示部分が発生する。
図2(a)は、ドライバ兼表示メモリ1のサブディスプレイ用メモリエリア1sのみに一例として「ABCDE」なるテキストデータの表示データを記憶し、この表示データを2回ずつ読み出して倍角で表示する縦倍角表示でサブディスプレイ7のみに表示し、メインディスプレイ5を非表示とした場合の例を示す説明図である。
また、図2(b)は、ドライバ兼表示メモリ1のサブディスプレイ用メモリエリア1sのみに一例として人形の顔の絵の表示データを記憶し、この表示データをサブディスプレイ7のみに表示し、メインディスプレイ5を非表示とした場合の例を示す説明図である。
図2(c)は、表示メモリ1のメインディスプレイ用メモリエリア1mのみに一例として人形の顔の絵の表示データを記憶し、この表示データをメインディスプレイ5のみに表示し、サブディスプレイ7を非表示とした場合の例を示す説明図である。
上述した図1(a)、(b)および図2(a)、(b)、(c)に示すようにメインディスプレイ5およびサブディスプレイ7でテキストデータや人形の顔の絵などのデータを表示した状態において、図1(a)、(b)のようにメインディスプレイ5とサブディスプレイ7の両ディスプレイにデータを表示した場合には、メインディスプレイ5およびサブディスプレイ7の両ディスプレイを例えば60Hzで順次リフレッシュし、また図2(a)、(b)に示すようにサブディスプレイ7のみでデータを表示した場合には、サブディスプレイ7のみを例えば60Hzでリフレッシュし、更に図2(c)に示すようにメインディスプレイ5のみでデータを表示した場合には、メインディスプレイ5のみを例えば60Hzでリフレッシュするようになっている。
図3、特に図3(b)は、図1、2と同様に図3(a)に示すドライバ兼表示メモリ1、メインディスプレイ5、サブディスプレイ7の構成に対する詳細なメモリビット構成および画素構成を示す説明図である。
すなわち、ドライバ兼表示メモリ1の最小メモリ単位は、各データビットが表示色を決定する三原色のR(赤)、G(緑)、B(青)に対応する3ビットを単位とするRGB画素対応最小基本単位であり、このRGB画素対応最小基本単位のメモリ単位がメインディスプレイ用メモリエリア1mに対しては上述したように320ライン分、サブディスプレイ用メモリエリア1sに対して32ライン分設けられて構成されている。なお、320ラインおよび32ラインの各ラインを構成するRGB画素対応最小基本単位の数は、本実施形態では特に明記しないが、所望の画素分設けられているものであることは勿論のことである。
前記RGB画素対応最小基本単位は、更に詳しくは、RGBに対応する3ビットの各々に対して画像の濃淡を表す階調を示す6ビットをもって構成され、これにより各RGB画素対応最小基本単位は6×3ビットの18ビットで構成されている。すなわち、各RGB画素対応最小基本単位は各画素の表示色および階調を定義するように6×3ビットで構成されているが、図3では図面の簡単化のためにRGBに対応する3ビットのみを示している。
上述したドライバ兼表示メモリ1の構成に対してメインディスプレイ5およびサブディスプレイ7は、前記RGB画素対応最小基本単位に対応する画素構成としてRGBの3ビットで構成され、この3ビットのRGB基本画素をメインディスプレイ5およびサブディスプレイ7で表示ライン分設けて構成されている。なお、メインディスプレイ5およびサブディスプレイ7の各ラインを構成するRGB基本画素の数は、本実施形態では特に明記しないが、ドライバ兼表示メモリ1の場合と同様に所望の画素分設けられているものであることは勿論のことである。
なお、このRGBの3ビットからなる各RGB基本画素は、薄膜トランジスタ(TFT)、液晶からなる画素電極(液晶容量)、コンデンサ(補助容量)から構成され、RGBの3ビットで表示色を決定し、階調信号に基づき階調を決定するようになっている。
ドライバ兼表示メモリ1に記憶される表示データのうち、メインディスプレイ用メモリエリア1mに記憶される表示データは、図3(a)に示すように、メインディスプレイ用メモリエリア1mを構成する全てのRGB画素対応最小基本単位に記憶されるのに対して、サブディスプレイ用メモリエリア1sに記憶される表示データは、図3(b)に示すように、1/3に間引かれて記憶されるように図示しない制御部に設けられた間引き記憶制御手段により間引き制御されている。更に詳しくは、サブディスプレイ用メモリエリア1sの3×6ビットからなるRGB画素対応最小基本単位は、1/3に間引かれることにより、1/3×3×6ビットに低減された部分のみにデータが記憶されるようになっている。
すなわち、サブディスプレイ用メモリエリア1sへの表示データの記憶は、図3(b)において3つの矩形の桝目からなる1つのRGB画素対応最小基本単位に対してRGBの1つの表示データ、すなわちRまたはGまたはBの1つの表示データのみを3つの桝目のうち1つに記憶し、他の2つの桝目はデータを記憶せずに空白で図示され、1/3に間引かれている。
換言すると、3つの桝目からなる1つのRGB画素対応最小基本単位に対してRGBの1つの表示データのみを記憶し、2つの桝目は使用されずに余っているので、RGBの3つのデータを記憶するには、図3(b)に示すように、3つのRGB画素対応最小基本単位、すなわち同図では9つの桝目を必要とし、この9つの桝目のうち3つの桝目のみをデータの記憶のために使用し、他の6つの桝目はデータの記憶に使用されずに間引かれている。
従って、上述したように1/3に間引かれてサブディスプレイ用メモリエリア1sに記憶された表示データを表示するサブディスプレイ7は、図3(b)に示すように、サブディスプレイ用メモリエリア1sにおける1/3の間引き状態に対応するようにRGB基本画素が1/3に間引かれて記憶構成されている。すなわち、サブディスプレイ7を構成するRGB基本画素のライン方向の数、すなわち図3(b)においてサブディスプレイ7の横方向のRGB基本画素の数は、メインディスプレイ5の数に比較して1/3に間引かれ、すなわち低減され、これによりサブディスプレイ7における消費電力を低減している。
なお、図3(b)においては、サブディスプレイ7のRGB基本画素を構成するRとGとBの間の間隔をあけて描いているが、これは、単にメインディスプレイ5との関係を分かり易く示すために図示しているものであって、実際には、このような間隔はなく、RGBは三原色原理を達成するように互いに近接し、配置されていることは勿論である。また、図1にも示すように、サブディスプレイ7の横方向の幅がメインディスプレイ5の幅に比較して小さいのは、上述したように間引かれて、RGB基本画素の数が少ないためである。
次に、ドライバ兼表示メモリ1に記憶された表示データをメインディスプレイ5およびサブディスプレイ7に表示駆動する場合の表示駆動方式について説明する。
ドライバ兼表示メモリ1のメインディスプレイ用メモリエリア1mおよびサブディスプレイ用メモリエリア1sに記憶された表示データは、図3(b)に示すように、ドライバ兼表示メモリ1から図示しないドライバICなどの駆動回路およびアナログスイッチ3を介してメインディスプレイ5またはサブディスプレイ7に供給され、各ディスプレイを構成するRGB基本画素の薄膜トランジスタ(TFT)を駆動するようになっている。
なお、アナログスイッチ3は、ドライバ兼表示メモリ1の各RGB画素対応最小基本単位から伸びている各信号線に対応して1個ずつ個別に設けられた複数の3点切替アナログスイッチ31、32、33、…3m、3nで構成されている。3点切替アナログスイッチ31、32、33、…3m、3nの各々は、ドライバ兼表示メモリ1の各RGB画素対応最小基本単位から伸びている各信号線に接続される切替用可動接点tと、この切替用可動接点tが切り替わって接続される3つの固定接点a、b、cとから構成され、切替用可動接点tが図示しない制御回路からの切替接続信号により作動して固定接点a、b、cのいずれかに接続されるようになっている。なお、図3(b)の状態では、アナログスイッチ3の3点切替アナログスイッチ31、32、33、…3m、3nの各々の切替用可動接点tは、それぞれの固定接点bに接続されている状態にある。
本実施形態の表示駆動方式において、メインディスプレイ用メモリエリア1mに間引かれずに記憶された表示データをメインディスプレイ5に表示する場合には、アナログスイッチ3の各切替用可動接点tをメインディスプレイ用メモリエリア1mからの表示データのRGBに同期させて順次切替えて、アナログスイッチ3の各固定接点a、b、cに順次接続し、メインディスプレイ5のRGB基本画素のRGBに順次切替わるようにアナログスイッチ3の各3点切替アナログスイッチを切り替え制御することにより、メインディスプレイ用メモリエリア1mに記憶された表示データをそのRGBの順序を間違えずに正確にメインディスプレイ5のRGB基本画素のRGBに供給して表示するというようにアナログスイッチ3を用いてRGBを順に選択駆動する3選択駆動方式を使用している。
しかしながら、サブディスプレイ用メモリエリア1sに図3(b)に示すように1/3に間引かれて記憶された表示データをサブディスプレイ7に表示する場合には、同図に示すように、アナログスイッチ3の切替用可動接点tを固定接点bに固定的に接続し、すなわちアナログスイッチ3を選択的に駆動することなく、切替用可動接点tを固定接点bに固定的に接続し、サブディスプレイ用メモリエリア1sに間引かれて記憶されたRGB画素対応最小基本単位のうちのRまたはGまたはBの1つの表示データのみをアナログスイッチ3の各切替用可動接点tから3点切替アナログスイッチ31、32、33…3m、3nの各々を介して、すなわちアナログスイッチ3の各切替用可動接点tから各固定接点bを介してサブディスプレイ7のRGB基本画素のRまたはGまたはBの1つに供給して表示するように制御するという本発明の間引き表示制御手段である選択駆動なし方式を使用している。このような選択駆動なし方式で図3に示すサブディスプレイ7の表示駆動することにより、アナログスイッチ3の複雑な切替制御を不要にするとともに、サブディスプレイ7の画素数を低減でき、消費電力の低減化を図ることができるようになっている。
本発明の間引き表示制御手段について詳しく説明すると、間引き表示制御手段は、図3(b)に示したようにサブディスプレイ用メモリエリア1sに間引き記憶制御手段で1/3に間引かれて記憶された表示データをサブディスプレイ7に表示するに当って、この間引かれた状態に応じてサブディスプレイ7に間引き表示駆動するもの、つまりアナログスイッチ3の切替用可動接点tを例えば固定接点bに固定的に接続することでアナログスイッチ3を選択的に駆動することなく、サブディスプレイ用メモリエリア1sのRGB画素対応最小基本単位のうちのRまたはGまたはBの1つの表示データのみをアナログスイッチ3を介してサブディスプレイ7のRGB基本画素のRまたはGまたはBの1つに順次供給して表示駆動するという表示駆動方式でサブディスプレイ7用の表示データをサブディスプレイ7に間引き表示制御するものである。
図4は、サブディスプレイ用メモリエリア1sに対して表示データを2/3に間引いて記憶するとともに、このように2/3に間引かれて記憶された表示データをサブディスプレイ7に表示駆動するために2選択駆動方式を使用した場合の説明図である。
図4において、サブディスプレイ用メモリエリア1sに記憶された表示データは、同図においてメインディスプレイ用メモリエリア1mに記憶された表示データとの比較から分かるように、2/3に間引かれて記憶されるように図示しない制御部に設けられた間引き制御手段により制御されている。更に詳しくは、サブディスプレイ用メモリエリア1sの3×6ビットからなる各RGB画素対応最小基本単位は、2/3に間引かれることにより、2/3×3×6ビットに低減された部分のみにデータが記憶されるようになっている。
すなわち、サブディスプレイ用メモリエリア1sへの表示データの記憶は、図4において3つの矩形の桝目からなる1つのRGB画素対応最小基本単位に対してRGBの2つの表示データ、すなわちRとGまたはBとRまたはGとBなる2つの表示データのみを3つの桝目のうちの2つに記憶し、他の1つの桝目はデータを記憶せずに空白で図示され、2/3に間引かれている。換言すると、3つの桝目からなる1つのRGB画素対応最小基本単位にRGBのうちの2つの表示データのみを記憶し、1つの桝目は使用されず余っているので、2つのRGBからなる6つの表示データを記憶する場合について説明すると、図4に示すように、9つの桝目を必要とする3つのRGB画素対応最小基本単位に対して2つのRGBからなる6つの表示データをRGまたはBRまたはGBに分けて記憶しているので、6/9=2/3に間引いて記憶している。すなわち、同図では2つのRGBデータを記憶するのに、9つの桝目を必要とし、この9つの桝目のうち6つの桝目のみをデータの記憶のために使用し、他の3つの桝目はデータの記憶に使用されずに2/3に間引かれている。
従って、上述したように2/3に間引かれてサブディスプレイ用メモリエリア1sに記憶された表示データを表示するサブディスプレイ7は、図4に示すように、サブディスプレイ用メモリエリア1sにおける2/3の間引き状態に対応するようにRGB基本画素が2/3に間引かれて配置構成されている。すなわち、サブディスプレイ7を構成するRGB基本画素のライン方向の数、すなわち図4においてサブディスプレイ7の横方向のRGB基本画素の数は、メインディスプレイ5の数に比較して2/3に間引かれ、すなわち低減され、これによりサブディスプレイ7における消費電力を低減している。
なお、図4においては、サブディスプレイ7のRGB基本画素を構成するRGとBRとGBの間の間隔をあけて描いているが、これは、単にメインディスプレイ5との関係を分かり易く示すために図示しているものであって、実際には、このような間隔はなく、RGBは三原色原理を達成するように互いに近接し、配置されていることは勿論である。また、図1にも示すように、サブディスプレイ7の横方向の幅がメインディスプレイ5の幅に比較して小さいのは、上述したように間引かれて、RGB基本画素の数が少ないためである。
図4に示すように、サブディスプレイ用メモリエリア1sに2/3に間引かれて記憶された表示データをサブディスプレイ7に表示する場合には、アナログスイッチ3の各切替用可動接点tをサブディスプレイ用メモリエリア1sから各信号線を介して順次供給される表示データのRG、BR、GBに同期させて順次切り替えて、アナログスイッチ3の各固定接点a、bの2点のみに順次、選択的に接続し、サブディスプレイ7のRGB基本画素のRG、BR、GBに順次切り替わるようにアナログスイッチ3の各3点切替アナログスイッチを切り替え制御している。
この結果、サブディスプレイ用メモリエリア1sに2/3に間引かれて記憶された表示データはそのRG、BR、GBの順序を間違えることなく正確にサブディスプレイ7のRG、BR、GBに供給されて表示されるというようにアナログ切替スイッチ3の切替用可動接点tを固定接点a、bの2点のみに選択的に接続して、RG、BR、GBを順に選択して表示駆動するという本発明の間引き表示制御手段である2選択駆動方式を使用している。
上記2選択駆動方式における間引き表示制御手段について詳しく説明すると、この間引き表示制御手段は、図4に示したようにサブディスプレイ用メモリエリア1sに2/3に間引かれて記憶された表示データを当該間引かれた状態に応じてサブディスプレイ7に間引き表示するもの、つまりアナログスイッチ3の切替用可動接点tをサブディスプレイ用メモリエリア1sからのRG、BR、GBの順序に同期させて固定接点a、bの2点のみに選択的に接続することにより、サブディスプレイ用メモリエリア1sのRG、BR、GBをその順序に対応して正確にサブディスプレイ7のRG、BR、GBに順次供給して選択的に表示制御するという表示駆動方式でサブディスプレイ7用の表示データをサブディスプレイ7に間引き表示制御するものである。
なお、上記実施形態では、サブディスプレイ用メモリエリア1sに対する間引き記憶方法およびサブディスプレイ7に対する間引き表示方法として1/3または2/3間引き方法を例に説明したが、本発明はこのような間引き方法に限定されるものでないことは勿論である。
図1〜図4に示した実施形態の液晶表示装置においては、ドライバ兼表示メモリ1からアナログスイッチ3を介してメインディスプレイ5に供給される表示データを含む信号は、メインディスプレイ5が設けられている例えばガラス基板(以下、単に基板と称する)上に形成されていて、かつメインディスプレイ5に一端から他端に配設された複数のメインディスプレイ用信号線を介してメインディスプレイ5の各画素を構成する例えば薄膜トランジスタ(TFT)に供給されている。
すなわち、複数のメインディスプレイ用信号線は、メインディスプレイ5においてマトリックス状に配設された複数の画素の各TFTにメインディスプレイ用の表示データを含む信号を供給し得るように基板の一端から反対側の他端まで配線されている。更に換言すると、複数のメインディスプレイ用信号線は、図1〜4においてアナログスイッチ3側からサブディスプレイ7側に向かってメインディスプレイ5に配線されている。なお、この複数のメインディスプレイ用信号線に直行するように複数の走査線が対向して設けられている。
そして、メインディスプレイ5に供給される表示データを含む信号は、メインディスプレイ用の基板の一端に位置する各メインディスプレイ用信号線の一端から各メインディスプレイ用信号線を介してメインディスプレイ5の各画素のTFTに入力されるとともに、メインディスプレイ5用の基板の他端に位置する複数のメインディスプレイ用信号線の他端から出力されている。
また、メインディスプレイ用の基板の他端に位置する複数のメインディスプレイ用信号線の他端は、複数のサブディスプレイ用接続信号線を介してサブディスプレイ7に接続されている。なお、この複数のサブディスプレイ用接続信号線は、図1〜図4において符号101で示すものである。
従って、ドライバ兼表示メモリ1のサブディスプレイ用メモリエリア1sに記憶されたサブディスプレイ7用の表示データを含む信号は、ドライバ兼表示メモリ1からアナログスイッチ3を介してメインディスプレイ5の複数のメインディスプレイ用信号線の一端に供給され、メインディスプレイ5においてマトリックス状に配設された画素に対して複数の複数のメインディスプレイ用信号線から供給され、複数のメインディスプレイ用信号線の他端から複数のサブディスプレイ用接続信号線101を介してサブディスプレイ7に供給される。
このようにサブディスプレイ7に供給される表示データを含む信号は、メインディスプレイ5に配設された複数のメインディスプレイ用信号線を介してサブディスプレイ7に供給され、サブディスプレイ7においてマトリックス状に配設された複数の画素に供給されることにより、サブディスプレイ7を表示駆動するための信号線を別途余分に必要とせず、全体の配線を低減でき、製造上の歩留りの向上および経済化を図ることができる。
なお、上記では、サブディスプレイ7を表示駆動するための複数の信号線は、メインディスプレイ5を表示駆動するためのメインディスプレイ5に配線されている複数のメインディスプレイ用信号線を利用すると説明しているが、本発明はこれに限定されるものでなく、この複数のメインディスプレイ用信号線を利用することなく、ドライバ兼表示メモリ1から別経路で設けてもよいものであることは勿論のことである。
1 ドライバ兼表示メモリ
1m メインディスプレイ用メモリエリア
1s サブディスプレイ用メモリエリア
3 アナログスイッチ
5 メインディスプレイ
7 サブディスプレイ
31、32、33、…3m、3n 3点切替アナログスイッチ
1m メインディスプレイ用メモリエリア
1s サブディスプレイ用メモリエリア
3 アナログスイッチ
5 メインディスプレイ
7 サブディスプレイ
31、32、33、…3m、3n 3点切替アナログスイッチ
Claims (5)
- メインディスプレイとサブディスプレイの少なくとも2つのディスプレイを表示制御する液晶表示装置であって、
所定のメモリ容量を有する単一のメモリエリアを可変的に分割して得られる一方のメモリエリアにメインディスプレイ用の表示データを記憶する可変メインディスプレイ用メモリエリアを構成し、他方のメモリエリアにサブディスプレイ用の表示データを記憶する可変サブディスプレイ用メモリエリアを構成するメモリ手段と、
前記可変メインディスプレイ用メモリエリアに記憶されたメインディスプレイ用表示データをメインディスプレイに表示させると共に、可変サブディスプレイ用メモリエリアに記憶されたサブディスプレイ用表示データをサブディスプレイに表示させるように駆動する表示駆動手段と、
前記可変メインディスプレイ用メモリエリアおよび可変サブディスプレイ用メモリエリアの大きさをそれぞれのメモリエリアに記憶される表示データのメモリ容量に基づいて可変制御するメモリエリア可変制御手段と
を有することを特徴とする液晶表示装置。 - 前記サブディスプレイ用の表示データを前記可変サブディスプレイ用メモリエリアに間引いて記憶するように制御する間引き記憶制御手段を有することを特徴とする請求項1記載の液晶表示装置。
- 前記間引き記憶制御手段で間引かれて前記可変サブディスプレイ用メモリエリアに記憶されたサブディスプレイ用の表示データを前記間引かれた状態に応じてサブディスプレイに表示させるように制御する間引き表示制御手段を有することを特徴とする請求項2記載の液晶表示装置。
- 前記可変サブディスプレイ用メモリエリアからサブディスプレイ用の表示データを複数回読み出す複数回読み出し手段と、
この複数回読み出したサブディスプレイ用の表示データを前記サブディスプレイに任意の倍率で表示する倍角表示手段と
を有することを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。 - メインディスプレイとサブディスプレイの少なくとも2つのディスプレイを表示制御する液晶表示装置であって、
メインディスプレイの各画素に表示データを含む信号を供給するようにメインディスプレイに配設される複数のメインディスプレイ用信号線と、
これら複数のメインディスプレイ用信号線に接続され、これら複数のメインディスプレイ用信号線を介して供給されるサブディスプレイ用の表示データを含む信号をサブディスプレイの各画素に供給する複数のサブディスプレイ用接続信号線と
を有することを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004025926A JP2005215643A (ja) | 2004-02-02 | 2004-02-02 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004025926A JP2005215643A (ja) | 2004-02-02 | 2004-02-02 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005215643A true JP2005215643A (ja) | 2005-08-11 |
Family
ID=34908156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004025926A Pending JP2005215643A (ja) | 2004-02-02 | 2004-02-02 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005215643A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105572986A (zh) * | 2016-01-29 | 2016-05-11 | 武汉华星光电技术有限公司 | 双面显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH096318A (ja) * | 1995-06-20 | 1997-01-10 | Hitachi Ltd | 表示制御装置 |
JPH11283024A (ja) * | 1998-03-31 | 1999-10-15 | Fujitsu General Ltd | 圧縮表示方法及びその装置 |
JP2001067049A (ja) * | 1999-08-04 | 2001-03-16 | Lg Information & Commun Ltd | 移動通信端末機及び移動通信端末機の表示装置 |
JP2003229953A (ja) * | 2002-02-05 | 2003-08-15 | Sharp Corp | 表示コントローラ、電気機器、及び、折り畳み可能な携帯型の電話機 |
JP2003323164A (ja) * | 2002-05-08 | 2003-11-14 | Hitachi Displays Ltd | 液晶表示装置とその駆動方法 |
JP2004015770A (ja) * | 2002-06-12 | 2004-01-15 | Fujitsu Ltd | 携帯端末 |
-
2004
- 2004-02-02 JP JP2004025926A patent/JP2005215643A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH096318A (ja) * | 1995-06-20 | 1997-01-10 | Hitachi Ltd | 表示制御装置 |
JPH11283024A (ja) * | 1998-03-31 | 1999-10-15 | Fujitsu General Ltd | 圧縮表示方法及びその装置 |
JP2001067049A (ja) * | 1999-08-04 | 2001-03-16 | Lg Information & Commun Ltd | 移動通信端末機及び移動通信端末機の表示装置 |
JP2003229953A (ja) * | 2002-02-05 | 2003-08-15 | Sharp Corp | 表示コントローラ、電気機器、及び、折り畳み可能な携帯型の電話機 |
JP2003323164A (ja) * | 2002-05-08 | 2003-11-14 | Hitachi Displays Ltd | 液晶表示装置とその駆動方法 |
JP2004015770A (ja) * | 2002-06-12 | 2004-01-15 | Fujitsu Ltd | 携帯端末 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105572986A (zh) * | 2016-01-29 | 2016-05-11 | 武汉华星光电技术有限公司 | 双面显示装置 |
CN105572986B (zh) * | 2016-01-29 | 2019-02-26 | 武汉华星光电技术有限公司 | 双面显示装置 |
US10288958B2 (en) | 2016-01-29 | 2019-05-14 | Wuhan China Star Optoelectronics Technology Co., Ltd | Double-sided display devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6620188B2 (ja) | 表示装置 | |
US7180495B1 (en) | Display device having a display drive section | |
EP1630784B1 (en) | Frame memory driving method | |
JP5177957B2 (ja) | 表示装置、およびそれを用いた電子機器 | |
US7948461B2 (en) | Image display device | |
US7369124B2 (en) | Display device and method for driving the same | |
US6801180B2 (en) | Display device | |
US6952298B2 (en) | Electro-optical device, method of driving electro-optical device, method of selecting scanning line in electro-optical device, and electronic apparatus | |
JP2006301166A (ja) | 表示装置及びその駆動方法 | |
JP2002014644A (ja) | 画像表示装置 | |
JPH1010546A (ja) | 表示装置およびその駆動方法 | |
US20050280623A1 (en) | Display control device and mobile electronic apparatus | |
JP2001281628A (ja) | 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器 | |
JP2005156766A (ja) | 表示システムおよびそれを用いた電子機器 | |
JP2005077864A (ja) | 表示装置 | |
JP2008151986A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
JP2005215643A (ja) | 液晶表示装置 | |
US20050083281A1 (en) | Display device | |
JP2003255903A (ja) | 表示装置 | |
JP4817754B2 (ja) | 平面表示装置 | |
JP2002328655A (ja) | アクティブマトリクス型表示装置 | |
CN101425279B (zh) | 液晶显示装置 | |
EP1599860B1 (en) | Control method and device for a display device | |
JPH10312175A (ja) | 液晶表示装置および液晶駆動半導体装置 | |
JP4367211B2 (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100907 |