JP2005209197A - システム・コア・ロジックの動作周波数を変更してシステム・メモリ帯域幅を最大にする方法および装置 - Google Patents

Abstract

【課題】マルチプロセッサ・データ処理システム内のメモリへのインターフェイスに使用するシステム・コア・ロジックの動作周波数を変更する方法、装置、およびプログラムを提供すること。
【解決手段】動作周波数をデフォルト周波数から別の周波数に変更すべきかどうかに関する決定が行われる。動作周波数をデフォルトの動作周波数から別の動作周波数に変更すべきであるとの決定に応答して、マルチプロセッサ・データ処理システム内のスレーブ・プロセッサが非トランザクション・モードに切り替えられる。スレーブ・プロセッサが非トランザクション・モードに切り替えられると、マスタ・プロセッサによってシステム・コア・ロジックにおける動作周波数が別の動作周波数に変更される。
【選択図】図３

Description

本発明は一般に、改良されたデータ処理システムに関し、より詳細には、データ処理システムでのシステム・コア・ロジックにおける動作周波数を変更する方法、装置、およびプログラムに関する。

データ処理システムは、例えばバスなどの通信システムを介して互いに接続された多くの構成要素を含む。これらの構成要素には、プロセッサ、メモリ、および様々な入出力（Ｉ／Ｏ）アダプタがある。プロセッサは、クロック速度によって調整されるやり方で命令を実行する。さらに、バスやメモリなどの他の構成要素も、選択されたクロック速度で動作する。内部クロックは、データ処理システム内の構成要素の動作を調整し、同期させるために設けられている。

現代のデータ処理システムは、同じシステム内で異なる速度のメモリ・モジュールをサポートするシステム・メモリ・アーキテクチャを有する。メモリ・モジュールは、様々な構成または形態で提供される。現在使用されているメモリ・モジュール構成の１つは、デュアル・インライン・メモリ・モジュール（ＤＩＭＭ）である。データ処理システムは、例えば３３３ＭＨｚと４００ＭＨｚなど、２つの異なるメモリ速度で稼動するＤＩＭＭを含むことができる。システム・コア・ロジックは、Ｉ／Ｏブリッジとも呼ばれるが、データ処理システム内のバス上でのデータの駆動に使用されるクロック信号を生成する。このシステム・コア・ロジックは、通常、デフォルトの基本周波数で稼動して、システム・ファームウェアがメモリおよび他のＩ／Ｏサブシステムを初期化できるようにする。データ処理システムが高速ＤＩＭＭのみを有している場合、システム・コア・ロジックのコア動作周波数を高速ＤＩＭＭのものに変更して、システム・メモリの帯域幅を向上させることが望ましい。動作周波数は、しばしば、基本入出力システム（ＢＩＯＳ）を介して設定される。

コア周波数の動的な切り替えは危険であり、システム・クラッシュを避けるために注意深く扱う必要がある。この周波数の設定は、データ処理システムがＢＩＯＳから周波数を設定できない場合により複雑となる。さらに、データ処理システムが複数のプロセッサを有している場合、コア周波数の動的切り替えが試行されたときにシステム・クラッシュの可能性が高まる。

したがって、データ処理システムの動作周波数を動的に変更して、データ処理システム内のシステム・メモリの帯域幅を向上させるための改良された方法、装置、およびプログラムを有することが有利となる。

本発明は、マルチプロセッサ・データ処理システム内のメモリとのインターフェイスをとるために使用されるシステム・コア・ロジックの動作周波数を変更する方法、装置、およびプログラムを提供する。動作周波数をデフォルト周波数から別の周波数に変更すべきかどうかに関する決定が行われる。動作周波数をデフォルトの動作周波数から別の動作周波数に変更すべきであるとの決定に応答して、マルチプロセッサ・データ処理システム内のスレーブ・プロセッサが非トランザクション・モードに切り替えられる。スレーブ・プロセッサが非トランザクション・モードであるとき、動作周波数は、システム・コア・ロジックにおいてマスタ・プロセッサによって別の動作周波数に変更される。

本発明の新規な特徴は、添付の特許請求の範囲に記載されている。しかし、本発明自体、ならびに好ましい使用の態様、さらにその目的および利点は、実施形態に関する以下の詳細な説明を添付の図面と併せ読めば最もよく理解することができる。

図１は、本発明の好ましい実施形態によるデータ処理システムを示している。データ処理システム１００は、マルチプロセッサ・コンピュータ・システムの一例である。この例では、データ処理システム１００は、システム・バス１０６に接続されているプロセッサ１０２、１０４、および１０５を含む対称型マルチプロセッサ（ＳＭＰ）システムである。３つのプロセッサのみを示しているが、本発明は、これ以外の数のプロセッサを含むデータ処理システムを使用して実施することもできる。あるいは、シングル・プロセッサ・システムを使用してもよい。シングル・プロセッサ・システムでは、プロセッサは常にマスタ・プロセッサである。したがってこの方法は、マスタ・プロセッサが周波数切り替えルーチンをその命令キャッシュにロードし、周波数を変更するために制御レジスタに書き込み、変更が行われるのを所定の遅延の間待つことに簡単化される。

また、システム・バス１０６には、ローカル・メモリ１０９へのインターフェイスを提供するメモリ・コントローラ／キャッシュ１０８が接続されている。Ｉ／Ｏバス・ブリッジ１１０も、システム・バス１０６に接続されており、Ｉ／Ｏバス１１２へのインターフェイスを提供する。メモリ・コントローラ１０８およびＩ／Ｏバス・ブリッジ１１０は、示したように一体化されていてもよい。Ｉ／Ｏバス・ブリッジ１１０は、クロック位相ロック・ループ（ＰＬＬ）などのクロック信号生成回路を含むシステム・コア・ロジックを含む。

Ｉ／Ｏバス１１２に接続されているＰＣＩバス・ブリッジ１１４は、ＰＣＩローカル・バス１１６および１２６へのインターフェイスを提供する。いくつかのＰＣＩ準拠アダプタをＰＣＩローカル・バス１１６および１２６に接続することができる。一般のＰＣＩバスの実装は、４つのＰＣＩ拡張スロットまたはアドイン・コネクタをサポートする。他のシステムおよび装置への接続リンクは、アドイン・ボードを介してＰＣＩローカル・バス１１６に接続されているモデム１１８およびネットワーク・アダプタ１２０を介して提供することができる。このように、データ処理システム１００によって複数のネットワーク・コンピュータへの接続が可能になる。

また、ＰＣＩバス・ブリッジ１１４は、高速Ｉ／Ｏバス１１２から相対的に遅いＩ／Ｏバス１２２へのインターフェイスも提供する。ＡＭＤ８１１１集積回路装置（カリフォルニア州サニーベールのAdvanced Micro Devices社から入手可能）などのＩ／Ｏハブ装置１２４は、この相対的に遅いＩ／Ｏバスに接続され、１２８に示す複数のＩ／Ｏ装置、メモリマップ・グラフィックス・アダプタ１３０、および不揮発性メモリ１３２への接続を提供する。不揮発性メモリ１３２は、システム起動コード（ＩＰＬコード）を含む。さらに、この例では、本発明のプロセスのコードが不揮発性メモリ１３２に格納されている。この不揮発性メモリは、例えば不揮発性ランダム・アクセス・メモリなど、様々な形をとることができる。これらのプロセスは、データ処理システム１００内の異なる構成要素間でのデータの転送に使用するために生成されたクロックの周波数の動的な切り替えを可能にする機構を実施するために使用される。

図１に示したハードウェアは変更可能である。例えば、示したハードウェアに加えて、またはその代わりにハード・ディスク・ドライブおよび光ディスク・ドライブなどの他の周辺装置を使用してもよい。示した例は、本発明に関して構造的な制限を暗に示すものではない。

図１に示したデータ処理システムは、例えば、拡張対話式エグゼクティブ（ＡＩＸ）オペレーティング・システムまたはＬＩＮＵＸオペレーティング・システムを稼動させるニューヨーク州アーモンクのInternational Business Machines Corporationの製品であるIBM eServer pSeries JS20 Bladeシステムでもよい。

次に、図２は、本発明の好ましい実施形態によって、システム・コア・ロジックの動作周波数の変更に関わる構成要素を示している。この例では、マスタ・プロセッサ２００、スレーブ・プロセッサ２０２、およびスレーブ・プロセッサ２０４は、不揮発性メモリ２１２からそれぞれの内部命令キャッシュ２０５、２０７、および２０９にコード２０６、２０８、コード２１０をそれぞれロードする。マスタ・プロセッサ２００、スレーブ・プロセッサ２０２、およびスレーブ・プロセッサ２０４は、図１のデータ処理システム１００内のプロセッサ１０２、プロセッサ１０４、およびプロセッサ１０５として実装することができる。不揮発性メモリ２１２は、図１の不揮発性メモリ１３２として実装することができる。

本発明は、システム・コア・ロジックにおける動作周波数を変更して、システム・メモリでの高帯域幅を得るための方法、装置、およびプログラムを提供する。本発明の機構は、この例では、初期プログラム・ロード（ＩＰＬ）中に開始される。システム・ファームウェアを使用して、マスタ・プロセッサがコア動作周波数を変更しようとしている間、スレーブ・プロセッサが例えば図１のＩ／Ｏブリッジ１１０などのシステム・コア・ロジックに対するいかなるトランザクションも生成しない状態に入るようスレーブ・プロセッサに指示する。この例では、コア動作周波数は、ＰＬＬクロックによりクロック信号の形で生成される。このクロックの周波数は、システム・レジスタを介して制御される。

データ処理システムの電源がオンになると、プロセッサのうちの１つがマスタ・プロセッサ２００になるように選択される。任意の選択機構を使用して、マスタ・プロセッサ２００を選択することができる。残りのプロセッサは、スレーブ・プロセッサになる。コード２０６、コード２０８、およびコード２１０は、それぞれファームウェア命令を実行するマスタ・プロセッサ２００、スレーブ・プロセッサ２０２、およびスレーブ・プロセッサ２０４によって内部命令キャッシュにロードされる。

その後、マスタ・プロセッサ２００は、データ処理システム内のメモリ・モジュールの速度を識別するためにコード２０６を実行する。初期プログラム・モードになると、データ処理システムの動作周波数がシステム・コア・ロジック２１４においてデフォルトの低周波数に設定される。デフォルト周波数のクロック信号は、ＰＬＬクロック２１６によって設定される。この周波数は、システム・コア・ロジック２１４のレジスタ２１８に設定される。システム・コア・ロジック２１４は、図１のＩ／Ｏブリッジ１１０内にあり得る。このロジックは、データ処理システムにおいて、プロセッサとシステム・メモリやＩＯサブシステムなどの残りのデバイスとの間のインターフェイスを提供する任意の構成要素にあってもよい。

その後、マスタ・プロセッサ２００は、それぞれの内部命令キャッシュにロードされているスレーブ・プロセッサのシステム・ファームウェア・コード・パスを介して非トランザクション・モードに入るようスレーブ・プロセッサ２０２およびスレーブ・プロセッサ２０４に指示する。この例でマスタ・プロセッサ２００によって行われる様々なプロセスは、コード２０６に包含されている。非トランザクション・モードでは、スレーブ・プロセッサは、システム・コア・ロジック２１４へのトランザクションを生成しない。コア・ロジックがその周波数を変更されるときにスレーブ・プロセッサがシステム・バス上でトランザクションを生成することになっている場合、コア・ロジックは、トランザクションをデコードして承認するためのバス信号を適切にサンプリングすることができない。プロセッサ内のバス・インターフェイス・ロジックは、システム・バス・エラー状態を検出し、チェック停止信号をオンにすることによってシステム全体を停止させる。非トランザクション・モードは、例えば、スレーブ・プロセッサのスリープ・モードまたはナップ・モードとすることができる。あるいは、この非トランザクション・モードは、マスタ・プロセッサ２００から非トランザクション・モードに入る旨のコマンドの受信に応答して、それぞれスレーブ・プロセッサ２０２またはスレーブ・プロセッサ２０４によって実行されるコード２０８またはコード２１０によりスピン・ループに入るモードとすることができる。当然、プロセッサがトランザクションを生成するのを防ぐのに使用可能な他の任意の機構を非トランザクション・モードに使用することができる。

次に、スレーブ・プロセッサ２０２およびスレーブ・プロセッサ２０４が非トランザクション・モードになった後、マスタ・プロセッサ２００は、システム・コア・ロジック２１４を新しい動作周波数に切り替えるための値をレジスタ２１８に書き込む。値をレジスタ２１８に書き込んだ後、マスタ・プロセッサ２００は遅延ループに入るが、その間、システム・コア・ロジック２１４へのトランザクションの送信を禁止する旨のコード２０６内の命令を実行している。所定の時間が経過した後、マスタ・プロセッサ２００は、遅延ループを出て、レジスタ２１８をチェックし、システム・コア・ロジック２１４内のＰＬＬクロック２１６の周波数が所望の動作周波数に変更されたことを確認する。

レジスタ２１８は、この例では、周波数関連ビット・フィールドおよびステータス・ビット・フィールドを含む。レジスタ２１８に新しい周波数値が書き込まれると、ステータス・ビット・フィールドはクリアされる。周波数が首尾よく変更されると、ハードウェアは、レジスタ２１８内のステータス・ビットをセットする。周波数が切り替えられると、マスタ・プロセッサ２００は、スレーブ・プロセッサ２０２およびスレーブ・プロセッサ２０４を起動させ、次いでデータ処理システムを初期化する。

スリープ／ナップ・モード方法では、内部減分タイマ割り込み、または外部プロセッサ間割り込みを使用することができる。スリープ／ナップ・モードが使用不可である場合、スレーブ・プロセッサ２０２および２０４は、スピン・ループに留まって、それらの内部タイムベース・カウンタの稼働を監視する。マスタ・プロセッサ２００は、スレーブ・プロセッサ２０２および２０４をループから出したい場合、システム全体にわたるタイムベース・イネーブル信号を一時的に非活動化して、すべてのプロセッサの内部タイムベース・カウンタを停止する。スレーブ・プロセッサ２０２および２０４は、それらのタイムベース・カウンタが停止したのを見て、スピン・ループを出てさらに処理を続行する。スレーブ・プロセッサ２０２および２０４は、システム・コア・ロジック２１４内のハードウェア・ハンドシェイク・レジスタを介してマスタ・プロセッサ２００に知らせる。最後に、マスタ・プロセッサ２００は、タイムベース・イネーブル信号を再活動化して、タイムベース・カウンタが再度動作できるようにする。

動作周波数が変更されていない場合、マスタ・プロセッサ２００は、システム・コア・ロジック２１４内のＰＬＬクロック２１６の動作周波数を変更するようレジスタ２１８を設定することを再度試みることができる。その後、マスタ・プロセッサ２００は、再度、所定時間の間遅延ループに入り、次いで動作周波数が所望の周波数に変更されたかどうかを確認する。何度かの試みの失敗の後、マスタ・プロセッサ２００は、デフォルトの動作周波数を使用してデータ処理システムの初期化を終了するよう試みることができる。

次に図３は、本発明の好ましい実施形態によるシステム内のメモリ速度を識別するシステム・コア・ロジックの動作周波数を変更するプロセスのフローを示している。図３に示したプロセスは、図２のマスタ・プロセッサ２００などのプロセッサ内に実装することができる。

プロセスが開始し、システム内のメモリ速度を識別する（ステップ３００）。異なるメモリ・モジュールは、異なるメモリ速度、すなわちメモリ・モジュールが動作する通常のクロック周波数を有していてもよい。例えば、１つのメモリ・モジュールは３３３ＭＨｚで動作し、別のメモリ・モジュールは４００ＭＨｚで動作してもよい。あるいは、データ処理システム内のメモリ・モジュールは、すべて同じ周波数で動作してもよい。

次に、最適な周波数への切り替えが行われる必要があるかどうかに関する決定が行われる（ステップ３０２）。これらの例では、メモリ・モジュールまでのすべてがより高い周波数をサポートする場合、現在使用されている周波数からより高い周波数への切り替えが行われる。当然、実装によっては、より高い周波数からより低い周波数への周波数の変更が行われることもある。

切り替えが行われる場合、スレーブ・プロセッサを非トランザクション・モードにする旨の命令が送信される（ステップ３０４）。次いで、所望の周波数がシステム・コア・ロジック内のレジスタに書き込まれる（ステップ３０６）。

次に、所定時間の間遅延ループでの待機が行われる（ステップ３０８）。マスタ・プロセッサは、動作周波数の変更が行われるのを可能にするために所定時間待機する。次いでプロセスは、レジスタのチェックに取りかかる（ステップ３１０）。次に、レジスタのチェックに基づいて周波数が変更されたかどうかに関する決定が行われる（ステップ３１２）。動作周波数が変更された場合、スレーブ・プロセッサは通常モードに戻され（ステップ３１４）、その後プロセスが終了する。

上記のステップ３０２で、より高い周波数への切り替えが行われない場合、プロセスが終了する。また、ステップ３１２で、周波数が変更されない場合、システム・コア・ロジックにおける動作周波数の変更の試行を再度行うかどうかに関する決定が行われる（ステップ３１６）。さらに試行が行われる場合、プロセスは上記のステップ３０６に進む。それ以上試行が行われない場合、プロセスは終了する。

したがって、本発明は、システム・メイン・メモリにアクセスする旨のプロセッサ・バスからのプロセッサ要求、およびＩ／ＯバスからのＩ／Ｏマスタ要求を処理するコンピュータ・システムのシステム・コア・ロジックの動作周波数を変更する、または切り替える方法、装置、およびプログラムを提供する。動作周波数は、例えばプロセッサ・バス、Ｉ／Ｏバス、およびシステム・メモリ・バスのバス制御ロジックから成るシステム・コア・ロジックの動作周波数を切り替えることによって変更される。動作周波数が変更される場合、変更を行うプロセッサ以外のプロセッサは、非トランザクション・モードになる。次いで動作周波数がシステム・コア・ロジックにおいて変更される。動作周波数は、例えば、ＰＬＬクロックなどのクロック回路を制御するレジスタ内に値を設定する、または書き込むことによって変更される。

動作周波数が変更された後、プロセッサは、非トランザクション・モードから戻され、引き続きシステムの初期化が行われる。このように、データ処理システムを再起動することなく、システム・クラッシュを引き起こすおそれのあるエラーを回避しながら、データ処理システム内の構成要素の動作周波数を動的に変更することができる。

重要なこととして、本発明を十分に機能するデータ処理システムの文脈で説明してきたが、本発明のプロセスは、命令のコンピュータ可読媒体の形、および様々な形で分配することができ、分配を行うために実際に使用される信号担持媒体の特定のタイプに関わらず、本発明は等しく適用される。コンピュータ可読媒体の例には、フレキシブル・ディスク、ハード・ディスク・ドライブ、ＲＡＭ、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭなどの書き込み可能タイプの媒体、ならびにデジタルおよびアナログの通信リンク、例えば無線周波数および光波送信などの送信形態を使用した有線または無線の通信リンクなどの送信タイプの媒体などがある。コンピュータ可読媒体は、特定のデータ処理システムで実際に使用するためにデコードされるコード化されたフォーマットの形をとることができる。

本発明の説明は、例示の目的で提示しており、網羅的なものではなく、また本発明を開示した形態に限定するためのものでもない。当業者には多くの変更形態および変形形態が明らかである。本発明の原理、実用的な用途を最適に説明するために、また当業者が特定の使用範囲に適した様々な変更形態を含む様々な実施形態について本発明を理解できるようにするために、実施形態を選択し、説明した。

本発明の好ましい実施形態によるデータ処理システムを示すブロック図である。 本発明の好ましい実施形態によるシステム・コア・ロジックの動作周波数の変更に関わる構成要素を示す図である。 本発明の好ましい実施形態によるシステム内のメモリ速度を識別するシステム・コア・ロジックの動作周波数の変更のプロセスを示すフロー図である。

Claims (23)

1. マスタ・プロセッサおよびスレーブ・プロセッサを含むマルチプロセッサ・データ処理システムにおいて、マルチプロセッサ・データ処理システム内のメモリとのインターフェイスをとるために使用されるシステム・コア・ロジックの動作周波数を変更する方法であって、
   前記動作周波数をデフォルト周波数から別の周波数に変更すべきであるかどうかを決定するステップと、
   前記動作周波数を前記デフォルト周波数から前記別の周波数に変更すべきであるとの決定に応答して、前記スレーブ・プロセッサを非トランザクション・モードに切り替えるステップと、
   前記システム・コア・ロジックにおける動作周波数を前記別の周波数に変更するステップと
   を含む方法。
2. 前記スレーブ・プロセッサを通常モードに切り替えるステップ
   をさらに含む請求項１に記載の方法。
3. 前記マルチプロセッサ・データ処理システムの初期化を完了するステップ
   をさらに含む請求項２に記載の方法。
4. 前記非トランザクション・モードがスリープ・モードである請求項１に記載の方法。
5. 前記非トランザクション・モードは、前記スレーブ・プロセッサがいかなる外部バス・トランザクションも生成することのないスピン・ループ内にあるモードである請求項１に記載の方法。
6. 前記変更するステップが前記システム・コア・ロジック内のレジスタを前記別の周波数の値に設定するステップを含む請求項１に記載の方法。
7. 前記決定するステップ、前記切り替えるステップ、および前記変更するステップが前記マスタ・プロセッサによって実行される請求項１に記載の方法。
8. 前記マルチプロセッサ・データ処理システムが対称型マルチプロセッサ・データ処理システムである請求項１に記載の方法。
9. マスタ・プロセッサ、スレーブ・プロセッサおよびメモリを含み、前記メモリとのインターフェイスをとるために使用されるシステム・コア・ロジックの動作周波数を変更するマルチプロセッサ・データ処理システムであって、
   前記動作周波数を前記デフォルト周波数から前記別の周波数に変更すべきかどうかを決定する決定手段と、
   前記動作周波数をデフォルト周波数から前記別の周波数に変更すべきであるとの決定に応答して、前記スレーブ・プロセッサを非トランザクション・モードに切り替えるモード切り替え手段と、
   前記システム・コア・ロジックにおける動作周波数を前記別の周波数に変更する変更手段と
   を含むマルチプロセッサ・データ処理システム。
10. 前記スレーブ・プロセッサを通常モードに切り替える第２のモード切り替え手段をさらに含む請求項９に記載のマルチプロセッサ・データ処理システム。
11. 前記マルチプロセッサ・データ処理システムの初期化を完了する完了手段をさらに含む請求項１０に記載のマルチプロセッサ・データ処理システム。
12. 前記非トランザクション・モードがスリープ・モードである請求項９に記載のマルチプロセッサ・データ処理システム。
13. 前記非トランザクション・モードは、前記スレーブ・プロセッサがいかなる外部バス・トランザクションも生成することのないスピン・ループ内にあるモードである請求項９に記載のマルチプロセッサ・データ処理システム。
14. 前記変更手段が前記システム・コア・ロジック内のレジスタを前記別の周波数の値に設定する設定手段を含む請求項９に記載のマルチプロセッサ・データ処理システム。
15. 前記決定手段、前記モード切り替え手段、および前記変更手段が前記マスタ・プロセッサに配置される請求項９に記載のマルチプロセッサ・データ処理システム。
16. 前記マルチプロセッサ・データ処理システムが対称型マルチプロセッサ・データ処理システムである請求項９に記載のマルチプロセッサ・データ処理システム。
17. マスタ・プロセッサおよびスレーブ・プロセッサを含むマルチプロセッサ・データ処理システム内のメモリとのインターフェイスをとるために使用するシステム・コア・ロジックの動作周波数を変更するプログラムであって、
    前記動作周波数を前記デフォルト周波数から前記別の周波数に変更すべきかどうかを決定する手順と、
    前記動作周波数をデフォルト周波数から別の周波数に変更すべきであるとの決定に応答して、前記スレーブ・プロセッサを非トランザクション・モードに切り替える手順と、
    前記システム・コア・ロジックにおける動作周波数を前記別の周波数に変更する手順と
    をコンピュータに実行させるためのプログラム。
18. さらに前記スレーブ・プロセッサを通常モードに切り替える手順をコンピュータに実行させるための請求項１７に記載のプログラム。
19. さらに前記マルチプロセッサ・データ処理システムの初期化を完了する手順をコンピュータに実行させるための請求項１８に記載のプログラム。
20. 前記非トランザクション・モードがスリープ・モードである請求項１７に記載のプログラム。
21. 前記非トランザクション・モードは、前記スレーブ・プロセッサがいかなる外部バス・トランザクションも生成することのないスピン・ループ内にあるモードである請求項１７に記載のプログラム。
22. 前記変更する手順が前記システム・コア・ロジック内のレジスタを前記別の周波数の値に設定する手順を含む請求項１７に記載のプログラム。
23. バス・システムと、
    １組の命令を含む、前記バス・システムに接続されているメモリと、
    前記メモリとのインターフェイスをとるシステム・コア・ロジックの動作周波数をデフォルト周波数から別の周波数に変更すべきかどうかを決定し、前記動作周波数をデフォルト周波数から別の周波数に変更すべきであるとの決定に応答してマルチプロセッサ・データ処理システム内のスレーブ・プロセッサを非トランザクション・モードに切り替え、前記システム・コア・ロジックにおける動作周波数を前記別の周波数に変更する１組の命令を実行する、前記バス・システムに接続されている処理ユニットと
    を含むデータ処理システム。

Images