JP3444489B2 - データ処理システムにプロセッサをホットプラグする方法およびシステム - Google Patents
データ処理システムにプロセッサをホットプラグする方法およびシステムInfo
- Publication number
- JP3444489B2 JP3444489B2 JP2000080972A JP2000080972A JP3444489B2 JP 3444489 B2 JP3444489 B2 JP 3444489B2 JP 2000080972 A JP2000080972 A JP 2000080972A JP 2000080972 A JP2000080972 A JP 2000080972A JP 3444489 B2 JP3444489 B2 JP 3444489B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- bus
- processor subsystem
- subsystem
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/189—Power distribution
Description
【０００１】
【発明の属する技術分野】本発明は、一般には改良され
たデータ処理システムに関し、詳細には、データ処理シ
ステムにプロセッサをホットプラグする方法およびシス
テムに関する。より詳細には、本発明は、データ処理シ
ステムへのプロセッサ・アダプタのホットプラグを可能
にするようにバス・システムを適合させる改良された方
法およびシステムに関する。
たデータ処理システムに関し、詳細には、データ処理シ
ステムにプロセッサをホットプラグする方法およびシス
テムに関する。より詳細には、本発明は、データ処理シ
ステムへのプロセッサ・アダプタのホットプラグを可能
にするようにバス・システムを適合させる改良された方
法およびシステムに関する。
【０００２】
【従来の技術】データ処理システム、特に、パーソナル
・コンピュータおよびサーバに関しては、アダプタ・カ
ードは、コンピュータがそのための必要なコネクタをま
だ備えていない周辺装置をコンピュータが使用すること
ができるようにしたり、コンピュータを新しいハードウ
ェアまたは異なるハードウェアに合わせて更新すること
ができるようにしたりするプリント回路板である。
・コンピュータおよびサーバに関しては、アダプタ・カ
ードは、コンピュータがそのための必要なコネクタをま
だ備えていない周辺装置をコンピュータが使用すること
ができるようにしたり、コンピュータを新しいハードウ
ェアまたは異なるハードウェアに合わせて更新すること
ができるようにしたりするプリント回路板である。
【０００３】アダプタ・カードは、一般には、システム
・バスまたは、ペリフェラル・コンポーネント・インタ
ーコネクト（ＰＣＩ）バスなどのその他のアダプタ・バ
スによってコンピュータ・システムの他の要素と結合さ
れる。これらのバスは、アダプタ・カードに電力を供給
し、システム・バスおよびその他のバスに結合されたそ
の他の装置から、アダプタ・カードとの間で制御信号と
データ信号を送受信する。
・バスまたは、ペリフェラル・コンポーネント・インタ
ーコネクト（ＰＣＩ）バスなどのその他のアダプタ・バ
スによってコンピュータ・システムの他の要素と結合さ
れる。これらのバスは、アダプタ・カードに電力を供給
し、システム・バスおよびその他のバスに結合されたそ
の他の装置から、アダプタ・カードとの間で制御信号と
データ信号を送受信する。
【０００４】初期のコンピュータ・システムでは、コン
ピュータのオペレーティング・システム内で装置を適切
に登録（初期設定）するために、コンピュータに最初に
電源を入れる時点ですべてのアダプタが接続されていな
ければならなかった。これらの装置は、システムの電源
投入自己テスト（ＰＯＳＴ）中に検査され、これには、
アダプタが適切に接続されているかどうかを調べるシス
テムの読取り専用メモリ（ＲＯＭ）またはファームウェ
アに記憶された１組のルーチンが含まれる。
ピュータのオペレーティング・システム内で装置を適切
に登録（初期設定）するために、コンピュータに最初に
電源を入れる時点ですべてのアダプタが接続されていな
ければならなかった。これらの装置は、システムの電源
投入自己テスト（ＰＯＳＴ）中に検査され、これには、
アダプタが適切に接続されているかどうかを調べるシス
テムの読取り専用メモリ（ＲＯＭ）またはファームウェ
アに記憶された１組のルーチンが含まれる。
【０００５】初期のシステムでは、ＰＯＳＴ中にアダプ
タがバスに接続されていない場合、（コンピュータの稼
働中に）そのアダプタを後でスロットに挿入しても、ア
ダプタは認識されなかった。さらに、バスには、電源供
給されているスロットにアダプタを挿入できるようにす
る備えがなかった。その種のシステムは、後で追加され
た装置と連絡し、使用することができるためには、「リ
ブート」する必要があった。「リブート」とは、最も基
本的なプログラム命令を再ロードすることによって、コ
ンピュータ・システムを再始動させることを指す。シス
テムは、ソフトウェア自体を使用するか（ウォーム・ブ
ート）、またはシステムのハードウェア、すなわちリセ
ット・ボタンまたは電源ボタンを作動させることによっ
て（コールド・ブート）、リブートすることができる。
リブート後、様々な周知の技法を使用してその新しいア
ダプタを識別することができる。
タがバスに接続されていない場合、（コンピュータの稼
働中に）そのアダプタを後でスロットに挿入しても、ア
ダプタは認識されなかった。さらに、バスには、電源供
給されているスロットにアダプタを挿入できるようにす
る備えがなかった。その種のシステムは、後で追加され
た装置と連絡し、使用することができるためには、「リ
ブート」する必要があった。「リブート」とは、最も基
本的なプログラム命令を再ロードすることによって、コ
ンピュータ・システムを再始動させることを指す。シス
テムは、ソフトウェア自体を使用するか（ウォーム・ブ
ート）、またはシステムのハードウェア、すなわちリセ
ット・ボタンまたは電源ボタンを作動させることによっ
て（コールド・ブート）、リブートすることができる。
リブート後、様々な周知の技法を使用してその新しいア
ダプタを識別することができる。
【０００６】さらに、従来のバス・システムでは、電源
が供給されている間にアダプタを取り外すと、システム
に重大な損傷が生じる可能性があった。障害のあるアダ
プタや不要なアダプタを取り外すためには、システムの
電源を遮断し、構成変更を行い、システムをリブートし
なければならない。
が供給されている間にアダプタを取り外すと、システム
に重大な損傷が生じる可能性があった。障害のあるアダ
プタや不要なアダプタを取り外すためには、システムの
電源を遮断し、構成変更を行い、システムをリブートし
なければならない。
【０００７】「ホットプラグ」アダプタの登場により、
リブートすることなくコンピュータ・システムの構成に
変更を加えることができるようになっている。ホットプ
ラグとは、データ処理システムなどのアクティブ装置
に、その電源が投入されている間に機器を接続すること
ができるようにする機能である。さらに、ホットプラグ
は、アクティブ装置から、装置に電源が投入されている
間に機器を取り外すことができるようにすることが好ま
しい。障害があった場合、交換を行うために処理システ
ム全体の電源を切断するのではなく、障害のあるホット
プラグ・アダプタを取り外し、新しいホットプラグ・ア
ダプタと交換する。
リブートすることなくコンピュータ・システムの構成に
変更を加えることができるようになっている。ホットプ
ラグとは、データ処理システムなどのアクティブ装置
に、その電源が投入されている間に機器を接続すること
ができるようにする機能である。さらに、ホットプラグ
は、アクティブ装置から、装置に電源が投入されている
間に機器を取り外すことができるようにすることが好ま
しい。障害があった場合、交換を行うために処理システ
ム全体の電源を切断するのではなく、障害のあるホット
プラグ・アダプタを取り外し、新しいホットプラグ・ア
ダプタと交換する。
【０００８】ホットプラグ・アダプタおよびその他の要
素をサポートするには、データ処理システムは、システ
ムの性能を低下させずにアダプタの追加または取り外し
を扱う装備がなされていることが好ましい。一般には、
バスへの装着時にホットプラグ・アダプタを電力サージ
から保護する回路が実装される。さらに、一般には、新
しいアダプタの追加を扱い、そのアダプタをシステムが
使えるように組み込む制御論理回路も設けられる。さら
に、この制御論理回路は、新しいアダプタの取り外しを
扱い、そのアダプタをシステムによる使用から除去する
ことが好ましい。
素をサポートするには、データ処理システムは、システ
ムの性能を低下させずにアダプタの追加または取り外し
を扱う装備がなされていることが好ましい。一般には、
バスへの装着時にホットプラグ・アダプタを電力サージ
から保護する回路が実装される。さらに、一般には、新
しいアダプタの追加を扱い、そのアダプタをシステムが
使えるように組み込む制御論理回路も設けられる。さら
に、この制御論理回路は、新しいアダプタの取り外しを
扱い、そのアダプタをシステムによる使用から除去する
ことが好ましい。
【０００９】パーソナル・コンピュータ・メモリ・カー
ド国際協会（ＰＣＭＣＩＡ）カードおよびその他のカー
ドなどのアダプタ・カードのためのホットプラグ・アダ
プタカードの製作は、大きな発達を遂げている。しか
し、システムの性能を低下させることなく障害プロセッ
サを交換することができるようにし、システムへのプロ
セッサの追加を可能にして、システムのデータ処理能力
を向上させるホットプラグ・プロセッサ・アダプタを設
けることも好ましいであろう。プロセッサ・アダプタを
使用するには、後述するように、バスの回線インピーダ
ンスのバランスを維持するために、きわめて複雑な制御
が必要である。
ド国際協会（ＰＣＭＣＩＡ）カードおよびその他のカー
ドなどのアダプタ・カードのためのホットプラグ・アダ
プタカードの製作は、大きな発達を遂げている。しか
し、システムの性能を低下させることなく障害プロセッ
サを交換することができるようにし、システムへのプロ
セッサの追加を可能にして、システムのデータ処理能力
を向上させるホットプラグ・プロセッサ・アダプタを設
けることも好ましいであろう。プロセッサ・アダプタを
使用するには、後述するように、バスの回線インピーダ
ンスのバランスを維持するために、きわめて複雑な制御
が必要である。
【００１０】図１に、従来技術のマルチプロセッサ・カ
ード１１ａ〜１１ｄをフロントサイド・システム・バス
１８と共に概略図で示す。各プロセッサ・カード１１ａ
〜１１ｄは、プロセッサの中央処理装置（ＣＰＵ）負荷
とそれに付随するキャッシュとを含むことが好ましい。
具体的には、図のバス・アーキテクチャは、当技術分野
で周知のように、ＩＡ−３２スロット２プロセッサ・カ
ードを備えたＩＡ−３２スロット２ＧＴＬ＋バスであ
る。各プロセッサ・カード１１ａ〜１１ｄには、付随す
るＣＰＵコネクタ１４ａ〜１４ｄを介してクロック信号
と、調整電源と、バス信号が供給される。この実施形態
では、時間サイクルを調整するために、各プロセッサの
クロック発生源２４が、サイクルコア・チップ・セット
２６と各ＣＰＵコネクタ１４ａから１４ｄとに１００〜
１３３ＭＨｚのクロック信号を供給する。
ード１１ａ〜１１ｄをフロントサイド・システム・バス
１８と共に概略図で示す。各プロセッサ・カード１１ａ
〜１１ｄは、プロセッサの中央処理装置（ＣＰＵ）負荷
とそれに付随するキャッシュとを含むことが好ましい。
具体的には、図のバス・アーキテクチャは、当技術分野
で周知のように、ＩＡ−３２スロット２プロセッサ・カ
ードを備えたＩＡ−３２スロット２ＧＴＬ＋バスであ
る。各プロセッサ・カード１１ａ〜１１ｄには、付随す
るＣＰＵコネクタ１４ａ〜１４ｄを介してクロック信号
と、調整電源と、バス信号が供給される。この実施形態
では、時間サイクルを調整するために、各プロセッサの
クロック発生源２４が、サイクルコア・チップ・セット
２６と各ＣＰＵコネクタ１４ａから１４ｄとに１００〜
１３３ＭＨｚのクロック信号を供給する。
【００１１】各プロセッサ・カード１１ａ〜１１ｄと終
端カード１２には、対応するＣＰＵ電圧調整モジュール
（ＶＲＭ）２０ａ〜２０ｄによって調整電源Ｖｃｃが供
給される。プロセッサ・カード１１ａ〜１１ｄのうちの
特定のプロセッサ・カードと、ＣＰＵ ＶＲＭ２０ａ〜
２０ｄのうちの関連づけられたＣＰＵ ＶＲＭの組合せ
が、プロセッサ・サブシステムを形成する。プロセッサ
・カードは典型的には、サポート・データ・キャッシュ
を含むため、各ＣＰＵ ＶＲＭ２０ａ〜２０ｄはコアＶ
ＲＭ２８ａ〜２８ｄとＬ２ ＶＲＭ３０ａ〜３０ｄとを
含み、各コアＶＲＭ２８ａ〜２８ｄはプロセッサへのＶ
ｃｃ＿Ｃｏｒｅ電力を調整し、各Ｌ２ＶＲＭ３０ａ〜３
０ｄはそれに関連づけられたキャッシュへのＶｃｃ＿Ｌ
２電力を調整する。
端カード１２には、対応するＣＰＵ電圧調整モジュール
（ＶＲＭ）２０ａ〜２０ｄによって調整電源Ｖｃｃが供
給される。プロセッサ・カード１１ａ〜１１ｄのうちの
特定のプロセッサ・カードと、ＣＰＵ ＶＲＭ２０ａ〜
２０ｄのうちの関連づけられたＣＰＵ ＶＲＭの組合せ
が、プロセッサ・サブシステムを形成する。プロセッサ
・カードは典型的には、サポート・データ・キャッシュ
を含むため、各ＣＰＵ ＶＲＭ２０ａ〜２０ｄはコアＶ
ＲＭ２８ａ〜２８ｄとＬ２ ＶＲＭ３０ａ〜３０ｄとを
含み、各コアＶＲＭ２８ａ〜２８ｄはプロセッサへのＶ
ｃｃ＿Ｃｏｒｅ電力を調整し、各Ｌ２ＶＲＭ３０ａ〜３
０ｄはそれに関連づけられたキャッシュへのＶｃｃ＿Ｌ
２電力を調整する。
【００１２】図１を参照すると、単一のフロントサイド
・バス１８上で１〜４個のプロセッサ・カードをサポー
トすることができるように４個のＣＰＵコネクタ１４ａ
〜１４ｄが図示されている。ＧＴＬ＋バス・インタフェ
ースの場合、特に、２５オームの伝送線終端インピーダ
ンスを維持しなければならない。この必要な伝送線終端
インピーダンスを維持するために、フロントサイド・バ
ス１８に沿って配置された終端抵抗器があり、各終端抵
抗器には電圧Ｖｔｔが供給される。具体的には、フロン
トサイド・バス１８は、各端部で終端抵抗器１７ａおよ
び１７ｂによって成端される。さらに、ＣＰＵコネクタ
１４ａ〜１４ｄを介してフロントサイド・バス１８に接
続された各プロセッサ・カード１１ａ〜１１ｄまたは終
端カード１２ごとに、プロセッサ・カード内のプルアッ
プ・レジスタ１３ａ〜１３ｄがフロントサイド・バス１
８を横切るインピーダンスのバランスをとるために含ま
れる。終端カード１２は、伝送線インピーダンスを維持
するための負荷バランスをとる。
・バス１８上で１〜４個のプロセッサ・カードをサポー
トすることができるように４個のＣＰＵコネクタ１４ａ
〜１４ｄが図示されている。ＧＴＬ＋バス・インタフェ
ースの場合、特に、２５オームの伝送線終端インピーダ
ンスを維持しなければならない。この必要な伝送線終端
インピーダンスを維持するために、フロントサイド・バ
ス１８に沿って配置された終端抵抗器があり、各終端抵
抗器には電圧Ｖｔｔが供給される。具体的には、フロン
トサイド・バス１８は、各端部で終端抵抗器１７ａおよ
び１７ｂによって成端される。さらに、ＣＰＵコネクタ
１４ａ〜１４ｄを介してフロントサイド・バス１８に接
続された各プロセッサ・カード１１ａ〜１１ｄまたは終
端カード１２ごとに、プロセッサ・カード内のプルアッ
プ・レジスタ１３ａ〜１３ｄがフロントサイド・バス１
８を横切るインピーダンスのバランスをとるために含ま
れる。終端カード１２は、伝送線インピーダンスを維持
するための負荷バランスをとる。
【００１３】前述のように、好ましい伝送線終端インピ
ーダンスを維持するために、各ＣＰＵコネクタ１４ａ〜
１４ｄには、プロセッサ・カード１１ａ〜１１ｄまたは
終端カード１２を装着しなければならない。この構成は
静的であり、システム動作中に変更することはできな
い。たとえば、終端カード１２を追加のプロセッサと交
換するためには、システムの電源を遮断し、終端カード
１２を取り外し、新しいプロセッサ・カードを差し込
み、システムに再び電源を入れなければならない。既存
のプロセッサ・カードが障害を起こした場合にも、その
障害プロセッサ・カードを交換するためにこれと同じプ
ロセスを用いる。システムがリプートされて初めて、新
しいプロセッサ・カードがデータ処理システムに組み込
まれる。
ーダンスを維持するために、各ＣＰＵコネクタ１４ａ〜
１４ｄには、プロセッサ・カード１１ａ〜１１ｄまたは
終端カード１２を装着しなければならない。この構成は
静的であり、システム動作中に変更することはできな
い。たとえば、終端カード１２を追加のプロセッサと交
換するためには、システムの電源を遮断し、終端カード
１２を取り外し、新しいプロセッサ・カードを差し込
み、システムに再び電源を入れなければならない。既存
のプロセッサ・カードが障害を起こした場合にも、その
障害プロセッサ・カードを交換するためにこれと同じプ
ロセスを用いる。システムがリプートされて初めて、新
しいプロセッサ・カードがデータ処理システムに組み込
まれる。
【００１４】図１の例およびその他のバス・アーキテク
チャにおいて、パーソナル・コンピュータまたはサーバ
に電力が供給されている間にプロセッサ構成を構成し直
すことができるように、プロセッサ・カードまたはＶＲ
Ｍ調整器あるいはその両方がホットプラグ可能であれば
好ましいであろう。前述のように、システム・バスに変
更を加えるときに、バス・インピーダンスが維持される
ことが重要である。
チャにおいて、パーソナル・コンピュータまたはサーバ
に電力が供給されている間にプロセッサ構成を構成し直
すことができるように、プロセッサ・カードまたはＶＲ
Ｍ調整器あるいはその両方がホットプラグ可能であれば
好ましいであろう。前述のように、システム・バスに変
更を加えるときに、バス・インピーダンスが維持される
ことが重要である。
【００１５】
【発明が解決しようとする課題】したがって、本発明の
一目的は、改良されたデータ処理システムを提供するこ
とである。
一目的は、改良されたデータ処理システムを提供するこ
とである。
【００１６】したがって、本発明の他の目的は、データ
処理システムにおいてプロセッサのホットプラグを行う
改良された方法およびシステムを提供することである。
処理システムにおいてプロセッサのホットプラグを行う
改良された方法およびシステムを提供することである。
【００１７】本発明の他の目的は、データ処理システム
においてアダプタのホットプラグを可能にするようにバ
ス・システムを適応化する改良された方法およびシステ
ムを提供することである。
においてアダプタのホットプラグを可能にするようにバ
ス・システムを適応化する改良された方法およびシステ
ムを提供することである。
【００１８】
【課題を解決するための手段】上記の目的は、以下に説
明するようにして達成される。データ処理システムがア
クティブである間にデータ処理システムのシステム・バ
スにプロセッサ・サブシステムをホットプラグする方法
およびシステムであって、システム・バスがホットプラ
グ可能なプロセッサ・サブシステムをサポートするため
の複数の位置を含み、各プロセッサ・サブシステムがプ
ロセッサと、付随する電圧調整モジュールとを含む方法
およびシステムを提供する。データ処理システムのシス
テム・バスにプロセッサ・サブシステムが付加されたこ
とが示されるとそれに応答して、そのプロセッサ・サブ
システムに電力が供給される。プロセッサ・サブシステ
ム内のプロセッサ上で初期設定ルーチンが実行され、コ
ントローラを介してシステム・バスとは独立してプロセ
ッサに初期設定データが送られ、それによってシステム
・バス上で稼働している既存のプロセッサに与える影響
を最小限にして追加のプロセッサ・サブシステムがデー
タ処理システムに組み込まれる。
明するようにして達成される。データ処理システムがア
クティブである間にデータ処理システムのシステム・バ
スにプロセッサ・サブシステムをホットプラグする方法
およびシステムであって、システム・バスがホットプラ
グ可能なプロセッサ・サブシステムをサポートするため
の複数の位置を含み、各プロセッサ・サブシステムがプ
ロセッサと、付随する電圧調整モジュールとを含む方法
およびシステムを提供する。データ処理システムのシス
テム・バスにプロセッサ・サブシステムが付加されたこ
とが示されるとそれに応答して、そのプロセッサ・サブ
システムに電力が供給される。プロセッサ・サブシステ
ム内のプロセッサ上で初期設定ルーチンが実行され、コ
ントローラを介してシステム・バスとは独立してプロセ
ッサに初期設定データが送られ、それによってシステム
・バス上で稼働している既存のプロセッサに与える影響
を最小限にして追加のプロセッサ・サブシステムがデー
タ処理システムに組み込まれる。
【００１９】
【発明の実施の形態】図面、特に図２を参照すると、本
発明の好ましい実施形態を適用可能なデータ処理システ
ムのブロック図が示されている。この実施形態は、複数
のプロセッサ３０ａ〜３０ｄを含むデータ処理システム
１０であって、各プロセッサは各プロセッサに関連づけ
られた少なくとも１レベルのキャッシュを含むことが好
ましい。各プロセッサ３０ａ〜３０ｄは、プロセッサ回
路が組み込まれたアダプタを含むことが好ましい。さら
に、各プロセッサ３０ａ〜３０ｄは、以下で図示し、説
明するように、システム・バス１８上および追加プロセ
ッサをサポートするバス上の使用可能な複数のスロット
にホットプラグすることができる。さらに、本明細書の
説明を読めば、他のデータ処理システムまたはデータ処
理システム・アーキテクチャを使用して本発明を実施す
る方法も当業者には明らかになるであろう。
発明の好ましい実施形態を適用可能なデータ処理システ
ムのブロック図が示されている。この実施形態は、複数
のプロセッサ３０ａ〜３０ｄを含むデータ処理システム
１０であって、各プロセッサは各プロセッサに関連づけ
られた少なくとも１レベルのキャッシュを含むことが好
ましい。各プロセッサ３０ａ〜３０ｄは、プロセッサ回
路が組み込まれたアダプタを含むことが好ましい。さら
に、各プロセッサ３０ａ〜３０ｄは、以下で図示し、説
明するように、システム・バス１８上および追加プロセ
ッサをサポートするバス上の使用可能な複数のスロット
にホットプラグすることができる。さらに、本明細書の
説明を読めば、他のデータ処理システムまたはデータ処
理システム・アーキテクチャを使用して本発明を実施す
る方法も当業者には明らかになるであろう。
【００２０】後で詳述するように、各プロセッサ３０ａ
〜３０ｄには、電圧調整モジュール（ＶＲＭ）２０ａ〜
２０ｄから調整済み電源が供給される。各プロセッサ３
０ａ〜３０ｄとそれに付随するＶＲＭ２０ａ〜２０と
を、プロセッサ・サブシステムと呼び、プロセッサ・サ
ブシステムのプロセッサとＶＲＭの両方がデータ処理シ
ステム１０にホットプラグ可能であることが好ましい。
〜３０ｄには、電圧調整モジュール（ＶＲＭ）２０ａ〜
２０ｄから調整済み電源が供給される。各プロセッサ３
０ａ〜３０ｄとそれに付随するＶＲＭ２０ａ〜２０と
を、プロセッサ・サブシステムと呼び、プロセッサ・サ
ブシステムのプロセッサとＶＲＭの両方がデータ処理シ
ステム１０にホットプラグ可能であることが好ましい。
【００２１】データ処理システム１０は、システム・バ
ス１８に接続されたメモリ要素３２も含み、これには、
読取り専用メモリ（ＲＯＭ）およびランダム・アクセス
・メモリ（ＲＡＭ）を含む複数のタイプのメモリが含ま
れることが好ましい。ＲＯＭには一般に複数のルーチン
が記憶され、各ルーチンは一般に複数のプロセッサ・ス
テップを含む。各ルーチンは、データまたは実行ステッ
プに対して実行される機能として表すこともできる。さ
らに、ＲＯＭまたはその他のファームウェア内には、適
切な動作を保証するように周辺装置を検査するルーチン
が含まれている。
ス１８に接続されたメモリ要素３２も含み、これには、
読取り専用メモリ（ＲＯＭ）およびランダム・アクセス
・メモリ（ＲＡＭ）を含む複数のタイプのメモリが含ま
れることが好ましい。ＲＯＭには一般に複数のルーチン
が記憶され、各ルーチンは一般に複数のプロセッサ・ス
テップを含む。各ルーチンは、データまたは実行ステッ
プに対して実行される機能として表すこともできる。さ
らに、ＲＯＭまたはその他のファームウェア内には、適
切な動作を保証するように周辺装置を検査するルーチン
が含まれている。
【００２２】ＲＡＭ内では、アプリケーション・プログ
ラムが組み込まれたオペレーティング・システムが稼働
している。当業者ならわかるように、メモリ３２は、デ
ータ処理システム１０に電力が供給されている間にオペ
レーティング・システムのセグメント、アプリケーショ
ン・ソフトウェア、およびその他のデータを記憶する複
数の個別の揮発性メモリ・モジュールを含む。
ラムが組み込まれたオペレーティング・システムが稼働
している。当業者ならわかるように、メモリ３２は、デ
ータ処理システム１０に電力が供給されている間にオペ
レーティング・システムのセグメント、アプリケーショ
ン・ソフトウェア、およびその他のデータを記憶する複
数の個別の揮発性メモリ・モジュールを含む。
【００２３】プロセッサ３０ａ〜３０ｄおよびメモリ要
素３２は、ＰＣＩホスト・ブリッジ３４を介してデータ
処理システム１０のＰＣＩバス３７にも結合されてい
る。ＰＣＩホスト・ブリッジ３４により、バス・メモリ
またはＩ／Ｏアクセス空間内あるいはその両方のどこか
にマップされているＰＣＩ装置に、プロセッサが直接ア
クセスするために通ることができる低待ち時間経路を設
けられる。ＰＣＩホスト・ブリッジ３４は、ＰＣＩ装置
がメモリ要素３２に直接アクセスすることができるよう
にする高帯域幅経路も設ける。
素３２は、ＰＣＩホスト・ブリッジ３４を介してデータ
処理システム１０のＰＣＩバス３７にも結合されてい
る。ＰＣＩホスト・ブリッジ３４により、バス・メモリ
またはＩ／Ｏアクセス空間内あるいはその両方のどこか
にマップされているＰＣＩ装置に、プロセッサが直接ア
クセスするために通ることができる低待ち時間経路を設
けられる。ＰＣＩホスト・ブリッジ３４は、ＰＣＩ装置
がメモリ要素３２に直接アクセスすることができるよう
にする高帯域幅経路も設ける。
【００２４】ＰＣＩバス３７には、スモール・コンピュ
ータ・システム・インタフェース（ＳＣＳＩ）コントロ
ーラ６４も接続されており、ハード・ドライブ６６また
はその他のデータ記憶システムを制御するために使用さ
れる。さらに、ＰＣＩバス３７にはグラフィクス・アダ
プタ５４が接続されており、ビデオ表示装置５６を制御
する。このビデオ表示装置５６はユーザ・インタフェー
スであることが好ましい。さらに、ＰＣＩバス３７には
通信アダプタ４８も接続することができる。通信アダプ
タ４８によって、データ処理システム１０と外部装置と
の間でリンク４９を介してソフトウェアとデータを伝送
することができる。リンク４９は、イーサネット（登録
商標）、トークン・リング、またはその他のネットワー
ク・リンクとすることができる。通信アダプタ４８を介
して伝送されるソフトウェアとデータは、通信リンク４
９を介して通信アダプタ４８によって送受信可能な電
子、電磁気、光、またはその他の信号の形態の信号とす
ることができる。具体的には、通信アダプタ４８は、デ
ータ処理システム１０がローカル・エリア・ネットワー
ク（ＬＡＮ）または「インターネット」などのネットワ
ークとインタフェースするための手段となる。
ータ・システム・インタフェース（ＳＣＳＩ）コントロ
ーラ６４も接続されており、ハード・ドライブ６６また
はその他のデータ記憶システムを制御するために使用さ
れる。さらに、ＰＣＩバス３７にはグラフィクス・アダ
プタ５４が接続されており、ビデオ表示装置５６を制御
する。このビデオ表示装置５６はユーザ・インタフェー
スであることが好ましい。さらに、ＰＣＩバス３７には
通信アダプタ４８も接続することができる。通信アダプ
タ４８によって、データ処理システム１０と外部装置と
の間でリンク４９を介してソフトウェアとデータを伝送
することができる。リンク４９は、イーサネット（登録
商標）、トークン・リング、またはその他のネットワー
ク・リンクとすることができる。通信アダプタ４８を介
して伝送されるソフトウェアとデータは、通信リンク４
９を介して通信アダプタ４８によって送受信可能な電
子、電磁気、光、またはその他の信号の形態の信号とす
ることができる。具体的には、通信アダプタ４８は、デ
ータ処理システム１０がローカル・エリア・ネットワー
ク（ＬＡＮ）または「インターネット」などのネットワ
ークとインタフェースするための手段となる。
【００２５】インダストリ・スタンダード・アーキテク
チャ（ＩＳＡ）バス４０をＰＣＩ３７バスに接続するた
めにＰＣＩ−ＩＳＡバス・ブリッジなどの拡張バス・ブ
リッジ３８を使用することができる。図のように、Ｉ／
Ｏ機能を実行するために、ＩＳＡバス４０にキーボード
４１、マウス４２、およびＩ／Ｏコントローラ３６を接
続することができる。Ｉ／Ｏコントローラ３６に二次メ
モリ４４が接続され、二次メモリ４４内の各装置には、
オペレーティング・システムが各装置を識別することが
できるＩＤ番号が割り当てられることが好ましい。二次
メモリ４４は、たとえば、ハード・ディスク・ドライブ
４６、取り外し可能記憶装置ドライブ５０、およびイン
タフェース５２を含む。さらに、可能であればその他の
装置も含めることができる。取り外し可能記憶装置ドラ
イブ５０は、フロッピィ・ディスク・ドライブ、磁気テ
ープ・ドライブ、光ディスク・ドライブ、または取り外
し可能記憶装置６０の読取りと書込みを行うその他のデ
ータ・ドライブとすることができる。取り外し可能装置
６０は、フロッピィ・ディスク、磁気テープ、光ディス
ク、または、取り外し可能記憶装置ドライブ５０によっ
て読取りと書込みが行われるその他の任意のデータ記憶
装置である。当業者ならわかるように、取り外し可能記
憶装置６０は、その中にコンピュータ・ソフトウェアま
たはデータあるいはその両方が記憶されたコンピュータ
使用可能記憶媒体を含む。
チャ（ＩＳＡ）バス４０をＰＣＩ３７バスに接続するた
めにＰＣＩ−ＩＳＡバス・ブリッジなどの拡張バス・ブ
リッジ３８を使用することができる。図のように、Ｉ／
Ｏ機能を実行するために、ＩＳＡバス４０にキーボード
４１、マウス４２、およびＩ／Ｏコントローラ３６を接
続することができる。Ｉ／Ｏコントローラ３６に二次メ
モリ４４が接続され、二次メモリ４４内の各装置には、
オペレーティング・システムが各装置を識別することが
できるＩＤ番号が割り当てられることが好ましい。二次
メモリ４４は、たとえば、ハード・ディスク・ドライブ
４６、取り外し可能記憶装置ドライブ５０、およびイン
タフェース５２を含む。さらに、可能であればその他の
装置も含めることができる。取り外し可能記憶装置ドラ
イブ５０は、フロッピィ・ディスク・ドライブ、磁気テ
ープ・ドライブ、光ディスク・ドライブ、または取り外
し可能記憶装置６０の読取りと書込みを行うその他のデ
ータ・ドライブとすることができる。取り外し可能装置
６０は、フロッピィ・ディスク、磁気テープ、光ディス
ク、または、取り外し可能記憶装置ドライブ５０によっ
て読取りと書込みが行われるその他の任意のデータ記憶
装置である。当業者ならわかるように、取り外し可能記
憶装置６０は、その中にコンピュータ・ソフトウェアま
たはデータあるいはその両方が記憶されたコンピュータ
使用可能記憶媒体を含む。
【００２６】他の実施形態では、二次メモリ４４は、コ
ンピュータ・プログラムまたはその他の命令をデータ処
理システム１０にロードすることができるようにするそ
の他の同様の手段を含むこともできる。このような手段
には、たとえば、取り外し可能記憶装置６２およびイン
タフェース５２が含まれる。例としては、プログラム・
カートリッジおよびカートリッジ・インタフェース、取
り外し可能チップ（電気的消去可能プログラマブル読取
り専用メモリ（ＥＥＰＲＯＭ）、プログラマブル読取り
専用メモリ（ＰＲＯＭ）、またはＰＣＭＣＩＡカードな
ど）および付随するソケット、および取り外し記憶装置
６２からデータ処理システム１０にソフトウェアおよび
データを転送することができるようにするその他の取り
外し可能記憶装置６２およびインタフェース５２があ
る。
ンピュータ・プログラムまたはその他の命令をデータ処
理システム１０にロードすることができるようにするそ
の他の同様の手段を含むこともできる。このような手段
には、たとえば、取り外し可能記憶装置６２およびイン
タフェース５２が含まれる。例としては、プログラム・
カートリッジおよびカートリッジ・インタフェース、取
り外し可能チップ（電気的消去可能プログラマブル読取
り専用メモリ（ＥＥＰＲＯＭ）、プログラマブル読取り
専用メモリ（ＰＲＯＭ）、またはＰＣＭＣＩＡカードな
ど）および付随するソケット、および取り外し記憶装置
６２からデータ処理システム１０にソフトウェアおよび
データを転送することができるようにするその他の取り
外し可能記憶装置６２およびインタフェース５２があ
る。
【００２７】ホットプラグ・コントローラ７０を集積回
路間（Ｉ２Ｃ）インタフェースによって制御することが
できる。Ｉ２Ｃインタフェースは、コンピュータ・シス
テムと共に使用される一般的なインタフェースである。
Ｉ２Ｃインタフェースは、一般に、サービス・プロセッ
サ３１などのＩ２Ｃコントローラ装置である。ホットプ
ラグ・コントローラ７０は、電力および信号のイネーブ
ル／ディスエーブルと構成を制御するＩ２Ｃ信号による
指示に従ってＰＷＲ＿ＥＮ、ＥＮ、およびＣＦＧの各信
号を介してホットプラグ・アダプタの装着と取り外しを
制御する。
路間（Ｉ２Ｃ）インタフェースによって制御することが
できる。Ｉ２Ｃインタフェースは、コンピュータ・シス
テムと共に使用される一般的なインタフェースである。
Ｉ２Ｃインタフェースは、一般に、サービス・プロセッ
サ３１などのＩ２Ｃコントローラ装置である。ホットプ
ラグ・コントローラ７０は、電力および信号のイネーブ
ル／ディスエーブルと構成を制御するＩ２Ｃ信号による
指示に従ってＰＷＲ＿ＥＮ、ＥＮ、およびＣＦＧの各信
号を介してホットプラグ・アダプタの装着と取り外しを
制御する。
【００２８】さらに、ホットプラグ・コントローラ７０
は、発光ダイオード（ＬＥＤ）サービス・インジケータ
７２を制御する。ＬＥＤサービス・インジケータ７２
は、各プロセッサ・サブシステムについて３個の異なる
色のＬＥＤインジケータを含むことが好ましい。さらに
３個のライトは、緑色、黄色、および赤色であることが
好ましい。プロセッサ・サブシステムが動作中の場合、
緑色インジケータ・ライトは点灯したままである。プロ
セッサ・サブシステムが誤動作している場合、赤色イン
ジケータが点灯したままになる。プロセッサ・サブシス
テムが取り外し可能になった場合、またはサブシステム
の追加のためにスロットが使用可能になった場合、黄色
インジケータが点灯した状態になる。さらに、ユーザが
プロセッサを探し出すように要求した場合、プロセッサ
・サブシステムの黄色インジケータが点滅することがあ
る。
は、発光ダイオード（ＬＥＤ）サービス・インジケータ
７２を制御する。ＬＥＤサービス・インジケータ７２
は、各プロセッサ・サブシステムについて３個の異なる
色のＬＥＤインジケータを含むことが好ましい。さらに
３個のライトは、緑色、黄色、および赤色であることが
好ましい。プロセッサ・サブシステムが動作中の場合、
緑色インジケータ・ライトは点灯したままである。プロ
セッサ・サブシステムが誤動作している場合、赤色イン
ジケータが点灯したままになる。プロセッサ・サブシス
テムが取り外し可能になった場合、またはサブシステム
の追加のためにスロットが使用可能になった場合、黄色
インジケータが点灯した状態になる。さらに、ユーザが
プロセッサを探し出すように要求した場合、プロセッサ
・サブシステムの黄色インジケータが点滅することがあ
る。
【００２９】サービス・プロセッサ３１は、典型的には
データ処理システム１０の診断管理を制御する。サービ
ス・プロセッサ３１は、ハードウェアおよびオペレーテ
ィング・システムとは独立した統合サブシステム製品で
あって、データ処理システム１０内の動作条件に関する
監視、事象ロギング、および報告を行うことによってハ
ードウェアを補助することが好ましい。さらに、サービ
ス・プロセッサ３１は、それ自体の付随メモリおよびコ
ントローラ・ルーチンを含むことが好ましい。
データ処理システム１０の診断管理を制御する。サービ
ス・プロセッサ３１は、ハードウェアおよびオペレーテ
ィング・システムとは独立した統合サブシステム製品で
あって、データ処理システム１０内の動作条件に関する
監視、事象ロギング、および報告を行うことによってハ
ードウェアを補助することが好ましい。さらに、サービ
ス・プロセッサ３１は、それ自体の付随メモリおよびコ
ントローラ・ルーチンを含むことが好ましい。
【００３０】本発明は、図２を参照しながら上述した環
境に類似したデータ処理システム環境で実行されるソフ
トウェアおよびハードウェアを使用して実施されること
が好まし。したがって、「コンピュータ・プログラム製
品」という用語は、二次メモリ４４またはハード・ディ
スク・ドライブ６６に記憶されたプログラムを一般に指
すが、このプログラムはデータ処理システム１０の他の
データ記憶場所に記憶することもできる。これらのコン
ピュータ・プログラム製品は、データ処理システム１０
にソフトウェアを提供する手段である。
境に類似したデータ処理システム環境で実行されるソフ
トウェアおよびハードウェアを使用して実施されること
が好まし。したがって、「コンピュータ・プログラム製
品」という用語は、二次メモリ４４またはハード・ディ
スク・ドライブ６６に記憶されたプログラムを一般に指
すが、このプログラムはデータ処理システム１０の他の
データ記憶場所に記憶することもできる。これらのコン
ピュータ・プログラム製品は、データ処理システム１０
にソフトウェアを提供する手段である。
【００３１】コンピュータ・プログラムまたはコンピュ
ータ制御論理は、メモリ３２または二次メモリ４４ある
いはその両方にオペレーティング、システムおよびアプ
リケーション・プログラムとして記憶される。コンピュ
ータ・プログラムは、通信アダプタ４８を介して受け取
ることも可能である。このようなコンピュータ・プログ
ラムはすべて、実行されると、データ処理システム１０
が本明細書に記載の本発明の機能を実行することができ
るようにする。したがって、このようなコンピュータ・
プログラムは、データ処理システム１０のコントローラ
である。さらに、コンピュータ・プログラム、またはサ
ービス・プロセッサ３１に関連づけられたコンピュータ
制御論理は、ホットプラグ・アダプタのイネーブルを制
御するホットプラグ・コントローラ７０の機能を制御す
ることができる。
ータ制御論理は、メモリ３２または二次メモリ４４ある
いはその両方にオペレーティング、システムおよびアプ
リケーション・プログラムとして記憶される。コンピュ
ータ・プログラムは、通信アダプタ４８を介して受け取
ることも可能である。このようなコンピュータ・プログ
ラムはすべて、実行されると、データ処理システム１０
が本明細書に記載の本発明の機能を実行することができ
るようにする。したがって、このようなコンピュータ・
プログラムは、データ処理システム１０のコントローラ
である。さらに、コンピュータ・プログラム、またはサ
ービス・プロセッサ３１に関連づけられたコンピュータ
制御論理は、ホットプラグ・アダプタのイネーブルを制
御するホットプラグ・コントローラ７０の機能を制御す
ることができる。
【００３２】次に、図３および図４を参照すると、ホッ
トプラグ可能システム・バスの概略図が示されている。
図の例では、図１のフロントサイド・システム・バス
が、ホットプラグ・プロセッサ・カードおよびＶＲＭを
受け入れるように適応化されている。ホットプラグ・プ
ロセッサ・カードを受け入れるようにフロントサイド・
システム・バスを適応化する際には、同じＩＡ−３２ス
ロット２プロセッサ・カードが再構成せずにホットプラ
グされるように、２５オームの伝送回線インピーダンス
を維持することが好ましい。さらに、フロントサイド・
システム・バスを、空きスロットに終端カードが不要に
なるように適応化する。それによって、データ処理シス
テム１０に電力が供給されている間に、各プロセッサ・
カード１１ａ〜１１ｄおよびＣＰＵ ＶＲＭ２０ａ〜２
０ｄをデータ処理システム１０に挿入したり取り外した
りすることができる。プロセッサ・カード１１ａ〜１１
ｄは、当技術分野で周知のようにＣＰＵコネクタ１４ａ
〜１４ｄとインタフェースすることができる。
トプラグ可能システム・バスの概略図が示されている。
図の例では、図１のフロントサイド・システム・バス
が、ホットプラグ・プロセッサ・カードおよびＶＲＭを
受け入れるように適応化されている。ホットプラグ・プ
ロセッサ・カードを受け入れるようにフロントサイド・
システム・バスを適応化する際には、同じＩＡ−３２ス
ロット２プロセッサ・カードが再構成せずにホットプラ
グされるように、２５オームの伝送回線インピーダンス
を維持することが好ましい。さらに、フロントサイド・
システム・バスを、空きスロットに終端カードが不要に
なるように適応化する。それによって、データ処理シス
テム１０に電力が供給されている間に、各プロセッサ・
カード１１ａ〜１１ｄおよびＣＰＵ ＶＲＭ２０ａ〜２
０ｄをデータ処理システム１０に挿入したり取り外した
りすることができる。プロセッサ・カード１１ａ〜１１
ｄは、当技術分野で周知のようにＣＰＵコネクタ１４ａ
〜１４ｄとインタフェースすることができる。
【００３３】プロセッサ・サブシステムに電力が選択的
に供給される。ＶＴＴ ＶＲＭ８４が、ＶＴＴ電源ＦＥ
Ｔスイッチ８６による調整に従って、各接続プロセッサ
・カード１１内の負荷にＶｔｔ電源を供給する。Ｉ２Ｃ
信号による制御に従って、ホットプラグ・コントローラ
７０が各プロセッサ・カード１１ａ〜１１ｄスロットに
ＰＷＲ＿ＥＮ信号を供給し、それによってＶＴＴ電源Ｆ
ＥＴスイッチ８６が、関連づけられたプロセッサ・カー
ド１１ａ〜１１ｄに電力を供給する。さらに、各ＣＰＵ
ＶＲＭ２０ａ〜２０ｄへの電力供給も、ＣＰＵ電源Ｆ
ＥＴスイッチ８２を介してホットプラグ・コントローラ
７０によって調整される。ＣＰＵＶＲＭ２０ａ〜２０ｄ
には、関連づけられたＣＰＵ電源ＦＥＴスイッチ８２が
ホットプラグ・コントローラ７０からのＰＷＲ＿ＥＮ信
号によってイネーブルにされた場合にのみ、１２Ｖおよ
び５Ｖ電源が供給される。
に供給される。ＶＴＴ ＶＲＭ８４が、ＶＴＴ電源ＦＥ
Ｔスイッチ８６による調整に従って、各接続プロセッサ
・カード１１内の負荷にＶｔｔ電源を供給する。Ｉ２Ｃ
信号による制御に従って、ホットプラグ・コントローラ
７０が各プロセッサ・カード１１ａ〜１１ｄスロットに
ＰＷＲ＿ＥＮ信号を供給し、それによってＶＴＴ電源Ｆ
ＥＴスイッチ８６が、関連づけられたプロセッサ・カー
ド１１ａ〜１１ｄに電力を供給する。さらに、各ＣＰＵ
ＶＲＭ２０ａ〜２０ｄへの電力供給も、ＣＰＵ電源Ｆ
ＥＴスイッチ８２を介してホットプラグ・コントローラ
７０によって調整される。ＣＰＵＶＲＭ２０ａ〜２０ｄ
には、関連づけられたＣＰＵ電源ＦＥＴスイッチ８２が
ホットプラグ・コントローラ７０からのＰＷＲ＿ＥＮ信
号によってイネーブルにされた場合にのみ、１２Ｖおよ
び５Ｖ電源が供給される。
【００３４】さらに、各プロセッサ・サブシステムには
クロック発生源が選択的に加えられたり、遮断されたり
する。具体的には、Ｉ２Ｃ信号を介して、各ＣＰＵコネ
クタ１４ａ〜１４ｄおよびコア・チップセット２６にク
ロック発生源２５ａ〜２５ｅが個別に加えられたり遮断
されたりする。クロック発生源のイネーブルは、サービ
ス・プロセッサがＩ２Ｃ信号を介して、関連づけられた
ＣＰＵカードへの電力供給を可能にすると同時に、また
はその直後に行われる。
クロック発生源が選択的に加えられたり、遮断されたり
する。具体的には、Ｉ２Ｃ信号を介して、各ＣＰＵコネ
クタ１４ａ〜１４ｄおよびコア・チップセット２６にク
ロック発生源２５ａ〜２５ｅが個別に加えられたり遮断
されたりする。クロック発生源のイネーブルは、サービ
ス・プロセッサがＩ２Ｃ信号を介して、関連づけられた
ＣＰＵカードへの電力供給を可能にすると同時に、また
はその直後に行われる。
【００３５】プロセッサ・サブシステムＡ、Ｂ、Ｃ、お
よびＤのための４個のスロットが図示されている。例示
のために、プロセッサ・サブシステムＡの追加について
詳述するが、その説明は他のいずれのプロセッサ・サブ
システムにも適用可能である。ＣＰＵ［Ａ］ＶＲＭ２０
ａが、入力１２Ｖ＿Ａ、５Ｖ＿Ａ、Ｃｏｒｅ＿ＶＩＤ
［４：０］［Ａ］、Ｌ２＿ＶＩＤ［４：０］［Ａ］およ
びＰＷＲ＿ＥＮ［Ａ］を使用する様子が図示されてい
る。Ｃｏｒｅ＿ＶＩＤ［４：０］［Ａ］およびＬ２＿Ｖ
ＩＤ［４：０］［Ａ］信号は、プロセッサ・カード１１
ａによって供給される電圧識別子であり、プロセッサお
よびキャッシュへの必要電圧出力を規定する値を含む。
入力１２Ｖ＿Ａおよび５Ｖ＿Ａは、ＰＭＲ＿ＥＮ［Ａ］
が高の場合にのみホットプラグ・コントローラ７０から
ＣＰＵ［Ａ］ＶＲＭ２０ａに供給される。ＰＷＲ＿ＥＮ
［Ａ］が高の場合、ＣＰＵ電源ＦＥＴスイッチ８２がイ
ネーブルにされて、ＣＰＵ［Ａ］ＶＲＭ２０に１２Ｖ＿
Ａおよび５Ｖ＿Ａを出力する。さらに、ＣＰＵ［Ａ］Ｖ
ＲＭ２０ａは、ＰＷＲ＿ＥＮ［Ａ］が高の場合に、入力
を受け取るようにイネーブルにされる。同時に、ＰＷＲ
＿ＥＮ［Ａ］が高の場合、ＶＴＴ電源ＦＥＴスイッチ８
６がイネーブルにされてＶＴＴ［Ａ］を出力する。ＶＴ
Ｔ［Ａ］は、プロセッサ・カード１１ａおよびＣＰＵ
［Ａ］コネクタ１４ａに供給される。したがって、プロ
セッサ・カード１１ａ付加された後、ＰＷＲ＿ＥＮ
［Ａ］信号によって、プロセッサ・カード１１ａへの前
述の電力供給が可能になる。さらに、クロック発生源２
５ｂがイネーブルにされる。さらに、どのプロセッサが
付加された場合も、それに関連づけられたＰＷＲ＿ＥＮ
［Ａ：Ｄ］信号によって、関連づけられたプロセッサ・
カードへの電力供給が可能にされる。同様に、どのプロ
セッサ・カードが取り外される場合も、ＰＷＲ＿ＥＮ
［Ａ：Ｄ］信号によって、関連づけられたアダプタ・カ
ードへの電力供給が不能にされる。
よびＤのための４個のスロットが図示されている。例示
のために、プロセッサ・サブシステムＡの追加について
詳述するが、その説明は他のいずれのプロセッサ・サブ
システムにも適用可能である。ＣＰＵ［Ａ］ＶＲＭ２０
ａが、入力１２Ｖ＿Ａ、５Ｖ＿Ａ、Ｃｏｒｅ＿ＶＩＤ
［４：０］［Ａ］、Ｌ２＿ＶＩＤ［４：０］［Ａ］およ
びＰＷＲ＿ＥＮ［Ａ］を使用する様子が図示されてい
る。Ｃｏｒｅ＿ＶＩＤ［４：０］［Ａ］およびＬ２＿Ｖ
ＩＤ［４：０］［Ａ］信号は、プロセッサ・カード１１
ａによって供給される電圧識別子であり、プロセッサお
よびキャッシュへの必要電圧出力を規定する値を含む。
入力１２Ｖ＿Ａおよび５Ｖ＿Ａは、ＰＭＲ＿ＥＮ［Ａ］
が高の場合にのみホットプラグ・コントローラ７０から
ＣＰＵ［Ａ］ＶＲＭ２０ａに供給される。ＰＷＲ＿ＥＮ
［Ａ］が高の場合、ＣＰＵ電源ＦＥＴスイッチ８２がイ
ネーブルにされて、ＣＰＵ［Ａ］ＶＲＭ２０に１２Ｖ＿
Ａおよび５Ｖ＿Ａを出力する。さらに、ＣＰＵ［Ａ］Ｖ
ＲＭ２０ａは、ＰＷＲ＿ＥＮ［Ａ］が高の場合に、入力
を受け取るようにイネーブルにされる。同時に、ＰＷＲ
＿ＥＮ［Ａ］が高の場合、ＶＴＴ電源ＦＥＴスイッチ８
６がイネーブルにされてＶＴＴ［Ａ］を出力する。ＶＴ
Ｔ［Ａ］は、プロセッサ・カード１１ａおよびＣＰＵ
［Ａ］コネクタ１４ａに供給される。したがって、プロ
セッサ・カード１１ａ付加された後、ＰＷＲ＿ＥＮ
［Ａ］信号によって、プロセッサ・カード１１ａへの前
述の電力供給が可能になる。さらに、クロック発生源２
５ｂがイネーブルにされる。さらに、どのプロセッサが
付加された場合も、それに関連づけられたＰＷＲ＿ＥＮ
［Ａ：Ｄ］信号によって、関連づけられたプロセッサ・
カードへの電力供給が可能にされる。同様に、どのプロ
セッサ・カードが取り外される場合も、ＰＷＲ＿ＥＮ
［Ａ：Ｄ］信号によって、関連づけられたアダプタ・カ
ードへの電力供給が不能にされる。
【００３６】プロセッサ・サブシステムＡに電力が適切
に供給され、そのクロック発生源が安定化された後、Ｆ
ＥＴスイッチ８０ａがイネーブルにされる前に、サービ
ス・プロセッサがプロセッサ・カード１１ａに対して初
期設定ステップを実行し、プロセッサ・カード１１ａを
フロントサイド・バス１８に接続されるように準備す
る。さらに、サービス・プロセッサは、ホットプラグ事
象が発生したことをオペレーティング・システム（Ｏ
Ｓ）に通知し、それによってすべてのプロセッサ動作が
一時停止される。最後に、サービス・プロセッサは、フ
ロントサイド・バス１８上のすべてのプロセッサに対し
てソフト・リセットを発行し、それと同時にＦＥＴスイ
ッチ８０ａをイネーブルにし、それによってすべてのプ
ロセッサが同じサイクル中に稼働を開始する。Ｉ２ＣＩ
／Ｏと共にホットプラグ・コントローラを使用すること
によって、一般には実行のためにフロントサイド・バス
１８の使用を必要とすることになる初期設定機能が、フ
ロントサイド・バス１８およびそれに接続されたどのプ
ロセッサ・サブシステムからも独立して行われる。
に供給され、そのクロック発生源が安定化された後、Ｆ
ＥＴスイッチ８０ａがイネーブルにされる前に、サービ
ス・プロセッサがプロセッサ・カード１１ａに対して初
期設定ステップを実行し、プロセッサ・カード１１ａを
フロントサイド・バス１８に接続されるように準備す
る。さらに、サービス・プロセッサは、ホットプラグ事
象が発生したことをオペレーティング・システム（Ｏ
Ｓ）に通知し、それによってすべてのプロセッサ動作が
一時停止される。最後に、サービス・プロセッサは、フ
ロントサイド・バス１８上のすべてのプロセッサに対し
てソフト・リセットを発行し、それと同時にＦＥＴスイ
ッチ８０ａをイネーブルにし、それによってすべてのプ
ロセッサが同じサイクル中に稼働を開始する。Ｉ２ＣＩ
／Ｏと共にホットプラグ・コントローラを使用すること
によって、一般には実行のためにフロントサイド・バス
１８の使用を必要とすることになる初期設定機能が、フ
ロントサイド・バス１８およびそれに接続されたどのプ
ロセッサ・サブシステムからも独立して行われる。
【００３７】２５オームの伝送回線終端インピーダンス
を実現するために、ホットプラグ中にフロントサイド・
バス１８全体で電力バランスを維持する必要がある。そ
れによって、ＶＴＴが各フロントサイド終端レジスタ１
６ａ〜１６ｆに付加され、終端レジスタ１６ａ〜１６ｆ
はフロントサイド・バス１８の各終端に付加され、各コ
ネクタ１４ａ〜１４ｄに関連づけられ、それによってＦ
ＥＴスイッチ８０ａ〜８０ｄのいずれかがイネーブルに
なっていない場合、各スロットに終端負荷が加えられ、
２５オームの伝送回線終端インピーダンスが維持され
る。各ＦＥＴスイッチ８０ａ〜８０ｄは、各コネクタ１
４ａ〜１４ｄのフロントサイド分離を行い、ホットプラ
グ動作中の電気保全性を維持する。各ＦＥＴスイッチ８
０ａ〜８０ｄは、１００＋ＭＨｚで動作するスロット２
ＧＴＬ＋の電気、トポロジ、およびパフォーマンス要件
に適合することが好ましい。または他の実施形態は、特
定のバス要件に適合することが好ましい。終端レジスタ
Ｒｔｅｒｍ７８ａ〜７８ｄはコネクタ１４ａ〜１４ｄバ
スの後方に接続されていることが好ましく、プロセッサ
・サブシステムに電力が供給されたときに各ＦＥＴスイ
ッチ８０ａ〜８０ｄから各コネクタ１４ａ〜１４ｄに等
しい２５オームの終端回線インピーダンスを供給するよ
うに、３０オーム〜１５０オームの範囲とすることがで
きる。Ｒｔｅｒｍの値は、レイアウトに依存し、バス設
計のポイント・ツー・ポイント・トポロジの電気シミュ
レーションによって決定される。
を実現するために、ホットプラグ中にフロントサイド・
バス１８全体で電力バランスを維持する必要がある。そ
れによって、ＶＴＴが各フロントサイド終端レジスタ１
６ａ〜１６ｆに付加され、終端レジスタ１６ａ〜１６ｆ
はフロントサイド・バス１８の各終端に付加され、各コ
ネクタ１４ａ〜１４ｄに関連づけられ、それによってＦ
ＥＴスイッチ８０ａ〜８０ｄのいずれかがイネーブルに
なっていない場合、各スロットに終端負荷が加えられ、
２５オームの伝送回線終端インピーダンスが維持され
る。各ＦＥＴスイッチ８０ａ〜８０ｄは、各コネクタ１
４ａ〜１４ｄのフロントサイド分離を行い、ホットプラ
グ動作中の電気保全性を維持する。各ＦＥＴスイッチ８
０ａ〜８０ｄは、１００＋ＭＨｚで動作するスロット２
ＧＴＬ＋の電気、トポロジ、およびパフォーマンス要件
に適合することが好ましい。または他の実施形態は、特
定のバス要件に適合することが好ましい。終端レジスタ
Ｒｔｅｒｍ７８ａ〜７８ｄはコネクタ１４ａ〜１４ｄバ
スの後方に接続されていることが好ましく、プロセッサ
・サブシステムに電力が供給されたときに各ＦＥＴスイ
ッチ８０ａ〜８０ｄから各コネクタ１４ａ〜１４ｄに等
しい２５オームの終端回線インピーダンスを供給するよ
うに、３０オーム〜１５０オームの範囲とすることがで
きる。Ｒｔｅｒｍの値は、レイアウトに依存し、バス設
計のポイント・ツー・ポイント・トポロジの電気シミュ
レーションによって決定される。
【００３８】次に図５および図６を参照すると、プロセ
ッサ・カードおよびそれに付随するＶＲＭを含むホット
プラグ・プロセッサ・サブシステムの付加を制御するプ
ロセスの高水準論理フローチャートが示されている。こ
のプロセスは、ユーザが新しいプロセッサ・カードおよ
びそれに付随するＶＲＭを装着すると呼び出される。こ
のプロセスはブロック１００から始まり、ブロック１０
２に進む。ブロック１０２で、プロセッサ・サブシステ
ムが特定のスロットに装着されたという標識をＩ２Ｃか
ら受け取る。１つの方法では、ユーザがそれによってプ
ロセッサ・サブシステムの装着を示すソフトウェアを組
み込むことができる。他の方法では、プロセッサ・サブ
システムが装着されたときにユーザが扉を閉めるまたは
スイッチを入れる、ハードウェア機構を設けることもで
きる。プロセッサ・サブシステムが装着されたことを示
すその他の方法も使用可能である。
ッサ・カードおよびそれに付随するＶＲＭを含むホット
プラグ・プロセッサ・サブシステムの付加を制御するプ
ロセスの高水準論理フローチャートが示されている。こ
のプロセスは、ユーザが新しいプロセッサ・カードおよ
びそれに付随するＶＲＭを装着すると呼び出される。こ
のプロセスはブロック１００から始まり、ブロック１０
２に進む。ブロック１０２で、プロセッサ・サブシステ
ムが特定のスロットに装着されたという標識をＩ２Ｃか
ら受け取る。１つの方法では、ユーザがそれによってプ
ロセッサ・サブシステムの装着を示すソフトウェアを組
み込むことができる。他の方法では、プロセッサ・サブ
システムが装着されたときにユーザが扉を閉めるまたは
スイッチを入れる、ハードウェア機構を設けることもで
きる。プロセッサ・サブシステムが装着されたことを示
すその他の方法も使用可能である。
【００３９】その後、ブロック１０４で、プロセッサ・
サブシステムが付加された特定のスロットのためのＰＷ
Ｒ＿ＥＮ信号がイネーブルにされる。その後、ブロック
１０６で、その特定のスロットへのクロック発生源がイ
ネーブルにされる。次に、ブロック１０８で、その特定
のプロセッサ・サブシステムの存在を検出するＣＦＧ信
号が送られる。ブロック１１０で、特定のプロセッサ・
サブシステムの存在が検出されたか否かが判断される。
その特定のプロセッサ・サブシステムが検出されない場
合、プロセスはブロック１１８に進む。ブロック１１８
で、ＬＥＤインジケータによってエラーが示される。そ
の後、ブロック１２０で、この特定のプロセッサ・サブ
システムのためのＰＷＲ＿ＥＮおよびクロック信号が遮
断され、その後、プロセスは戻る。しかし、ブロック１
０８で、その特定のサブシステムが検出された場合、プ
ロセスはブロック１１２に進む。
サブシステムが付加された特定のスロットのためのＰＷ
Ｒ＿ＥＮ信号がイネーブルにされる。その後、ブロック
１０６で、その特定のスロットへのクロック発生源がイ
ネーブルにされる。次に、ブロック１０８で、その特定
のプロセッサ・サブシステムの存在を検出するＣＦＧ信
号が送られる。ブロック１１０で、特定のプロセッサ・
サブシステムの存在が検出されたか否かが判断される。
その特定のプロセッサ・サブシステムが検出されない場
合、プロセスはブロック１１８に進む。ブロック１１８
で、ＬＥＤインジケータによってエラーが示される。そ
の後、ブロック１２０で、この特定のプロセッサ・サブ
システムのためのＰＷＲ＿ＥＮおよびクロック信号が遮
断され、その後、プロセスは戻る。しかし、ブロック１
０８で、その特定のサブシステムが検出された場合、プ
ロセスはブロック１１２に進む。
【００４０】ブロック１１２で、この特定のプロセッサ
・サブシステムのプロセッサ・カードのために電源投入
構成機能が設定される。これらの機能は、Ｉ２Ｃを介し
てホットプラグ・コントローラにコマンドを送るサービ
ス・プロセッサによって行われる。次に、ホットプラグ
・コントローラは、プロセッサ・カードに送られるＣＦ
Ｇ信号を介してプロセッサ信号ピンのグループを直接駆
動し、それをデータが通過した結果をサンプリングす
る。アドバンスト・プログラマブル・インタラプト・コ
ントローラ（ＡＰＩＣ）識別（ＩＤ）選択などの機能が
実行され、ＡＰＩＣ ＩＤ選択によって、フロントサイ
ド・バス・アービトレーションに使用されるＡＰＩＣク
ラスタ・グループとシンメトリック多重処理（ＳＭＰ）
エージェントＩＤが規定される。さらに、プロセッサ・
コア・クロック周波数比、プロセッサ・インオーダー待
ち行列（ＩＯＱ）の長さ、様々なエラー信号のプロセッ
サ監視、ＢＩＳＴを実行するためのプロセッサ電源投入
オプションなどが、サービス・プロセッサが処理する必
要のある構成オプションである。
・サブシステムのプロセッサ・カードのために電源投入
構成機能が設定される。これらの機能は、Ｉ２Ｃを介し
てホットプラグ・コントローラにコマンドを送るサービ
ス・プロセッサによって行われる。次に、ホットプラグ
・コントローラは、プロセッサ・カードに送られるＣＦ
Ｇ信号を介してプロセッサ信号ピンのグループを直接駆
動し、それをデータが通過した結果をサンプリングす
る。アドバンスト・プログラマブル・インタラプト・コ
ントローラ（ＡＰＩＣ）識別（ＩＤ）選択などの機能が
実行され、ＡＰＩＣ ＩＤ選択によって、フロントサイ
ド・バス・アービトレーションに使用されるＡＰＩＣク
ラスタ・グループとシンメトリック多重処理（ＳＭＰ）
エージェントＩＤが規定される。さらに、プロセッサ・
コア・クロック周波数比、プロセッサ・インオーダー待
ち行列（ＩＯＱ）の長さ、様々なエラー信号のプロセッ
サ監視、ＢＩＳＴを実行するためのプロセッサ電源投入
オプションなどが、サービス・プロセッサが処理する必
要のある構成オプションである。
【００４１】その後、ブロック１１４で、プロセッサ・
カードのためのプロセッサＢＩＳＴが実行される。次
に、ブロック１１６で、ＢＩＳＴ状況ピンが設定されて
いるか否かが判断される。各プロセッサがＢＩＳＴ状況
ピンを備え、それがサービス・プロセッサによってサン
プリングされ、それによって、プロセッサＢＩＳＴが失
敗した場合にサービス・プロセッサに割り込むために使
用することができる。プロセッサＢＩＳＴが失敗した場
合、ＢＩＳＴ状況ピンが設定され、プロセスはブロック
１１８に進み、プロセスが前述のように実行される。
カードのためのプロセッサＢＩＳＴが実行される。次
に、ブロック１１６で、ＢＩＳＴ状況ピンが設定されて
いるか否かが判断される。各プロセッサがＢＩＳＴ状況
ピンを備え、それがサービス・プロセッサによってサン
プリングされ、それによって、プロセッサＢＩＳＴが失
敗した場合にサービス・プロセッサに割り込むために使
用することができる。プロセッサＢＩＳＴが失敗した場
合、ＢＩＳＴ状況ピンが設定され、プロセスはブロック
１１８に進み、プロセスが前述のように実行される。
【００４２】プロセッサＢＩＳＴ状況ピンが設定されて
いない場合、プロセスはブロック１１７に進む。ブロッ
ク１１７で、ＢＩＳＴが完了したか否かが判断される。
ＢＩＳＴが完了していない場合、プロセスはブロック１
１６に戻り、失敗または完了が判断される。ＢＩＳＴが
完了した場合、プロセスはブロック１２２に進む。ブロ
ック１２２で、プロセッサ・カードはアプリケーション
・プロセッサ（ＡＰ）として指定される。具体的には、
プロセッサ・サブシステムのプロセッサは、フロントサ
イド・バスに接続されている他のプロセッサと折衝し
て、プロセッサがブートストラップ・プロセッサ（ＢＳ
Ｐ）になるか否か、またはプロセッサがＡＰになるか否
かを判断しようとする。ＢＳＰは、オペレーティング・
システム（Ｏ／Ｓ）のブートを行い、Ｏ／Ｓが始動して
ＢＳＰを稼働させた後はＡＰとして機能する。システム
がリブートされるたびに、フロントサイド・バス上のす
べてのＡＰは、割込みが不能にされて一時停止状態で休
眠したままになっており、この状態は、ＢＳＰからＩＮ
ＩＴまたは始動プロセッサ間割込み（ＩＰＩ）メッセー
ジを受け取り、それに対してＡＰが応答して初期設定さ
れるまで続く。
いない場合、プロセスはブロック１１７に進む。ブロッ
ク１１７で、ＢＩＳＴが完了したか否かが判断される。
ＢＩＳＴが完了していない場合、プロセスはブロック１
１６に戻り、失敗または完了が判断される。ＢＩＳＴが
完了した場合、プロセスはブロック１２２に進む。ブロ
ック１２２で、プロセッサ・カードはアプリケーション
・プロセッサ（ＡＰ）として指定される。具体的には、
プロセッサ・サブシステムのプロセッサは、フロントサ
イド・バスに接続されている他のプロセッサと折衝し
て、プロセッサがブートストラップ・プロセッサ（ＢＳ
Ｐ）になるか否か、またはプロセッサがＡＰになるか否
かを判断しようとする。ＢＳＰは、オペレーティング・
システム（Ｏ／Ｓ）のブートを行い、Ｏ／Ｓが始動して
ＢＳＰを稼働させた後はＡＰとして機能する。システム
がリブートされるたびに、フロントサイド・バス上のす
べてのＡＰは、割込みが不能にされて一時停止状態で休
眠したままになっており、この状態は、ＢＳＰからＩＮ
ＩＴまたは始動プロセッサ間割込み（ＩＰＩ）メッセー
ジを受け取り、それに対してＡＰが応答して初期設定さ
れるまで続く。
【００４３】関連づけられたＦＥＴスイッチがディスエ
ーブルにされていることによってプロセッサ・カードが
システム内の他のプロセッサから分離されるため、ホッ
トプラグ・コントローラは、Ｏ／Ｓがすでに起動して稼
働しているために追加プロセッサをＢＳＰではなくＡＰ
にならせることを目的として、プロセッサのローカルＡ
ＰＩＣをエミュレートすることによってプロセッサと折
衝し、ＢＳＰとして機能する。ホットプラグ・コントロ
ーラにはプロセッサに、プロセッサをＡＰとして指定す
る低エージェントＩＤまたは低優先順位ＡＰＩＣアービ
トレーションＩＤを一時的に割当てる。
ーブルにされていることによってプロセッサ・カードが
システム内の他のプロセッサから分離されるため、ホッ
トプラグ・コントローラは、Ｏ／Ｓがすでに起動して稼
働しているために追加プロセッサをＢＳＰではなくＡＰ
にならせることを目的として、プロセッサのローカルＡ
ＰＩＣをエミュレートすることによってプロセッサと折
衝し、ＢＳＰとして機能する。ホットプラグ・コントロ
ーラにはプロセッサに、プロセッサをＡＰとして指定す
る低エージェントＩＤまたは低優先順位ＡＰＩＣアービ
トレーションＩＤを一時的に割当てる。
【００４４】その後、ブロック１２４で、プロセッサに
最初のブートストラッププロセッサ間割込み（ＢＩＰ
Ｉ）メッセージを送り、プロセッサにプロセッサのロー
カルＡＰＩＣ内のＢＳＰビットをクリアさせる。その
後、プロセッサは、ＡＰＩＣバス・アービトレーション
に勝って、そのＢＩＰＩをホットプラグ・コントローラ
を介してサービス・プロセッサにブロードキャストする
ことができる。ブロック１２６で、サービス・プロセッ
サがブロードキャストされたＢＩＰＩを受け取ったか否
かが判断される。ブロードキャストＢＩＰＩが受け取ら
れていない場合、プロセスはブロック１２４に戻り、Ｂ
ＩＰＩが再送される。ブロードキャストＢＩＰＩが受け
取られた場合、プロセスはブロック１２８に進む。
最初のブートストラッププロセッサ間割込み（ＢＩＰ
Ｉ）メッセージを送り、プロセッサにプロセッサのロー
カルＡＰＩＣ内のＢＳＰビットをクリアさせる。その
後、プロセッサは、ＡＰＩＣバス・アービトレーション
に勝って、そのＢＩＰＩをホットプラグ・コントローラ
を介してサービス・プロセッサにブロードキャストする
ことができる。ブロック１２６で、サービス・プロセッ
サがブロードキャストされたＢＩＰＩを受け取ったか否
かが判断される。ブロードキャストＢＩＰＩが受け取ら
れていない場合、プロセスはブロック１２４に戻り、Ｂ
ＩＰＩが再送される。ブロードキャストＢＩＰＩが受け
取られた場合、プロセスはブロック１２８に進む。
【００４５】次に、サービス・プロセッサは、システム
と、フロントサイド・バスに接続されているすべてのプ
ロセッサ・サブシステムを一時的に休止させるように要
求し、それによって、アサートされたＥＮ信号が供給さ
れたときにＦＥＴスイッチがイネーブルにされて接続さ
れるようにする。この要求を行う際に、サービス・プロ
セッサはいくつかの制御機構を始動させる。具体的に
は、ブロック１２８でＯ／Ｓに要求を送り、システム・
サスペンド・コマンドと同様にすべての活動プロセッサ
を停止させる。次に、ブロック１３０で、すべての活動
プロセッサが停止したか否かを判断する。すべての活動
プロセッサが停止していない場合、プロセスはブロック
１３０で反復する。すべての活動プロセッサが停止して
いる場合、プロセスはブロック１３２に進む。サービス
・プロセッサはＩ２Ｃバスを介してコア・チップセット
と連絡してフロントサイド・バスを監視し、それによっ
て、すべてのプロセッサがバス停止トランザクションを
発行して停止状態になったときにコア・チップセットが
それを通知するようにする。その後、ブロック１３２
で、フロントサイド・バスに接続されているすべてのプ
ロセッサにシステムＩＮＩＴ＃またはソフト・リセット
を発行し、それと同時に、その特定のスロットに付随す
るＦＥＴスイッチをイネーブルにし、それによってフロ
ントサイド・バス上のすべてのプロセッサが始動状態に
され、フロントサイド・バス上で同じサイクル中に処理
することができるようになる。ブロック１３２の後に、
プロセスは最初に戻る。
と、フロントサイド・バスに接続されているすべてのプ
ロセッサ・サブシステムを一時的に休止させるように要
求し、それによって、アサートされたＥＮ信号が供給さ
れたときにＦＥＴスイッチがイネーブルにされて接続さ
れるようにする。この要求を行う際に、サービス・プロ
セッサはいくつかの制御機構を始動させる。具体的に
は、ブロック１２８でＯ／Ｓに要求を送り、システム・
サスペンド・コマンドと同様にすべての活動プロセッサ
を停止させる。次に、ブロック１３０で、すべての活動
プロセッサが停止したか否かを判断する。すべての活動
プロセッサが停止していない場合、プロセスはブロック
１３０で反復する。すべての活動プロセッサが停止して
いる場合、プロセスはブロック１３２に進む。サービス
・プロセッサはＩ２Ｃバスを介してコア・チップセット
と連絡してフロントサイド・バスを監視し、それによっ
て、すべてのプロセッサがバス停止トランザクションを
発行して停止状態になったときにコア・チップセットが
それを通知するようにする。その後、ブロック１３２
で、フロントサイド・バスに接続されているすべてのプ
ロセッサにシステムＩＮＩＴ＃またはソフト・リセット
を発行し、それと同時に、その特定のスロットに付随す
るＦＥＴスイッチをイネーブルにし、それによってフロ
ントサイド・バス上のすべてのプロセッサが始動状態に
され、フロントサイド・バス上で同じサイクル中に処理
することができるようになる。ブロック１３２の後に、
プロセスは最初に戻る。
【００４６】次に図７を参照すると、ホットプラグ・プ
ロセッサ・サブシステムの取り外しを制御するプロセス
の高水準フローチャートが図示されている。図のよう
に、このプロセスはブロック１４０で始まり、ブロック
１４２に進む。ブロック１４２で、特定のプロセッサ・
サブシステムを取り外すという標識を受け取る。１つの
方法では、ユーザがプロセッサ・サブシステムを取り外
すことを示すためのソフトウェアを組み込むことができ
る。その後、ブロック１４４で、プロセッサ・サブシス
テムのプロセッサを稼働状態から解くことをＯＳに通知
する。プロセッサを稼働状態から解く際に、プロセッサ
の作業負荷が休止され、プロセッサのキャッシュがフラ
ッシュされ、プロセッサが活動停止状態にされる。次
に、ブロック１４６で、取り外すプロセッサ・サブシス
テムの特定のスロットのためのＰＷＲ＿ＥＮ信号がディ
スエーブルにされる。最後に、ブロック１４８で、プロ
セッサ・サブシステムを取り外しても安全であることを
示す標識がユーザに示される。この標識は、ソフトウェ
アの形とするか、またはアダプタのＬＥＤライトを使用
することもできる。その後、プロセスは最初に戻る。
ロセッサ・サブシステムの取り外しを制御するプロセス
の高水準フローチャートが図示されている。図のよう
に、このプロセスはブロック１４０で始まり、ブロック
１４２に進む。ブロック１４２で、特定のプロセッサ・
サブシステムを取り外すという標識を受け取る。１つの
方法では、ユーザがプロセッサ・サブシステムを取り外
すことを示すためのソフトウェアを組み込むことができ
る。その後、ブロック１４４で、プロセッサ・サブシス
テムのプロセッサを稼働状態から解くことをＯＳに通知
する。プロセッサを稼働状態から解く際に、プロセッサ
の作業負荷が休止され、プロセッサのキャッシュがフラ
ッシュされ、プロセッサが活動停止状態にされる。次
に、ブロック１４６で、取り外すプロセッサ・サブシス
テムの特定のスロットのためのＰＷＲ＿ＥＮ信号がディ
スエーブルにされる。最後に、ブロック１４８で、プロ
セッサ・サブシステムを取り外しても安全であることを
示す標識がユーザに示される。この標識は、ソフトウェ
アの形とするか、またはアダプタのＬＥＤライトを使用
することもできる。その後、プロセスは最初に戻る。
【００４７】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００４８】（１）システム・バスがホットプラグ可能
プロセッサ・サブシステムをサポートする複数の位置を
含み、前記各プロセッサ・サブシステムが、プロセッサ
とそれに関連づけられた電圧調整器モジュールとを含
む、データ処理システムに電力が供給されている間に前
記データ処理システムのシステム・バスにプロセッサ・
サブシステムをホットプラグする方法であって、前記シ
ステム・バスにプロセッサ・サブシステムが付加された
という標識に応答して、前記プロセッサ・サブシステム
に電力を供給するステップと、前記システム・バスとは
独立してプロセッサに初期設定データを送るコントロー
ラを介して、前記プロセッサ・サブシステム内の前記プ
ロセッサに対して初期設定ルーチンを実行し、それによ
って、前記システム・バス上で稼働している既存のプロ
セッサに与える影響を最小限にしてデータ処理システム
に追加のプロセッサ・サブシステムが組み込まれるよう
にするステップとを含む方法。 （２）前記プロセッサ・サブシステムへの電力の供給に
応答して、前記プロセッサ・サブシステムの適切な装着
を検証するステップと、前記プロセッサ・サブシステム
の不適切な装着に応答して、前記プロセッサ・サブシス
テムから電力を遮断するステップとをさらに含む、上記
（１）に記載のプロセッサ・サブシステムをホットプラ
グする方法。 （３）前記データ処理システムの前記システム・バスに
プロセッサ・サブシステムが付加されたという標識に応
答して前記プロセッサ・サブシステムに電力を供給する
前記ステップが、前記プロセッサ・サブシステム内の電
圧調整器への電力供給を可能にするステップをさらに含
み、前記電圧調整器が、前記プロセッサと前記プロセッ
サに関連づけられたキャッシュとへの前記電力の供給を
調整する、上記（１）に記載のプロセッサ・サブシステ
ムをホットプラグする方法。 （４）前記データ処理システムの前記システム・バスに
プロセッサ・サブシステムが付加されたという標識に応
答して前記プロセッサ・サブシステムに電力を供給する
前記ステップが、前記プロセッサが付加されるコネクタ
の終端バス・セグメントへの終端電力の供給を可能に
し、それによって前記終端バス・セグメント上で特定の
バス終端回線インピーダンスが維持されるようにするス
テップをさらに含む、上記（１）に記載のプロセッサ・
サブシステムをホットプラグする方法。 （５）前記システム・バスとは独立してプロセッサに初
期設定データを送るコントローラを介して、前記プロセ
ッサ・サブシステム内の前記プロセッサに対して初期設
定ルーチンを実行する前記ステップが、終端バス・セグ
メントにおける信号を介して前記プロセッサにアクセス
するステップをさらに含み、前記終端バス・セグメント
が、前記プロセッサと前記システム・バスとの間に接続
されているが前記コントローラによって使用可能（イネ
ーブル）にされるまで前記システム・バスから分離され
ている、上記（１）に記載のプロセッサ・サブシステム
をホットプラグする方法。 （６）前記システム・バスとは独立してプロセッサに初
期設定データを送るコントローラを介して、前記プロセ
ッサ・サブシステム内の前記プロセッサに対して初期設
定ルーチンを実行する前記ステップが、前記プロセッサ
の初期設定の完了に応答し、前記プロセッサと前記シス
テム・バスとの間のスイッチを使用可能（イネーブル）
にし、それによって前記プロセッサがシステム・バスに
アクセスすることができるようにするステップをさらに
含む、上記（１）に記載のプロセッサ・サブシステムを
ホットプラグする方法。 （７）前記プロセッサの前記初期設定の完了に応答し
て、前記プロセッサが前記データ処理システム内の前記
システム・バス上のデータを処理することができるよう
にするステップをさらに含む、上記（１）に記載のデー
タ処理システムのシステム・バスにプロセッサ・サブシ
ステムをホットプラグする方法。 （８）特定のプロセッサ・サブシステムが取り外される
という標識の受領に応答して、前記プロセッサ・サブシ
ステムが稼働状態から解かれることを前記オペレーティ
ング・システムに通知するステップと、前記プロセッサ
・サブシステムから電力を遮断するステップと、前記プ
ロセッサ・サブシステムが使用不能にされて前記データ
処理システムから除去することができることを示す標識
を供給し、それによって前記終端回線インピーダンスを
乱すことなく前記システム・バスからプロセッサ・サブ
システムが除去されるようにする、上記（１）に記載の
データ処理システムのシステム・バスにプロセッサ・サ
ブシステムをホットプラグする方法。 （９）プロセッサ・サブシステムが、プロセッサとそれ
に関連づけられた電圧調整器とを含む、データ処理シス
テムのシステム・バスにプロセッサ・サブシステムをホ
ットプラグするシステムであって、ホットプラグされた
プロセッサ・サブシステムとは独立してシステム・バス
上のバス終端回線インピーダンスを維持する手段と、前
記プロセッサ・サブシステムが前記システム・バスにホ
ットプラグされた時に前記プロセッサ・サブシステムへ
の電力供給を可能にするホットプラグ・コントローラ
と、前記システム・バスとは独立して前記プロセッサを
初期設定するために前記プロセッサ・サブシステム内の
前記プロセッサに初期設定データを送る前記ホットプラ
グ・コントローラとをさらに含むシステム。 （１０）ホットプラグされたプロセッサ・サブシステム
とは独立して前記システム・バス上のバス終端回線イン
ピーダンスを維持する前記手段が、前記システム・バス
の各端部と各プロセッサ受入れコネクタとにおける終端
レジスタと、前記各終端レジスタにおいて供給される終
端電圧とをさらに含む、上記（９）に記載のプロセッサ
・サブシステムをホットプラグするシステム。 （１１）各終端バス・セグメントにおける終端バス・セ
グメント・レジスタと、前記各終端バス・セグメント・
レジスタにおいて供給される前記終端電圧とをさらに含
む、上記（１０）に記載のプロセッサ・サブシステムを
ホットプラグするシステム。 （１２）前記ホットプラグ・コントローラが、前記プロ
セッサ・サブシステムの適切な装着を検証する手段と、
前記プロセッサ・サブシステムの不適切な装着に応答し
て、前記プロセッサ・サブシステムから電力を遮断する
手段とをさらに含む、上記（９）に記載のプロセッサ・
サブシステムをホットプラグするシステム。 （１３）前記ホットプラグ・コントローラが、前記プロ
セッサ・サブシステム内の電圧調整器への電力の供給を
可能にし、前記電圧調整器が、前記プロセッサと前記プ
ロセッサに関連づけられたキャッシュとへの前記電力の
供給を調整する、上記（９）に記載のプロセッサ・サブ
システムをホットプラグするシステム。 （１４）前記ホットプラグ・コントローラが前記プロセ
ッサが付加されるコネクタの終端バス・セグメントへの
終端電力の供給を可能にする、上記（９）に記載のプロ
セッサ・サブシステムをホットプラグするシステム。 （１５）前記ホットプラグ・コントローラが、終端バス
・セグメントにおける信号を介して前記プロセッサにア
クセスし、前記終端バス・セグメントが、前記プロセッ
サと前記システム・バスとの間に接続されているが前記
コントローラによって使用可能（イネーブル）にされる
まで前記システム・バスから分離されている、上記
（９）に記載のプロセッサ・サブシステムをホットプラ
グするシステム。 （１６）前記システム・バスからプロセッサを分離する
手段と、ホットプラグされたプロセッサが前記コントロ
ーラを介して初期設定された後で前記システム・バスか
ら前記プロセッサを分離する前記手段の除去を制御し、
それによって前記プロセッサが前記システム・バスにア
クセスすることができるようにする前記コントローラと
をさらに含む、上記（９）に記載のプロセッサ・サブシ
ステムをホットプラグするシステム。 （１７）プロセッサ・サブシステムを稼働状態から解く
ことをオペレーティング・システムに通知する手段と、
前記プロセッサ・サブシステムへの電力供給を不能にす
る前記ホットプラグ・コントローラと、前記プロセッサ
・サブシステムが使用不能にされ、前記データ処理シス
テムから除去されていることを示す標識を供給する手段
とを含む、上記（９）に記載のプロセッサ・サブシステ
ムをホットプラグするシステム。 （１８）データ処理システムのシステム・バスに加えら
れる構成変更を制御するプログラム製品であって、デー
タ処理システム使用可能媒体と、前記データ処理システ
ム使用可能媒体によってコード化され、システム・バス
にプロセッサ・サブシステムが付加されるのに応答し
て、前記プロセッサ・サブシステムへの電力供給を可能
にし、前記システム・バスとは独立して前記プロセッサ
・サブシステム内のプロセッサに初期設定データを送る
ホットプラグ・コントローラとを含む、プログラム製
品。 （１９）前記ホットプラグ・コントローラが、前記プロ
セッサ・サブシステムへの電力供給に応答して前記プロ
セッサ・サブシステムの適切な装着を検証し、前記プロ
セッサ・サブシステムの不適切な装着に応答して前記プ
ロセッサ・サブシステムから電力を遮断する、上記（１
８）に記載のシステム・バスに加えられる構成変更を制
御するプログラム製品。 （２０）前記ホットプラグ・コントローラが、前記プロ
セッサ・サブシステム内の電圧調整器への電力供給を可
能にし、前記電圧調整器が、前記プロセッサと前記プロ
セッサに関連づけられたキャッシュとへの前記電力の供
給を調整する、上記（１８）に記載のシステム・バスに
加えられる構成変更を制御するプログラム製品。 （２１）前記ホットプラグ・コントローラが、前記プロ
セッサが付加されるコネクタの終端バス・セグメントへ
の終端電力の供給を可能にし、それによって前記終端バ
ス・セグメント上で特定のバス終端回線インピーダンス
が維持されるようにする、上記（１８）に記載のシステ
ム・バスに加えられる構成変更を制御するプログラム製
品。 （２２）前記ホットプラグ・コントローラが、終端バス
・セグメントにおける信号を介して前記プロセッサにア
クセスし、前記終端バス・セグメントが、前記プロセッ
サと前記システム・バスとの間に接続されているが前記
コントローラによって使用可能（イネーブル）にされる
まで前記システム・バスから分離されている、上記（１
８）に記載のシステム・バスに加えられる構成変更を制
御するプログラム製品。 （２３）前記ホットプラグ・コントローラが、前記プロ
セッサの初期設定の完了に応答して、前記プロセッサと
前記システム・バスとの間のスイッチを使用可能（イネ
ーブル）にし、それによって前記プロセッサがシステム
・バスにアクセスすることができるようにする、上記
（１８）に記載のシステム・バスに加えられる構成変更
を制御するプログラム製品。 （２４）前記ホットプラグ・コントローラが、前記プロ
セッサの前記初期設定の完了に応答して、前記プロセッ
サが前記データ処理システム内の前記システム・バス上
のデータを処理することができるようにする、上記（１
８）に記載のシステム・バスに加えられる構成変更を制
御するプログラム製品。 （２５）前記ホットプラグ・コントローラが、特定のプ
ロセッサ・サブシステムが取り外されるという標識の受
領に応答して、前記プロセッサ・サブシステムが稼働状
態から解かれることを前記オペレーティング・システム
に通知し、前記プロセッサ・サブシステムから電力を遮
断し、前記プロセッサ・サブシステムを安全に除去する
ことができるという標識を供給する、上記（１８）に記
載のシステム・バスに加えられる構成変更を制御するプ
ログラム製品。
プロセッサ・サブシステムをサポートする複数の位置を
含み、前記各プロセッサ・サブシステムが、プロセッサ
とそれに関連づけられた電圧調整器モジュールとを含
む、データ処理システムに電力が供給されている間に前
記データ処理システムのシステム・バスにプロセッサ・
サブシステムをホットプラグする方法であって、前記シ
ステム・バスにプロセッサ・サブシステムが付加された
という標識に応答して、前記プロセッサ・サブシステム
に電力を供給するステップと、前記システム・バスとは
独立してプロセッサに初期設定データを送るコントロー
ラを介して、前記プロセッサ・サブシステム内の前記プ
ロセッサに対して初期設定ルーチンを実行し、それによ
って、前記システム・バス上で稼働している既存のプロ
セッサに与える影響を最小限にしてデータ処理システム
に追加のプロセッサ・サブシステムが組み込まれるよう
にするステップとを含む方法。 （２）前記プロセッサ・サブシステムへの電力の供給に
応答して、前記プロセッサ・サブシステムの適切な装着
を検証するステップと、前記プロセッサ・サブシステム
の不適切な装着に応答して、前記プロセッサ・サブシス
テムから電力を遮断するステップとをさらに含む、上記
（１）に記載のプロセッサ・サブシステムをホットプラ
グする方法。 （３）前記データ処理システムの前記システム・バスに
プロセッサ・サブシステムが付加されたという標識に応
答して前記プロセッサ・サブシステムに電力を供給する
前記ステップが、前記プロセッサ・サブシステム内の電
圧調整器への電力供給を可能にするステップをさらに含
み、前記電圧調整器が、前記プロセッサと前記プロセッ
サに関連づけられたキャッシュとへの前記電力の供給を
調整する、上記（１）に記載のプロセッサ・サブシステ
ムをホットプラグする方法。 （４）前記データ処理システムの前記システム・バスに
プロセッサ・サブシステムが付加されたという標識に応
答して前記プロセッサ・サブシステムに電力を供給する
前記ステップが、前記プロセッサが付加されるコネクタ
の終端バス・セグメントへの終端電力の供給を可能に
し、それによって前記終端バス・セグメント上で特定の
バス終端回線インピーダンスが維持されるようにするス
テップをさらに含む、上記（１）に記載のプロセッサ・
サブシステムをホットプラグする方法。 （５）前記システム・バスとは独立してプロセッサに初
期設定データを送るコントローラを介して、前記プロセ
ッサ・サブシステム内の前記プロセッサに対して初期設
定ルーチンを実行する前記ステップが、終端バス・セグ
メントにおける信号を介して前記プロセッサにアクセス
するステップをさらに含み、前記終端バス・セグメント
が、前記プロセッサと前記システム・バスとの間に接続
されているが前記コントローラによって使用可能（イネ
ーブル）にされるまで前記システム・バスから分離され
ている、上記（１）に記載のプロセッサ・サブシステム
をホットプラグする方法。 （６）前記システム・バスとは独立してプロセッサに初
期設定データを送るコントローラを介して、前記プロセ
ッサ・サブシステム内の前記プロセッサに対して初期設
定ルーチンを実行する前記ステップが、前記プロセッサ
の初期設定の完了に応答し、前記プロセッサと前記シス
テム・バスとの間のスイッチを使用可能（イネーブル）
にし、それによって前記プロセッサがシステム・バスに
アクセスすることができるようにするステップをさらに
含む、上記（１）に記載のプロセッサ・サブシステムを
ホットプラグする方法。 （７）前記プロセッサの前記初期設定の完了に応答し
て、前記プロセッサが前記データ処理システム内の前記
システム・バス上のデータを処理することができるよう
にするステップをさらに含む、上記（１）に記載のデー
タ処理システムのシステム・バスにプロセッサ・サブシ
ステムをホットプラグする方法。 （８）特定のプロセッサ・サブシステムが取り外される
という標識の受領に応答して、前記プロセッサ・サブシ
ステムが稼働状態から解かれることを前記オペレーティ
ング・システムに通知するステップと、前記プロセッサ
・サブシステムから電力を遮断するステップと、前記プ
ロセッサ・サブシステムが使用不能にされて前記データ
処理システムから除去することができることを示す標識
を供給し、それによって前記終端回線インピーダンスを
乱すことなく前記システム・バスからプロセッサ・サブ
システムが除去されるようにする、上記（１）に記載の
データ処理システムのシステム・バスにプロセッサ・サ
ブシステムをホットプラグする方法。 （９）プロセッサ・サブシステムが、プロセッサとそれ
に関連づけられた電圧調整器とを含む、データ処理シス
テムのシステム・バスにプロセッサ・サブシステムをホ
ットプラグするシステムであって、ホットプラグされた
プロセッサ・サブシステムとは独立してシステム・バス
上のバス終端回線インピーダンスを維持する手段と、前
記プロセッサ・サブシステムが前記システム・バスにホ
ットプラグされた時に前記プロセッサ・サブシステムへ
の電力供給を可能にするホットプラグ・コントローラ
と、前記システム・バスとは独立して前記プロセッサを
初期設定するために前記プロセッサ・サブシステム内の
前記プロセッサに初期設定データを送る前記ホットプラ
グ・コントローラとをさらに含むシステム。 （１０）ホットプラグされたプロセッサ・サブシステム
とは独立して前記システム・バス上のバス終端回線イン
ピーダンスを維持する前記手段が、前記システム・バス
の各端部と各プロセッサ受入れコネクタとにおける終端
レジスタと、前記各終端レジスタにおいて供給される終
端電圧とをさらに含む、上記（９）に記載のプロセッサ
・サブシステムをホットプラグするシステム。 （１１）各終端バス・セグメントにおける終端バス・セ
グメント・レジスタと、前記各終端バス・セグメント・
レジスタにおいて供給される前記終端電圧とをさらに含
む、上記（１０）に記載のプロセッサ・サブシステムを
ホットプラグするシステム。 （１２）前記ホットプラグ・コントローラが、前記プロ
セッサ・サブシステムの適切な装着を検証する手段と、
前記プロセッサ・サブシステムの不適切な装着に応答し
て、前記プロセッサ・サブシステムから電力を遮断する
手段とをさらに含む、上記（９）に記載のプロセッサ・
サブシステムをホットプラグするシステム。 （１３）前記ホットプラグ・コントローラが、前記プロ
セッサ・サブシステム内の電圧調整器への電力の供給を
可能にし、前記電圧調整器が、前記プロセッサと前記プ
ロセッサに関連づけられたキャッシュとへの前記電力の
供給を調整する、上記（９）に記載のプロセッサ・サブ
システムをホットプラグするシステム。 （１４）前記ホットプラグ・コントローラが前記プロセ
ッサが付加されるコネクタの終端バス・セグメントへの
終端電力の供給を可能にする、上記（９）に記載のプロ
セッサ・サブシステムをホットプラグするシステム。 （１５）前記ホットプラグ・コントローラが、終端バス
・セグメントにおける信号を介して前記プロセッサにア
クセスし、前記終端バス・セグメントが、前記プロセッ
サと前記システム・バスとの間に接続されているが前記
コントローラによって使用可能（イネーブル）にされる
まで前記システム・バスから分離されている、上記
（９）に記載のプロセッサ・サブシステムをホットプラ
グするシステム。 （１６）前記システム・バスからプロセッサを分離する
手段と、ホットプラグされたプロセッサが前記コントロ
ーラを介して初期設定された後で前記システム・バスか
ら前記プロセッサを分離する前記手段の除去を制御し、
それによって前記プロセッサが前記システム・バスにア
クセスすることができるようにする前記コントローラと
をさらに含む、上記（９）に記載のプロセッサ・サブシ
ステムをホットプラグするシステム。 （１７）プロセッサ・サブシステムを稼働状態から解く
ことをオペレーティング・システムに通知する手段と、
前記プロセッサ・サブシステムへの電力供給を不能にす
る前記ホットプラグ・コントローラと、前記プロセッサ
・サブシステムが使用不能にされ、前記データ処理シス
テムから除去されていることを示す標識を供給する手段
とを含む、上記（９）に記載のプロセッサ・サブシステ
ムをホットプラグするシステム。 （１８）データ処理システムのシステム・バスに加えら
れる構成変更を制御するプログラム製品であって、デー
タ処理システム使用可能媒体と、前記データ処理システ
ム使用可能媒体によってコード化され、システム・バス
にプロセッサ・サブシステムが付加されるのに応答し
て、前記プロセッサ・サブシステムへの電力供給を可能
にし、前記システム・バスとは独立して前記プロセッサ
・サブシステム内のプロセッサに初期設定データを送る
ホットプラグ・コントローラとを含む、プログラム製
品。 （１９）前記ホットプラグ・コントローラが、前記プロ
セッサ・サブシステムへの電力供給に応答して前記プロ
セッサ・サブシステムの適切な装着を検証し、前記プロ
セッサ・サブシステムの不適切な装着に応答して前記プ
ロセッサ・サブシステムから電力を遮断する、上記（１
８）に記載のシステム・バスに加えられる構成変更を制
御するプログラム製品。 （２０）前記ホットプラグ・コントローラが、前記プロ
セッサ・サブシステム内の電圧調整器への電力供給を可
能にし、前記電圧調整器が、前記プロセッサと前記プロ
セッサに関連づけられたキャッシュとへの前記電力の供
給を調整する、上記（１８）に記載のシステム・バスに
加えられる構成変更を制御するプログラム製品。 （２１）前記ホットプラグ・コントローラが、前記プロ
セッサが付加されるコネクタの終端バス・セグメントへ
の終端電力の供給を可能にし、それによって前記終端バ
ス・セグメント上で特定のバス終端回線インピーダンス
が維持されるようにする、上記（１８）に記載のシステ
ム・バスに加えられる構成変更を制御するプログラム製
品。 （２２）前記ホットプラグ・コントローラが、終端バス
・セグメントにおける信号を介して前記プロセッサにア
クセスし、前記終端バス・セグメントが、前記プロセッ
サと前記システム・バスとの間に接続されているが前記
コントローラによって使用可能（イネーブル）にされる
まで前記システム・バスから分離されている、上記（１
８）に記載のシステム・バスに加えられる構成変更を制
御するプログラム製品。 （２３）前記ホットプラグ・コントローラが、前記プロ
セッサの初期設定の完了に応答して、前記プロセッサと
前記システム・バスとの間のスイッチを使用可能（イネ
ーブル）にし、それによって前記プロセッサがシステム
・バスにアクセスすることができるようにする、上記
（１８）に記載のシステム・バスに加えられる構成変更
を制御するプログラム製品。 （２４）前記ホットプラグ・コントローラが、前記プロ
セッサの前記初期設定の完了に応答して、前記プロセッ
サが前記データ処理システム内の前記システム・バス上
のデータを処理することができるようにする、上記（１
８）に記載のシステム・バスに加えられる構成変更を制
御するプログラム製品。 （２５）前記ホットプラグ・コントローラが、特定のプ
ロセッサ・サブシステムが取り外されるという標識の受
領に応答して、前記プロセッサ・サブシステムが稼働状
態から解かれることを前記オペレーティング・システム
に通知し、前記プロセッサ・サブシステムから電力を遮
断し、前記プロセッサ・サブシステムを安全に除去する
ことができるという標識を供給する、上記（１８）に記
載のシステム・バスに加えられる構成変更を制御するプ
ログラム製品。
【図１】従来技術のシステム・バス上の複数のプロセッ
サ・カードを示す概略図である。
サ・カードを示す概略図である。
【図２】本発明の好ましい実施形態が適用可能なデータ
処理システムを示すブロック図である。
処理システムを示すブロック図である。
【図３】ホットプラグ可能システム・バスを示す概略図
（図４の左側）である。
（図４の左側）である。
【図４】ホットプラグ可能システム・バスを示す概略図
（図３の右側）である。
（図３の右側）である。
【図５】ホットプラグ・プロセッサ・アダプタの追加を
制御するプロセスを示す高水準論理フローチャートであ
る。
制御するプロセスを示す高水準論理フローチャートであ
る。
【図６】ホットプラグ・プロセッサ・アダプタの追加を
制御するプロセスを示す高水準論理フローチャートであ
る。
制御するプロセスを示す高水準論理フローチャートであ
る。
【図７】ホットプラグ・プロセッサ・アダプタの取り外
しを制御するプロセスを示す高水準論理フローチャート
である。
しを制御するプロセスを示す高水準論理フローチャート
である。
１０ データ処理システム
１４ コネクタ
１６ 終端レジスタ
２０ 電圧調整モジュール
３０ プロセッサ
３２ メモリ要素
３１ サービス・プロセッサ
３４ ホスト・ブリッジ
３７ ＰＣＩバス
３８ 拡張バス・ブリッジ
４０ ＩＳＡバス
４４ 二次メモリ
４６ ハードディスク・ドライブ
４８ 通信アダプタ
５０ 取り外し可能記憶装置ドライブ
５２ インタフェース
５４ グラフィクス・アダプタ
５６ ビデオ表示装置
６０ 取り外し可能記憶装置
６２ 取り外し可能記憶装置
６６ ハード・ドライブ
６４ ＳＣＳＩコントローラ
７０ ホットプラグ・コントローラ
７２ ＬＥＤサービス・インジケータ
７８ 終端レジスタ
８０ ＦＥＴスイッチ
８４ 電圧調整モジュール
８６ ＦＥＴスイッチ
８７ 電源ＦＥＴスイッチ
フロントページの続き
(72)発明者 リチャード・ベアルコフスキ
アメリカ合衆国98052 ワシントン州レ
ッドモンド ワンハンドレッド・アン
ド・フィフティエイス・プレース ノー
ス・イースト8336
(72)発明者 パトリック・エム・ブランド
アメリカ合衆国27613 ノースカロライ
ナ州ローリー ウィロウ・ウッド・コー
ト8904
(56)参考文献 特開 平10−124187（ＪＰ，Ａ)
特開 平４−291611（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 3/00
G06F 1/24 - 1/32
Claims (25)
- 【請求項１】システム・バスがホットプラグ可能プロセ
ッサ・サブシステムをサポートする複数の位置を含み、
前記各プロセッサ・サブシステムが、プロセッサとそれ
に関連づけられた電圧調整器モジュールとを含む、デー
タ処理システムに電力が供給されている間に前記データ
処理システムのシステム・バスにプロセッサ・サブシス
テムをホットプラグする方法であって、 前記システム・バスにプロセッサ・サブシステムが付加
されたという標識に応答して、前記プロセッサ・サブシ
ステムに電力を供給するステップであって、前記電圧調
整器モジュールへの電力供給が可能にされるステップ
と、前記電圧調整器モジュールにより調整された電力を
前記プロセッサに供給するステップとを含む、ステップ
と、 前記システム・バスとは独立してプロセッサに初期設定
データを送るコントローラを介して、前記プロセッサ・
サブシステム内の前記プロセッサに対して初期設定ルー
チンを実行するステップとを含む方法。 - 【請求項２】前記プロセッサ・サブシステムへの電力の
供給に応答して、前記プロセッサ・サブシステムの適切
な装着を検証するステップと、 前記プロセッサ・サブシステムの不適切な装着に応答し
て、前記プロセッサ・サブシステムから電力を遮断する
ステップとをさらに含む、請求項１に記載のプロセッサ
・サブシステムをホットプラグする方法。 - 【請求項３】前記データ処理システムの前記システム・
バスにプロセッサ・サブシステムが付加されたという標
識に応答して前記プロセッサ・サブシステムに電力を供
給する前記ステップが、 前記電圧調整器モジュールが、前記プロセッサに関連づ
けられたキャッシュへの電力の供給を調整するステップ
をさらに含む、請求項１に記載のプロセッサ・サブシス
テムをホットプラグする方法。 - 【請求項４】前記データ処理システムの前記システム・
バスにプロセッサ・サブシステムが付加されたという標
識に応答して前記プロセッサ・サブシステムに電力を供
給する前記ステップが、 前記プロセッサが付加されるコネクタの終端バス・セグ
メントへの終端電力の供給を可能にし、それによって前
記終端バス・セグメント上で特定のバス終端回線インピ
ーダンスが維持されるようにするステップをさらに含
む、請求項１に記載のプロセッサ・サブシステムをホッ
トプラグする方法。 - 【請求項５】前記システム・バスとは独立してプロセッ
サに初期設定データを送るコントローラを介して、前記
プロセッサ・サブシステム内の前記プロセッサに対して
初期設定ルーチンを実行する前記ステップが、 終端バス・セグメントにおける信号を介して前記プロセ
ッサにアクセスするステップをさらに含み、前記終端バ
ス・セグメントは前記プロセッサと前記システム・バス
との間に接続され、前記プロセッサ・サブシステムに電
力が供給されているとき、システム・バスに終端回線イ
ンピーダンスを供給する、請求項１に記載のプロセッサ
・サブシステムをホットプラグする方法。 - 【請求項６】前記システム・バスとは独立してプロセッ
サに初期設定データを送るコントローラを介して、前記
プロセッサ・サブシステム内の前記プロセッサに対して
初期設定ルーチンを実行する前記ステップが、 前記プロセッサの初期設定の完了に応答し、前記プロセ
ッサと前記システム・バスとの間のスイッチを使用可能
（イネーブル）にし、それによって前記プロセッサがシ
ステム・バスにアクセスすることができるようにするス
テップをさらに含む、請求項１に記載のプロセッサ・サ
ブシステムをホットプラグする方法。 - 【請求項７】前記プロセッサの前記初期設定の完了に応
答して、前記プロセッサが前記データ処理システム内の
前記システム・バス上のデータを処理することができる
ようにするステップをさらに含む、請求項１に記載のデ
ータ処理システムのシステム・バスにプロセッサ・サブ
システムをホットプラグする方法。 - 【請求項８】特定のプロセッサ・サブシステムが取り外
されるという標識の受領に応答して、 前記プロセッサ・サブシステムが稼働状態から解かれる
ことをオペレーティング・システムに通知するステップ
と、 前記プロセッサ・サブシステムから電力を遮断するステ
ップと、 前記プロセッサ・サブシステムが使用不能にされて前記
データ処理システムから除去することができることを示
す標識を供給し、それによって前記終端回線インピーダ
ンスを乱すことなく前記システム・バスからプロセッサ
・サブシステムが除去されるようにするステップをさら
に含む、請求項１に記載のデータ処理システムのシステ
ム・バスにプロセッサ・サブシステムをホットプラグす
る方法。 - 【請求項９】プロセッサ・サブシステムが、プロセッサ
と該プロセッサに調整済み電圧を供給する電圧調整器モ
ジュールとを含む、データ処理システムのシステム・バ
スにプロセッサ・サブシステムをホットプラグするシス
テムであって、 ホットプラグされたプロセッサ・サブシステムとは独立
してシステム・バス上のバス終端回線インピーダンスを
維持する手段と、 前記プロセッサ・サブシステムが前記システム・バスに
ホットプラグされた時に前記プロセッサ・サブシステム
の前記電圧調整器モジュールに電力供給を可能にし及び
前記システム・バスとは独立して前記プロセッサを初期
設定するために前記プロセッサ・サブシステム内の前記
プロセッサに初期設定データを送る、ホットプラグ・コ
ントローラとを含むシステム。 - 【請求項１０】ホットプラグされたプロセッサ・サブシ
ステムとは独立して前記システム・バス上のバス終端回
線インピーダンスを維持する前記手段が、 前記システム・バスの各端部と各プロセッサ受入れコネ
クタとにおける終端レジスタと、 前記各終端レジスタにおいて供給される終端電圧とをさ
らに含む、請求項９に記載のプロセッサ・サブシステム
をホットプラグするシステム。 - 【請求項１１】各終端バス・セグメントにおける終端バ
ス・セグメント・レジスタと、 前記各終端バス・セグメント・レジスタにおいて供給さ
れる前記終端電圧とをさらに含む、請求項１０に記載の
プロセッサ・サブシステムをホットプラグするシステ
ム。 - 【請求項１２】前記ホットプラグ・コントローラが、 前記プロセッサ・サブシステムの適切な装着を検証する
手段と、 前記プロセッサ・サブシステムの不適切な装着に応答し
て、前記プロセッサ・サブシステムから電力を遮断する
手段とをさらに含む、請求項９に記載のプロセッサ・サ
ブシステムをホットプラグするシステム。 - 【請求項１３】前記電圧調整器モジュールが、前記プロ
セッサに関連づけられたキャッシュへの前記電力の供給
をも調整する、請求項９に記載のプロセッサ・サブシス
テムをホットプラグするシステム。 - 【請求項１４】前記ホットプラグ・コントローラが前記
プロセッサが付加されるコネクタの終端バス・セグメン
トへの終端電力の供給を可能にする、請求項９に記載の
プロセッサ・サブシステムをホットプラグするシステ
ム。 - 【請求項１５】前記ホットプラグ・コントローラが、終
端バス・セグメントにおける信号を介して前記プロセッ
サにアクセスし、前記終端バス・セグメントは前記プロ
セッサと前記システム・バスとの間に接続され、前記プ
ロセッサ・サブシステムに電力が供給されているとき、
システム・バスに終端回線インピーダンスを供給する、
請求項９に記載のプロセッサ・サブシステムをホットプ
ラグするシステム。 - 【請求項１６】前記システム・バスからプロセッサを分
離する手段と、 ホットプラグされたプロセッサが前記コントローラを介
して初期設定された後で前記システム・バスから前記プ
ロセッサを分離する前記手段の除去を制御し、それによ
って前記プロセッサが前記システム・バスにアクセスす
ることができるようにする前記コントローラとをさらに
含む、請求項９に記載のプロセッサ・サブシステムをホ
ットプラグするシステム。 - 【請求項１７】プロセッサ・サブシステムを稼働状態か
ら解くことをオペレーティング・システムに通知する手
段と、 前記プロセッサ・サブシステムへの電力供給を不能にす
る前記ホットプラグ・コントローラと、 前記プロセッサ・サブシステムが使用不能にされ、前記
データ処理システムから除去されていることを示す標識
を供給する手段とを含む、請求項９に記載のプロセッサ
・サブシステムをホットプラグするシステム。 - 【請求項１８】 システム・バスがホットプラグ可能プ
ロセッサ・サブシステムをサポートする複数のスロット
を含み、前記各プロセッサ・サブシステムが、プロセッ
サとそれに関連づけられた電圧調整器モジュールとを含
む、データ処理システムに電力が供給されている間にデ
ータ処理システムのシステム・バスに加えられる構成変
更を制御するプログラムであって、 前記システム・バスにプロセッサ・サブシステムが付加
されたという標識に応答して、前記プロセッサ・サブシ
ステムに電力を供給するステップであって、前記電圧調
整器モジュールへの電力供給が可能にされるステップ
と、前記電圧調整器モジュールにより調整された電力を
前記プロセッサに供給するステップとを含む、ステップ
と、 前記システム・バスとは独立してプロセッサに初期設定
データを送るコントローラを介して、前記プロセッサ・
サブシステム内の前記プロセッサに対して初期設定ルー
チンを実行するステップと、を実行させるためのプログラムを記録した、コンピュー
タ読取り可能な記録媒体 。 - 【請求項１９】前記プロセッサ・サブシステムへの電力
供給に応答して前記プロセッサ・サブシステムの適切な
装着を検証するステップと、 前記プロセッサ・サブシステムの不適切な装着に応答し
て前記プロセッサ・サブシステムから電力を遮断するス
テップとをさらに実行させる前記プログラムを記録し
た、請求項１８記載のコンピュータ読取り可能な記録媒
体。 - 【請求項２０】前記データ処理システムの前記システム
・バスにプロセッサ・サブシステムが付加されたという
標識に応答して前記プロセッサ・サブシステムに電力を
供給する前記ステップにおいて、 前記電圧調整器モジュールが、前記プロセッサに関連づ
けられたキャッシュへの電力の供給を調整するステッ
プ、 をさらに実行させるための前記プログラムを記録した、
請求項１８記載のコンピュータ読取り可能な記録媒体 。 - 【請求項２１】前記データ処理システムの前記システム
・バスにプロセッサ・サブシステムが付加されたという
標識に応答して前記プロセッサ・サブシステムに電力を
供給する前記ステップにおいて、 前記プロセッサが付加されるコネクタの終端バス・セグ
メントへの終端電力の供給を可能にし、それによって前
記終端バス・セグメント上で特定のバス終端回線インピ
ーダンスが維持されるようにするステップ、をさらに実
行させるための前記プログラムを記録した、請求項１８
記載のコンピュータ読取り可能な記録媒体 。 - 【請求項２２】前記システム・バスとは独立してプロセ
ッサに初期設定データを送るコントローラを介して、前
記プロセッサ・サブシステム内の前記プロセッサに対し
て初期設定ルーチンを実行するステップにおいて、 終端バス・セグメントにおける信号を介して前記プロセ
ッサにアクセスするステップ、ここで前記終端バス・セ
グメントは前記プロセッサと前記システム・バスとの間
に接続され、前記プロセッサ・サブシステムに電力が供
給されているとき、システム・バスに終端回線インピー
ダンスを供給する、をさらに実行させるための前記プログラムを記録した、
請求項１８記載のコンピュータ読取り可能な記録媒体 。 - 【請求項２３】前記システム・バスとは独立してプロセ
ッサに初期設定データを送るコントローラを介して、前
記プロセッサ・サブシステム内の前記プロセッサに対し
て初期設定ルーチンを実行する前記ステップにおいて、 前記プロセッサの初期設定の完了に応答し、前記プロセ
ッサと前記システム・バスとの間のスイッチを使用可能
（イネーブル）にし、それによって前記プロセッサがシ
ステム・ バスにアクセスすることができるようにするス
テップ、をさらに実行させるための前記プログラムを記
録した、請求項１８記載のコンピュータ読取り可能な記
録媒体。 - 【請求項２４】前記システム・バスとは独立してプロセ
ッサに初期設定データを送るコントローラを介して、前
記プロセッサ・サブシステム内の前記プロセッサに対し
て初期設定ルーチンを実行する前記ステップにおいて、 前記プロセッサの前記初期設定の完了に応答して、前記
プロセッサが前記データ処理システム内の前記システム
・バス上のデータを処理することができるようにするス
テップ、をさらに実行させるための前記プログラムを記
録した、請求項１８記載のコンピュータ読取り可能な記
録媒体。 - 【請求項２５】特定のプロセッサ・サブシステムが取り
外されるという標識の受領に応答して、 前記プロセッサ・サブシステムが稼働状態から解かれる
ことを前記オペレーティング・システムに通知するステ
ップと、 前記プロセッサ・サブシステムから電力を遮断するステ
ップと、 前記プロセッサ・サブシステムを安全に除去することが
できるという標識を供給するステップと、をさらに実行
させるための前記プログラムを記録した、請求項１８記
載のコンピ ュータ読取り可能な記録媒体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/276061 | 1999-03-25 | ||
| US09/276,061 US6282596B1 (en) | 1999-03-25 | 1999-03-25 | Method and system for hot-plugging a processor into a data processing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000311035A JP2000311035A (ja) | 2000-11-07 |
| JP3444489B2 true JP3444489B2 (ja) | 2003-09-08 |
Family
ID=23054987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000080972A Expired - Fee Related JP3444489B2 (ja) | 1999-03-25 | 2000-03-22 | データ処理システムにプロセッサをホットプラグする方法およびシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6282596B1 (ja) |
| JP (1) | JP3444489B2 (ja) |
| CN (1) | CN1124551C (ja) |
| TW (1) | TW476025B (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6449676B1 (en) | 1999-03-30 | 2002-09-10 | International Business Machines Corporation | Hot-pluggable voltage regulator module |
| US6378027B1 (en) * | 1999-03-30 | 2002-04-23 | International Business Machines Corporation | System upgrade and processor service |
| US6535944B1 (en) * | 1999-03-30 | 2003-03-18 | International Business Machines Corporation | Hot plug control of MP based computer system |
| US6865682B1 (en) * | 1999-06-18 | 2005-03-08 | Samsung Electronics Co., Ltd. | Microprocessor module with integrated voltage regulators |
| US6269411B1 (en) * | 1999-08-12 | 2001-07-31 | Hewlett-Packard Company | System for enabling stacking of autochanger modules |
| US6609170B1 (en) | 1999-12-29 | 2003-08-19 | Intel Corporation | Method and apparatus for BIOS control of electrical device address/identification assignments |
| US6601163B1 (en) * | 2000-05-08 | 2003-07-29 | International Business Machines Corporation | Method and system for executing adapter configuration routines utilizing different operating modes |
| US6591324B1 (en) * | 2000-07-12 | 2003-07-08 | Nexcom International Co. Ltd. | Hot swap processor card and bus |
| US6711639B1 (en) * | 2000-11-02 | 2004-03-23 | Dell Products L.P. | System and method for processor bus termination |
| US6701403B2 (en) * | 2001-10-01 | 2004-03-02 | International Business Machines Corporation | Service processor access of non-volatile memory |
| US7464016B2 (en) * | 2001-11-09 | 2008-12-09 | Sun Microsystems, Inc. | Hot plug and hot pull system simulation |
| US20030097508A1 (en) * | 2001-11-16 | 2003-05-22 | Aneshansley Nicholas E. | Dynamically configuring processor resources |
| US7117311B1 (en) * | 2001-12-19 | 2006-10-03 | Intel Corporation | Hot plug cache coherent interface method and apparatus |
| US7673090B2 (en) * | 2001-12-19 | 2010-03-02 | Intel Corporation | Hot plug interface control method and apparatus |
| US7131157B2 (en) * | 2001-12-21 | 2006-11-07 | Byron Young | Bag/bed assembly |
| JP3891004B2 (ja) * | 2002-02-26 | 2007-03-07 | 日本電気株式会社 | 情報処理システム及び該システムの制御方法並びにプログラム |
| US7634667B2 (en) * | 2002-07-12 | 2009-12-15 | Hewlett-Packard Development Company, L.P. | User-configurable power architecture with hot-pluggable power modules |
| US7162279B2 (en) * | 2002-12-20 | 2007-01-09 | Intel Corporation | Portable communication device having dynamic power management control and method therefor |
| US7093048B2 (en) * | 2003-04-10 | 2006-08-15 | Dell Products L.P. | System and method for reducing inrush current in a blade server |
| US6990545B2 (en) * | 2003-04-28 | 2006-01-24 | International Business Machines Corporation | Non-disruptive, dynamic hot-plug and hot-remove of server nodes in an SMP |
| JP4016396B2 (ja) | 2003-06-02 | 2007-12-05 | 日本電気株式会社 | マルチセルシステム |
| US7080181B2 (en) | 2003-06-13 | 2006-07-18 | International Business Machines Corporation | Hot-pluggable video architecture |
| US20050223383A1 (en) * | 2004-03-31 | 2005-10-06 | Tetrick Raymond S | Methods and apparatus for reserving an execution thread |
| US8941668B2 (en) * | 2004-06-25 | 2015-01-27 | Nvidia Corporation | Method and system for a scalable discrete graphics system |
| US8446417B2 (en) * | 2004-06-25 | 2013-05-21 | Nvidia Corporation | Discrete graphics system unit for housing a GPU |
| US8411093B2 (en) * | 2004-06-25 | 2013-04-02 | Nvidia Corporation | Method and system for stand alone graphics independent of computer system form factor |
| US9087161B1 (en) | 2004-06-28 | 2015-07-21 | Nvidia Corporation | Asymmetrical scaling multiple GPU graphics system for implementing cooperative graphics instruction execution |
| TWI256558B (en) * | 2004-11-02 | 2006-06-11 | Via Tech Inc | Method for coordinating bus data transmission specification and CPU and bridge chip used in the same |
| TWI304935B (en) * | 2004-11-02 | 2009-01-01 | Via Tech Inc | Method for determining data transmission specification and combination of bridge chipset and memory used in the same |
| TWI268427B (en) * | 2004-11-02 | 2006-12-11 | Via Tech Inc | Coordinating method of bus data transmission specification |
| US7734741B2 (en) * | 2004-12-13 | 2010-06-08 | Intel Corporation | Method, system, and apparatus for dynamic reconfiguration of resources |
| US7321947B2 (en) * | 2005-03-10 | 2008-01-22 | Dell Products L.P. | Systems and methods for managing multiple hot plug operations |
| US7512718B2 (en) * | 2005-04-20 | 2009-03-31 | Lawrence J. Dickson | Reconfigurable computing array without chassis |
| US10026140B2 (en) * | 2005-06-10 | 2018-07-17 | Nvidia Corporation | Using a scalable graphics system to enable a general-purpose multi-user computer system |
| US8893016B2 (en) * | 2005-06-10 | 2014-11-18 | Nvidia Corporation | Using a graphics system to enable a multi-user computer system |
| US7984219B2 (en) * | 2005-08-08 | 2011-07-19 | Hewlett-Packard Development Company, L.P. | Enhanced CPU RASUM feature in ISS servers |
| US7634609B2 (en) * | 2005-09-29 | 2009-12-15 | Via Technologies, Inc. | Data transmission coordinating method |
| US7757031B2 (en) * | 2005-10-24 | 2010-07-13 | Via Technologies, Inc. | Data transmission coordinating method and system |
| US7610429B2 (en) * | 2007-01-30 | 2009-10-27 | Hewlett-Packard Development Company, L.P. | Method and system for determining device criticality in a computer configuration |
| US7853745B2 (en) * | 2007-02-23 | 2010-12-14 | Sony Corporation | Electronic system with removable computing device and mutable functions |
| JP4926767B2 (ja) * | 2007-03-13 | 2012-05-09 | 島田理化工業株式会社 | システム、制御ボード取り替え方法 |
| US9678791B2 (en) | 2012-02-14 | 2017-06-13 | International Business Machines Corporation | Shared resources in a docked mobile environment |
| CN103984669A (zh) | 2013-02-07 | 2014-08-13 | 辉达公司 | 一种用于图像处理的系统和方法 |
| US9734546B2 (en) | 2013-10-03 | 2017-08-15 | Nvidia Corporation | Split driver to control multiple graphics processors in a computer system |
| TWI561975B (en) * | 2015-10-20 | 2016-12-11 | Mitac Computing Technology Corp | Method for detecting hot-swap occurrence |
| CN105700975B (zh) | 2016-01-08 | 2019-05-24 | 华为技术有限公司 | 一种中央处理器cpu热移除、热添加方法及装置 |
| US10095650B2 (en) * | 2016-04-04 | 2018-10-09 | A-Dec, Inc. | High speed controller area network (CAN) in dental equipment |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5325517A (en) | 1989-05-17 | 1994-06-28 | International Business Machines Corporation | Fault tolerant data processing system |
| US5220211A (en) | 1991-10-28 | 1993-06-15 | International Business Machines Corporation | High speed bus transceiver with fault tolerant design for hot pluggable applications |
| US5812757A (en) | 1993-10-08 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Processing board, a computer, and a fault recovery method for the computer |
| US5572395A (en) | 1993-12-21 | 1996-11-05 | International Business Machines Corporation | Circuit for controlling current in an adapter card |
| GB2290891B (en) | 1994-06-29 | 1999-02-17 | Mitsubishi Electric Corp | Multiprocessor system |
| US5579491A (en) | 1994-07-07 | 1996-11-26 | Dell U.S.A., L.P. | Local proactive hot swap request/acknowledge system |
| FR2724026B1 (fr) | 1994-08-29 | 1996-10-18 | Aerospatiale | Procede et dispositif pour l'identification de pannes dans un systeme complexe |
| JP3345626B2 (ja) | 1994-09-29 | 2002-11-18 | 富士通株式会社 | マルチプロセッサシステムにおけるプロセッサ異常対策装置およびマルチプロセッサシステムにおけるプロセッサ異常対策方法 |
| JP3132744B2 (ja) | 1995-05-24 | 2001-02-05 | 株式会社日立製作所 | 二重化ｃｐｕ保守交換時の動作一致検証方式 |
| US5680288A (en) | 1995-06-07 | 1997-10-21 | International Business Machines Corporation | Hot plugging of an adapter card |
| US5793987A (en) * | 1996-04-18 | 1998-08-11 | Cisco Systems, Inc. | Hot plug port adapter with separate PCI local bus and auxiliary bus |
| US5799022A (en) | 1996-07-01 | 1998-08-25 | Sun Microsystems, Inc. | Faulty module location in a fault tolerant computer system |
| US6148355A (en) * | 1997-05-13 | 2000-11-14 | Micron Electronics, Inc. | Configuration management method for hot adding and hot replacing devices |
| US5834856A (en) | 1997-08-15 | 1998-11-10 | Compaq Computer Corporation | Computer system comprising a method and apparatus for periodic testing of redundant devices |
-
1999
- 1999-03-25 US US09/276,061 patent/US6282596B1/en not_active Expired - Fee Related
-
2000
- 2000-03-22 JP JP2000080972A patent/JP3444489B2/ja not_active Expired - Fee Related
- 2000-03-24 CN CN00104741.8A patent/CN1124551C/zh not_active Expired - Fee Related
- 2000-03-28 TW TW089105708A patent/TW476025B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6282596B1 (en) | 2001-08-28 |
| CN1268696A (zh) | 2000-10-04 |
| TW476025B (en) | 2002-02-11 |
| CN1124551C (zh) | 2003-10-15 |
| JP2000311035A (ja) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3444489B2 (ja) | データ処理システムにプロセッサをホットプラグする方法およびシステム | |
| US6438622B1 (en) | Multiprocessor system including a docking system | |
| US9052916B2 (en) | System ROM with an embedded disk image | |
| US6487623B1 (en) | Replacement, upgrade and/or addition of hot-pluggable components in a computer system | |
| US8037210B2 (en) | Computer and method for directly accessing computer hardware by virtual system | |
| US6035355A (en) | PCI system and adapter requirements following reset | |
| EP1252569B1 (en) | Virtual rom for device enumeration | |
| KR19980703852A (ko) | Ｐｃｉ 버스 컴퓨터용 인에이블/디스에이블 확장 ｒｏｍ을구비한 증설 보드 | |
| US20120079306A1 (en) | Memory Reconfiguration During System Run-Time | |
| JPH0644094A (ja) | 代替システム制御装置のエラーを検出するコンピュータ・システム | |
| US7206973B2 (en) | PCI validation | |
| Intel | Intel® Desktop Board D865PERL Technical Product Specification | |
| Intel | Intel® Desktop Board D865PCD Technical Product Specification | |
| Intel | Intel® Desktop Board D845EPI Technical Product Specification | |
| Intel | Intel® Desktop Board D848PMB Technical Product Specification | |
| Intel | Technical Product Specification for Intel® Desktop Boards using the Intel® 845GL Chipset | |
| Intel | Intel® Desktop Board D865GVHZ Technical Product Specification | |
| Intel | Intel® Desktop Board D845GVAD2 Technical Product Specification | |
| Intel | ||
| Intel | Intel® Desktop Board D845GLVA Technical Product Specification | |
| Intel | Intel® Desktop Board D865GRH Technical Product Specification | |
| Intel | ||
| Intel | Intel® Desktop Board D845PEBT2 Technical Product Specification | |
| Intel | Intel® Desktop Board D845GVSR Technical Product Specification | |
| Intel | Intel® Desktop Board D925XCV/D925XBC Technical Product Specification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |