JP2005198136A - フレーム同期回路 - Google Patents
フレーム同期回路 Download PDFInfo
- Publication number
- JP2005198136A JP2005198136A JP2004003750A JP2004003750A JP2005198136A JP 2005198136 A JP2005198136 A JP 2005198136A JP 2004003750 A JP2004003750 A JP 2004003750A JP 2004003750 A JP2004003750 A JP 2004003750A JP 2005198136 A JP2005198136 A JP 2005198136A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- maximum value
- frame
- preset
- accumulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【課題】 1フレーム長の検出範囲内で相関を取り、最大値を検出する処理を効率良く行うフレーム同期回路を提供する。
【解決手段】 受信したフレーム信号を間欠的に蓄積する信号蓄積メモリ105と、信号蓄積メモリに蓄積のフレーム信号と同期ワードとの相関を取る相関器106と、相関器の相関出力の最大値を検出する最大値検出器107と、最大値検出器で得た最大値と予め設定した閾値とを比較して該閾値より大きな最大値を検出する比較器109と、比較器で検出した大きな最大値に基づきプリセット信号を出力するプリセット信号生成器110と、プリセット信号生成器からのプリセット信号でプリセットされるサンプルカウンタ112と、サンプルカウンタからのクロックで蓄積起動信号を生成し蓄積起動信号で受信したフレーム信号とフレーム同期を行う蓄積起動信号生成器111とを備えた。
【選択図】 図1
【解決手段】 受信したフレーム信号を間欠的に蓄積する信号蓄積メモリ105と、信号蓄積メモリに蓄積のフレーム信号と同期ワードとの相関を取る相関器106と、相関器の相関出力の最大値を検出する最大値検出器107と、最大値検出器で得た最大値と予め設定した閾値とを比較して該閾値より大きな最大値を検出する比較器109と、比較器で検出した大きな最大値に基づきプリセット信号を出力するプリセット信号生成器110と、プリセット信号生成器からのプリセット信号でプリセットされるサンプルカウンタ112と、サンプルカウンタからのクロックで蓄積起動信号を生成し蓄積起動信号で受信したフレーム信号とフレーム同期を行う蓄積起動信号生成器111とを備えた。
【選択図】 図1
Description
本発明は、デジタル無線受信部におけるフレーム同期回路に関するものである。
図4,図5を用いて、従来技術を説明する(文献公知発明に係るものではない)。
図4は、従来技術のフレーム同期回路の構成を示すブロック図である。図4において、401はA/D変換器、402は受信フィルタ、403は復調器、404は受信した信号と同期ワードの固定パターンとの相関を取る相関器である。405は最大値検出器で相関出力における最大値を検出する。406は同期ワードを発生させる同期ワード発生器、407はプリセット信号生成器、408はサンプルカウンタで同期ワードの位置を推定し、相関器404に対して動作クロックとして動作する。
図5は、1フレームを256シンボルとし、フレームの先頭に32シンボルの同期ワードを付加した場合における、相関器404、最大値検出器405、プリセット信号生成器407、サンプルカウンタ408のタイミング動作を示す図である。図5に示した相関器404の相関出力の信号波形においては、同期ワードSWの最終シンボルの位置でピークが出力されている。
図5において、同期検出範囲(5−1)501は同期ワード検出開始時の相関値算出範囲、同期検出範囲(5−2)502、同期検出範囲(5−3)503は開始時の同期ワード検出後の相関値算出範囲である。SWは同期ワードを示している。
従来技術のフレーム同期回路では、図4のように受信信号をA/D変換器401でアナログ信号をデジタル信号に変換し、受信フィルタ402を介して相関器404に入力する。相関器404では、図5の1フレーム長の同期検出範囲(5−1)501で受信した信号と、同期ワード発生器406で出力される同期ワードとの相関値を算出し、最大値検出器405において最大値を検出する。この検出動作を複数回繰り返し、最大値の検出タイミングが同じタイミングとなった場合に、最大値が検出された位置を同期ワードの最終シンボルと判定する。
この判定タイミングにより、プリセット信号生成器407からフレームの先頭位置のタイミングにプリセット信号を出力し、サンプルカウンタ408がプリセットされる。図5では同期ワードSWが検出されたフレームの次のフレームの先頭でサンプルカウンタの値が0に置き換えられており、以降はフレームの先頭でサンプルカウンタ408の値は0となる。
この判定タイミングにより、プリセット信号生成器407からフレームの先頭位置のタイミングにプリセット信号を出力し、サンプルカウンタ408がプリセットされる。図5では同期ワードSWが検出されたフレームの次のフレームの先頭でサンプルカウンタの値が0に置き換えられており、以降はフレームの先頭でサンプルカウンタ408の値は0となる。
開始時の同期ワード検出後の同期検出範囲(5−2)502、同期検出範囲(5−3)503は、サンプルカウンタ408の出力が0であるフレームの先頭位置より数シンボル前から、同期ワード最終シンボルより数シンボル後の範囲と定義され、以降は設定されたサンプルカウンタ408の値を基に図5の同期検出範囲(5−2)502、同期検出範囲(5−3)503が決定され、それらの範囲で受信信号と同期ワードとの相関算出を行い、最大値を検出することで同期ワードを検出する。上記のように、サンプルカウンタ408は相関算出のタイミングを制御し、動作クロックを与えている。
上記の従来技術は、同期ワードの検出開始時に、1フレーム長の検出範囲内で常に相関を取り、最大値を検出する処理を行うため、消費電力が大きく、さらに、受信信号と平行して検出処理を行うため、高速なデバイスが必要とされるという課題があった。
本発明の目的は、1フレーム長の検出範囲内で相関を取り、最大値を検出する処理を効率良く行うフレーム同期回路を提供することにある。
□本発明は、受信したフレーム信号を間欠的に蓄積する信号蓄積メモリと、該信号蓄積メモリに蓄積のフレーム信号と同期ワードとの相関を取る相関器と、該相関器の相関出力の最大値を検出する最大値検出器と、該最大値検出器で得た最大値と予め設定した閾値とを比較して該閾値より大きな最大値を検出する比較器と、該比較器で検出した大きな最大値に基づきプリセット信号を出力するプリセット信号生成器と、該プリセット信号生成器からのプリセット信号でプリセットされるサンプルカウンタと、該サンプルカウンタからのクロックで蓄積起動信号を生成し該蓄積起動信号で前記受信したフレーム信号とフレーム同期を行う蓄積起動信号生成器とを備えたことを特徴とする。
本発明によれば、1フレーム長の検出範囲内で相関を取り、最大値を検出する処理を効効率良く行うフレーム同期回路を得ることができる。
本発明に係る実施の形態について、以下、図1,図2,図3を用いて説明する。
図1は、本発明のフレーム同期回路の実施の形態の構成を示すブロック図である。図1において、101はA/D変換器、102は受信フィルタ、103は復調器、104はスイッチ、105はスイッチ104が閉じている間に受信した信号を蓄積する信号蓄積メモリ、106は信号蓄積メモリ105に蓄積されている信号と同期ワードとの相関を取る相関器である。107は最大値検出器で相関出力に対して最大値を検出する。108は同期ワード発生器で同期ワードを発生させる。
109は最大値検出器107において得られた最大値を閾値と比較することで同期ワードかどうかを判断する比較器である。110はプリセット信号生成器である。111は蓄積起動信号生成器で信号蓄積メモリ105に対して動作クロックとして動作する。112はサンプルカウンタで同期ワードの位置を推定し、蓄積起動信号生成器111にカウンタの値を通知する。
図2は、1フレームを256シンボルとし、フレームの先頭に32シンボルの同期ワードを付加したフレーム信号において、1フレームを6分割したものを示した図である。蓄積起動信号生成器111の制御によって、図2の斜線の付いた部分の信号を信号蓄積メモリ105に蓄積する。
図3は、1フレームを上記のフレーム信号と同様の構成とした場合における、信号蓄積メモリ105、相関器106、比較器109、プリセット信号生成器110、蓄積起動信号生成器111、サンプルカウンタ112のタイミング動作を示す図である。
図3において、同期検出範囲(3−1)301、同期検出範囲(3−2)302は同期ワード検出開始時の相関値算出範囲、同期検出範囲(3−3)303は開始時の同期ワード検出後の相関値算出範囲である。SWは同期ワードを示している。
まず、図1のように受信信号をA/D変換器101でアナログ信号をデジタル信号に変換し、受信フィルタ102を介し、蓄積起動信号生成器111によって決められる範囲でスイッチ104が閉じ、受信フィルタ102の出力を信号蓄積メモリ105に蓄積する。
蓄積起動信号生成器111で決められる範囲外ではスイッチ104は開き、スイッチ104が開いている間は信号蓄積メモリ105に蓄積されている信号を相関器106に入力し、相関器106に入力された信号と同期ワード発生器108で発生される同期ワードとの相関を取り、最大値検出器107において相関出力の最大値を検出する。
検出された最大値は比較器109において閾値と比較され、閾値より小さければ、蓄積起動信号生成器111の制御によって、図2のように、信号を蓄積する場所を変えた上で、上記の処理を繰り返し、閾値よりも大きな最大値が検出されるまで繰り返す。閾値よりも大きな最大値が検出されると、その最大値が検出された位置を同期ワードの最終シンボルと判定する。
この判定タイミングにより、プリセット信号生成器110からフレームの先頭位置のタイミングにプリセット信号を出力し、サンプルカウンタ112をプリセットする。これは図3のサンプルカウンタの値が示す通りであり、図3では同期ワードが検出されたフレームの次のフレームの先頭でサンプルカウンタの値が0に置き換えられており、以降はフレームの先頭でサンプルカウンタ112の値は0となる。
開始時の同期ワード検出後の同期検出範囲(3−3)303はサンプルカウンタ112の出力が0であるフレームの先頭位置より数シンボル前から、同期ワード最終シンボルより数シンボル後の範囲と定義され、以降は設定されたサンプルカウンタ112の値を基に図3の同期検出範囲(3−3)303が決定され、この時、蓄積起動信号生成器111によって蓄積起動信号が生成され、部分的に蓄積された受信信号と同期ワードの相関を取り、最大値を検出し、閾値と比較することで同期ワードを検出する。
本実施の形態によれば、信号蓄積メモリ105において蓄積された信号の処理を、蓄積完了後に行えば良いので、従来技術のように受信信号と同じ速度で検出処理を行う必要は無く、高速なデバイスは必要で無くなる。また、検出範囲を狭くすることが出来るので消費電力を抑えることも可能である。
101:A/D変換器、102:受信フィルタ、103:復調器、104:スイッチ、105:信号蓄積メモリ、106:相関器、107:最大値検出器、108:同期ワード発生器、109:比較器、110:プリセット信号生成器、111:蓄積起動信号生成器、112:サンプルカウンタ、301:同期検出範囲(3−1)、302:同期検出範囲(3−2)、303:同期検出範囲(3−3)、401:A/D変換器、402:受信フィルタ、403:復調器、404:相関器、405:最大値検出器、406:同期ワード発生器、407:プリセット信号生成器、408:サンプルカウンタ、501:同期検出範囲(5−1)、502:同期検出範囲(5−2)、503:同期検出範囲(5−3)。
Claims (1)
- 受信したフレーム信号を間欠的に蓄積する信号蓄積メモリと、該信号蓄積メモリに蓄積のフレーム信号と同期ワードとの相関を取る相関器と、該相関器の相関出力の最大値を検出する最大値検出器と、該最大値検出器で得た最大値と予め設定した閾値とを比較して該閾値より大きな最大値を検出する比較器と、該比較器で検出した大きな最大値に基づきプリセット信号を出力するプリセット信号生成器と、該プリセット信号生成器からのプリセット信号でプリセットされるサンプルカウンタと、該サンプルカウンタからのクロックで蓄積起動信号を生成し該蓄積起動信号で前記受信したフレーム信号とフレーム同期を行う蓄積起動信号生成器とを備えたことを特徴とするフレーム同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004003750A JP2005198136A (ja) | 2004-01-09 | 2004-01-09 | フレーム同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004003750A JP2005198136A (ja) | 2004-01-09 | 2004-01-09 | フレーム同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005198136A true JP2005198136A (ja) | 2005-07-21 |
Family
ID=34818559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004003750A Pending JP2005198136A (ja) | 2004-01-09 | 2004-01-09 | フレーム同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005198136A (ja) |
-
2004
- 2004-01-09 JP JP2004003750A patent/JP2005198136A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2780697B2 (ja) | 相関復調における同期捕捉方法及び装置 | |
US20080101516A1 (en) | Synchronization device and method for wireless communication packets | |
KR100234931B1 (ko) | 디지탈 통신용 동기장치 | |
JP4736628B2 (ja) | 無線受信装置及び無線受信方法 | |
JP2009206594A (ja) | クロック再生回路 | |
KR100900669B1 (ko) | 무선 사설망 지그비 수신기 및 그 수신 방법 | |
JP2007089053A (ja) | 無線受信装置及び無線受信方法 | |
JP2005198136A (ja) | フレーム同期回路 | |
JP2007267132A (ja) | 同期タイミング検出回路及びその制御方法 | |
JP2008182533A (ja) | フレーム同期装置、ofdm送受信装置及びフレーム同期方法 | |
JP4650235B2 (ja) | 無線受信装置及び無線受信方法 | |
JP2008283616A (ja) | Ofdm受信装置 | |
JP3686547B2 (ja) | 受信装置 | |
JP3318179B2 (ja) | データ受信装置 | |
JP2010212763A (ja) | データ再生装置 | |
JP2005249736A (ja) | 試験装置及び制御方法 | |
JP2006333456A (ja) | サンプリングクロック生成回路及び文字放送データ抜き取り回路 | |
JP3543922B2 (ja) | Pn符号生成装置及び方法 | |
JP4451750B2 (ja) | イベント記録装置 | |
JP2005181177A (ja) | 周波数検出方法 | |
JP2008147825A (ja) | 信号処理回路 | |
JP3828840B2 (ja) | 同期信号検出装置、同期信号検出方法、及び、プログラム | |
JP2006261792A (ja) | 同期装置 | |
KR0172027B1 (ko) | 무선 페이징 수신기 | |
KR970004503A (ko) | 세그먼트 동기 신호의 검출 및 타이밍 복원 방법 및 회로 |