JP2005196168A - 平板表示素子の製造方法及び装置 - Google Patents

平板表示素子の製造方法及び装置 Download PDF

Info

Publication number
JP2005196168A
JP2005196168A JP2004369233A JP2004369233A JP2005196168A JP 2005196168 A JP2005196168 A JP 2005196168A JP 2004369233 A JP2004369233 A JP 2004369233A JP 2004369233 A JP2004369233 A JP 2004369233A JP 2005196168 A JP2005196168 A JP 2005196168A
Authority
JP
Japan
Prior art keywords
etch resist
soft mold
thin film
display device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004369233A
Other languages
English (en)
Other versions
JP4081077B2 (ja
Inventor
Jin Wuk Kim
珍 郁 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of JP2005196168A publication Critical patent/JP2005196168A/ja
Application granted granted Critical
Publication of JP4081077B2 publication Critical patent/JP4081077B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 本発明の目的は、フォト工程を行わない方法で、パターニング工程を実行し、工程時間を減らしてパターン不良を最小化するようにした平板表示素子の製造方法及び装置を提供することにある。
【解決手段】 本発明の平板表示素子の製造方法及び装置は、エッチレジストとの反発力が大きい反発層が表面に形成されたソフトモールドを利用して平板表示素子の薄膜をパターニングする。
【選択図】図２

Description

本発明は平板（ｆｌａｔ ｐａｎｅｌ）表示素子に関し、特にフォト工程を行わない方法で、パターニング工程を実行して工程時間を減らし、パターン不良を最小化するようにした平板表示素子の製造方法及び装置に関する。
最近の情報化社会において、表示素子は、視覚情報伝達媒体として、の重要度がさらに増してきている。これまで主流であった陰極線管(Cathode Ray Tube)またはブラウン管は重量及び容積が大きいという問題点がある。
平板表示素子には液晶表示素子(Liquid Crystal Display : LCD)、電界放出表示素子(Field Emission Display : FED)、プラズマディスプレイパネル(Plasma Display Panel : PDP)及び電界発光素子(Electroluminescence : EL)などがあり、これらの大部分が実用化されて市販されている。
液晶表示素子は電子製品の軽薄短小の趨勢を満足することができる上、生産性が向上しているため、多くの応用分野で急速に陰極線管に取って代わっている。
特に、薄膜トランジスタ(Thin Film Transistor : 以下、”TFT”という)を利用して液晶セルを駆動するアクティブマトリックスタイプの液晶表示素子は画質が良好で消費電力が低いという長所があり、最近の生産技術の確立と研究開発の成果により、大型化及び高解像度化が急速に進んでいる。
このようなアクティブマトリックスタイプの液晶表示素子においては、図１のように液晶層１５を間に置いてカラーフィルター基板２２とTFTアレイ基板２３が合着される。図１に図示された液晶表示素子は全体有効画面の一部を示したものである。
カラーフィルター基板２２においては、上部硝子基板１２の背面にカラーフィルター１３及び共通電極１４が形成される。上部硝子基板１２の前面には偏光板１１が配置される。カラーフィルター１３には赤(R)、緑(G)及び青(B)色のカラーフィルター層が配置され、特定波長帶域の光を透過させることによって、カラー表示ができるようにする。各色のカラーフィルター１３の間には図示しないブラックマトリックス(Black Matrix)が形成される。
TFTアレイ基板２３においては、下部硝子基板１６の前面にデータライン１９とゲートライン１８が相互に交差して、その交差部にTFT２０が形成される。さらに下部硝子基板１６の前面においては、データライン１９とゲートライン１８の間のセル領域に画素電極２１が形成される。TFT２０はゲートライン１８からのスキャニング信号に応答してデータライン１９と画素電極２１の間のデータ送信パスを切り替えることによって画素電極２１を駆動する。TFTアレイ基板２３の背面には偏光板１７が配置される。
液晶層１５は自身に印加された電界によりTFTアレイ基板２３を経由して入射される光の透過量を調節する。
カラーフィルター基板２２とTFT基板２３上に配置された偏光板(１１,１７)は、ある一方向に偏光された光を透過させるようになっており、液晶１５が９０゜TN モードである時、その偏光方向は互いに直交するようになる。
カラーフィルター基板２２とアレイTFT基板２３の液晶対向面には図示しない背向膜が形成される。
アクティブマトリックスタイプの液晶表示素子を製造するための製造工程は基板洗浄、基板パターニング工程、背向膜形成/ラビング工程、基板合着/液晶注入工程、実裝工程、検査工程、リペア(Repair)工程などに分けられる。基板洗浄工程は、液晶表示素子の基板表面に付着した異物質を洗浄により除去する。基板パターニング工程は、カラーフィルター基板のパターニング工程と TFTアレイ基板のパターニング工程とに分けられて実施される。背向膜形成/ラビング工程はカラーフィルター基板とTFTアレイ基板のそれぞれに背向膜を塗布してその背向膜をラビング布などにラビングする。基板合着/液晶注入工程はシール材(Sealant)を利用してカラーフィルター基板とTFTアレイ基板とを合着して液晶注入口を通じて液晶とスペーサとを注入した後、その液晶注入口を封止する。実裝工程は、ゲートドライブ集積回路及びデータドライブ集積回路などの集積回路が実裝されたテープキャリアパッケージ(Tape Carrier Package : 以下、”TCP”という)を基板上のパッド部に接続させるものである。このようなドライブ集積回路は、前述のTCPを利用したテープ自動ボンディング(Tape Automated Bonding)方式以外にチップオンガラス(Chip On Glass ; 以下、”COG”という)方式などで基板上に直接実裝することもできる。検査工程は、TFTアレイ基板にデータラインとゲートラインなどの信号配線と画素電極が形成された後に実施される電気的検査と、基板合着/液晶注入工程後に実施される電気的検査及び肉眼検査とを含む。リペア工程は、検査工程によりリペアが可能であると判定された基板に対する復元を実施する。検査工程でリペアの不可能な基板は廃棄処分される。
このような液晶表示素子を含んだ大部分の平板表示素子の製造方法において、基板上に積層される薄膜物質はフォトリソグラフィ(Photorithography) 工程においてパターニングされる。フォトリソグラフィ工程は一般的にフォトレジスト(Photoresist)の塗布、マスク整列、露光、現像及び洗浄を含む一連の写真工程である。ところで、このようなフォトリソグラフィ工程は、工程所要時間が長く、フォトレジスト物質とストリップ溶液の浪費が大きくなるため、露光装備などの高価な装備が必要となるという問題点がある。
したがって、本発明の目的は、フォト工程を行わない方法で、パターニング工程を実行し、工程時間を減らしてパターン不良を最小化するようにした平板表示素子の製造方法及び装置を提供することにある。
本発明の目的を達成するために、本発明に係る平板表示素子の製造方法は、薄膜上にエッチレジスト（エッチングレジスト、etch resist）を塗布する段階と、エッチレジストとの対向面に薄膜パターン形成のための突出部及びホームを有する、ソフトモールドを形成する段階と、ソフトモールドをエッチレジストに加圧してエッチレジストパターンを薄膜上に形成する段階と、エッチレジストパターンからソフトモールドを分離する段階と、エッチレジストパターンを利用して薄膜をエッチングして薄膜パターンを形成する段階とを含むことを特徴とする。
本発明の一実施例によれば、本発明に係る平板表示素子の製造方法において、上記ソフトモールドを形成する段階は、エッチレジストとの対向面上にホームと突出面を形成する段階と、突出面を露光する段階と、露光された領域である突出面にオゾンを供給する段階と、オゾンが供給された突出面を自己組織化物質に露出させる段階とを含むことを特徴とする。
また、本発明の一実施例によれば、本発明に係る平板表示素子の製造方法は上記自己組織化物質の末端基に従って突出面の表面が親水性及び疎水性の中である一性質をたたえるようになることを特徴とする。
また、本発明の一実施例によれば、本発明に係る平板表示素子の製造方法は、突出面の表面が親水性である場合に、上記末端基は -OH、-COOH、-COHのうちの少なくとも一つであることを特徴とする。
また、本発明の一実施例によれば、本発明に係る平板表示素子の製造方法は、突出面の表面が疎水性である場合に、上記末端基は-Ｃｌ、-F、-I、-CH３のうちの少なくとも一つであることを特徴とする。
また、本発明の一実施例によれば、本発明に係る平板表示素子の製造方法において、平板表示素子は、液晶表示素子(LCD)、電界放出表示素子(FED)、プラズマディスプレイパネル(PDP)及び電界発光素子(EL)のうちのいずれか一つであることを特徴とする。
また、本発明の一実施例によれば、本発明に係る平板表示素子の製造方法は、ソフトモールドをエッチレジストに加圧するうちにエッチレジストをベーキングする段階を含むことを特徴とする。
また、本発明の一実施例によれば、本発明に係る平板表示素子の製造方法は、薄膜パターンを形成した後、エッチレジストパターンをストリップする段階を含むことを特徴とする。
また、本発明の一実施例によれば、本発明に係る平板表示素子の製造方法は、ソフトモールドを形成する段階が、ソフトモールドの表面処理を通じてソフトモールドの表面上にエッチレジストとの反発力が大きい反発層を形成する段階を含むことを特徴とする。
また、本発明の一実施例によれば、本発明に係る平板表示素子の製造方法において、ソフトモールドはポリジメチルシロキサン(Polydimethylsiloxane, PDMS)、ポリウレタン(Polyurethane)、架橋ノボラック樹脂(Cross-linked Novolac resin)のうちの少なくとも一つを含むことを特徴とする。
本発明の平板表示素子の製造装置は、薄膜上にエッチレジストを塗布する装置と、エッチレジストとの対向面に薄膜パターン形成のための突出部及びホームを有し、突出部の表面が表面処理されたソフトモールドと、ソフトモールドをエッチレジストに加圧してエッチレジストパターンを形成し、エッチレジストパターンからソフトモールドを分離し、エッチレジストパターンを利用して薄膜をエッチングして薄膜パターンを形成する装置とを具備することを特徴とする。
また、本発明の一実施例によれば、本発明の平板表示素子の製造装置は、ソフトモールドの表面がエッチレジストとの反発力が大きい反発層を具備することを特徴とする。
また、本発明の一実施例によれば、本発明の平板表示素子の製造装置は、ソフトモールドの反発層の厚さがおおよそ数十Å程度であることを特徴とする。
また、本発明の一実施例によれば、本発明の平板表示素子の製造装置は、ソフトモールドの反発層が疎水性であり、エッチレジストが親水性であることを特徴とする。
また、本発明の一実施例によれば、本発明の平板表示素子の製造装置は、ソフトモールドの反発層が-Ｃｌ、-F、-I、-CH３(アルキル基)のうちの少なくとも一つを含むことを特徴とする。
また、本発明の一実施例によれば、本発明の平板表示素子の製造装置は、ソフトモールドの反発層が親水性であり、エッチレジストが疎水性であることを特徴とする。
また、本発明の一実施例によれば、本発明の平板表示素子の製造装置は、ソフトモールドの反発層が-OH、-COOH、-COH(カルボキシル基）のうちの少なくとも一つを含むことを特徴とする。
また、本発明の一実施例によれば、本発明の平板表示素子の製造装置は、ソフトモールドのホームに、エッチレジストの移動により、エッチレジストが満たされることを特徴とする。
また、本発明の一実施例によれば、本発明の平板表示素子の製造装置は、平板表示素子が、液晶表示素子(LCD)、電界放出表示素子(FED)、プラズマディスプレイパネル(PDP)及び電界発光素子(EL)のうちのいずれか一つであることを特徴とする。
本発明に係る平板表示素子の製造方法及び装置によれば、ソフトモールドとエッチレジストを利用して、フォト工程を行わずに、表示素子の薄膜をパターニングすることができ、その工程時間を減らすことができ、また、ソフトモールドの表面処理を通じてソフトモールドとエッチレジストとの間の反発力を大きくすることによってパターン不良を最小化することができる。
以下、図２乃至図５を参照して本発明の望ましい実施例について説明する。
図２を参照すると、本発明の実施例に係る平板表示素子の製造方法は、薄膜３２が形成された硝子基板３１上にエッチレジスト(エッチングレジスト、etch resist)溶液３３aを塗布する工程、ソフトモールド３４を利用したエッチレジスト層３３のパターニング工程、薄膜３２のパターニングのためのエッチング工程、残留エッチレジストパターンのストリップ工程、及び検査工程を含む。
硝子基板３１上に形成された薄膜３２aは、平板表示素子の画素アレイに存在する金属パターン、有機物パターン及び無機物パターンに利用される基本材料であり、公知の塗布工程や蒸着工程により硝子基板３１上に形成される。
エッチレジスト溶液３３aは耐熱性と耐藥品性(Chemical-resistance)を持つ材料、例えば、エチルアルコール(ethanol)溶液にノボラック樹脂(Novolac resin)がおおよそ５〜３０wt（重量）%添加された溶液が利用され得る。このようなエッチレジスト溶液３３aはノズル噴射、スピンコーティングなどの塗布工程により薄膜３２a上に塗布される。
ソフトモールド３４は、弾性が大きいゴム材料、例えば、ポリジメチルシロキサン(Polydimethylsiloxane, PDMS)、ポリウレタン(Polyurethane)、架橋ノボラック樹脂(Cross-linked Novolac resin)などからなり、硝子基板３１上に残留させるパターンに対応するホーム３４aが形成される。ソフトモールド３４はエッチレジスト溶液３３a 上に整列された後、薄膜３２aとの接触が可能な程度の圧力、すなわち自身の自重程度の重さだけでエッチレジスト溶液３３aに加圧される。これと同時に、硝子基板３１はおおよそ１３０℃以下の温度で１０分〜２時間程度ベーキング(baking)される。その後、ソフトモールド３４と硝子基板３１との間の圧力により発生する毛管力(Capillary force)と、ソフトモールド３４とエッチレジスト溶液３３aとの間の反発力とにより、エッチレジスト溶液３３aが、図３のようにソフトモールド３４のホーム３４a内に移動する。その結果、ソフトモールド３４のホームパターンとは反転されたパターン形態でエッチレジストパターン３３bが薄膜３２a上に形成される。
ソフトモールド３４と硝子基板３１が分離した後、湿式エッチング工程(Wet etching process)や乾式エッチング工程(Dry etching process)が実施される。この時エッチレジストパターン３３bはマスクとして作用するため、そのエッチレジストパターン３３ｂの下部に位置した薄膜３２aだけが硝子基板３１上に残り、それ以外の薄膜３２aは除去される。次いで、エッチレジストパターン(３３ｂ)はストリップ工程により除去され、薄膜パターン３２bに対する電気的、光学的検査を通じて薄膜パターン３２bのショート(short)、断線などが検査される。
ソフトモールド３４は硝子基板３１と分離した後、紫外線(UV)とオゾン(O3)により洗浄され、他の薄膜３２aのパターニング工程に再投入される。
ところで、エッチレジスト物質のパターニング工程において、エッチレジストパターン(３３b)と一緒に、望ましくない残膜が薄膜３２a上に残ることがある。この場合、薄膜３２aのパターン不良が起こる可能性がある。例えば、毛管力及びソフトモールド３４とエッチレジスト溶液３３aとの間の反発力が強ければ、エッチレジスト溶液３３aの移動が円滑になるので、図４Ａ及び図４Ｂのように、エッチレジストパターン３３bが望ましい形態に形成される。これとは異なり、ソフトモールド３４とエッチレジスト溶液３３aとの間の反発力が弱ければ、エッチレジスト溶液３３aの流動性が低くなるので、図４Ｃのように、エッチレジストパターン３３b以外の望ましくない残膜３３cが薄膜３２a上に残る。
本発明に係る平板表示素子の製造方法は、ソフトモールド３４のエッチレジスト物質対向面を、エッチレジスト溶液３３aとの反発力が大きくなるように表面処理する。このような表面処理は、ソフトモールド３４とエッチレジスト溶液３３aとの間の反発力を大きくし、エッチレジスト溶液３３aの上にソフトモールド３４が加圧される際、エッチレジスト溶液３３aがソフトモールド３４のホーム３４aに移動することを円滑にする。
図５は本発明の実施例に係るソフトモールド３４の表面処理を段階的に示している。
図５を参照すると、フォトマスク３６は、ソフトモールド３４のエッチレジストに対向する面上に整列される。このソフトモールド３４は、前述したように、ポリジメチルシロキサン(Polydimethylsiloxane, PDMS)、ポリウレタン(Polyurethane)、架橋ノボラック樹脂(Cross-linked Novolac resin)などからなり、エッチレジスト対向面上にホーム３４aと突出面３４bとが形成される。ソフトモールド３４の突出面３４bが薄膜３２aと接触する際、ホーム３４aには、エッチレジスト溶液３３aの移動によりエッチレジスト溶液３３aが満たされる。フォトマスク３６には、ソフトモールド３４の突出面３４bだけを光に露出させる光透過部３６が形成される。フォトマスク３６が整列された状態で、ソフトモールド３４の突出面３４b上に紫外線(UV)が照射される。この時の紫外線(UV)は１８０nm〜３００nm間の波長を持つ。それにより、ソフトモールド３４の突出面３４b上でCH３基が蒸発してその表面上がシリコンオキサイド層(SiOx)に変わる。このような露光工程でオゾンを供給すると、ソフトモールド３４が極疎水性(ultra-hydrophobic)物質だとしても、突出面３４bは一時的に(おおよそ２時間程度)親水性を呈するようになる。
次いで、蒸気(vapor)あるいは液体(liquid)状態の自己組織化物質(自己集合物質、Self Ａssembly Ｍaterials, SAM)を、シリコンオキサイド層に変わったソフトモールド３４の突出面３４bと反応させる。自己組織化物質は突出面３４bの表面を極疎水化または極親水(ultra-hydrophilic)化する。このような自己組織化物質の一例としては、塩化シリル蒸気(Silyl chloride vapor)があり、その構造は下の化学式１のようになる。
［化学式１］
Cl3 SiR-X
ここで、Rはアルキルグル−ムで、Xは末端基（ｔｅｒｍｉｎａｌ ｇｒｏｕｐ）である。末端基Xに従ってソフトモールド３４の突出面３４bの表面が極疎水化されたり極親水化されたりする。例えば、末端基Xが-Cl、-F、-I、-CH３(アルキル基,Alkyl radical)などであれば、突出面(３４b)は永久的に極疎水性をたたえるようになる。対照的に、末端基Xが-OH、-COOH、-COH(カルボキシル基, Carboxyl radical)であれば突出面３４bは永久的に極親水性を呈するようになる。
突出面３４b上で極疎水化または極親水化された反発層３５はエッチレジスト物質との反発力を大きくする。エッチレジスト溶液３３aが親水性であれば反発層３５は疎水性でなければならず、エッチレジスト溶液３３aが疎水性であれば反発層３５は親水性でなければならない。このような反発層３５はおおよそ数十Å程度の厚さを持つ。
本発明に係る平板表示素子の製造方法及び装置は、液晶表示素子(LCD)、電界放出表示素子(FED)、プラズマディスプレイパネル(PDP)及び電界発光素子(EL)などの平板表示素子の電極層、有機物層及び無機物層などをパターニングするための工程に適用することができる。
アクティブマトリックスタイプの液晶表示素子を示す斜視図である。 本発明の実施例に係る平板表示素子の製造方法を示す図である。 図２に図示されたソフトモールドと基板との接触の際のエッチレジスト溶液の移動を示す図である。 エッチレジストパターンの多くの類型を概略的に示す図である。 エッチレジストパターンの多くの類型を概略的に示す図である。 エッチレジストパターンの多くの類型を概略的に示す図である。 図２に図示されたソフトモールドの表面処理を示す図である。
符号の説明
１１、１７:偏光板
１２、１６、３１:硝子基板
１３:カラーフィルター
１４:共通電極
１５:液晶層
１８:ゲートライン
１９:データライン
２０:薄膜トランジスタ
２１:画素電極
２２:カラーフィルター基板
３２a、３２b:薄膜
３３a、３３b:エッチレジスト
３４:ソフトモールド
３５:反発層
３６:フォトマスク

Claims (19)

  1. 薄膜上にエッチレジストを塗布する段階と、
    前記エッチレジストとの対向面に薄膜パターン形成のための突出部及びホームを有する、ソフトモールドを形成する段階と、
    前記ソフトモールドを前記エッチレジストに加圧して、エッチレジストパターンを前記薄膜上に形成する段階と、
    前記エッチレジストパターンから前記ソフトモールドを分離する段階と、
    前記エッチレジストパターンを利用して、前記薄膜をエッチングして薄膜パターンを形成する段階とを含むことを特徴とする平板表示素子の製造方法。
  2. 前記ソフトモールドを形成する段階は、前記エッチレジストとの対向面上にホームと突出面とを形成する段階と、前記突出面を露光する段階と、前記露光された領域である突出面にオゾンを供給する段階と、前記オゾンが供給された前記突出面を自己組織化物質に露出させる段階とを含むことを特徴とする請求項１記載の方法。
  3. 前記自己組織化物質の末端基に従って、前記突出面の表面が親水性及び疎水性のうちいずれか一つの性質を呈するようになることを特徴とする請求項２記載の方法。
  4. 前記突出面の表面が親水性である場合に、前記末端基は、 -OH、-COOH、-COHのうちの少なくとも一つであることを特徴とする請求項３記載の方法。
  5. 前記突出面の表面が疎水性である場合に、前記末端基は、-Ｃｌ、-F、-I、-CH３のうちの少なくとも一つであることを特徴とする請求項３記載の方法。
  6. 前記平板表示素子は、液晶表示素子(LCD)、電界放出表示素子(FED)、プラズマディスプレイパネル(PDP)及び電界発光素子(EL)のうちのいずれか一つであることを特徴とする請求項１記載の方法。
  7. 前記ソフトモールドを前記エッチレジストに加圧する際に前記エッチレジストをベーキングする段階を含むことを特徴とする請求項１記載の方法。
  8. 前記薄膜パターンを形成した後、前記エッチレジストパターンをストリップする段階を含むことを特徴とする請求項１記載の方法。
  9. 前記ソフトモールドを形成する段階は、前記ソフトモールドの表面処理を通じて前記ソフトモールドの表面上に前記エッチレジストとの反発力が大きい反発層を形成する段階を含むことを特徴とする請求項１記載の方法。
  10. 前記ソフトモールドは、 ポリジメチルシロキサン(Polydimethylsiloxane, PDMS)、ポリウレタン(Polyurethane)、架橋ノボラック樹脂(Cross-linked Novolac resin)のうちの少なくとも一つを含むことを特徴とする請求項１記載の方法。
  11. 薄膜上にエッチレジストを塗布する装置と、
    前記エッチレジストとの対向面に薄膜パターン形成のための突出部及びホームを有し、前記突出部の表面が表面処理された、ソフトモールドと、
    前記ソフトモールドを前記エッチレジストに加圧して、エッチレジストパターンを形成し、前記エッチレジストパターンから前記ソフトモールドを分離し、前記エッチレジストパターンを利用して前記薄膜をエッチングして薄膜パターンを形成する装置とを具備することを特徴とする平板表示素子の製造装置。
  12. 前記ソフトモールドの表面は、前記エッチレジストとの反発力が大きい反発層を具備することを特徴とする請求項１１記載の装置。
  13. 前記ソフトモールドの反発層の厚さはおおよそ数十Å程度であることを特徴とする請求項１２記載の装置。
  14. 前記ソフトモールドの反発層は疎水性であり、前記エッチレジストは親水性であることを特徴とする請求項１２記載の装置。
  15. 前記ソフトモールドの反発層は、-C１、-F、-I、-CH３のうちの少なくとも一つを含むことを特徴とする請求項１４記載の装置。
  16. 前記ソフトモールドの反発層は親水性であり、前記エッチレジストは疎水性であることを特徴とする請求項１２記載の装置。
  17. 前記ソフトモールドの反発層は、-OH、-COOH、-COH(カルボキシル基）のうちの少なくとも一つを含むことを特徴とする請求項１４記載の装置。
  18. 前記エッチレジストの移動により、前記ソフトモールドのホームに前記エッチレジストが満たされることを特徴とする請求項１１記載の装置。
  19. 前記平板表示素子は、液晶表示素子(LCD)、電界放出表示素子(FED)、プラズマディスプレイパネル(PDP)及び電界発光素子(EL)のうちのいずれか一つであることを特徴とする請求項１１記載の装置。
JP2004369233A 2003-12-27 2004-12-21 平板表示素子の製造方法及び装置 Active JP4081077B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098122A KR101117437B1 (ko) 2003-12-27 2003-12-27 평판표시소자의 제조방법 및 장치

Publications (2)

Publication Number Publication Date
JP2005196168A true JP2005196168A (ja) 2005-07-21
JP4081077B2 JP4081077B2 (ja) 2008-04-23

Family

ID=33550341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004369233A Active JP4081077B2 (ja) 2003-12-27 2004-12-21 平板表示素子の製造方法及び装置

Country Status (6)

Country Link
US (2) US7273564B2 (ja)
JP (1) JP4081077B2 (ja)
KR (1) KR101117437B1 (ja)
CN (1) CN100361026C (ja)
FR (1) FR2864698B1 (ja)
GB (1) GB2409574B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173200A (ja) * 2005-12-22 2007-07-05 Lg Philips Lcd Co Ltd 有機電界発光表示装置及びその製造方法
US7807087B2 (en) 2006-08-01 2010-10-05 Samsung Electronics Co., Ltd. Imprinting apparatus and method for forming residual film on a substrate
US7807082B2 (en) * 2005-12-26 2010-10-05 Lg Display Co., Ltd. Apparatus for fabricating flat panel display device and method for fabricating thereof
JP2015076504A (ja) * 2013-10-09 2015-04-20 大日本印刷株式会社 モールド管理システム
KR20160022311A (ko) * 2013-06-19 2016-02-29 에베 그룹 에. 탈너 게엠베하 엠보싱 리소그래피용 엠보싱 화합물
JP2018125565A (ja) * 2018-05-07 2018-08-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー インプリントリソグラフィーのためのインプリント材料

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010431B1 (ko) * 2003-12-27 2011-01-21 엘지디스플레이 주식회사 평판표시소자의 제조방법 및 장치
KR101117987B1 (ko) * 2005-06-07 2012-03-06 엘지디스플레이 주식회사 평판표시소자의 제조장치 및 방법
KR20070074787A (ko) * 2005-06-13 2007-07-18 삼성전자주식회사 계조 전압 발생 장치 및 액정 표시 장치
KR101137862B1 (ko) 2005-06-17 2012-04-20 엘지디스플레이 주식회사 평판표시소자의 제조방법
KR101171190B1 (ko) 2005-11-02 2012-08-06 삼성전자주식회사 표시장치의 제조방법과 이에 사용되는 몰드
KR101194646B1 (ko) 2005-12-30 2012-10-24 엘지디스플레이 주식회사 소프트몰드 제조방법
KR100705641B1 (ko) * 2006-04-10 2007-04-17 이화여자대학교 산학협력단 몰드 처리방법
KR101261606B1 (ko) * 2006-05-09 2013-05-09 삼성디스플레이 주식회사 표시판의 제조 장치 및 제조 방법
KR100848559B1 (ko) * 2006-06-29 2008-07-25 엘지디스플레이 주식회사 소프트몰드 제조방법 및 그것을 이용한 패턴 형성 방법
KR100832298B1 (ko) * 2006-06-29 2008-05-26 엘지디스플레이 주식회사 패턴 형성용 레지스트와 이를 이용한 소프트몰드 제조방법
KR101319325B1 (ko) * 2006-12-29 2013-10-16 엘지디스플레이 주식회사 패턴의 형성 방법
KR101341782B1 (ko) * 2006-12-29 2013-12-13 엘지디스플레이 주식회사 몰드 구조물, 이를 이용한 패턴의 형성 방법과 액정 표시장치의 제조 방법
US9347312B2 (en) 2009-04-22 2016-05-24 Weatherford Canada Partnership Pressure sensor arrangement using an optical fiber and methodologies for performing an analysis of a subterranean formation
CN103203959B (zh) * 2012-01-16 2016-08-10 昆山允升吉光电科技有限公司 一种混合制备工艺及该种工艺制得的台阶模板
CN110764366A (zh) * 2013-11-29 2020-02-07 Ev 集团 E·索尔纳有限责任公司 具有印模结构的印模及其制造方法
CN104882467B (zh) * 2015-06-04 2017-12-15 京东方科技集团股份有限公司 基板及其制造方法、显示装置
KR102178401B1 (ko) * 2019-07-24 2020-11-13 한밭대학교 산학협력단 유기발광다이오드용 박막 패턴형성 방법 및 이로부터 제조된 유기물 박막

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57135066A (en) * 1981-02-14 1982-08-20 Tatsumo Kk Rotary applying machine
US4680084A (en) * 1984-08-21 1987-07-14 American Telephone And Telegraph Company, At&T Bell Laboratories Interferometric methods and apparatus for device fabrication
JPH0580530A (ja) 1991-09-24 1993-04-02 Hitachi Ltd 薄膜パターン製造方法
US6180239B1 (en) * 1993-10-04 2001-01-30 President And Fellows Of Harvard College Microcontact printing on surfaces and derivative articles
US6309580B1 (en) * 1995-11-15 2001-10-30 Regents Of The University Of Minnesota Release surfaces, particularly for use in nanoimprint lithography
US6020047A (en) * 1996-09-04 2000-02-01 Kimberly-Clark Worldwide, Inc. Polymer films having a printed self-assembling monolayer
CN1179621A (zh) * 1996-10-14 1998-04-22 大宇电子株式会社 构图方法
JPH10221522A (ja) 1997-02-07 1998-08-21 Dainippon Printing Co Ltd ブラックマトリックスの形成方法
US20010051585A1 (en) * 1998-09-01 2001-12-13 Lg Electronics Inc. Composition for barrier ribs of plasma display panel and method of fabricating such barrier ribs using the composition
JP2000315890A (ja) * 1999-04-30 2000-11-14 Hitachi Chem Co Ltd 電磁波シールドフィルムの製造方法、電磁波シールドフィルム並びにこの電磁波シールドフィルムを用いた電磁波遮蔽体及びディスプレイ
US6190929B1 (en) * 1999-07-23 2001-02-20 Micron Technology, Inc. Methods of forming semiconductor devices and methods of forming field emission displays
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
JP2001223185A (ja) * 1999-11-11 2001-08-17 Ishikawa Seisakusho Ltd 半導体デバイス等の製造における回路パターン転写方法
CN100504598C (zh) * 2000-07-16 2009-06-24 得克萨斯州大学系统董事会 用于平版印刷工艺中的高分辨率重叠对齐方法和系统
JP2003100625A (ja) * 2000-08-30 2003-04-04 Ishikawa Seisakusho Ltd 半導体デバイス製造におけるパターン転写方法
JP2002158192A (ja) * 2000-08-30 2002-05-31 Ishikawa Seisakusho Ltd 半導体デバイス製造におけるパターン転写法
JP2002270541A (ja) 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd モールド、モールドの製造方法及びパターン形成方法
US6964793B2 (en) * 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
US6673287B2 (en) * 2001-05-16 2004-01-06 International Business Machines Corporation Vapor phase surface modification of composite substrates to form a molecularly thin release layer
US6957608B1 (en) * 2002-08-02 2005-10-25 Kovio, Inc. Contact print methods
US7150844B2 (en) * 2003-10-16 2006-12-19 Seagate Technology Llc Dry passivation process for stamper/imprinter family making for patterned recording media
KR101010431B1 (ko) * 2003-12-27 2011-01-21 엘지디스플레이 주식회사 평판표시소자의 제조방법 및 장치
KR101010476B1 (ko) * 2003-12-27 2011-01-21 엘지디스플레이 주식회사 평판표시소자의 제조방법 및 장치

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173200A (ja) * 2005-12-22 2007-07-05 Lg Philips Lcd Co Ltd 有機電界発光表示装置及びその製造方法
US7965034B2 (en) 2005-12-22 2011-06-21 Lg Display Co., Ltd. Organic electroluminescence display device comprising a contact electrode with elasticity and fabricating method thereof
US8210890B2 (en) 2005-12-22 2012-07-03 Lg Display Co., Ltd. Method of fabricating organic electroluminescence display device comprising an elastic contact electrode
US7807082B2 (en) * 2005-12-26 2010-10-05 Lg Display Co., Ltd. Apparatus for fabricating flat panel display device and method for fabricating thereof
US7807087B2 (en) 2006-08-01 2010-10-05 Samsung Electronics Co., Ltd. Imprinting apparatus and method for forming residual film on a substrate
KR20160022311A (ko) * 2013-06-19 2016-02-29 에베 그룹 에. 탈너 게엠베하 엠보싱 리소그래피용 엠보싱 화합물
JP2016524330A (ja) * 2013-06-19 2016-08-12 エーファウ・グループ・エー・タルナー・ゲーエムベーハー インプリントリソグラフィーのためのインプリント材料
US9981419B2 (en) 2013-06-19 2018-05-29 Ev Group E. Thallner Gmbh Embossing compound for embossing lithography
KR102087472B1 (ko) 2013-06-19 2020-03-11 에베 그룹 에. 탈너 게엠베하 엠보싱 리소그래피용 엠보싱 화합물
KR20200027057A (ko) * 2013-06-19 2020-03-11 에베 그룹 에. 탈너 게엠베하 엠보싱 리소그래피용 엠보싱 화합물
US10589457B2 (en) 2013-06-19 2020-03-17 Ev Group E. Thallner Gmbh Embossing compound for embossing lithography
KR102233597B1 (ko) 2013-06-19 2021-03-30 에베 그룹 에. 탈너 게엠베하 엠보싱 리소그래피용 엠보싱 화합물
JP2015076504A (ja) * 2013-10-09 2015-04-20 大日本印刷株式会社 モールド管理システム
JP2018125565A (ja) * 2018-05-07 2018-08-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー インプリントリソグラフィーのためのインプリント材料

Also Published As

Publication number Publication date
JP4081077B2 (ja) 2008-04-23
KR101117437B1 (ko) 2012-02-29
US7273564B2 (en) 2007-09-25
FR2864698B1 (fr) 2007-05-11
US20050139576A1 (en) 2005-06-30
GB2409574B (en) 2006-05-10
GB0425499D0 (en) 2004-12-22
GB2409574A (en) 2005-06-29
FR2864698A1 (fr) 2005-07-01
US20080017312A1 (en) 2008-01-24
CN100361026C (zh) 2008-01-09
KR20050067244A (ko) 2005-07-01
CN1637614A (zh) 2005-07-13

Similar Documents

Publication Publication Date Title
JP4081077B2 (ja) 平板表示素子の製造方法及び装置
JP4629615B2 (ja) 液晶表示素子の製造方法
JP4203050B2 (ja) 平板表示素子の製造方法及び装置
US8366976B2 (en) Method for fabricating flat panel display device
US7989271B2 (en) Method for fabricating an LCD device
US20090041883A1 (en) Apparatus for fabricating flat panel display
US7807082B2 (en) Apparatus for fabricating flat panel display device and method for fabricating thereof
JP4542420B2 (ja) 薄膜のパターニング方法と平板表示素子の製造方法及び装置
KR101076423B1 (ko) 에치레지스트와 이를 이용한 평판표시소자의 제조방법 및장치
KR100965424B1 (ko) 평판 표시 소자의 제조방법 및 장치
KR101461028B1 (ko) 평판표시소자의 제조장치 및 그 제조방법
KR101192774B1 (ko) 평판표시소자용 소프트 몰드의 제조방법
KR101134164B1 (ko) 평판표시소자의 제조장치 및 그 제조방법
KR20060116394A (ko) 평판표시소자의 제조장치 및 방법
KR20090070134A (ko) 평판표시장치의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071010

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4081077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140215

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250