JP2005191446A - 発光素子用パッケージ及びこれを具えた発光デバイス - Google Patents

発光素子用パッケージ及びこれを具えた発光デバイス Download PDF

Info

Publication number
JP2005191446A
JP2005191446A JP2003433846A JP2003433846A JP2005191446A JP 2005191446 A JP2005191446 A JP 2005191446A JP 2003433846 A JP2003433846 A JP 2003433846A JP 2003433846 A JP2003433846 A JP 2003433846A JP 2005191446 A JP2005191446 A JP 2005191446A
Authority
JP
Japan
Prior art keywords
light emitting
layer
land
package
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003433846A
Other languages
English (en)
Inventor
Masaki Hongo
政紀 本郷
Masami Fukuyama
正美 福山
Takashi Ogura
隆 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003433846A priority Critical patent/JP2005191446A/ja
Priority to CNB2004100957071A priority patent/CN100420047C/zh
Priority to US11/019,615 priority patent/US20050141396A1/en
Publication of JP2005191446A publication Critical patent/JP2005191446A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Led Device Packages (AREA)

Abstract

【課題】 十分に高い発光効率が得られる発光素子用パッケージを提供する。
【解決手段】 本発明に係る発光素子用パッケージは、基体11の上面に枠体14を設置して、発光素子を収容するためのキャビティ10が形成され、枠体14の内周面には第１反射層５が形成されている。基体11の上面には、発光素子を搭載するための一対のランド層31、41が形成されている。又、基体11には、少なくともキャビティ10の底面に露出する領域の内、ランド層31、41が形成されていない領域の下層位置に、第２反射層６が形成されている。
【選択図】 図２

Description

本発明は、発光素子を搭載するためのパッケージ及び該パッケージを具えた発光デバイスに関するものである。
従来、発光素子用パッケージは、図１０に示す如く、それぞれセラミック製の基体(７)と枠体(71)を接合一体化して構成されており、枠体(71)の内側には、発光素子(２)の収容空間(キャビティ)が形成されると共に、枠体(71)の内周面には、キャビティの全周を包囲する金属層(50)が形成されている。又、基体(７)の上面には、発光素子(２)の一対の端子(給電端子及びアース端子)がそれぞれ接続されるべき一対のランド層(37)(47)が形成され、両ランド層(37)(47)は、ビアホール(38)(48)を介して、基体(７)の裏面に配備された一対の外部電極(30)(40)にそれぞれ繋がっている(特許文献１参照)。
発光素子(２)は、一方のランド層(47)の表面に搭載されて、一方の端子が該ランド層(47)と接続されると共に、他方の端子がワイヤー(21)を介して他方のランド層(37)に接続される。
上記発光デバイスにおいては、発光素子(２)から全方位に光が出射され、前方(図１０の上方)に向かって出射された光はそのまま前方へ進行し、側方に向かって出射された光は、金属層(50)の表面にて反射されて進路が変更され、前方へ進行することになる。又、ランド層(37)(47)も反射層としての機能を発揮し、発光素子(２)からの光を前方へ向けて反射させる。
特開２００２−２３２０１７号公報[H01L33/00]
しかしながら、図１０に示す発光デバイスにおいては、ランド層(37)(47)と金属層(50)の間や、ランド層(37)(47)間に、電気的絶縁のための隙間Ｇが設けられていたために、発光素子(２)からの光が該隙間Ｇを通過して基体(７)の内部へ漏れてしまうので、発光効率が低い問題があった。
そこで出願人は、図１１及び図１２に示す如く、パッケージ(８)のキャビティ(80)を包囲して金属層(51)を形成すると共に、キャビティ(80)の底面に露出する一対のランド層(81)(82)を、更に周囲に向かって拡大し、キャビティ(80)の底面においてランド層(37)(47)と金属層(50)の間に隙間のない発光デバイスを開発した。該発光デバイスにおいては、一対のランド層(81)(82)がそれぞれビアホール(83)(85)を介して一対の外部電極(84)(86)に接続されている。
尚、一対のランド層(81)(82)が金属層(51)と接触すると両ランド層(81)(82)間で電気的短絡が生じるために、金属層(51)は、その下端部がランド層(81)(82)に達しない深さ寸法に形成されている。
上記発光デバイスにおいては、発光素子(２)からキャビティ底面に向けて出射された光の殆どがランド層(81)(82)の表面で反射されて前方へ進行するので、発光効率は従来よりも向上する。
ところが、上述の如くランド層(81)(82)間の隙間は不可欠であるため、発光素子(２)から該隙間領域へ向かって出射された光を前方へ反射することが出来ず、依然として十分に高い発光効率が得られない問題があった。
そこで本発明の目的は、従来よりも十分に高い発光効率が得られる発光素子用パッケージ及びその製造方法を提供することである。
本発明に係る発光素子用パッケージは、絶縁材料からなる基体(11)の上面に絶縁材料からなる枠体(14)を設置して構成され、枠体(14)の内側には発光素子を収容するためのキャビティ(10)が形成され、枠体(14)の内周面には、キャビティ(10)の全周を包囲する第１の反射層(５)が形成されている。基体(11)の上面には、発光素子の一対の端子がそれぞれ接続されるべき一対のランド層(31)(41)が互いに離間して形成され、両ランド層(31)(41)は、基体(11)に配備された一対の外部電極(３)(４)にそれぞれ繋がっている。又、前記基体(11)には、少なくともキャビティ(10)の底面に露出する領域の内、前記ランド層(31)(41)が形成されていない領域の下層位置に、第２の反射層(６)が形成されている。
尚、基体(11)及び枠体(14)はそれぞれ、セラミック製若しくは合成樹脂製である。
上記本発明の発光素子用パッケージに発光素子を搭載してなる発光デバイスにおいて、発光素子(２)から両ランド層(31)(41)間の隙間領域に向かって出射された光は、基体(11)の表層部を透過するが、第２の反射層(６)の表面にて反射されて、前方へ進行する。ここで、第２の反射層(６)は、少なくともキャビティ(10)の底面に露出する領域の内、前記ランド層(31)(41)が形成されていない領域に拡がっているので、両ランド層(31)(41)間の隙間領域に入射した光は漏れることなく、全てが反射されることになる。
尚、第２の反射層(６)は、両ランド層(31)(41)から離間しているので、両ランド層(31)(41)間に短絡は生じない。
本発明に係る発光素子用パッケージによれば、発光素子(２)からパッケージ(１)のキャビティ(10)の底面に向けて出射された光が全て反射されるので、従来よりも十分に高い発光効率が得られる。
以下、本発明の実施形態につき、図面に沿って具体的に説明する。
本発明に係る発光デバイスは、図１に示す如く、セラミック製のパッケージ(１)にＬＥＤからなる発光素子(２)を搭載して構成されている。パッケージ(１)には発光素子(２)を収容するためのキャビティ(10)が凹設され、該キャビティ(10)の底面には、銀等の導電性材料によって第１のランド層(31)と第２のランド層(41)が互いに離間して形成され、発光素子(２)の上面に設けられた給電端子(図示省略)がワイヤー(21)を介して第１のランド層(31)に接続されると共に、発光素子(２)の裏面に設けられたアース端子(図示省略)が第２のランド層(41)に直接に接続されている。
又、パッケージ(１)には一対の外部電極(３)(４)が配備され、図２に示す如く、前述の第１及び第２のランド層(31)(41)がそれぞれビアホール(32)(42)を介して一対の外部電極(３)(４)に接続されている。
図１に示す発光デバイスは、外部電極(３)(４)を下に向けて横に倒した姿勢で回路基板上に表面実装され、該回路基板上の一対のランドに外部電極(３)(４)が半田接合される。そして、回路基板から発光素子(２)に対して給電が行なわれることによって、発光素子(２)が動作し、全方位に向けて光が出射されることになる。
図７はパッケージ(１)の積層構造を表わしている。図示の如く、下層部(12)及び上層部(13)からなる平板状の基体(11)の上面に、前記キャビティ(10)となる中央孔(10a)が開設された枠体(14)を設置して、図５及び図６に示す一体のパッケージ(１)が構成されている。
尚、図６及び図７においては、図示の便宜上、ランド層(31)(41)や外部電極(３)(４)等の金属層が露出している領域にもハッチングを施している。
図７に示す如く、パッケージ(１)を構成する枠体(14)には、貫通孔(11a)の内周面に、銀等の金属からなる第１の反射層(５)が形成されている。
基体(11)の下層部(12)には、その側面に前述の一対の外部電極(３)(４)が配備されると共に、その上面には、外部電極(３)(４)にそれぞれ繋がる電極層(39)(49)が形成されている。更に、両電極層(39)(49)の間には、銀等の金属からなる第２の反射層(６)が形成されている。
又、基体(11)の上層部(13)には、その上面に前述の第１及び第２のランド層(31)(41)が形成されると共に、これらのランド層(31)(41)と下層部(12)上面の電極層(39)(49)とを互いに連結するビアホール(32)(42)が配備されている。
基体(11)の上層部(13)に形成された第１ランド層(31)は、上層部(13)の上面に露出する露出部(33)と、該露出部(33)から周囲に拡がると共に上層部(13)の内部に埋設された埋設部(34)とから構成されている。一方、上層部(13)に形成された第２ランド層(41)は、その全体が上層部(13)の上面に沿って拡がっている。
尚、第１ランド層(31)と第２ランド層(41)の間には、両ランド層(31)(41)間の絶縁に必要な間隙が設けられている。
図５及び図６に示す如く、第１ランド層(31)の露出部(33)は、パッケージ(１)のキャビティ(10)の底面に露出して、その周囲の第１反射層(５)や第２ランド層(41)とは離間している。第１ランド層(31)の埋設部(34)は、第１反射層(５)の下端部よりも外側に伸びている。一方、第２ランド層(41)は、その外周部が第１反射層(５)の下端部と接続されている。
図３は、図２のＡ部を拡大して示し、図４は、図２のＢ−Ｂ線に沿う断面を示すものである。図３及び図４に示す如く、第１ランド層(31)の埋設部(34)は、第１反射層(５)の下端部から僅かな隙間Ｓ(１０〜３０μｍ)を隔てて、第１反射層(５)の下端部よりも外側へ伸びている。
第２反射層(６)は、図６に示す如く両ランド層(31)(41)の間に形成された間隙部を包含する広さに形成されており、図２に示す如く基体(11)の内部に埋設されて、両ランド層(31)(41)との間に、基体(11)の表層部によって形成される絶縁層が介在している。
図８(ａ)(ｂ)(ｃ)は、上記パッケージ(１)の製造工程を示している。
先ず、図８(ａ)の如く貫通孔(17a)を有して前記枠体(14)となるセラミックグリーンシート(17)と、図８(ｂ)の如く第１及び第２のランド層(31)(41)を具えて前記基体(11)の上層部(13)となるセラミックグリーンシート(16)と、図８(ｃ)の如く外部電極(３)(４)及び第２反射層(６)を具えて前記基体(11)の下層部(12)となるセラミックグリーンシート(15)とをそれぞれ作製する。次にこれら３枚のグリーンシート(15)(16)(17)を接合して焼成を施す。これによって、図５及び図６に示す一体のパッケージ(１)が得られる。
図９(ａ)(ｂ)(ｃ)は、図８(ｂ)に示すセラミックグリーンシート(16)の製造工程を示している。図９(ａ)に示す如くビアホール(35)(45)が形成されたセラミックグリーンシート(16a)の上面に一対の金属層(36)(46)を形成する。次に図９(ｂ)に示す如く、一方の金属層(36)の端部を覆って、オーバコートガラスからなる絶縁層(９)を形成した後、該セラミックグリーンシート(16a)を厚さ方向に圧縮する。
この結果、図９(ｃ)に示す如く、金属層(36)(46)と絶縁層(９)とが、セラミックグリーンシート(16a)の表面に押し込まれて、グリーンシート(16a)の表面が平坦化される。この際、金属層(36)の絶縁層(９)によって覆われた領域は、絶縁層(９)によって押圧されることにより、絶縁層(９)によって覆われない領域よりも絶縁層(９)の厚さだけ深く押し込まれて、セラミックグリーンシート(16a)の内部に埋設され、図８(ｂ)に示すセラミックグリーンシート(16)が得られる。
ここで、絶縁層(９)は、焼成を施されることによって基体(11)の表層部の一部となる。
上述の製造工程によって作製されたパッケージ(１)に図１及び図２の如く発光素子(２)を搭載することによって、本発明の発光デバイスが完成する。
該発光デバイスにおいては、発光素子(２)から全方位に向けて出射された光の内、反射層(５)の表面へ入射した光は、該表面にて反射されて前方(図１及び図２の上方)に向かって進行する。ここで、反射層(５)は、キャビティ(10)の底面に達する深さ寸法に形成されているので、発光素子(２)から側方に向けて出射された全ての光が前方へ向けて反射されることになる。
又、該発光デバイスにおいては、発光素子(２)からキャビティ(10)の底面に向けて出射された光の内、第１ランド層(31)の露出部(33)と第２ランド層(31)の表面に入射した光は、該表面にて反射されて、前方へ進行することになる。又、反射層(５)の下端部と第１ランド層(31)の露出部(33)との間の領域に入射した光は、基体(11)の表層部を透過するが、第１ランド層(31)の埋設部(34)の表面にて反射されて、前方へ進行することになる。
更に、第１ランド層(31)と第２ランド層(41)との間の隙間領域に入射した光は、基体(11)の上層部(13)を透過するが、第２反射層(６)の表面にて反射されて、前方へ進行することになる。
本発明に係る発光デバイスにおいては、前述の如く発光素子(２)から出射された全ての光が前方へ進行することになるので、従来よりも十分に高い発光効率が得られる。
又、上述の本発明に係る発光素子用パッケージの製造方法によれば、図９に示す如くグリーンシート製造工程の一部に改変を加えるだけで、本発明に係る発光素子用パッケージを容易に製造することが出来る。
尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、パッケージ(１)は、セラミック製に限らず、合成樹脂製とすることも可能である。
本発明に係る発光デバイスの斜視図である。 該発光デバイスの断面図である。 図２のＡ部の拡大断面図である。 図２のＢ−Ｂ線に沿う拡大断面図である。 パッケージの斜視図である。 パッケージの平面図である。 パッケージの分解斜視図である。 パッケージの製造工程を示す図である。 基体の上層部となるグリーンシートの製造工程を示す図である。 従来の発光デバイスの断面図である。 従来の更に他の発光デバイスを示す断面図である。 該発光デバイスのパッケージの平面図である。
符号の説明
(１) パッケージ
(10) キャビティ
(11) 基体
(14) 枠体
(２) 発光素子
(21) ワイヤー
(３) 外部電極
(31) 第１ランド層
(33) 露出部
(34) 埋設部
(４) 外部電極
(41) 第２ランド層
(５) 第１反射層
(６) 第２反射層

Claims (5)

  1. 絶縁材料からなる基体(11)の上面に絶縁材料からなる枠体(14)を設置して、枠体(14)の内側に発光素子を収容するためのキャビティ(10)を形成し、枠体(14)の内周面には、キャビティ(10)の全周を包囲する反射層(５)が形成され、基体(11)の上面には、発光素子の一対の端子がそれぞれ接続されるべき一対のランド層(31)(41)が互いに離間して形成され、両ランド層(31)(41)は、基体(11)に配備された一対の外部電極(３)(４)にそれぞれ繋がっている発光素子用パッケージにおいて、前記基体(11)には、少なくともキャビティ(10)の底面に露出する領域の内、前記ランド層(31)(41)が形成されていない領域の下層位置に、第２の反射層(６)が形成されていることを特徴とする発光素子用パッケージ。
  2. 基体(11)及び枠体(14)はそれぞれ、セラミック製若しくは合成樹脂製である請求項１に記載の発光素子用パッケージ。
  3. 基体(11)は、下層部(12)と上層部(13)を接合して構成され、下層部(12)と上層部(13)の接合界面に前記第２の反射層(６)が形成されている請求項１又は請求項２に記載の発光素子用パッケージ。
  4. 前記基体(11)の上面に形成された一対のランド層(31)(41)の内、一方のランド層(41)は、基体(11)の上面に沿って拡がり、その外周部が反射層(５)の下端部と接続されており、他方のランド層(31)は、基体(11)の上面に露出する露出部(33)と、該露出部(33)から周囲に拡がると共に基体(11)の内部に埋設された埋設部(34)とから構成され、該埋設部(34)の外周部は、反射層(５)の下端部の下方位置に達し若しくは該下方位置よりも外側に伸びている請求項１乃至請求項３の何れかに記載の発光素子用パッケージ。
  5. パッケージ(１)に発光素子(２)を搭載して構成され、パッケージ(１)は、絶縁材料からなる基体(11)の上面に絶縁材料からなる枠体(14)を設置して構成され、枠体(14)の内側に発光素子を収容するためのキャビティ(10)が形成され、枠体(14)の内周面には、キャビティ(10)の全周を包囲する反射層(５)が形成され、基体(11)の上面には、発光素子(２)の一対の端子がそれぞれ接続されるべき一対のランド層(31)(41)が互いに離間して形成され、両ランド層(31)(41)は、基体(11)に配備された一対の外部電極(３)(４)にそれぞれ繋がっている発光デバイスにおいて、パッケージ(１)の基体(11)には、少なくともキャビティ(10)の底面に露出する領域の内、前記ランド層(31)(41)が形成されていない領域の下層位置に、第２の反射層(６)が形成されていることを特徴とする発光デバイス。
JP2003433846A 2003-12-26 2003-12-26 発光素子用パッケージ及びこれを具えた発光デバイス Pending JP2005191446A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003433846A JP2005191446A (ja) 2003-12-26 2003-12-26 発光素子用パッケージ及びこれを具えた発光デバイス
CNB2004100957071A CN100420047C (zh) 2003-12-26 2004-11-24 发光元件用封装件及其制造方法
US11/019,615 US20050141396A1 (en) 2003-12-26 2004-12-23 Package for light emitting element and process for fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003433846A JP2005191446A (ja) 2003-12-26 2003-12-26 発光素子用パッケージ及びこれを具えた発光デバイス

Publications (1)

Publication Number Publication Date
JP2005191446A true JP2005191446A (ja) 2005-07-14

Family

ID=34791109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003433846A Pending JP2005191446A (ja) 2003-12-26 2003-12-26 発光素子用パッケージ及びこれを具えた発光デバイス

Country Status (1)

Country Link
JP (1) JP2005191446A (ja)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49109478U (ja) * 1973-01-13 1974-09-19
JPS49110292A (ja) * 1973-02-21 1974-10-21
JPS5667769U (ja) * 1979-10-26 1981-06-05
JPH11186614A (ja) * 1997-12-22 1999-07-09 Rohm Co Ltd チップ型ｌｅｄ
JPH11340515A (ja) * 1998-05-22 1999-12-10 Nichia Chem Ind Ltd 発光装置及びそれを用いた表示装置
JP2000022221A (ja) * 1998-07-06 2000-01-21 Nichia Chem Ind Ltd 発光ダイオード
JP2002232017A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 発光素子収納用パッケージおよびその製造方法
JP2003243717A (ja) * 2002-02-14 2003-08-29 Matsushita Electric Works Ltd 発光装置
JP2003273405A (ja) * 2002-03-19 2003-09-26 Kyocera Corp 発光素子収納用パッケージ
JP2004235204A (ja) * 2003-01-28 2004-08-19 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2005056941A (ja) * 2003-08-07 2005-03-03 Citizen Electronics Co Ltd 発光ダイオード
JP2005109382A (ja) * 2003-10-02 2005-04-21 Citizen Electronics Co Ltd 発光ダイオード
JP2005109113A (ja) * 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd 半導体発光装置、発光モジュール、照明装置、および半導体発光装置の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49109478U (ja) * 1973-01-13 1974-09-19
JPS49110292A (ja) * 1973-02-21 1974-10-21
JPS5667769U (ja) * 1979-10-26 1981-06-05
JPH11186614A (ja) * 1997-12-22 1999-07-09 Rohm Co Ltd チップ型ｌｅｄ
JPH11340515A (ja) * 1998-05-22 1999-12-10 Nichia Chem Ind Ltd 発光装置及びそれを用いた表示装置
JP2000022221A (ja) * 1998-07-06 2000-01-21 Nichia Chem Ind Ltd 発光ダイオード
JP2002232017A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 発光素子収納用パッケージおよびその製造方法
JP2003243717A (ja) * 2002-02-14 2003-08-29 Matsushita Electric Works Ltd 発光装置
JP2003273405A (ja) * 2002-03-19 2003-09-26 Kyocera Corp 発光素子収納用パッケージ
JP2004235204A (ja) * 2003-01-28 2004-08-19 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2005056941A (ja) * 2003-08-07 2005-03-03 Citizen Electronics Co Ltd 発光ダイオード
JP2005109113A (ja) * 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd 半導体発光装置、発光モジュール、照明装置、および半導体発光装置の製造方法
JP2005109382A (ja) * 2003-10-02 2005-04-21 Citizen Electronics Co Ltd 発光ダイオード

Similar Documents

Publication Publication Date Title
KR100764432B1 (ko) 아노다이징 절연 층을 갖는 엘이디 패키지 및 그 제조방법
JP5175488B2 (ja) 多層反射面構造を有するｌｅｄパッケージ
JP5612991B2 (ja) 発光装置及びこれを備えた照明装置
JP4773048B2 (ja) 発光ダイオード
JP2018160677A (ja) 半導体発光装置
EP3441666B1 (en) Lighting device for vehicles and lighting tool for vehicles
JP2005109382A (ja) 発光ダイオード
JP2001326390A (ja) 裏面発光チップ型発光素子およびそれに用いる絶縁性基板
JP2009177112A (ja) 発光ダイオードパッケージ
JP6224449B2 (ja) 発光素子搭載用基板およびそれを備えた発光装置
JP3198996U (ja) モジュール化ｌｅｄ蛍光灯
CN103939760A (zh) 照明用光源以及照明装置
US20050141396A1 (en) Package for light emitting element and process for fabricating same
CN105164826A (zh) 光电组件和具有光电组件的电子器件
JP3217354U (ja) 照明装置
JP2005191446A (ja) 発光素子用パッケージ及びこれを具えた発光デバイス
JP2008124297A (ja) 発光装置
JP2005191445A (ja) 発光素子用パッケージ及びその製造方法
JP4959071B2 (ja) 面実装型半導体装置
JP2006156643A (ja) 表面実装型発光ダイオード
KR101719304B1 (ko) 조명 엘리먼트
JPH05235413A (ja) 発光体
KR20090115811A (ko) 조명 장치 및 조명 장치의 제조 방법
JP3974154B2 (ja) 光半導体モジュール及び光半導体装置
JP5049757B2 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100901