JP2005191133A - 配線基板の製造方法および配線基板 - Google Patents

配線基板の製造方法および配線基板 Download PDF

Info

Publication number
JP2005191133A
JP2005191133A JP2003428187A JP2003428187A JP2005191133A JP 2005191133 A JP2005191133 A JP 2005191133A JP 2003428187 A JP2003428187 A JP 2003428187A JP 2003428187 A JP2003428187 A JP 2003428187A JP 2005191133 A JP2005191133 A JP 2005191133A
Authority
JP
Japan
Prior art keywords
solder
wiring board
solder bump
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003428187A
Other languages
English (en)
Inventor
Hajime Saiki
一 斉木
Hidekazu Hanaki
秀和 花木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003428187A priority Critical patent/JP2005191133A/ja
Publication of JP2005191133A publication Critical patent/JP2005191133A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 半田バンプの頂面の径の均一化を図ることができる配線基板の製造方法を提供する。
【解決手段】 凹部40aを設けた加圧治具40を用いて半田バンプ11を加圧する。
【選択図】 図6

Description

本発明は、配線基板の製造方法と配線基板に関する。
従来から、ICチップを配線基板に実装する方法として、配線基板のチップ搭載面に、複数の半田バンプを格子状または千鳥状に形成し、それら半田バンプ上にICチップを重ね合わせて所定の接続温度に加熱(リフロー)することにより半田バンプを介して両者を接続する、いわゆるフリップチップと呼ばれる接続方式が知られている。配線基板には、次のような方法によって半田バンプを形成することができる。すなわち、半田ペーストをスクリーンマスク(あるいはメタルマスク)を介して基板状の所定位置に印刷し、さらにこれを加熱(リフロー)する。
通常、リフロー直後の半田バンプの頂部は、半球状の形態をなしている。しばしば半田印刷量のバラツキが原因で、半田バンプの高さに不一致が生じている。また、多層配線基板では、内層の配線の粗密によって基板表面に凹凸が生じ、この凹凸が原因で半田バンプの高さが不揃いとなることもある。このような状態でICチップの搭載を試みると、接続不良を招く恐れがある。そこで、リフローを行なった後に、半田バンプの頂部を治具で加熱・加圧し、基板の面内方向に平行かつ平坦な頂面を形成するとともに、半田バンプの高さを揃えることが行なわれている(たとえば下記特許文献1参照)。
特開2003−218161号公報
ところで近年、ICの高集積化にともなって配線基板のファインピッチ化に対する要請がますます厳しくなってきている。その要請は、配線基板の構成要素としての半田バンプに対しても及び始めている。具体的には、従来、半田バンプは高さが一定で頂面が平坦であれば、頂面の径に対する制限はあまり厳しくなかった。しかし、ファインピッチ化が進むにつれて、半田バンプの頂面の径のバラツキがICチップと配線基板との接続信頼性に悪影響を及ぼすことが懸念されており、径に対する要請も出始めている。上記特許文献1に開示されているような方法ないし装置では、平坦な頂面は形成できたとしても、径まで均一にすることは困難である。将来的に、半田バンプの頂面の径のバラツキが外観検査項目として加えられたりすると、従来の方法では検査にパスできない製品が頻発する可能性がある。
本発明の課題は、半田バンプの頂面の径の均一化を図ることができる配線基板の製造方法を提供することにある。また、外観の良好な半田バンプを有し、ICチップ等の電子部品との接続性が良好な配線基板を提供する。
課題を解決するための手段および発明の効果
上記課題を解決するために本発明の配線基板の製造方法は、誘電体層と導体層とを交互に積層して配線積層部を形成し、該配線積層部の最外層に位置する誘電体層の主面上に導体層に導通する外部接続用の端子パッドを設け、該端子パッド上に半田バンプを配置したのち、当該配線基板の面内に垂直な方向から半田バンプの頂部を加圧して平坦な頂面を形成する際、頂部が基板面内方向に自由変形することを制限しながら加圧を行なうことを主要な特徴とする。
上記本発明によれば、半田バンプの頂部が基板面内方向に自由変形することを制限しつつ加圧を行なうので、頂面が一定以上の大きさに拡径することを制限できる。したがって、従来のように単純に平坦な加圧面で加圧する方法(特許文献1参照)に比べ、頂面の径のバラツキを小さくできる。基板の平坦性の改善や半田量の制御とあわせて上記方法を実施することにより、より形状統一性のある半田バンプを持った配線基板を製造することが可能となる。
具体的には、半田バンプの基部側の自由変形を許容して加圧を行なうとよい。この方法によれば、基部側を自由変形に半田バンプの高さの変化を吸収させることが可能なので、半田バンプの体積差に基づく高さの差、あるいは基板自体の凹凸に基づく半田バンプの高さの差を当該加圧によって調整することに何ら支障が生じない。
また、端子パッドを複数形成し、それら端子パッドに個別に半田バンプを配置したのち、複数の半田バンプの頂部を一括して加圧し、各半田バンプに同時に平坦な頂面を形成する際に、半田バンプごとに頂部の自由変形を制限すると同時に、同一面内に属する加圧面を各半田バンプに当接させる。これによれば、径の均一化を図ると同時に、半田バンプの高さを確実に一定させることができる。
また、半田バンプの平坦な頂面を形成するための円状の加圧面が底面となり、内周面が半田バンプの頂部の基板面内方向への変形量を制限する拘束面となるような凹部が設けられた加圧治具を用い、凹部に半田バンプの頂部が収容される位置関係にて加圧治具と当該配線基板とを相対接近させて、半田バンプの頂部への加圧を行なうようにすることができる。この方法によれば、半田バンプの頂部は凹部の内周面に当接した後、それ以上拡径することが制限されるので、頂面の径の均一化を確実に図れる。さらに、加圧治具の凹部の内周面が、凹部の開口側が拡径する形のテーパ面とされていると、上記のような効果を過不足無く得ることが容易であるから好適である。
また、本発明の配線基板は、誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部の最外層に位置する誘電体層の主面上に導体層に導通する外部接続用の端子パッドが設けられ、該端子パッド上に半田バンプが配置された配線基板において、半田バンプの頂部は平坦な頂面を有する被成形部とされ、基部は自由変形部を含んでいることを主要な特徴とする。このような配線基板は、半田バンプの外観が良好であり、ICチップのアセンブリを確実に行なえる。
好適な態様においては、端子パッドを露出させるための開口を有するソルダーレジスト層が設けられ、開口から突出するように端子パッド上に半田バンプが配置され、該半田バンプの基部のうち開口より突出した部分が自由変形部とされ、頂部は基板の面内に垂直な方向の断面において台形状を呈している。
以下、添付の図面を参照しつつ本発明の実施形態について説明する。
図3は本発明の一実施形態に係る配線基板1の断面構造を模式的に示すものである。該配線基板は、耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状コア2の両表面に、所定のパターンに配線金属層をなすコア導体層M1,M11がそれぞれ形成される。これらコア導体層M1,M11は板状コア2の表面の大部分を被覆する面導体パターンとして形成され、電源層または接地層として用いられるものである。他方、板状コア2には、ドリル等により穿設されたスルーホール12が形成され、その内壁面にはコア導体層M1,M11を互いに導通させるスルーホール導体30が形成されている。また、スルーホール12は、エポキシ樹脂等の樹脂製穴埋め材31により充填されている。
また、コア導体層M1,M11の上層には、感光性樹脂組成物6にて構成された第一ビア層(ビルドアップ層:誘電体層)V1,V11がそれぞれ形成されている。さらに、その表面にはそれぞれ金属配線7を有する第一導体層M2,M12がCuメッキにより形成されている。なお、コア導体層M1,M11と第一導体層M2,M12とは、それぞれビア34により層間接続がなされている。同様に、第一導体層M2,M12の上層には、感光性樹脂組成物6を用いた第二ビア層(ビルドアップ層:誘電体層)V2,V12がそれぞれ形成されている。その表面には、金属端子パッド10,17を有する第二導体層M3,M13が形成されている。これら第一導体層M2,M12と第二導体層M3,M13とは、それぞれビア34により層間接続がなされている。ビア34は、ビアホール34hとその内周面に設けられたビア導体34sと、底面側にてビア導体34sと導通するように設けられたビアパッド34pと、ビアパッド34pと反対側にてビア導体34hの開口周縁から外向きに張り出すビアランド34lとを有している。
板状コア2の第一主表面MP1においては、コア導体層M1、第一ビア層V1、第一導体層M2および第二ビア層V2が第一の配線積層部L1を形成している。また、板状コア2の第二主表面MP2においては、コア導体層M11、第一ビア層V11、第一導体層M12および第二ビア層V12が第二の配線積層部L2を形成している。いずれも、第一主表面CPが誘電体層6にて形成されるように、誘電体層と導体層とが交互に積層されたものであり、該第一主表面CP上には、複数の金属端子パッド10,17がそれぞれ形成されている。金属端子パッド10,17は、第一配線積層部L1,L2の第一主表面CP側から、Cuメッキ層、無電解Niメッキ層および無電解Auメッキ層がこの順序で積層された構造を有するものである。第一配線積層部L1側の金属端子パッド10は、集積回路チップなどをフリップチップ接続するためのパッド(FCパッド)である半田ランドを構成する。また、第二配線積層部L2側の金属端子パッド17は、配線基板自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するための裏面ランド(PGAパッド、BGAパッド)として利用されるものである。
図1に示すように、半田ランド10は配線基板1の第一主表面の略中央部分に格子状に配列し、各々その上に形成された半田バンプ11(図3)とともにチップ搭載部40を形成している。また、図2に示すように、第二導体層M13内の裏面ランド17も、格子状に配列形成されている。そして、各第二導体層M3,M13上には、それぞれ、感光性樹脂組成物よりなるソルダーレジスト層8,18(SR1,SR11)が形成されている。いずれも半田ランド10あるいは裏面ランド17を露出させるために、各ランドに一対一に対応する形で開口部8a,18aが形成されている。
ビア層V1,V11,V2,V12、およびソルダーレジスト層8,18はたとえば以下のようにして製造されたものである。すなわち、感光性樹脂組成物ワニスをフィルム化した感光性接着フィルムをラミネート(貼り合わせ)し、ビアホール34hに対応したパターンを有する透明マスク(たとえばガラスマスクである)を重ねて露光する。ビアホール34h以外のフィルム部分は、この露光により硬化する一方、ビアホール34h部分は未硬化のまま残留するので、これを溶剤に溶かして除去すれば、所期のパターンにてビアホール34hを簡単に形成することができる(いわゆるフォトビアプロセス)。なお、フォトビアプロセスの代わりにレーザによりビアを形成するレーザビアプロセスを採用することもできる。
第一配線積層部L1側に形成された半田バンプ11は、たとえばSn−Pb半田もしくはSn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Sbなど実質的にPbを含有しない半田(Pbフリー半田)にて構成することができる。半田バンプ11は、平坦な頂面11aを有している。各半田バンプ11の頂面11aは、当該配線基板1の面内に略平行な同一面内に属しており、これにより半田バンプ11の高さが略一致されている。図4に半田バンプ11の拡大模式図を示す。半田バンプ11の頂部11tは、平坦化された頂面11aを有する被成形部とされ、当該配線基板1の面内に垂直な方向の断面において台形状を呈している。頂部11tの外周面11pは、平坦な頂面11aを含む成形面となっている。他方、該頂部11tよりも下(端子パッド10側)の部分である基部11sは、ソルダーレジスト層8の開口8aから食み出ている部分において、曲面状の外周面11qを有する自由変形部となっている。このような半田バンプ11は、外観が良好である。
以下、配線基板1の製造工程について説明する。
まず、周知のビルドアップ法等により、板状コア2の両主表面に誘電体層と導体層とを交互に積層して、配線積層部L1,L2をそれぞれ形成する(配線積層部形成工程)。次に、配線積層部L1,L2のうち最も外側(最上層)に位置する誘電体層6の主面(第一配線積層部L1および第二配線積層部L2の各第一主表面CP)上に、端子パッド10,17を形成する。具体的には、第一配線積層部L1および第二配線積層部L2の各第一主表面CPに、メッキ導通路をなすメッキ用下地導電層を無電解Cuメッキでそれぞれ形成したのち、該メッキ用下地導電層を、フォトレジスト等からなるマスク材にてフォトリソグラフィー工程により、金属端子パッド10,17の形成予定領域が露出するように覆い、その後電解Cuメッキを行なう。電解Cuメッキを行なったのち、マスク材を除去するとともに、メッキ用下地導電層(無電化Cuメッキ)を化学エッチングにより除去する。このようにしてパターンメッキ工程を行ない、図5の工程1に示すように、金属端子パッド10の形成予定位置にCuメッキ層52(厚さ:たとえば10μm以上30μm以下)を分散形態で形成する。
次に、図5の工程2に示すように、配線積層部L1を構成する誘電体層6の第一主表面CPをソルダーレジスト層8にて覆う(ソルダーレジスト形成工程)。ソルダーレジスト層8は、感光性樹脂からなるソルダーレジストフィルムを用いたフォトリソグラフィー工程により形成することができる。具体的には、金属端子パッド10を個別に露出させるための開口8aが形成されるとともに、開口8aの内周縁が金属端子パッド10の主表面外周縁よりも内側に張り出して位置するように、ソルダーレジスト層8のパターニングを行なう。これにより、該開口8aの内周縁部にて、Cuメッキ層52の主表面外周縁部は、当該ソルダーレジスト層8と直接接触した形で覆われることとなる。ソルダーレジスト層8を形成したのち、該ソルダーレジスト層8の開口8a内に露出したCuメッキ層52にNi/Auメッキを施すことにより、端子パッド10を形成することができる(図5:工程2)。
次に、ソルダーレジスト層8をマスク70で被覆し、ソルダーレジスト層8の開口8a内に半田ペーストを印刷法により充填する(図5:工程3)。マスク70を除去し、リフロー工程(図5:工程4)を行なうことにより、端子パッド10の上に半田バンプ11が形成される。リフロー直後(リフロー炉より取出して半田バンプを室温近傍まで冷却した時点)においては、半田バンプ11の頂部は球面状(曲面状)をなしている。
次に、半田バンプ11の頂部を加熱・加圧により成形して、図3で示したように平坦な頂面11aを形成する。本発明においては、図6に示すように、半田バンプ11の1つ1つに対応するように凹部40aが設けられた加圧治具40を用いて、半田バンプ11を当該配線基板1の面内方向(以下、XY方向ともいう)に垂直な方向(以下、Z方向ともいう)から加熱・加圧するようにしている。加圧治具40に設けられた凹部40aに半田バンプ11の頂部11t(図7参照)が収容される位置関係にて、加圧治具40と当該配線基板1とを相対接近させ、半田バンプ11の頂部11tへの加圧を行なう。配線基板1はステージ等に固定しておき、加圧治具40を上下動させる方法が好適である。半田バンプ11は、加圧治具40の凹部40aに応じた形状に成形されるので、形状バラツキ、ひいては頂面11aの径のバラツキを小さくできる。具体的には、所期値に対する誤差を10μm以下に抑えることが可能となる。
図6に示すように、加圧治具40は、ヒータ50,50を内蔵したホルダ44に連結および固定されており、ホルダ44からの熱伝導により、適度に加熱されるようになっている。これにより、加圧治具40で半田バンプ11を加圧したときには、半田バンプ11が加熱されて若干軟化するので、該半田バンプ11の変形を促すことができる。半田バンプ11との接触側における加圧治具40の温度は、半田の組成に応じて定めることができ、たとえばSn−Pb共晶半田であれば120℃〜140℃程度が適正である。なお、Sn−AgやSn−Ag−CuなどのPbフリー半田を使用してもよい。また、加圧治具40が実質的に半田バンプ11を加圧している時間は、およそ1秒程度に調整すると好適である。なお、ヒータ50は加圧治具40自身が内蔵するようにしてもよい。
図7に未成形の半田バンプ11および加圧治具40の凹部40aの拡大断面模式図を示す。図7に示すように、凹部40aの内周面40qは、開口側が拡径する向きのテーパ面とされている。凹部40aの底面40pは円状とすることが普通であるが、楕円状や方形状としてもよい。配線基板1と加圧治具40との相対位置関係は、端子パッド10の表面の中心と、凹部40aの底面40pの中心とがZ方向で概ね一致する位置関係となるようにする。Z方向におけるその位置関係を保ちつつ、加圧治具40を下降する。凹部40aの深さhは、半田バンプ11のソルダーレジスト層8の主表面8pからの突出高さHよりも小に調整されており、かつ凹部40aの開口径wは、ソルダーレジスト層8の開口8aの径Wよりも若干小さめに調整されている。これにより、半田バンプ11の頂部11tが凹部40aに嵌りこんで底面40pに当接する一方、半田バンプ11の基部11s側は凹部40aから食み出るようになる。このような位置関係によれば、加圧治具40の下面40rがソルダーレジスト層8の主表面8pに接触しないので、半田バンプに十分な加圧力が付与される。
加圧治具40を配線基板1に十分接近させると、図8に示すように、凹部40aの形状に沿って半田バンプ11の頂部11tが変形する。半田バンプ11の頂部11は、凹部40a内を充填するように変形したのち、XY方向への自由変形が制限されて、拡径できなくなる。他方、基部11s側における、ソルダーレジスト層8から突出した部分は、加圧治具40の下端面40rとソルダーレジスト層8の主表面8pとの間に形成された間隙HSに逃げるように、XY方向に変形(膨張)することができる。また、加圧中に間隙HSが形成されるように、加圧治具40の凹部40aの深さ調整を行なうことが望ましい。この構成によれば、半田バンプ11はソルダーレジスト層8から食み出ている部分が確実に変形できることとなるので、無理な応力が端子パッド10ひいては配線基板1に懸かったりすることを防止できる。
また、図6に示したように、配線基板1には端子パッド10が複数形成されており、それら端子パッド10に個別に半田バンプ11が配置される。複数の半田バンプ11の頂部11tを一括して加圧し、各半田バンプ11に同時に平坦な頂面11aを形成するために、加圧治具40においては、配線基板1における半田バンプ11の配列に一致するように、互いに同一形態(深さ、底面の径など)に調整されてなる複数の凹部40aを形成するとよい。加圧治具40の凹部40aの底面40pは、互いに同一面内に属するので、半田バンプ11の高さを一定にすることができる。
なお、本実施形態においては、加圧治具40の凹部40aは、円状の底面40pと、開口側が拡径する形のテーパが付与された内周面40qとを持つものとして構成した。その構成において凹部40aは、開口側に向かって連続的に拡径することとなる。他方、図9に示すような別形態を採用することも可能である。図9(a)は、段差面46fを設けることにより、開口側に向かうにしたがって段階的に拡径している段付凹部46aを形成した加圧治具46を示している。また、本実施形態と図9(a)の形態とを組み合わせることも可能である。すなわち、図9(b)のように、開口側が拡径する形のテーパ面48qと、段差面48fとを有する凹部48aを形成した加圧治具48も好適に採用できる。
加圧治具40は、強度、難半田付着性、凹部40aの形成精度等を考慮し、少なくとも凹部40aがセラミックによって構成されていることが望ましい。たとえば、加圧治具40全体をセラミックで構成するほか、半田バンプ11との接触側にセラミック層を形成するようにしてもよい。本実施形態では、加圧治具40全体をセラミックで構成している。好適に使用できるセラミックとしては、アルミナ、ジルコニア、窒化アルミニウム、窒化珪素、炭化珪素などを例示することができる。本実施形態においては、窒化珪素セラミックで加圧治具40を構成している。加圧治具40をホルダ44に着脱可能とすることにより、ホルダ44から取り外して清掃したり、新品に交換したりすることが簡単になる。
加圧治具40は、たとえば次のようにして作製することができる。まず、ダイプレス成形法や射出成形法により原料粉末を成形して粉末成形体を作り、これを焼成する。得られた焼成品に切削加工等により凹部40aを形成することにより、加圧治具40が得られる。凹部40aを形成するための切削加工を施したのちに、難半田付着性を向上させるために、化学エッチング等の手法により凹部40a内を研磨するとよい。一方、ホルダ44は、たとえば金属、セラミック、超硬合金やサーメット等の金属−セラミック複合材料により構成することができる。ヒータ50としては、セラミックあるいは金属製の抵抗発熱体を内蔵したセラミックヒータ等を使用することができる。
次に、図10に示すのは、半田バンプ11の頂部11tを加圧して平坦な頂面11aを形成するための半田バンプ平坦化装置100の主要な構成を表す概略図である。半田バンプ平坦化装置100は、配線基板1を載置するステージ55と、XY方向における配線基板1と加圧治具40との相対位置調整を行なうためにステージ55を駆動するモータM(アクチュエータ)と、ステージ55に載置された配線基板1の半田バンプ11を加圧する加圧治具40と、加圧治具を連結固定するホルダ44と、ホルダ44を上下動してステージ55上に固定された配線基板1に対して加圧治具40を接近・離間させる昇降機構83と、ホルダ44に内蔵されたヒータ50への通電を行なうためのリード51を含む電源53とを備えている。
ステージ55は、配線基板1を支持する平坦な支持面55pと、ステージ55上での配線基板1の位置を固定するための固定具55kとを有している。昇降機構83は、ホルダ44に連結された加圧治具40が、配線基板1との距離が十分離間した退避位置と、配線基板1の半田バンプ11が凹部40aに嵌り込んで平坦な頂面11aが適正に形成されることとなる成形終了位置と、を往復動するように装置されている。具体的には、空気圧シリンダや油圧シリンダなどのシリンダ機構により昇降機構83を構成できる。図10の例では、シリンダ部81に圧縮空気を導入してシリンダ軸80を昇降する仕組みとなっている。シリンダ軸80の昇降移動量の調節により、加圧治具40が半田バンプ11に付与する加圧力を調節できるようにしてもよい。
なお、複数個の配線基板1が連結された連結配線基板(多数個取り基板、大判とも呼ばれている)をステージ55の上に載置および固定し、個々の配線基板1に形成された半田バンプ11を成形する場合には、次のような手順を採用することができる。すなわち、NC制御装置等によってモータMを駆動してステージ55をXY方向に移動させることにより、連結配線基板と加圧治具40との相対位置関係を切り換えつつ、加圧治具40を各配線基板1に対して順次昇降させ、これにより各配線基板1の半田バンプ11を成形する。また、モータMの駆動をNC制御装置等により制御するようにすれば、配線基板1と加圧治具40との相対位置合わせ精度も高い。
また、配線基板1と加圧治具40との相対位置合わせ精度を高めるために、フィードバック機構を設けることができる。具体的には、図12に示すように、配線基板1に予め形成したアライメントマークARを撮像するCCDセンサ等の撮像手段90と、撮像手段90から取得する撮像結果に基づいてXY方向へのステージ55の移動量を算出する算出手段を含む制御装置91と、上記算出手段によって算出されたステージ55の必要移動量に対応した命令を制御装置91より取得してモータMの駆動を制御するモータ制御手段92(図12中ではドライバ)と、を図10の半田バンプ平坦化装置100に追加装備し、改良された半田バンプ平坦化装置101を構成することができる。この半田バンプ平坦化装置101は、凹部40aを形成した加圧治具40を適用するのにすこぶる好適である。なお、図10および図12の形態では、ステージ55をXY方向(基板の主面に平行な方向)に移動させるようにしているが、加圧治具40、ホルダ44および昇降機構83をXY方向に移動するようにモータ等の駆動系を装置してよい。
また、凹部40aを設けた加圧治具40で半田バンプ11を平坦化するに際しては、両者の位置合わせ精度が技術的にクリアすべきハードルとなる。すでに例示したNC制御やフィードバック制御により、マイクロメートルオーダの位置合わせ制度を得ることが十分可能であるものの、装置コストの面で不利が生じることも考えられる。位置合わせ精度の問題に鑑み、図11に示すような、改良された加圧治具42を提供することもできる。加圧治具42は、揺動部材59を介挿する形でホルダ44に連結されている。ヒータ58は、加圧治具42に内蔵するようにしてもよい。揺動部材59は、XY方向に微小に弾性変形するような金属部材(たとえばベローズ)とすることができる。このような加圧治具42は、XY方向に微小揺動するので凹部42aと半田バンプ11とが上下で多少ずれていても、そのズレを揺動部材59に吸収させることが可能である。
本発明にかかる配線基板の一実施形態を示す平面図。 同じく裏面図。 配線基板の断面構造の一例を示す図。 本発明にかかる方法により成形された半田バンプの拡大模式図。 配線基板の製造方法にかかる工程説明図。 半田バンプの平坦化方法を示す説明図。 未成形の半田バンプおよび加圧治具の凹部の拡大断面模式図。 加圧時の半田バンプおよび加圧治具の凹部の拡大断面模式図。 加圧治具の凹部の別形態を示す断面模式図。 半田バンプ平坦化装置の主要な構成を表す概略図。 加圧治具の改良例を示す概略図。 図10の半田バンプ平坦化装置に位置合わせ機構を設けた概略図。
符号の説明
1 配線基板
6 誘電体層
7 内層導体層
8 ソルダーレジスト層
8a 開口
L1 配線積層部
10 金属端子パッド(端子パッド)
11 半田バンプ
11a 頂面
11t 頂部
11s 基部
40,42,46,48 加圧治具
40a,42a,46a,48a 凹部
40p 底面
40q 内周面
100,101 半田バンプ平坦化装置

Claims (2)

  1. 誘電体層と導体層とを交互に積層して配線積層部を形成し、該配線積層部の最外層に位置する前記誘電体層の主面上に前記導体層に導通する外部接続用の端子パッドを設け、該端子パッド上に半田バンプを配置したのち、当該配線基板の面内に垂直な方向から前記半田バンプの頂部を加圧して平坦な頂面を形成する際、前記頂部が基板面内方向に自由変形することを制限しながら前記加圧を行なうことを特徴とする配線基板の製造方法。
  2. 誘電体層と導体層とが交互に積層された配線積層部を有し、該配線積層部の最外層に位置する前記誘電体層の主面上に前記導体層に導通する外部接続用の端子パッドが設けられ、該端子パッド上に半田バンプが配置された配線基板において、前記半田バンプの頂部は平坦な頂面を有する被成形部とされ、基部は自由変形部を含んでいることを特徴とする配線基板。
JP2003428187A 2003-12-24 2003-12-24 配線基板の製造方法および配線基板 Pending JP2005191133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003428187A JP2005191133A (ja) 2003-12-24 2003-12-24 配線基板の製造方法および配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003428187A JP2005191133A (ja) 2003-12-24 2003-12-24 配線基板の製造方法および配線基板

Publications (1)

Publication Number Publication Date
JP2005191133A true JP2005191133A (ja) 2005-07-14

Family

ID=34787267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003428187A Pending JP2005191133A (ja) 2003-12-24 2003-12-24 配線基板の製造方法および配線基板

Country Status (1)

Country Link
JP (1) JP2005191133A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073951A (ja) * 2005-08-30 2007-03-22 Commissariat A L'energie Atomique 部材の接合手段及び/又ははんだ付け手段の形成方法
JP2007305741A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法
JP2009516378A (ja) * 2005-11-18 2009-04-16 パック テック−パッケージング テクノロジーズ ゲーエムベーハー マイクロ電子部品とキャリア基板との間に接点構造を形成する方法、および、この方法によって形成されるアセンブリユニット

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073951A (ja) * 2005-08-30 2007-03-22 Commissariat A L'energie Atomique 部材の接合手段及び/又ははんだ付け手段の形成方法
JP2009516378A (ja) * 2005-11-18 2009-04-16 パック テック−パッケージング テクノロジーズ ゲーエムベーハー マイクロ電子部品とキャリア基板との間に接点構造を形成する方法、および、この方法によって形成されるアセンブリユニット
JP2007305741A (ja) * 2006-04-10 2007-11-22 Murata Mfg Co Ltd セラミック多層基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP6624271B2 (ja) 実装基板用ウエハ、多層セラミックス基板、実装基板、チップモジュール、及び実装基板用ウエハの製造方法
US7358445B1 (en) Circuit substrate and apparatus including the circuit substrate
US20150287615A1 (en) Methods for forming ceramic substrates with via studs
JP2005216935A (ja) 半導体装置およびその製造方法
JP2009117767A (ja) 半導体装置の製造方法及びそれにより製造した半導体装置
US6759318B1 (en) Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process
JP2007088475A (ja) キャビティを備えた基板製造方法
JP2011071417A (ja) 配線基板の製造方法
JP2009099963A (ja) はんだバンプを有する配線基板の製造方法
JP4413798B2 (ja) 半導体装置の製造方法
JP2005191132A (ja) 半田バンプ平坦化装置
JP4438389B2 (ja) 半導体装置の製造方法
JP2005191133A (ja) 配線基板の製造方法および配線基板
JP2011151048A (ja) 電子部品の製造方法および電子部品
KR20040001048A (ko) 인쇄회로기판의 미세회로패턴 제조방법
JP7404665B2 (ja) フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法
JP4287757B2 (ja) 回路部品内蔵モジュール及びその製造方法
TWI524442B (zh) 具有焊料凸塊的配線基板之製造方法、焊球搭載用遮罩
JP2005051204A (ja) 電気部品実装モジュールおよびその製造方法
JP4680703B2 (ja) 半導体装置
JP2007067129A (ja) 半導体装置の実装構造
KR101194448B1 (ko) 인쇄회로기판의 제조방법
JP2007329244A (ja) 積層回路配線基板の製造方法
JP5067107B2 (ja) 回路基板および半導体装置
WO2010030962A2 (en) Structures and methods for wafer packages, and probes