JP2005183453A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2005183453A
JP2005183453A JP2003418062A JP2003418062A JP2005183453A JP 2005183453 A JP2005183453 A JP 2005183453A JP 2003418062 A JP2003418062 A JP 2003418062A JP 2003418062 A JP2003418062 A JP 2003418062A JP 2005183453 A JP2005183453 A JP 2005183453A
Authority
JP
Japan
Prior art keywords
temperature
curing agent
semiconductor device
manufacturing
flux activity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003418062A
Other languages
English (en)
Other versions
JP4145779B2 (ja
Inventor
Satoru Katsurayama
悟 桂山
Kazuya Nagatomi
和哉 永富
Yuji Sakamoto
有史 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2003418062A priority Critical patent/JP4145779B2/ja
Publication of JP2005183453A publication Critical patent/JP2005183453A/ja
Application granted granted Critical
Publication of JP4145779B2 publication Critical patent/JP4145779B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 液状樹脂組成物を用いて半導体チップ、特に回路面に突起電極を有する半導体チップを封止する半導体装置の製造方法において、ボイドが少なく信頼性に優れた半導体装置を得る。
【解決手段】 回路面にはんだ突起電極が形成された半導体チップまたは回路基板に、フラックス活性を有する固体硬化剤が分散した液状エポキシ樹脂組成物を塗布し、電極が電気接合されるように回路基板と半導体チップとを位置合わせした後、半導体チップを位置決め装置の加熱ヘッドにて加熱することにより該突起電極と回路基板を電気的に接合し、樹脂を硬化させて製造する半導体装置の製造方法において、加熱の温度プロファイルがはんだ溶融温度まで昇温する過程で、加熱直後から該フラックス活性を有する固体硬化剤が液状熱硬化性樹脂に溶解する温度±30℃まで昇温速度10℃/秒以下で加熱し、その後はんだ溶融温度まで加熱する。
【選択図】 図2

Description

本発明は、半導体装置の製造方法及び半導体装置に関するものである。
近年半導体パッケージの軽薄短小化の技術革新は目覚しいものがあり、さまざまなパッケージ構造が提唱され、製品化されている。従来のリードフレーム接合に代わり、半田のような突起電極により、回路基板(マザーボード)に接合するエリア実装方式は特に重要である。
その中で半導体チップの回路面に直接突起電極が具備されたフリップチップはパッケージを最小化できる方法のひとつである。フリップチップ実装は、半田電極の場合、半田電極の表面の酸化膜を除去するためにフラックスで処理した後リフロー等の方法で接合する。その為半田電極、回路基板等の周囲にフラックスが残存し、不純物として問題となるためフラックスを除去する洗浄を行った後液状封止を行う。その理由としては、直接回路基板(マザーボード)に突起電極で接合するため、温度サイクル試験のような信頼性試験を行うと、チップと回路板の線膨張係数の差により電極接合部の電気的不良が発生するためである。
液状樹脂による封止は、チップの一辺または複数面に液状封止樹脂を塗布し毛細管現象を利用して樹脂を回路板とチップの間隙に流れ込ませる。しかしこの方法はフラクッス処理、洗浄を行うため工程が長くなりかつ洗浄廃液の処理問題等環境管理を厳しくしなければならない。更に液状封止を毛細管現象で行うため封止時間が長くなり、生産性に問題があった。
そこで直接回路基板に樹脂を塗布し、はんだ電極を持ったチップをその上から搭載し半田接合と樹脂封止を同時に行う方法が考案された(特許文献1参照)。この場合、半田を回路基板に接合させるために、熱硬化性樹脂、硬化剤からなる樹脂組成物にフラックス作用を有する成分を添加することが特徴である。具体的な工程としては2つの方法が検討されている。第一の方法は、フリップチップボンダー等を用いて該チップを回路基板の正確な位置に載置し、リフロー炉を通してはんだを溶融させて接続、樹脂を硬化させるもの(全体加熱法)、第二の方法は先と同様にフリップチップボンダーを用いて載置し、該ボンダーのチップ載置ヘッドでチップを押さえつつ、加熱することにより該ボンダー上で接続と封止を行うというものである(部分加熱法)。前者は量産性に優れ、且つマザーボードに搭載する他の部品のはんだ接続を同時に行える長所があるが、リフロー炉で加熱中に樹脂の流動等に基づく位置ずれを起こす可能性があり歩留まりの低下の恐れがある。
一方後者の方法は加熱と圧力を同時に加えることができ、前者の問題である位置ずれがないため、接続歩留まりはきわめて高くできる。しかし、装置を占有するため、量産性が劣るという欠点があるが、はんだ電極数の非常に大きいチップの場合有利な方法である。
また、これらの方法は、はんだ融点まで急速に加熱するため、樹脂を硬化する際に、樹脂且つ又は基板から揮発成分によるボイドの問題があった。
ボイドを解決するための方策としては
(1)樹脂中の加熱温度範囲で揮発する成分を極力低減する。
(2)温度プロファイルの最適化
(3)樹脂の各基材への濡れ性改良
(4)樹脂の硬化性の最適化
(5)基板の予備乾燥
等が検討されているが十分ではなかった。
また、該接続法に用いられる熱硬化性樹脂は、フラックス活性を有する化合物が必須成分となるため、その成分の不純物や、未反応で硬化物中に残存すると、電気特性の低下を招く恐れがある。そこで、エポキシ樹脂/フラックス活性を有する硬化剤の検討が行なわれている(例えば、特許文献2〜4参照)。この系ではフラックス活性種は硬化物のマトリックスの中に含まれるため、より電気的信頼性に優れている。しかし、一般に該フラックス活性を有する化合物は常温で結晶又は固体であり、接合する際にボイドが発生するという問題があった。
米国特許5,128,746号公報 特開2002−293883号公報 特表平11−510961号公報 特開2001−106770号公報
本発明の課題は、液状樹脂組成物を用いて半導体チップ、特に回路面に突起電極を有する半導体チップを封止する半導体装置の製造方法において、ボイドが少なく信頼性に優れた半導体装置を得ることである。
本発明者らは、エポキシ樹脂に固体化合物が分散された系におけるボイドの改善検討を行い、接続プロセスでの加熱プロファイルと樹脂性状の関係がボイド低減に重要であることを見出し、本願発明を完成させるに至ったものである。
本発明の目的は、以下の(1)〜(4)に記載の本発明により達成される。
(1) 回路面にはんだ突起電極が形成された半導体チップまたは回路基板に、フラックス活性を有する固体硬化剤が分散した液状エポキシ樹脂組成物を塗布し、電極が電気接合されるように回路基板と半導体チップとを位置合わせした後、半導体チップを位置決め装置の加熱ヘッドにて加熱することにより該突起電極と回路基板を電気的に接合し、樹脂を硬化させて製造する半導体装置の製造方法において、加熱ヘッドの温度がはんだ溶融温度まで昇温する過程で、該フラックス活性を有する固体硬化剤が液状熱硬化性樹脂に溶解する温度−30℃から該フラックス活性を有する固体硬化剤が液状熱硬化性樹脂に溶解する温度+30℃までの間に昇温速度が3℃/秒以下である時間を1秒間以上設けることを特徴とする半導体装置の製造方法。
(2) 該フラックス活性を有する固体硬化剤が液状熱硬化性樹脂に溶解する温度−20℃から該フラックス活性を有する固体硬化剤が液状熱硬化性樹脂に溶解する温度+20℃までの間に昇温速度が3℃/秒以下である時間を1秒間以上設ける上記(1)記載の半導体装置の製造方法。
(3) フラックス活性を有する固体硬化剤が芳香族カルボン酸残基を含むものである上記(1)又は(2)記載の半導体装置の製造方法。
(4) 該液状エポキシ樹脂組成物が平均粒径6ミクロン以下、最大粒径30ミクロン以下の球状フィラーを含む液状エポキシ樹脂組成物である上記(1)(2)又は(3)記載の半導体装置の製造方法。
本発明に従うと、フラックス活性を有する硬化剤がエポキシ樹脂に溶解する温度で加温温度勾配を緩やかにすることにより、溶解に伴うボイドの発生を押さえることができ、パッケージとしての信頼性向上が図れる。
本発明の半導体装置の製造方法における、加熱温度プロファイルの例としては、図2のようにフラックス作用を有する固体硬化剤の溶解温度付近でその昇温速度を緩やかにさせる。溶解温度とは、固体硬化剤が液状樹脂に溶解する温度として定義される。その測定方法の一例(図4)としては、一定の温度に加温した熱板上に熱電対6を載置し(図4(a))、更に液状エポキシ樹脂組成物を滴下し(図4(b))、目視で固形硬化剤7を含む樹脂組成物1が透明になる温度を該熱電対により測定する(図4(c))ことで測定することができる。熱板の初期設定温度は半田の融点または固体硬化剤自身の融点の内、低いほうの温度を目安に設定しておく。設定温度でも溶解しない場合は本目的に適さない。組成物が着色剤又はフィラーを含む時はそれらを抜いた処方で予め溶解温度を測ることもできる。
この様にして求めた溶解温度に対し、実際の接合温度プロファイルにおいて、その付近の温度での昇温速度(以下、特にこの範囲の昇温速度を温度勾配と称する)を3℃/秒以下になる時間を1秒間以上設定する。
その後、ツールヘッドの加熱温度勾配を高く設定し急速にはんだ融点以上に温度を立ち上げてはんだの接合、封止を行う。
温度勾配が3℃/秒以下になる時間を1秒間以上設定する温度は予め測定した固形硬化剤の溶解温度に対し±30℃の範囲の中で任意に設定することができる。この場合、該温度幅の一部が、溶解温度に対し±30℃の範囲に入っていれば良い。より好ましくは溶解温度±20℃の範囲で行なう。その中で温度勾配が3℃/秒以下になる時間を1秒間以上、好ましくは3秒間以上、より好ましくは5秒間以上設定する。温度勾配の見積もり方としては、(温度上昇幅/その間の経過時間)で概算する。
温度勾配が3℃/秒以下の時間が1秒間より短いと,あとで述べる理由によりボイドが発生してしまうため好ましくない。尚、溶解温度±30℃の温度範囲で該温度勾配を設定した温度域以外の昇温速度は、自由に設定することができる。溶解温度付近での該温度勾配設定を溶解温度±30℃の範囲の中で行う理由としては、この範囲を超えると、固体硬化剤の溶解拡散が不均一になり、硬化速度の不均一性によりヒケのようなボイドを生じてしまう。または、溶解、又は溶解直後に温度が急激に上がるため固体成分に抱埋された揮発分が急激に拡散しボイドを生じるため好ましくない。
また、上記温度勾配を維持する時間は1秒以上維持することが必要である。温度勾配を維持する時間が1秒間より短いと、本発明の効果が発現しにくくなる。また、温度勾配を維持する時間が10秒以上になると工程が長くなり、生産性に支障がきたし好ましくない。
本発明の温度プロファイルを実現させる方法の一例としては、予め所定の温度にツールヘッドを加温し、チップを吸着し樹脂が塗布された回路基板に圧接する。ツールヘッドからの熱伝導で樹脂の溶解温度で所定の温度勾配を設定することができる。そして所定時間経過後ツールヘッドの温度を上昇させ、はんだ融点温度以上に設定するプロファイルにする。
次に、本発明で用いられる液状エポキシ樹脂の例としては、平均エポキシ基が2以上であれば、使用することができ、既存のビスフェノール系ジグリシジルエーテル類、またそれらの水素添加反応により芳香環を飽和炭化水素化したもの、フェノールノボラックとエピクロールヒドリンとの反応で得られるグリシジルエーテルで常温で液状のもの等、またはそれらを混合したものが挙げられる。またこれらの液状樹脂にジヒドロキシナフタレンのジグリシジルエーテル、テトラメチルビフェノールのジグリシジルエーテル等の結晶性エポキシ樹脂を混合し、液状にしたものを使用することもできる。
次に本発明に用いられるフラックス活性を有する固体硬化物の例としては常温で固体の酸無水物、フタル酸等の2価カルボン酸、フェノール酸類、ジヒドラジド類、フェノール樹脂等が挙げられる。これらの化合物は何れも吸湿し易いので製造する際は前もって乾燥を行うほうが好ましい。
本発明に用いるフラックス活性を有する固体硬化剤としては、芳香族カルボン酸残基を含み、水酸基を1分子中に少なくとも2つ以上含むことが好ましい。このようなフラックス活性を有する固体硬化物の例としては、例えば、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、2,5−ジヒドロキシ安息香酸、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、没食子酸、1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、フェノールフタリン、ジフェノール酸等などを挙げることができる。
本発明に用いる液状エポキシ樹脂組成物には、エポキシ樹脂、フラックス活性を有する固体硬化剤の反応を促進するために硬化促進剤を添加することができる。その例としては一般的にエポキシ樹脂の硬化促進剤として用いられるものであり、イミダゾール類、リン化合物、ジアザ化合物、第三級アミン等を挙げることができる。
本発明で用いる絶縁フィラーの例としては、炭酸カルシウム、シリカ、アルミナ、窒化アルミ等が挙げられる。用途によりこれらを複数混合してもよいが、純度、信頼性、コストの点でシリカが好ましい。その添加量は特に制限がないが、 封止樹脂としての特性(耐湿性、作業性等)を保つため液状エポキシ樹脂組成物の80重量%以下である。より好ましくは50%以下である。80重量%を超えると、接合の際、絶縁性のフィラーが半導体素子の突起電極と回路板電極との接合を妨げるからである。
またフィラーの形状は球状であることが好ましい。いわゆる破砕型フィラーの場合はその鋭利な面により半導体素子表面の回路を破壊する恐れがあるからである。また、フィラーの粒径は平均粒径で6μm以下、最大粒径で30μm以下が必要である。これを超えるとはんだ接合時にフィラーにより妨げられ、接続不良を起こす可能性がある。
本発明の液状エポキシ樹脂組成物は、前記液状エポキシ樹脂、硬化剤、硬化促進剤、無機フィラー以外に、必要に応じて反応性希釈材、顔料、染料、レベリング剤、消泡剤、カップリング材等の添加剤を混合し、真空脱泡することにより製造することができる。
<実施例1−4、比較例1−4>
表1に記載の原材料を表1の処方(数値は重量部を示す)に従って秤量し、ミキサーにて混練し、真空脱泡後、液状樹脂組成物を作製した。次に特性を把握するため以下の代用特性を評価した。
(1)常態粘度:
25℃において東機産業(株)製E型粘度計で初期粘度(コーン回転数2.5rpm)及び25℃における0.5rpm/2.5rpmという比をチキソ比とした。
(2)半田バンプ接合率:
信頼性試験前の状態を確認する為、バンプ付きチップ(5mm□、Sn37Pb半田バンプ又はSn3.5Ag半田バンプ)、また対となる厚み0.75mmのFR4基板(パッド開口径:115μm、ソルダーレジスト:TAIYO製PSR−4000AUS5)を用いてバンプを垂直接続させたものを作製し、そこに生じるギャップに液状封止材を介在させることで封止を行った。そのバンプの接合性をテスターにより観察した。(サンプル数n=5、1チップあたりのバンプ数40)
(3)ボイド評価:
上記の半田バンプ接合率評価のために組み立てたパッケージを用いて、硬化した液状封止樹脂組成物内部のボイドの発生具合を日立建機ファインテック(株)製超音波探査映像装置にて観察し、ボイドが発生したものをNG,発生しなかったものをOKとして判定した。
(4)プロファイル設定及び接合方法例:
澁谷工業(株)製フリップチップボンダーDB200を用いて,基板、フリップチップを吸着したツールヘッドを予め所定の一定温度に加温し、基板上に液状封止樹脂を塗布する。直後にツールヘッドを下降させ、フリップチップを基板の所定の位置に設置させる。この状態で所定時間放置することにより、図2のように固形硬化剤が溶解する温度付近において、樹脂の温度勾配を緩やかに設定した。その後ツールヘッドを急加熱し、樹脂温度が図2のように設定させ、はんだの溶融、接合、樹脂の硬化を行なった。
実施例に用いた原材料の内容は下記のとおりである。
ビスF型エポキシ樹脂:粘度;2,000mPa・s(25℃)
フラックス活性を有する固形硬化剤:2,5−ヒドロキシ安息香酸(融点202℃),フェノールフタリン(融点223℃),アジピン酸ジヒドラジド(融点173℃)
硬化促進剤:ジアザビシクロウンデセン(DBU)
球状シリカ:平均粒径:2μm、最大粒径:10μm
上記の測定結果を表1に示す。
Figure 2005183453
*1 球状シリカ:平均粒径:2μm、最大粒径:10μm
*2 固形硬化剤溶解温度付近の昇温条件(上から:設定した温度幅、時間、その間の温度勾配(=温度幅/時間))
*3 *2プロファイル後の樹脂層温度昇温条件
*4 *2プロファイル後のツールヘッドの昇温条件
表1に示したように、実施例1〜4では加熱の温度プロファイルがはんだ溶融温度まで昇温する過程で、加熱直後から各フラックス活性を有する固体硬化剤が液状熱硬化性樹脂に溶解する温度付近での昇温速度とその第一到達温度を制御した為,材料の硬化反応が制御され,高接続性が確保されかつボイド特性として良好な結果をエポキシや固形硬化剤の種類に因らず達成する事が出来た。
一方、比較例1−4では,加熱直後からの昇温速度が高く,同一時間での溶融における応答性が劣った為,溶融不足の固形硬化剤が残存した為,それを起因としたひけボイドが多く発生した。また、急加熱に原材料が耐え切れずに揮発してしまったことも要因ではないかと予想される。加えて,固形硬化剤は溶融後にフラックス活性を発現する為、溶融残渣の多い比較例1−4は半田バンプの接続性も低下傾向にあった。
本発明の半導体装置の製造方法を用いることにより、ノンフローアンダーフィルや圧接工法などのパッケージングにおいて、非常に高いパッケージ信頼性を得ることができ、その工業的メリットは大きい。
フリップチップボンダーによるはんだの接続封止法の一例を示すものであり、(a)(b)(c)(d)(e)の順に工程順を示す。 本発明の温度プロファイル例を示す(参照:実施例1)。 従来の温度プロファイル例を示す(参照:比較例4)。 固形硬化剤の溶融温度測定法の例を示す。
符号の説明
1 液状エポキシ樹脂組成物
2 回路基板
3 ホットプレート
4 ツールヘッド
5 フリップチップ
6 熱電対
7 固形硬化剤

Claims (4)

  1. 回路面にはんだ突起電極が形成された半導体チップまたは回路基板に、フラックス活性を有する固体硬化剤が分散した液状エポキシ樹脂組成物を塗布し、電極が電気接合されるように回路基板と半導体チップとを位置合わせした後、半導体チップを位置決め装置の加熱ヘッドにて加熱することにより該突起電極と回路基板を電気的に接合し、樹脂を硬化させて製造する半導体装置の製造方法において、加熱ヘッドの温度がはんだ溶融温度まで昇温する過程で、該フラックス活性を有する固体硬化剤が液状熱硬化性樹脂に溶解する温度−30℃から該フラックス活性を有する固体硬化剤が液状熱硬化性樹脂に溶解する温度+30℃までの間に昇温速度が3℃/秒以下である時間を1秒間以上設けることを特徴とする半導体装置の製造方法。
  2. 該フラックス活性を有する固体硬化剤が液状熱硬化性樹脂に溶解する温度−20℃から該フラックス活性を有する固体硬化剤が液状熱硬化性樹脂に溶解する温度+20℃までの間に昇温速度が3℃/秒以下である時間を1秒間以上設ける請求項1記載の半導体装置の製造方法。
  3. フラックス活性を有する固体硬化剤が芳香族カルボン酸残基を含むものである請求項1又は2記載の半導体装置の製造方法。
  4. 該液状エポキシ樹脂組成物が平均粒径6ミクロン以下、最大粒径30ミクロン以下の球状フィラーを含む液状エポキシ樹脂組成物である請求項1、2又は3記載の半導体装置の製造方法。
JP2003418062A 2003-12-16 2003-12-16 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP4145779B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003418062A JP4145779B2 (ja) 2003-12-16 2003-12-16 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003418062A JP4145779B2 (ja) 2003-12-16 2003-12-16 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2005183453A true JP2005183453A (ja) 2005-07-07
JP4145779B2 JP4145779B2 (ja) 2008-09-03

Family

ID=34780375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003418062A Expired - Fee Related JP4145779B2 (ja) 2003-12-16 2003-12-16 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP4145779B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506216A (ja) * 2005-08-31 2009-02-12 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 加工部品の表面からイオン性の汚染物質を除去するための水溶液と方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506216A (ja) * 2005-08-31 2009-02-12 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 加工部品の表面からイオン性の汚染物質を除去するための水溶液と方法
JP4852610B2 (ja) * 2005-08-31 2012-01-11 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング 加工部品の表面からイオン性の汚染物質を除去するための水溶液と方法

Also Published As

Publication number Publication date
JP4145779B2 (ja) 2008-09-03

Similar Documents

Publication Publication Date Title
JP4852893B2 (ja) プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法
JP5387874B2 (ja) 液状封止樹脂組成物を用いた半導体装置の製造方法
JP4887850B2 (ja) アンダーフィル用液状樹脂組成物、並びにそれを用いた半導体装置の製造方法及び半導体装置
WO2004059721A1 (ja) 電子部品装置
TW202122545A (zh) 半導體用接著劑及其製造方法、以及半導體裝置及其製造方法
JP3868179B2 (ja) 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置
JP3891550B2 (ja) 液状樹脂組成物、半導体装置の製造方法及び半導体装置
JP3958102B2 (ja) 液状封止樹脂組成物、半導体装置の製造方法及び半導体装置
JP5115900B2 (ja) 液状樹脂組成物およびそれを用いた半導体装置
JP5070789B2 (ja) アンダーフィル用液状樹脂組成物および半導体装置
JP4940768B2 (ja) 液状樹脂組成物及び半導体装置の製造方法
JP4145779B2 (ja) 半導体装置の製造方法及び半導体装置
JP2008085264A (ja) 半導体装置
JP4556631B2 (ja) 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置
JP3957244B2 (ja) 半導体装置の製法
JP4112306B2 (ja) 液状封止樹脂組成物及びこれを用いた半導体装置並びに半導体装置の製造方法
JP2005206664A (ja) 半導体封止用樹脂組成物
JP4119356B2 (ja) 半導体装置の製造方法及び半導体装置
JP4449495B2 (ja) 半導体装置の製造方法及び半導体装置
JP4729873B2 (ja) 半導体素子の組立方法
JP2003192767A (ja) 液状樹脂組成物、半導体装置の製造方法及び半導体装置
JP2004090021A (ja) 硬化性フラックス
JP2006028265A (ja) 液状封止樹脂組成物、電子部品装置およびその製造方法
JP2019197840A (ja) 半導体装置の製造方法
JP4569116B2 (ja) 液状封止樹脂組成物及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080618

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120627

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130627

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees