JP2005181982A - 表示装置及びその駆動方法 - Google Patents

Abstract

【課題】 データ信号線駆動回路にダミーの信号線が存在する場合に、回路を複雑にすることなく、かつ１水平期間を延長することなく表示し得る表示装置及びその駆動方法を提供する。
【解決手段】 ソースドライバＩＣ（ＳＤ）は、それぞれ同じ複数個数のデータ信号線ＳＬを駆動する複数のソースドライバＩＣ（ＳＤ）からなる。複数のソースドライバＩＣ（ＳＤ）は、同一経路の映像信号ＤＡＴの取得を制御する、ソースドライバＩＣ（ＳＤ１〜６）とソースドライバＩＣ（ＳＤ７）との少なくとも２組に分割されている。ソースドライバＩＣ（ＳＤ１〜６）を駆動するための第１スタートパルス及び第１ラッチパルスを出力する一方、ソースドライバＩＣ（ＳＤ７）を駆動するための第２スタートパルス及び第２ラッチパルスを出力する制御回路７が設けられている。
【選択図】 図１

Description

本発明は、例えばテレビのモニタに使用される液晶表示装置等の表示装置及びその駆動方法に関するものであり、詳細には、データ信号線駆動回路にダミーの信号線が存在する場合における表示機能の改善に関するものである。

アクティブマトリクス型の液晶表示装置は、図１１に示すように、表示領域１０１と、複数の走査信号線Ｇ…と、その走査信号線Ｇ…に対して走査信号を出力する走査信号線駆動回路（以下、「ゲートドライバ」という。）１０２と、該複数の走査信号線Ｇ…と略垂直に交差するように設けられた複数のデータ信号線ＳＬ…と、そのデータ信号線ＳＬ…に対して表示信号に対応するデータ信号を出力するデータ信号線駆動回路（以下、「ソースドライバ」という）１０３とを有している。

上記アクティブマトリクス型の液晶表示装置では、上記走査信号線Ｇ…がｎ本、データ信号線Ｄ…がｍ本ある。そして、上記ゲートドライバ１０２は、走査信号線Ｇ…のｎ本を駆動するための複数個のゲートドライバＩＣ（ＧＤ）を有している一方、ソースドライバ１０３は、データ信号線ＳＬ…のｍ本を駆動するための複数個のソースドライバＩＣ（ＳＤ）とを有している。

また、図１２に示すように、走査信号線Ｇ…は、表示領域１０１上の画素毎に存在するＴＦＴ（Thin Film Transistor：薄膜トランジスタ）１０４のゲートに接続され、データ信号線ＳＬは同様にそのＴＦＴ１０４のソースに接続されている。走査信号線Ｇがアクティブな状態となったときに、そこに接続されているＴＦＴ１０４がデータ信号線ＳＬからデータ信号を液晶容量ＣＬに取り込む。走査信号線Ｇがノンアクティブのときは、ＴＦＴ１０４に接続されている液晶容量ＣＬに印加した電荷を保持するようになっている。

ところで、液晶表示装置では、近年、画面の横の長さと縦の長さとの比を１６：９とするために、例えば８５４×４８０画素のいわゆるワイドＶＧＡが採用されているものがある。

このワイドＶＧＡを例にとると、上記データ信号線ＳＬ…のｍ本は、８５４画素×赤（Ｒ）・緑（Ｇ）・青（Ｂ）となるので、ｍ＝８５４×３＝２５６２本となる。ここで、この２５６２本のデータ信号線Ｄ…を、１個当り３８４本のデータ信号線ＳＬを駆動できるソースドライバＩＣ（ＳＤ）を使用することを考えると、ソースドライバＩＣ（ＳＤ）の必要個数は、
２５６２本／３８４本＝６．７
となり、７個となる。

したがって、１個当り３８４本のデータ信号線Ｄを駆動できるソースドライバＩＣ（ＳＤ）を７個使用することによって、合計が７個×３８４本＝２６８８本のデータ信号線ＳＬとなる。この結果、２６８８本−２５６２本＝１２６本のデータ信号線ＳＬが余る。なお、１個のソースドライバＩＣ（ＳＤ）は、ＶＧＡ（６４０×４８０画素）用の規格品が主流であるので、データ信号線ＳＬが余らないような規格品でないソースドライバＩＣ（ＳＤ）を使用することは現実的ではない。

上記の１２６本のデータ信号線ＳＬについては、図１３に示すように、最左端のソースドライバＩＣ（ＳＤ１）の左側と、最右端のソースドライバＩＣ（ＳＤ７）の右側とにそれぞれ１２６／２＝６３本ずつダミー（Ｄ：DAMMY)として振り分ける。なお、左右均等に振り分けるのは、テレビにおいては、左側から走査する場合と右側から走査する場合とがあるので、条件を同じとするためである。なお、左右各６３本のダミー信号は、それぞれＲ，Ｇ，Ｂに振り分けられ、１クロックでＲＧＢ３本同時に出力されるため、ダミー信号のクロック数は６３本／ＲＧＢ３本＝２１本である。

このソースドライバＩＣ（ＳＤ１〜７）を用いて表示を行うことを考える。なお、表示領域１０１への表示は、一旦、スタートパルス（ＳＰ）により１水平期間のデータを記憶した後、ラッチパルス（ＬＰ）によって各データ信号線ＳＬ…を通して一度に表示領域１０１へ出力することを前提としている。

表示に際しては、同図に示すように、まず、１クロックのスタートパルス（ＳＰ）により、ソースドライバＩＣ（ＳＤ１）におけるダミー信号分のクロック数Ｄを経た後、ソースドライバＩＣ（ＳＤ１）の表示用のデータを記憶し始める。その後、順次、ソースドライバＩＣ（ＳＤ２〜７）の表示用のデータ保持を行い、ソースドライバＩＣ（ＳＤ７）の最終データの保持が終わった後、ラッチパルス（ＬＰ）によって、該保持した１水平期間のデータをまとめて、一度に、各データ信号線ＳＬ…を通して表示領域１０１へ出力する。

上記の表示方法では、１水平期間のデータのデータ記憶から、次の１水平期間におけるデータのデータ記憶までに、少なくともαクロックのブランク期間が必要になる。このαクロックの内訳は、
・表示データの終了位置からラッチパルス（ＬＰ）開始位置までのクロック数Ｃ１
・ラッチパルス（ＬＰ）開始位置から次のラインのスタートパルス（ＳＰ）開始位置ま でのクロック数Ｃ２
・スタートパルス（ＳＰ）開始位置からダミー信号開始位置までのクロック数Ｃ３
・ダミー信号のクロック数Ｃ４
である。すなわち、上記の例では、Ｃ２＝２クロック、Ｃ３＝１クロックとすると、Ｃ４＝Ｄ＝２１クロックであるから、
αクロック＝Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４
＝Ｃ１＋ ２＋ １＋ Ｄ
＝Ｃ１＋ ２＋ １＋２１
＝Ｃ１＋２４
となる。したがって、Ｃ１＝０と仮定しても、少なくともαクロック＝２４クロックが必要となる。この結果、ダミー（Ｄ）の信号線が増加することによって、実質的な１水平期間が長くなる。つまり、１水平期間のクロック数が増加する。

この１水平期間が長くなる現象を回避するために、例えば、特許文献１に開示されているように、クロック周波数を高くすることが考えられるが、クロック周波数を高くしても１水平期間のクロック数は減少しないので、そのようなクロック周波数の変更をしても効果がなく、採用し難い。

そこで、この問題を解決するために、例えば、特許文献２では、図１４に示すように、表示領域２０１を、例えば、表示領域２０１ａと表示領域２０１ｂとに２分割し、ソースドライバＩＣ（ＳＤ１〜８）もそれに対応して、ソースドライバＩＣ（ＳＤ１〜４）とソースドライバＩＣ（ＳＤ５〜８）とに大きく２分割し、２系統の映像信号供給線２０２ａ・２０２ｂによる２組のバスＢＵＳＡ及びバスＢＵＳＢにて駆動している。

この駆動方法では、図１５（ａ）に示すように、スタートパルス（ＳＰＡ）により、ソースドライバＩＣ（ＳＤ１〜４）にて、ソースドライバＩＣ（ＳＤ１〜４）の表示用のデータを保持し始める。その後、ソースドライバＩＣ（ＳＤ４）の最終データの保持が終わった時に、ラッチパルス（ＬＰＡ）によって、該保持したソースドライバＩＣ（ＳＤ１〜４）のデータをまとめて、一度に、バスＢＵＳＡの各データ信号線ＳＬ…を通して表示領域２０１ａへ出力する。

一方、図１５（ｂ）に示すように、上記動作に平行して、同時に、スタートパルス（ＳＰＢ）により、ソースドライバＩＣ（ＳＤ５〜８）にて、ソースドライバＩＣ（ＳＤ５〜８）での表示用のデータを保持し始める。その後、ソースドライバＩＣ（ＳＤ８）の最終データの保持が終わった時に、ラッチパルス（ＬＰＢ）によって、該保持したソースドライバＩＣ（ＳＤ５〜８）のデータをまとめて、一度に、バスＢＵＳＢの各データ信号線ＳＬ…を通して表示領域２０１ｂへ出力する。

この駆動方法により、１水平期間の１／２のクロック数で表示ができるので、仮に、ソースドライバＩＣ（ＳＤ１）の左側、及びソースドライバＩＣ（ＳＤ８）の右側にダミー信号があったとしても、１水平期間のクロック数よりも多くかかることはない。
特表平７-５０１６２６号公報（１９９５年２月１６日 公表） 特開平５-３５２２１号公報（１９９３年２月１２日 公開）

しかしながら、上記特許文献２の液晶表示装置では、２組のバスＢＵＳＡ及びバスＢＵＳＢにて駆動しているので、これら２組のバスＢＵＳＡ及びバスＢＵＳＢにて駆動するための回路が必要になり、回路が複雑になるという問題点を有している。

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、データ信号線駆動回路にダミーの信号線が存在する場合に、回路を複雑にすることなく、かつ１水平期間を延長することなく表示し得る表示装置及びその駆動方法を提供することにある。

本発明の液晶表示装置は、上記課題を解決するために、複数の走査信号線と、上記各走査信号線と交差するように配置された複数のデータ信号線と、上記走査信号線とデータ信号線との交点に対応してスイッチ部を介して接続された画素をマトリクス状に配置した表示部と、上記各走査信号線を駆動する走査信号線駆動回路と、上記各データ信号線にデータ信号を出力するデータ信号線駆動回路とを備え、上記データ信号線駆動回路は、スタートパルスにて映像信号を取得し、ラッチパルスにて該取得した映像信号をデータ信号線に出力する表示装置において、上記データ信号線駆動回路は、それぞれ同じ複数個数のデータ信号線を駆動する複数の個別駆動回路からなり、かつ上記複数の個別駆動回路は、同一経路の映像信号の取得を制御する、第１個別駆動回路群と第２個別駆動回路群との少なくとも２組に分割されている共に、上記第１個別駆動回路群を駆動するための第１スタートパルス及び第１ラッチパルスを出力する一方、上記第２個別駆動回路群を駆動するための第２スタートパルス及び第２ラッチパルスを出力する駆動制御手段が設けられていることを特徴としている。

また、本発明の表示装置の駆動方法は、上記課題を解決するために、複数の走査信号線と、上記各走査信号線と交差するように配置された複数のデータ信号線と、上記走査信号線とデータ信号線との交点に対応してスイッチ部を介して接続された画素をマトリクス状に配置した表示部と、上記各走査信号線を駆動する走査信号線駆動回路と、上記各データ信号線にデータ信号を出力するデータ信号線駆動回路とを備え、上記データ信号線駆動回路は、スタートパルスにて映像信号を取得し、ラッチパルスにて該取得した映像信号をデータ信号線に出力する表示装置の駆動方法において、上記データ信号線駆動回路を、それぞれ同じ複数個数のデータ信号線を駆動する複数の個別駆動回路にて構成し、かつ上記複数の個別駆動回路を、同一経路の映像信号の取得を制御する、第１個別駆動回路群と第２個別駆動回路群との少なくとも２組に分割する一方、上記第１個別駆動回路群を第１スタートパルス及び第１ラッチパルスにて駆動し、上記第２個別駆動回路群を第２スタートパルス及び第２ラッチパルスにて駆動することを特徴としている。

上記構成によれば、データ信号線駆動回路は、それぞれ同じ複数個数のデータ信号線を駆動する複数の個別駆動回路からなり、これら複数の個別駆動回路は、同一経路の映像信号の取得を制御する、第１個別駆動回路群と第２個別駆動回路群との少なくとも２組に分割されている。

そして、駆動制御手段は、第１スタートパルス及び第１ラッチパルスを出力して第１個別駆動回路群を駆動する一方、第２スタートパルス及び第２ラッチパルスを出力して第２個別駆動回路群を駆動する。

また、本発明では、データ信号線駆動回路は、複数の個別駆動回路を２組に分割しているが、第１個別駆動回路群及び第２個別駆動回路群のいずれにおいても同一経路の映像信号を取得しているので、映像信号取得の構成を複雑にすることがない。

それゆえ、データ信号線駆動回路にダミーの信号線用端子が存在する場合に、回路を複雑にすることなく、かつ１水平期間を延長することなく表示し得る表示装置及びその駆動方法を提供することができる。

また、本発明の表示装置は、上記記載の表示装置において、前記データ信号線駆動回路における複数の個別駆動回路は、該複数の個別駆動回路におけるデータ信号線用端子の合計個数が、全画素を表示するために必要なデータ信号線の個数よりも多く設けられてなっていることが好ましい。

また、本発明の表示装置の駆動方法は、上記記載の表示装置の駆動方法において、前記データ信号線駆動回路における複数の個別駆動回路を、該複数の個別駆動回路におけるデータ信号線用端子の合計個数が、全画素を表示するために必要なデータ信号線の個数よりも多くなるように設けることが好ましい。

また、本発明の表示装置は、上記記載の表示装置において、前記駆動制御手段は、第１個別駆動回路群を駆動するための第１スタートパルスを出力することにより、第１個別駆動回路群からダミーのデータと有効データ信号線への入力用としてサンプリングされたデータとを順に出力すると共に、上記第１スタートパルスを出力することにより上記ダミーのデータを出力し始めるタイミングを、上記有効データ信号線への入力用として最初にサンプリングされるデータと最初の画素に対応するデータとが一致するように制御していることが好ましい。

また、本発明の表示装置の駆動方法は、上記記載の表示装置の駆動方法において、前記第１個別駆動回路群を駆動するための第１スタートパルスを出力することにより、第１個別駆動回路群からダミーのデータと有効データ信号線への入力用としてサンプリングされたデータとを順に出力すると共に、上記第１スタートパルスを出力することにより上記ダミーのデータを出力し始めるタイミングを、上記有効データ信号線への入力用として最初にサンプリングされるデータと最初の画素に対応するデータとが一致するように制御することが好ましい。

上記発明によれば、駆動制御手段は、第１個別駆動回路群を駆動するための第１スタートパルスを出力することにより、第１個別駆動回路群からダミーのデータと有効データ信号線への入力用としてサンプリングされたデータとを順に出力すると共に、上記第１スタートパルスを出力することにより上記ダミーのデータを出力し始めるタイミングを、上記有効データ信号線への入力用として最初にサンプリングされるデータと最初の画素に対応するデータとが一致するように制御する。

それゆえ、この駆動方法により、確実に、ダミー信号のクロック数に関わらず、水平ブランキング期間が０クロックでも、表示装置を動作させることができる。

また、本発明の表示装置は、上記記載の表示装置において、前記ダミーのデータを出力する端子は、表示部における左端の個別駆動回路の左端側と、表示部における右端の個別駆動回路の右端側とに振り分けられていることが好ましい。

また、本発明の表示装置の駆動方法は、上記記載の表示装置の駆動方法において、前記ダミーのデータを出力する端子を、表示部における左端の個別駆動回路の左端側と、表示部における右端の個別駆動回路の右端側とに振り分けることが好ましい。

また、本発明の表示装置及びその駆動方法では、ダミー信号用端子は、表示部における左端の個別駆動回路の左端側と、表示部における右端の個別駆動回路の右端側とに振り分けられている。

上記発明によれば、例えば、テレビのように右側と左側からの走査が行われる場合においても、条件を同じにして本発明の適用が可能である。

また、本発明の表示装置は、上記記載の表示装置において、表示素子が液晶素子からなっていることが好ましい。

また、本発明の表示装置の駆動方法は、上記記載の表示装置の駆動方法において、表示素子を液晶素子とすることが好ましい。

上記発明によれば、表示素子を液晶素子とすることによって、データ信号線駆動回路にダミーの信号線用端子が存在する場合に、回路を複雑にすることなく、かつ１水平期間を延長することなく表示し得る液晶表示装置を提供することができる。

また、本発明の表示装置の駆動方法は、前記データ信号線駆動回路における複数の個別駆動回路によりデータを取得するときに、前記表示部における左端の個別駆動回路の左端側、又は、前記表示部における右端の個別駆動回路の右端側のいずれか一方側から他方側へ向かって映像信号を取得してもよい。

上記発明によれば、データを取得するときに、表示部における左端の個別駆動回路の左端側から表示部における右端の個別駆動回路の右端側へ向かって映像信号を取得できるか、又は、表示部における右端の個別駆動回路の右端側から表示部における左端の個別駆動回路の左端側へ向かって映像信号を取得できる。

従って、右側から左側へ走査される表示装置、又は、左側から右側へ走査される表示装置のいずれに対しても適用することができる。

また、本発明の表示装置の駆動方法は、前記データ信号線駆動回路における複数の個別駆動回路によりデータを取得するときに、前記表示部における左端の個別駆動回路の左端側から前記表示部における右端の個別駆動回路の右端側へ向かって映像信号を取得する場合と、上記表示部における右端の個別駆動回路の右端側から上記表示部における左端の個別駆動回路の左端側へ向かって映像信号を取得する場合とを切り替え可能としてもよい。

上記発明によれば、データを取得するときに、表示部における左端の個別駆動回路の左端側から表示部における右端の個別駆動回路の右端側へ向かって映像信号を取得するか、又は表示部における右端の個別駆動回路の右端側から表示部における左端の個別駆動回路の左端側へ向かって映像信号を取得するかを切り替えることができる。

従って、例えば、テレビ等のように、右側からの走査と左側からの走査を切り替えるような機能を持たせたい表示装置に対しても適用することができる。

以上のように、本発明の液晶表示装置は、複数の走査信号線と、上記各走査信号線と交差するように配置された複数のデータ信号線と、上記走査信号線とデータ信号線との交点に対応してスイッチ部を介して接続された画素をマトリクス状に配置した表示部と、上記各走査信号線を駆動する走査信号線駆動回路と、上記各データ信号線にデータ信号を出力するデータ信号線駆動回路とを備え、上記データ信号線駆動回路は、スタートパルスにて映像信号を取得し、ラッチパルスにて該取得した映像信号をデータ信号線に出力する表示装置において、上記データ信号線駆動回路は、それぞれ同じ複数個数のデータ信号線を駆動する複数の個別駆動回路からなり、かつ上記複数の個別駆動回路は、同一経路の映像信号の取得を制御する、第１個別駆動回路群と第２個別駆動回路群との少なくとも２組に分割されている共に、上記第１個別駆動回路群を駆動するための第１スタートパルス及び第１ラッチパルスを出力する一方、上記第２個別駆動回路群を駆動するための第２スタートパルス及び第２ラッチパルスを出力する駆動制御手段が設けられている。

また、本発明の表示装置の駆動方法は、複数の走査信号線と、上記各走査信号線と交差するように配置された複数のデータ信号線と、上記走査信号線とデータ信号線との交点に対応してスイッチ部を介して接続された画素をマトリクス状に配置した表示部と、上記各走査信号線を駆動する走査信号線駆動回路と、上記各データ信号線にデータ信号を出力するデータ信号線駆動回路とを備え、上記データ信号線駆動回路は、スタートパルスにて映像信号を取得し、ラッチパルスにて該取得した映像信号をデータ信号線に出力する表示装置の駆動方法において、上記データ信号線駆動回路を、それぞれ同じ複数個数のデータ信号線を駆動する複数の個別駆動回路にて構成し、かつ上記複数の個別駆動回路を、同一経路の映像信号の取得を制御する、第１個別駆動回路群と第２個別駆動回路群との少なくとも２組に分割する一方、上記第１個別駆動回路群を第１スタートパルス及び第１ラッチパルスにて駆動し、上記第２個別駆動回路群を第２スタートパルス及び第２ラッチパルスにて駆動している。

それゆえ、データ信号線駆動回路にダミーの信号線用端子が存在する場合に、回路を複雑にすることなく、かつ１水平期間を延長することなく表示し得る表示装置及びその駆動方法を提供するという効果を奏する。

〔実施の形態１〕
本発明の実施の一形態について図１ないし図６に基づいて説明すれば、以下の通りである。

本実施の形態の表示装置としてのアクティブマトリクス型の液晶表示装置は、図１に示すように、表示部としての表示領域１と、複数の走査信号線Ｇ…と、その走査信号線Ｇ…に対して走査信号を出力する走査信号線駆動回路（以下、「ゲートドライバ」という。）２と、該複数の走査信号線Ｇ…と略垂直に交差するように設けられた複数のデータ信号線ＳＬ…と、そのデータ信号線ＳＬ…に対して表示信号に対応するデータ信号を出力するデータ信号線駆動回路（以下、「ソースドライバ」という）３とを有している。

上記アクティブマトリクス型の液晶表示装置では、上記走査信号線Ｇ…がｎ本、及びデータ信号線ＳＬ…がｍ本ある。さらに、走査信号線Ｇ…のｎ本を駆動するためのゲートドライバ２と、データ信号線ＳＬ…のｍ本を駆動するためのソースドライバ３とが設けられている。上記ゲートドライバ２は複数のゲートドライバＩＣ（ＧＤ）を有している一方、ソースドライバ３についても複数のソースドライバＩＣ（ＳＤ）を有している。

また、図２に示すように、走査信号線Ｇ…は、表示領域１上の画素４毎に存在する電界効果型のスイッチ部としてのＴＦＴ（Thin Film Transistor：薄膜トランジスタ）５のゲートに接続され、データ信号線ＳＬは同様にそのＴＦＴ５のソースに接続されている。上記ＴＦＴ５のドレインには、液晶素子としての液晶容量ＣＬ及び必要に応じて付加される補助容量ＣＳから構成される画素容量６が接続されている。

上記画素４において、走査信号線Ｇが選択されると、ＴＦＴ５が導通し、データ信号線ＳＬに印加された電圧が液晶容量ＣＬへ印加される。一方、当該走査信号線Ｇの選択期間が終了して、ＴＦＴ５が遮断されている間、液晶容量ＣＬは、遮断時の電圧を保持し続ける。ここで、液晶の透過率又は反射率は、液晶容量ＣＬに印加される電圧によって変化する。したがって、走査信号線Ｇを選択し、当該画素４への映像データに応じた電圧をデータ信号線ＳＬへ印加すれば、当該画素４の表示状態を、映像データに合わせて変化させることができる。

なお、本実施の形態では、液晶の場合を例にして説明しているが、画素４は、走査信号線Ｇに選択を示す信号が印加されている間に、データ信号線ＳＬに印加された信号の値に応じて、画素４の明るさを調整できれば、自発光か否かを問わず、他の構成の画素を使用できる。

ここで、上記液晶表示装置を駆動するための構成について詳述する。

図１に示すように、液晶表示装置は、ゲートドライバ２及びソースドライバ３を制御するために、駆動制御手段としての制御回路７及び複数のフリップフロップ回路ＦＦから構成されるラッチ回路８を有している。

上記制御回路７は、ＨＳ信号、ＶＳ信号、ＤＥ信号、クロック信号（ＣＬＫ）が入力されることにより、スタートパルスＳＰＡ、スタートパルスＳＰＢ、ラッチパルスＬＰＡ、ラッチパルスＬＰＢを出力するようになっている。すなわち、本実施の形態では、後で詳述するように、それぞれ２種類のスタートパルスＳＰＡ・ＳＰＢ、及びラッチパルスＬＰＡ・ＬＰＢを出力するようになっている。

本実施の形態では、線順次方式のソースドライバ３となっている。この線順次方式のソースドライバ３では、図３に示すように、単一経路にて供給される映像信号ＤＡＴを、複数のフリップフロップ回路ＦＦからなるシフトレジスタの各ラッチ段の出力パルスＮに同期させてサンプリングのためのアナログスイッチＡＳを開閉することにより取り込んだ後、１水平走査期間分の信号を同時に次段に転送し、アンプＡＭを介して、データ信号線ＳＬに書きこむ。なお、本発明では、必ずしもこの図３の構成に限らない。

ところで、画面の横の長さと縦の長さとの比を１６：９とするために、近年、例えば８５４×４８０画素のいわゆるワイドＶＧＡが採用されている。

このワイドＶＧＡを例にとると、上記データ信号線Ｄ…のｍ本は、８５４画素×赤（Ｒ）・緑（Ｇ）・青（Ｂ）となるので、ｍ＝８５４×３＝２５６２本となる。ここで、この２５６２本のデータ信号線ＳＬ…を、１個当り３８４本のデータ信号線ＳＬを駆動できるソースドライバＩＣ（ＳＤ）を使用することを考えると、ソースドライバＩＣ（ＳＤ）の必要個数は、
２５６２本／３８４本＝６．７
となり、７個となる。

したがって、１個当り３８４本のデータ信号線ＳＬを駆動できるソースドライバＩＣ（ＳＤ）を７個使用することによって、合計が７個×３８４本＝２６８８本のデータ信号線ＳＬとなる。この結果、２６８８本−２５６２本＝１２６本のデータ信号線ＳＬが余る。なお、本実施の形態では、１個のソースドライバＩＣ（ＳＤ）は、ＶＧＡ（６４０×４８０画素）用の規格品を使用することを前提としている。

上記の１２６本のデータ信号線ＳＬについては、図４に示すように、最左端のソースドライバＩＣ（ＳＤ１）の左側と、最右端のソースドライバＩＣ（ＳＤ７）の右側とにそれぞれ１２６／２＝６３本ずつダミー（Ｄ：DAMMY)として振り分ける。ここで、ダミー信号のクロック数は、１クロックでＲＧＢ３本同時に出力されるため、６３本／ＲＧＢ３本＝２１クロック（ＣＬＫ）となる。なお、左右均等に振り分けるのは、テレビにおいては、左側から走査する場合と右側から走査する場合とがあるので、条件を同じとするためである。

ここで、本実施の形態では、データバスを共通とした上で、スタートパルス（ＳＰ）とラッチパルス（ＬＰ）とを２組出力するようにしている。すなわち、同図に示すように、例えば、ソースドライバＩＣ（ＳＤ１）からソースドライバＩＣ（ＳＤ６）までを第１個別駆動回路群とし、第１スタートパルスとしてのスタートパルスＳＰＡと第１ラッチパルスとしてのラッチパルスＬＰＡとによって駆動する一方、ソースドライバＩＣ（ＳＤ７）を第２個別駆動回路群とし、第２スタートパルスとしてのスタートパルスＳＰＢと第２ラッチパルスとしてのラッチパルスＬＰＢとによって駆動するようにしている。

この駆動方法においては、図５に示すように、スタートパルスＳＰＡにより、ソースドライバＳＤ１にて、ソースドライバＩＣ（ＳＤ１）におけるダミー信号分のクロック数Ｄを経た後、ソースドライバＩＣ（ＳＤ１）の表示用のデータを保持し始める。その後、順次、ソースドライバＩＣ（ＳＤ２〜６）の表示用のデータ保持を行い、ソースドライバＩＣ（ＳＤ６）の最終データの保持が終わった時に、ラッチパルスＬＰＡによって、該保持したソースドライバＩＣ（ＳＤ１〜６）のデータをまとめて、一度に、各データ信号線ＳＬ…を通して表示領域１へ出力する。

一方、ラッチパルスＬＰＡを出力する前に、スタートパルスＳＰＢを出力する。これにより、ソースドライバＩＣ（ＳＤ７）の表示用のデータを保持する。その後、順次、ソースドライバＩＣ（ＳＤ７）のデータ保持が終わった時に、ラッチパルスＬＰＢによって、該保持したソースドライバＩＣ（ＳＤ７）のデータを、各データ信号線ＳＬ…を通して表示領域１へ出力する。

すなわち、本実施の形態の駆動方法では、映像信号ＤＡＴはソースドライバＳＤ１〜７の順に送られてくるので、ソースドライバＳＤ１〜６とソースドライバＳＤ７との表示を並列に行うことはできない。したがって、次回のスタートパルスＳＰＡのタイミングは、ソースドライバＩＣ（ＳＤ１）におけるダミー信号分のクロック数Ｄを経た後（ダミーの信号をサンプリングした後）、ソースドライバＩＣ（ＳＤ１）における有効なデータ信号線ＳＬ…への入力用として最初にサンプリングされるデータが表示領域１の最初の画素（各走査信号線単位で一番左の画素）となるタイミングとなるように固定される。

また、スタートパルスＳＰＢのタイミングは、ソースドライバＩＣ（ＳＤ７）におけるデータ信号線への入力用として最初にサンプリングされるデータがソースドライバＩＣ（ＳＤ７）で表示する最初の画素となるタイミングとなるように固定される。さらに、ラッチパルスＬＰＡのタイミングは、ソースドライバＩＣ（ＳＤ１〜６）に保持したデータをまとめて、一度に、各データ信号線ＳＬ…を通して表示領域１へ出力できるタイミング範囲内に限られ、ラッチパルスＬＰＢのタイミングは、ソースドライバＩＣ（ＳＤ７）に保持したデータをまとめて、一度に、各データ信号線ＳＬ…を通して表示領域１へ出力できるタイミング範囲内に限られる。

この駆動方法により、ダミー信号のクロック数に関わらず、水平ブランキング期間が０クロックでも、液晶表示装置を動作させることが可能になる。

一方、上述の駆動方法では、ソースドライバ３を構成するソースドライバＩＣ（ＳＤ）を、ソースドライバＩＣ（ＳＤ１〜６）とソースドライバＩＣ（ＳＤ７）とに分割していたが、必ずしもこれに限らない。すなわち、例えば、図６に示すように、ソースドライバＩＣ（ＳＤ１〜５）とソースドライバＩＣ（ＳＤ６〜７）とに分割しても、ダミー信号のクロック数Ｄに関わらず、水平ブランキング期間が０クロックでも、液晶表示装置を動作させることが可能である。

このように、本実施の形態の液晶表示装置及びその駆動方法では、ソースドライバ３は、それぞれ同じ複数個数すなわち３８４本のデータ信号線ＳＬを駆動する複数のソースドライバＩＣ（ＳＤ）からなり、これら複数のソースドライバＩＣ（ＳＤ）は、同一経路の映像信号ＤＡＴの取得を制御する、例えばソースドライバＩＣ（ＳＤ１〜６）とソースドライバＩＣ（ＳＤ７）との少なくとも２組に分割されている。

そして、制御回路７は、スタートパルスＳＰＡ及びラッチパルスＬＰＡを出力してソースドライバＩＣ（ＳＤ１〜６）を駆動する一方、スタートパルスＳＰＢ及びラッチパルスＬＰＢを出力してソースドライバＩＣ（ＳＤ７）を駆動する。

したがって、ソースドライバＩＣ（ＳＤ）におけるデータ信号線用端子の合計個数である例えば２６８８本が、全画素を表示するために必要なデータ信号線ＳＬの個数である２５６２本よりも多く設けられてなっている場合であっても、ダミー信号のクロック数Ｄに関わらず、水平ブランキング期間が０クロックでも、液晶表示装置を動作させることが可能になる。

また、本実施の形態では、ソースドライバ３は、複数のソースドライバＩＣ（ＳＤ）を２組に分割しているが、例えばソースドライバＩＣ（ＳＤ１〜６）及びソースドライバＩＣ（ＳＤ７）のいずれにおいても同一経路の映像信号ＤＡＴを取得しているので、映像信号ＤＡＴ取得の構成を複雑にすることがない。

したがって、ソースドライバ３にダミーの信号線用端子が存在する場合に、回路を複雑にすることなく、かつ１水平期間を延長することなく表示し得る液晶表示装置及びその駆動方法を提供することができる。

また、本実施の形態の液晶表示装置では、制御回路７は、例えば、ソースドライバＩＣ（ＳＤ１〜６）を駆動するためのスタートパルスＳＰＡを、ソースドライバＩＣ（ＳＤ１〜６）から有効なデータ信号線ＳＬへの入力用として最初にサンプリングされるデータが最初の画素に対応するタイミングとなるようにして、ダミーのデータをサンプリングする前に出力する。

したがって、この駆動方法により、確実に、ダミー信号のクロック数Ｄに関わらず、水平ブランキング期間が０クロックでも、表示装置を動作させることできる。

また、本実施の形態の液晶表示装置及びその駆動方法では、ダミーのデータを出力する端子は、表示領域１における左端のソースドライバＩＣ（ＳＤ１）の左端側と、表示領域１における右端のソースドライバＩＣ（ＳＤ７）の右端側とに振り分けられている。

それゆえ、例えば、テレビのように右側と左側からの走査が行われる場合においても、条件を同じにして本発明の適用が可能である。したがって、この意味から、ダミーのデータを出力する端子を、表示領域１における左端のソースドライバＩＣ（ＳＤ１）の左端側と、表示領域１における右端のソースドライバＩＣ（ＳＤ７）の右端側とに均等に振り分けるのがより好ましい。

また、本実施の形態では、表示素子を液晶素子とすることによって、ソースドライバ３にダミーの信号線が存在する場合に、回路を複雑にすることなく、かつ１水平期間を延長することなく表示し得る液晶表示装置を提供することができる。
〔実施の形態２〕
本発明の他の実施形態について図７及び図８を用いて説明すれば、以下の通りである。本実施の形態では、上記実施の形態１との相違点について説明するため、説明の便宜上、実施の形態１で説明した部材と同様の機能を有する部材には同一の番号を付し、その説明を省略する。

上記実施の形態１の液晶表示装置の駆動方法では、図７（ａ）に示すように、ソースドライバＩＣをＳＤ１、ＳＤ２、ＳＤ３…の順で走査（以下、この走査を「正スキャン」と称する）する場合について説明したが、ソースドライバＩＣの走査の順番はこれに限られない。例えば、図７（ｂ）に示すように、ソースドライバＩＣを…ＳＤ３、ＳＤ２、ＳＤ１の順で走査（以下、この走査を「逆スキャン」と称する）してもよい。

上記逆スキャンは、液晶の走査方向を逆にすることにより、表示を水平方向及び／又は垂直方向に反転させるものである。上記正スキャンだけでなく、このような逆スキャンを用いることによって、例えばテレビを組み立てる際に、液晶モジュールのソースドライバＩＣを取りつける位置が上・下いずれの場合でも、正しく表示することができる。

すなわち、例えば、図８（ａ）に示ように、ソースドライバＩＣを上に取りつけてテレビを組み立てた場合に正スキャンを用いれば、「ＡＢＣＤＥ」という文字が正しく表示される。これに対して、図８（ｂ）に示ように、ソースドライバを下に取りつけてテレビを組み立てた場合には、逆スキャンを用いないと、「ＡＢＣＤＥ」という文字が正しく表示されない。

また、テレビに持たせる機能として、意識的に左右反転の機能を持たせておくことも可能である。すなわち、ソースドライバＩＣを上に取りつけてテレビを組み立て、逆スキャンを用いる特殊な使い方をする場合もある。例えば、散髪屋などで、客が鏡越しにテレビを見やすいようにテレビの表示を左右反転する場合がある。

このような特殊な使い方にも対応できるように、本実施の形態の液晶表示装置の駆動方法は、ソースドライバＩＣを上又は下のいずれに取りつけた場合でも、正スキャンと逆スキャンとを切り替えることができる。

通常、ソースドライバＩＣ及びゲートドライバＩＣにはスタートパルス端子が２つ設けられている。このソースドライバＩＣに設けられている２つのスタートパルス端子をＳＰＩ、ＳＰＯとすると、正スキャン時には、図９（ａ）に示すように、スタートパルス端子ＳＰＩから入力されたスタートパルスは、ソースドライバＩＣ内を順次シフトして、スタートパルス端子ＳＰＯから出力され「ＡＢＣＤＥ」という文字が正しく表示される。

一方、逆スキャン時には、図９（ｂ）に示すように、スタートパルス端子ＳＰＯから入力されたスタートパルスがソースドライバＩＣ内を順次シフトして、スタートパルス端子ＳＰＩから出力され、「ＡＢＣＤＥ」という文字が左右反転して表示される。これら、スタートパルス端子ＳＰＩ又はスタートパルス端子ＳＰＯのいずれからスタートパルスが入力されるかは、ソースドライバＩＣに設定されたスキャン方向設定端子にＬもしくはＨの信号を入力することにより設定することができ、この入力信号を切り替えることによって正スキャンと逆スキャンとを切り替えることができる。

以下、図７（ｂ）を用いて、このような逆スキャンについて詳細に説明する。なお、説明の便宜上、ソースドライバＩＣはＳＤ１〜５の５つの場合を考える。

本実施の形態の駆動方法では、例えば、図７（ｂ）に示すように、ソースドライバＩＣ（ＳＤ１）からソースドライバＩＣ（ＳＤ４）までを第１個別駆動回路群とし、第１スタートパルスとしてのスタートパルスＳＰＡと第１ラッチパルスとしてのラッチパルスＬＰＡとによって駆動する一方、ソースドライバＩＣ（ＳＤ５）を第２個別駆動回路群とし、第２スタートパルスとしてのスタートパルスＳＰＢと第２ラッチパルスとしてのラッチパルスＬＰＢとによって駆動するようにしている。

同図に示すように、スタートパルスＳＰＢにより、ソースドライバＩＣ（ＳＤ５）にて、ソースドライバＩＣ（ＳＤ５）におけるダミー信号分のクロックＤを経た後、ソースドライバＩＣ（ＳＤ５）の表示用のデータ（ＤＡＴＡ１）を保持し始める。その後、ソースドライバＩＣ（ＳＤ５）のデータ保持が終わった時に、ラッチパルスＬＰＢによって、該保持したソースドライバＩＣ（ＳＤ５）のデータを、データ信号ＳＬ…を通して表示領域１（図１参照）へ出力する。

一方、ラッチパルスＬＰＢにてデータを表示領域１へ出力する前に、スタートパルスＳＰＡを出力する。このＳＰＡにより、ソースドライバＩＣ（ＳＤ４〜１）の表示用のデータ（ＤＡＴＥ２〜ＤＡＴＥ５）の保持を順次行う。ソースドライバＩＣ（ＳＤ４〜１）の最終データ（ＤＡＴＥ５）の保持が終わった時に、ラッチパルスＬＰＡによって、該保持したソースドライバＩＣ（ＳＤ１〜４）のデータをまとめて、一度に、各データ信号線ＳＬ…を通して表示領域１へ出力する。

以上のように、本実施の形態のように逆スキャンの場合にも上記正スキャンの場合と同様に、ダミー信号のクロック数に関わらず、水平ブランク期間が０クロックでも、表示装置を動作させることができる。

次に、より具体的に、正スキャンと逆スキャンとのスタートパルス及びラッチパルスのタイミングの異同について説明する。

図７（ａ）（ｂ）に示すように、逆スキャンのスタートパルスＳＰＢ’のタイミングは、正スキャンのスタートパルスＳＰＡのタイミングと同じになっている。一方、逆スキャンのスタートパルスＳＰＡ’のタイミングは、ＤＡＴＡ２をソースドライバＩＣ（ＳＤ４）から保持できるタイミング、すなわち、ＤＡＴＥ２をソースドライバＩＣ（ＳＤ４）から出力できるタイミングとなっている。

また、逆スキャンのラッチパルスＬＰＡ’のタイミングは、正スキャンのラッチパルスＬＰＢのタイミングと同じになっている一方、逆スキャンのラッチパルスＬＰＢ’のタイミングは、正スキャンのラッチパルスＬＰＡ及びＬＰＢのいずれのタイミングとも異なるものとなっている。

なお、本実施の形態では、ソースドライバＩＣ（ＳＤ１）からソースドライバＩＣ（ＳＤ４）までを第１個別駆動回路群とし、ソースドライバＩＣ（ＳＤ５）を第２個別駆動回路としたために、スタートパルス及びラッチパルスのタイミングが上記のようになっている。しかしながら、これに限られず、ソースドライバＩＣの仕様によって、適切なタイミングでスタートパルス及びラッチパルスを生成する必要がある。

従って、逆スキャンのラッチパルスＬＰＡ’及びＬＰＢ’のタイミングは、正スキャンのラッチパルスＬＰＡ又はＬＰＢのいずれのタイミングとも異なるようにしてもよい。また、逆スキャンのラッチパルスＬＰＡ’のタイミングは、正スキャンのラッチパルスＬＰＢのタイミングと同じであってもよい。さらに、逆スキャンのラッチパルスＬＰＢ’のタイミングは、正スキャンのラッチパルスＬＰＡのタイミングと同じであってもよい。

また、逆スキャンのスタートパルスＳＰＡ’及びＳＰＢ’のタイミングは、正スキャンのスタートパルスＳＰＡ又はＳＰＢのいずれのタイミングとも異なるようにしてもよい。また、逆スキャンのスタートパルスＳＰＡ’のタイミングは、正スキャンのスタートパルスＳＰＢのタイミングと同じであってもよい。さらに、逆スキャンのスタートパルスＳＰＢ’のタイミングは、正スキャンのスタートパルスＳＰＡのタイミングと同じであってもよい。

具体的には、図１０に示すように、逆スキャンにおいて、単に、図７（ａ）におけるスタートパルスＳＰＡ・ＳＰＢのタイミングを入れ替える一方、ラッチパルスＬＰＡ・ＬＰＢのタイミングを入れ替えたものであってもよい。

この場合には、スタートパルスＳＰＢ’’のタイミングは正スキャンのスタートパルスＳＰＡのタイミングと同じになり、スタートパルスＳＰＡ’’のタイミングは正スキャンのスタートパルスＳＰＢのタイミングと同じになる。一方、ラッチパルスＬＰＢ’’のタイミングは正スキャンのラッチパルスＬＰＡのタイミングと同じになる一方、ラッチパルスＬＰＡ’’のタイミングは正スキャンのラッチパルスＬＰＢのタイミングと同じになる。

この図１０に示すように、単に、正スキャンにおけるスタートパルスＳＰＡとＳＰＢとを入れ替え、ラッチパルスＬＰＡとＬＰＢとを入れ替えたものであっても問題なく動作させることができる。この場合も上記図７（ａ）（ｂ）と同様に、ダミー信号のクロック数に関わらず、水平ブランク期間が０クロックでも、表示装置を動作させることができる。

なお、本発明は上述した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせたて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の表示装置及びその駆動方法は、アクティブマトリクス型の液晶表示装置に用いることができ、特に、８５４×４８０画素のいわゆるワイドＶＧＡのテレビ用のモニタへの適用が好ましい。また、表示装置としては、液晶表示装置に限らず、電気泳動型ディスプレイ、ツイストボール型ディスプレイ、微細なプリズムフィルムを用いた反射型ディスプレイ、デジタルミラーデバイス等の光変調素子を用いたディスプレイの他、発光素子として、有機ＥＬ発光素子、無機ＥＬ発光素子、ＬＥＤ（Light Emitting Diode) 等の発光輝度が可変の素子を用いたディスプレイ、フィールドエミッションディスプレイ（ＦＥＤ）、プラズマディスプレイにも利用することができる。

本発明の実施形態を示すものであり、液晶表示装置の構成を示すブロック図である。 上記液晶表示装置における表示領域の画素の構成を示すブロック図である。 上記液晶表示装置におけるソースドライバの構成を示すブロック図である。 上記液晶表示装置におけるソースドライバＩＣ（ＳＤ）群の分割状態を示す構成図である。 上記液晶表示装置のソースドライバの駆動方法を示すタイミングチャートである。 上記液晶表示装置におけるさらに他のソースドライバの駆動方法を示すタイミングチャートである。 （ａ）は上記液晶表示装置の実施の形態２のソースドライバの駆動方法を示すものであって正スキャンの場合を示すタイミングチャートであり、（ｂ）は上記ソースドライバの駆動方法における逆スキャンの場合を示すタイミングチャートである。 （ａ）は、ソースドライバを上に取りつけた液晶表示装置の構成を示すブロック図であり、（ｂ）は、ソースドライバを下につけた液晶表示装置の構成を示すブロック図である。 （ａ）は、ＳＰＩから入力されたスタートパルスがソースドライバ内を順次シフトしてＳＰＯから出力される場合を示す液晶表示装置のブロック図であり、（ｂ）は、ＳＰＯから入力されたスタートパルスがソースドライバ内を順次シフトしてＳＰＩから出力される場合を示す液晶表示装置のブロック図である。 上記ソースドライバの駆動方法における他の逆スキャンの場合を示すタイミングチャートである。 従来の液晶表示装置の構成を示す液晶表示装置の構成を示すブロック図である。 上記液晶表示装置における表示領域の画素の構成を示すブロック図である。 上記液晶表示装置におけるソースドライバの駆動方法を示すタイミングチャートである。 従来の他の液晶表示装置の構成を示す液晶表示装置の構成を示すブロック図である。 （ａ）（ｂ）は、上記従来の他の液晶表示装置におけるソースドライバの駆動方法を示すタイミングチャートである。

符号の説明

１ 表示領域（表示部）
２ ゲートドライバ（走査信号線駆動回路）
４ 画素
３ ソースドライバ（データ信号線駆動回路）
５ ＴＦＴ（スイッチ部）
７ 制御回路（駆動制御手段）
ＣＬ 液晶容量（液晶素子）
Ｄ ダミー信号のクロック数
ＤＡＴ 映像信号
Ｇ 走査信号線
ＬＰＡ ラッチパルス（第１ラッチパルス）
ＬＰＢ ラッチパルス（第２ラッチパルス）
ＬＰＡ’ ラッチパルス（第１ラッチパルス）
ＬＰＢ’ ラッチパルス（第２ラッチパルス）
ＬＰＡ’’ ラッチパルス（第１ラッチパルス）
ＬＰＢ’’ ラッチパルス（第２ラッチパルス）
ＳＤ ソースドライバＩＣ（個別駆動回路）
ＳＤ１〜６ ソースドライバＩＣ（第１個別駆動回路群）
ＳＤ７ ソースドライバＩＣ（第２個別駆動回路群）
ＳＬ データ信号線
ＳＰＡ スタートパルス（第１スタートパルス）
ＳＰＢ スタートパルス（第２スタートパルス）
ＳＰＡ’ スタートパルス（第１スタートパルス）
ＳＰＢ’ スタートパルス（第２スタートパルス）
ＳＰＡ’’ スタートパルス（第１スタートパルス）
ＳＰＢ’’ スタートパルス（第２スタートパルス）

Claims (12)

1. 複数の走査信号線と、
   上記各走査信号線と交差するように配置された複数のデータ信号線と、
   上記走査信号線とデータ信号線との交点に対応してスイッチ部を介して接続された画素をマトリクス状に配置した表示部と、
   上記各走査信号線を駆動する走査信号線駆動回路と、
   上記各データ信号線にデータ信号を出力するデータ信号線駆動回路とを備え、
   上記データ信号線駆動回路は、スタートパルスにて映像信号を取得し、ラッチパルスにて該取得した映像信号をデータ信号線に出力する表示装置において、
   上記データ信号線駆動回路は、それぞれ同じ複数個数のデータ信号線を駆動する複数の個別駆動回路からなり、かつ上記複数の個別駆動回路は、同一経路の映像信号の取得を制御する、第１個別駆動回路群と第２個別駆動回路群との少なくとも２組に分割されていると共に、
   上記第１個別駆動回路群を駆動するための第１スタートパルス及び第１ラッチパルスを出力する一方、上記第２個別駆動回路群を駆動するための第２スタートパルス及び第２ラッチパルスを出力する駆動制御手段が設けられていることを特徴とする表示装置。
2. 前記データ信号線駆動回路における複数の個別駆動回路は、該複数の個別駆動回路におけるデータ信号線用端子の合計個数が、全画素を表示するために必要なデータ信号線の個数よりも多く設けられてなっていることを特徴とする請求項１記載の表示装置。
3. 前記駆動制御手段は、
   第１個別駆動回路群を駆動するための第１スタートパルスを出力することにより、第１個別駆動回路群からダミーのデータと有効データ信号線への入力用としてサンプリングされたデータとを順に出力すると共に、
   上記第１スタートパルスを出力することにより上記ダミーのデータを出力し始めるタイミングを、上記有効データ信号線への入力用として最初にサンプリングされるデータと最初の画素に対応するデータとが一致するように制御していることを特徴とする請求項１又は２記載の表示装置。
4. 前記ダミーのデータを出力する端子は、表示部における左端の個別駆動回路の左端側と、表示部における右端の個別駆動回路の右端側とに振り分けられていることを特徴とする請求項３記載の表示装置。
5. 表示素子が液晶素子からなっていることを特徴とする請求項１〜４のいずれか１項に記載の表示装置。
6. 複数の走査信号線と、
   上記各走査信号線と交差するように配置された複数のデータ信号線と、
   上記走査信号線とデータ信号線との交点に対応してスイッチ部を介して接続された画素をマトリクス状に配置した表示部と、
   上記各走査信号線を駆動する走査信号線駆動回路と、
   上記各データ信号線にデータ信号を出力するデータ信号線駆動回路とを備え、
   上記データ信号線駆動回路は、スタートパルスにて映像信号を取得し、ラッチパルスにて該取得した映像信号をデータ信号線に出力する表示装置の駆動方法において、
   上記データ信号線駆動回路を、それぞれ同じ複数個数のデータ信号線を駆動する複数の個別駆動回路にて構成し、かつ上記複数の個別駆動回路を、同一経路の映像信号の取得を制御する、第１個別駆動回路群と第２個別駆動回路群との少なくとも２組に分割する一方、
   上記第１個別駆動回路群を第１スタートパルス及び第１ラッチパルスにて駆動し、
   上記第２個別駆動回路群を第２スタートパルス及び第２ラッチパルスにて駆動することを特徴とする表示装置の駆動方法。
7. 前記データ信号線駆動回路における複数の個別駆動回路を、複数の個別駆動回路におけるデータ信号線用端子の合計個数が、全画素を表示するために必要なデータ信号線の個数よりも多くなるように設けることを特徴とする請求項６記載の表示装置の駆動方法。
8. 前記第１個別駆動回路群を駆動するための第１スタートパルスを出力することにより、第１個別駆動回路群からダミーのデータと有効データ信号線への入力用としてサンプリングされたデータとを順に出力すると共に、
   上記第１スタートパルスを出力することにより上記ダミーのデータを出力し始めるタイミングを、上記有効データ信号線への入力用として最初にサンプリングされるデータと最初の画素に対応するデータとが一致するように制御することを特徴とする請求項６又は７記載の表示装置の駆動方法。
9. 前記ダミーのデータを出力する端子を、表示部における左端の個別駆動回路の左端側と、表示部における右端の個別駆動回路の右端側とに振り分けることを特徴とする請求項８記載の表示装置の駆動方法。
10. 表示素子を液晶素子とすることを特徴とする請求項６〜９のいずれか１項に記載の表示装置の駆動方法。
11. 前記データ信号線駆動回路における複数の個別駆動回路によりデータを取得するときに、前記表示部における左端の個別駆動回路の左端側、又は、前記表示部における右端の個別駆動回路の右端側のいずれか一方側から他方側へ向かって映像信号を取得することを特徴とする請求項９に記載の表示装置の駆動方法。
12. 前記データ信号線駆動回路における複数の個別駆動回路によりデータを取得するときに、前記表示部における左端の個別駆動回路の左端側から前記表示部における右端の個別駆動回路の右端側へ向かって映像信号を取得する場合と、
    上記表示部における右端の個別駆動回路の右端側から上記表示部における左端の個別駆動回路の左端側へ向かって映像信号を取得する場合とを切り替え可能とすることを特徴とする請求項９に記載の表示装置の駆動方法。

Images