JP2005181916A - 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法 - Google Patents

表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法 Download PDF

Info

Publication number
JP2005181916A
JP2005181916A JP2003426203A JP2003426203A JP2005181916A JP 2005181916 A JP2005181916 A JP 2005181916A JP 2003426203 A JP2003426203 A JP 2003426203A JP 2003426203 A JP2003426203 A JP 2003426203A JP 2005181916 A JP2005181916 A JP 2005181916A
Authority
JP
Japan
Prior art keywords
electrode
voltage
liquid crystal
bipolar
bipolar voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003426203A
Other languages
English (en)
Other versions
JP4470096B2 (ja
Inventor
Ryota Kotake
良太 小竹
Toshitaka Kawashima
利孝 河嶋
Mitsunori Ueda
充紀 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003426203A priority Critical patent/JP4470096B2/ja
Priority to KR1020040097982A priority patent/KR20050065292A/ko
Priority to TW093136757A priority patent/TWI285360B/zh
Priority to US11/000,242 priority patent/US7379059B2/en
Priority to CNB2004101019618A priority patent/CN100356240C/zh
Publication of JP2005181916A publication Critical patent/JP2005181916A/ja
Application granted granted Critical
Publication of JP4470096B2 publication Critical patent/JP4470096B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0469Details of the physics of pixel operation
    • G09G2300/0478Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0482Use of memory effects in nematic liquid crystals
    • G09G2300/0486Cholesteric liquid crystals, including chiral-nematic liquid crystals, with transitions between focal conic, planar, and homeotropic states
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063Waveforms for resetting the whole screen at once

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】 コレステリック液晶で、より均一な、コントラストの高い表示を実現する。
【解決手段】 ステップS21で、コラム電極Y1乃至Y3に、電圧V1の両極性パルスが所定期間中にT回(複数回)印加され、ロウ電極X1乃至X3に、電圧−V2の両極性パルスが所定期間中にT回印加される。このことにより、全プレーナリセットが実行される。ステップS22において、ロウ電極に選択電圧3Vを所定期間中にそれぞれT回走査印加させるとともに、コラム電極に逆特性の両極性パルス−4Vを所定期間中にそれぞれT回、ロウ電極への走査印加のタイミングとあわせて、選択的に印加させて、コレステリック液晶パネルを駆動させ、所望の画素位置の液晶のみをフォーカルコニック状態に変化させることにより、所望の情報が表示される。本発明は、液晶表示装置または液晶駆動回路に適用できる。
【選択図】図18

Description

本発明は、表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法に関し、特に、コレステリック液晶を用いて情報を表示する場合に用いて好適な、表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法に関する。
液晶表示装置には、例えば、単純マトリクス方式のTN(Twisted Nematic)液晶やSTN(Super Twisted Nematic)液晶、アクティブマトリクス方式を利用したTFT(Thin Film Transistor)液晶やMIM(Metal In Metal)液晶などが利用されている。
単純マトリクス方式は、格子状にX電極、Y電極を配置し、これらの電極をタイミングよくON/OFFすることで交点部の液晶を駆動するものである。単純マトリクス方式を用いた液晶表示装置は、電極が少なく、構造も単純なため製造が容易で歩留りが高いので、アクティブマトリクス方式を利用した製品に比べて一般に価格が安いが、画素を構成する液晶セルの電極が独立していないため、電圧が干渉して周りのセルに影響を及ぼしてしまい、画素の1つ1つをクリアに表示しにくい。一方、アクティブマトリクス方式は、単純マトリクス方式に対し、画素ごとにオン、オフを切り替えて(画素の1つ1つに対応するアクティブ素子を追加して、液晶を駆動することにより)表示するものである。アクティブマトリクス方式は、単純マトリクス方式に比べて反応速度が速く、残像が少なく、また視野角も広いなど性能の点では優れているが、製造コストが高い。
これらの液晶を利用した表示装置において、情報の表示を保持するためには、液晶に電圧を印加し続ける必要がある。液晶に一定期間電圧が印加された場合、「焼き付き」と称される残像現象が発生する。焼き付きを防ぐためには、例えば、所定周期で画素電極に印加される電圧を反転させるフレーム反転技術などが用いられる。フレーム反転などの極性反転技術が採用された場合、信号線に印加される電圧の振幅は、方極性で駆動される場合と比較して、2倍必要となる。そこで、信号線に印加される電圧振幅を半減させるために、コモン反転技術などが用いられている。
以上説明した液晶表示装置に対して、コレステリック液晶を用いた液晶表示装置では、印加電圧によって状態が遷移し(プレーナ状態とフォーカルコニック状態)、これを利用して、情報を表示し、更に、一度表示された情報を、電源の供給なしに保持することが可能である(例えば、非特許文献1参照)。
日刊工業新聞社発行、「液晶デバイスハンドブック」、1989年9月29日発行、第352頁乃至第355頁
コレステリック液晶は、プレーナ状態では、液晶螺旋層の間隔に対応した波長の光を選択的に反射し、フォーカルコニック状態では、ほぼ透明となる。
図1および図2を用いて、コレステリック液晶パネル1の構成について説明する。図1は、コレステリック液晶パネル1の断面図であり、図2は、コレステリック液晶パネル1の2つの電極の構成について説明するための図である。
ガラス基板11−1には、透明コラム電極(ITO:Indium Tin Oxide)12が、ストライプ状に蒸着(または、スパッタリング)され、ガラス基板11−2には、透明ロウ電極(ITO:Indium Tin Oxide)15が、ストライプ状に蒸着(または、スパッタリング)されている。ガラス基板11−1およびガラス基板11−2の透明コラム電極12および透明ロウ電極15が蒸着(または、スパッタリング)された側の面には、それぞれ、膜厚数μm程度のポリイミド層13−1および13−2が形成される。
このように電極が設けられたガラス基板11−1およびガラス基板11−2は、透明コラム電極12と透明ロウ電極15のそれぞれのストライプがクロスし、ポリイミド層13−1およびポリイミド層13−2を介して対面するように、ギャップ材などにより、ギャップ厚数μm(例えば、5μm程度)で張り合わされる。そして、ガラス基板11−1およびガラス基板11−2のギャップ間に、例えば、真空注入法などで、コレステリック液晶が注入されて、コレステリック液晶膜14が形成される。
コレステリック液晶パネル1は、例えば、一般的に用いられるTN(Twisted Nematic)液晶などのように、ポリイミド層を配向させたり、偏光板をガラス基板の上に設けたりする必要がない。
コレステリック液晶は、分子構造として、特殊なヘリカル構造(らせん構造)を持っており、印加された両極性パルス電圧の値によって、ヘリカル構造が変化するために、状態が変化する。図3に示されるように、コレステリック液晶は、印加される両極性パルス電圧の値によって、フォーカルコニック状態およびプレーナ状態の、安定した2つの状態をとることができる。プレーナ状態は、光の特定波長帯域を干渉散乱する状態であり、フォーカルコニック状態は、光を広帯域にわたって透過する状態である。
したがって、コレステリック液晶パネル1においては、プレーナ状態において反射される波長帯域に基づいて決定される第1の色と、フォーカルコニック状態において透明である場合に液晶を透過して見える第2の色によって、情報を表示することができる。すなわち、コレステリック液晶パネル1においては、例えば、コレステリック液晶が、プレーナ状態において特定波長帯域の光を乱反射するようにし、コレステリック液晶層14の下を黒色にして、フォーカルコニック状態において、その黒色が透過して見えるようにすることにより、特定波長色と黒のモノトーン表示を行うことが可能となる。
図3に示されるように、コレステリック液晶の状態をプレーナ状態に変化させるために必要な両極性パルス電圧の電圧値Vpsは、フォーカルコニック状態に変化させるために必要な両極性パルス電圧の電圧値Vfsの、ほぼ2倍の電圧値である。
コレステリック液晶は、所定の画素電極に、両極性パルス電圧が印加されて、フォーカルコニック状態、または、プレーナ状態になると、その後、電圧の印加を受けなければ、その状態を保持することができる。そして、コレステリック液晶は、再び、両極性パルス電圧が印加された場合、その電圧値によって、必要に応じて、状態を再度変化させることができる。すなわち、コレステリック液晶を用いたコレステリック液晶パネル1は、両極性パルス電圧の印加によって表示された情報を、その後の電源の供給を受けることなく保持することが可能である。
図4は、コレステリック液晶パネル1の所定の画素の表示を変更させる場合に画素電極に印加される駆動電圧波形の例である。フォーカルコニック状態において、所定の画素電極に、電圧Vpsの両極性パルスが印加された場合、プレーナ状態となるので、表示色は第1の色となり、プレーナ状態において、所定の画素電極に、電圧Vfsの両極性パルスが印加された場合、フォーカルコニック状態となるので、表示色は、第1の色から第2の色に変更される。
コレステリック液晶パネル1においては、例えば、パネルの全面に電圧値Vpsの両極性パルスを印加することにより、表示面全体をプレーナ状態として、表示されている情報を一旦リセットした後、必要な位置の画素電極に電圧値Vfsの両極性パルスを印加して、フォーカルコニック状態に状態を変化させることにより、所定の情報を表示し、その後、電圧をかけないことにより、表示された情報を保持することができる。
図5は、コレステリック液晶パネル1を駆動するための、従来の液晶駆動回路21の構成例を示すブロック図である。ここでは、コレステリック液晶パネル1は、n×m画素の情報を表示するものとして説明する。
コラムドライバ31は、クロック(CLK)信号およびコレステリック液晶パネル1に表示させる情報を示すデータ(DATA)信号の供給を受けるとともに、駆動電圧±V2およびGND(0V)と接続され、コレステリック液晶パネル1の透明コラム電極12のコラム(信号)電極Y1乃至Ynに、図7を用いて後述する所定のタイミングで、所定の電圧を印加するドライバである。
ロウドライバ32は、クロック(CLK)信号の供給を受けるとともに、駆動電圧±V1およびコラムドライバ31に供給されているGNDと共通のGNDと接続され、コレステリック液晶パネル1の透明ロウ電極15のロウ(走査)電極X1乃至Xmに、図7を用いて後述する所定のタイミングで、所定の電圧を印加するドライバである。
ここで、駆動電圧V1と駆動電圧V2とは、V1+V2>Vpsを満たす電圧値である。
次に、3×3の9画素を2色で表示(特定波長色と黒の2色であり、例えば、特定波長色が緑である場合、緑と黒との2色で表示)する場合の具体例について説明する。
例えば、図6に示されるように、3×3の9画素のうち、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素を黒に、他の3画素を特定波長色に表示する場合について説明する。特定波長色の表示は、プレーナ状態のコレステリック液晶により、特定波長色の光が干渉散乱されている状態であり、黒の表示は、フォーカルコニック状態の透明なコレステリック液晶を透過して、黒色が表示されている状態である。
図7および図8は、コラムドライバ31およびロウドライバ32の動作を説明するためのタイミングチャートである。図7は、コレステリック液晶1に、図6に示されるような3×3の9画素の情報を表示させるために、コラムドライバ31がコラム電極X1乃至X3に印加する両極性パルスの電圧とタイミング、および、ロウドライバ32がロウ電極Y1乃至Y3に印加する両極性パルスの電圧とタイミングを説明するためのタイミングチャートであり、図8は、図7を用いて説明した印加電圧によって、3×3の9画素(X1,Y1)乃至(X3,Y3)の画素電極間(透明コラム電極12と、透明ロウ電極15との交点となる電極間)に印加される両極性パルスを説明するためのタイミングチャートである。
まず、現在保持されている情報をリセットするため、図7に示されるように、コラム電極Y1乃至Y3には、電圧V1の両極性パルスが印加され、ロウ電極X1乃至X3には、電圧−V2の両極性パルスが印加される。したがって、図8に示されるように、画素(X1,Y1)乃至(X3,Y3)に対応するそれぞれの画素電極間には、V1+V2の両極性パルスが印加される。ここで、V1+V2>Vpsであるので、透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、プレーナ状態となり、特定波長光を干渉散乱する。すなわち、画素(X1,Y1)乃至(X3,Y3)は、全て特定波長色の表示となる(以下、全プレーナリセットと称する)。
その後、図7に示されるように、ロウドライバ32は、ロウ電極X1から、順次、ロウ電極X2、ロウ電極X3と、電圧V3の両極性パルスを走査印加することで、いずれかのロウ電極を選択する。そして、コラムドライバ31は、ロウ電極の選択タイミングに対応して、コラム電極Y1乃至コラム電極Y3に、選択的に逆特性の両極性パルス−V4を印加する。ここで、V3+V4>Vfsであり、V1>V3かつV2>V4であるものとする。
ロウ電極およびコラム電極に同一タイミングで両極性パルスが印加された画素電極に対応する(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素には、図8に示されるように、V3+V4>Vfsの両極性パルス電圧が印加されるので、対応する画素位置の透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、フォーカルコニック状態となり、透明となる。すなわち、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素は、黒で表示される。
また、V3+V4>Vfsであり、電圧値Vpsは、電圧値Vfsの、ほぼ2倍の電圧値であるので、V1+V2>V3+V4が成立する。
このようにして、コレステリック液晶パネル1の表示を、一旦、全プレーナリセットした後、任意の画素を特定波長色から黒に反転して、情報を表示することが可能となる。
プレーナ状態に状態を変更するための両極性パルス電圧Vpsおよびフォーカルコニック状態に状態を変更するための両極性パルス電圧Vfsは、電極間のギャップ厚によって異なるが、例えば、ギャップ厚が5μmである場合、Vps=40V、Vfs=20V程度となる。すなわち、コレステリック液晶パネル1に所望の情報を表示させるためには、全ての画素位置に両極性パルス電圧Vps=40Vを印加して全プレーナリセットをした後、所望の画素位置に、フォーカルコニック状態に状態を変更するための両極性パルス電圧Vfs=20Vを印加すれば良い。
しかしながら、全プレーナリセットを行う場合、リセット前の状態がプレーナ状態である画素位置とフォーカルコニック状態である画素位置とでは、全プレーナリセット後のコレステリック液晶の反射透過率が微妙に異なってしまう。そして、所望の画素位置に両極性パルス電圧Vfsを印加した場合、それらの画素は、均一なフォーカルコニック状態となることが望ましいのであるが、画素位置によって微妙に異なる反射透過率を有する状態のコレステリック液晶に対して両極性パルス電圧Vfsを印加しても、画素位置によってコレステリック液晶の反射透過率が微妙に異なってしまう。このため、コレステリック液晶パネル1の表示において、十分なコントラストを得ることができなかったり、均一な表示を行うことができない場合があった。
本発明はこのような状況に鑑みてなされたものであり、コレステリック液晶を用いた表示において、コントラストを向上させるとともに、均一に情報を表示することができるようにするものである。
本発明の表示装置は、第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶の状態を変化させて情報を表示する表示手段と、第1の電極に両極性電圧を印加する第1の駆動手段と、第2の電極に、第1の電極に印加される両極性電圧とは逆特性の両極性電圧を印加する第2の駆動手段とを備える表示装置であって、コレステリック液晶の所定の画素位置の状態を所定の状態とするために、第1の駆動手段を制御して、第1の電極に両極性電圧を所定期間中に複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第1の電極に印加される両極性電圧とは逆特性の両極性電圧を、第1の電極に両極性電圧が印加されるのと同一のタイミングで印加させる制御手段を備えることを特徴とする。
所定の状態は、リセット状態であるものとすることができ、制御手段には、コレステリック液晶の所定の画素の表示をリセットさせるために、第1の駆動手段を制御して、第1の電極に第1の両極性電圧を所定期間中に複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第2の両極性電圧を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加させるようにすることができる。
所定の状態は、情報表示のための状態であるものとすることができ、制御手段には、コレステリック液晶の所定の画素位置の状態を、リセット状態から情報表示のための状態に変化させるために、第1の駆動手段を制御して、第1の電極に、所定期間中に第1の両極性電圧を複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第2の両極性電圧を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加させるようにすることができる。
表示手段には、プレーナ状態において異なる波長帯域の光を反射する複数のコレステリック液晶を備えさせるようにすることができる。
本発明の表示方法は、第1の電極に第1の両極性電圧を第1の所定期間内に複数回印加するとともに、第2の電極に、第1の両極性電圧とは逆特性の第2の両極性電圧を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加する第1の電圧印加ステップを含むことを特徴とする。
第1の電極に、第1の両極性電圧および第2の両極性電圧とは異なる第3の両極性電圧を、第1の所定期間とは異なる第2の所定期間内に1回印加するとともに、第2の電極に、第3の両極性電圧とは逆特性の第4の両極性電圧を、第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップを更に含ませるようにすることができる。
第1の電極に、第1の両極性電圧および第2の両極性電圧とは異なる第3の両極性電圧を、第1の所定期間とは異なる第2の所定期間内に複数回印加するとともに、第2の電極に、第3の両極性電圧とは逆特性の第4の両極性電圧を、第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップを更に含ませるようにすることができる。
本発明の表示装置および表示方法においては、第1の電極に両極性電圧を所定期間中に複数回印加させるとともに、第2の電極に、第1の電極に印加される両極性電圧とは逆特性の両極性電圧を、第1の電極に両極性電圧が印加されるのと同一のタイミングで印加させ、コレステリック液晶の状態を変化させて情報を表示させる。
本発明の液晶駆動回路は、第1の電極に両極性電圧を印加する第1の駆動手段と、第2の電極に、第1の電極に印加される両極性電圧とは逆特性の両極性電圧を印加する第2の駆動手段と、第1の駆動手段および第2の駆動手段の動作を制御する制御手段とを備え、制御手段は、コレステリック液晶の所定の画素位置の状態を所定の状態とするために、第1の駆動手段を制御して、第1の電極に両極性電圧を所定期間中に複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第1の電極に印加される両極性電圧とは逆特性の両極性電圧を、第1の電極に両極性電圧が印加されるのと同一のタイミングで印加させることを特徴とする。
所定の状態は、リセット状態であるものとすることができ、制御手段には、コレステリック液晶の所定の画素の表示をリセットさせるために、第1の駆動手段を制御して、第1の電極に第1の両極性電圧を所定期間中に複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第2の両極性電圧を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加させるようにすることができる。
所定の状態は、情報表示のための状態であるものとすることができ、制御手段には、コレステリック液晶の所定の画素位置の状態を、リセット状態から情報表示のための状態に変化させるために、第1の駆動手段を制御して、第1の電極に、所定期間中に第1の両極性電圧を複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第2の両極性電圧を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加させるようにすることができる。
本発明の液晶駆動方法は、第1の電極に第1の両極性電圧を第1の所定期間内に複数回印加するとともに、第2の電極に、第1の両極性電圧とは逆特性の第2の両極性電圧を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加する第1の電圧印加ステップを含むことを特徴とする。
第1の電極に、第1の両極性電圧および第2の両極性電圧とは異なる第3の両極性電圧を、第1の所定期間とは異なる第2の所定期間内に1回印加するとともに、第2の電極に、第3の両極性電圧とは逆特性の第4の両極性電圧を、第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップを更に含ませるようにすることができる。
第1の電極に、第1の両極性電圧および第2の両極性電圧とは異なる第3の両極性電圧を、第1の所定期間とは異なる第2の所定期間内に複数回印加するとともに、第2の電極に、第3の両極性電圧とは逆特性の第4の両極性電圧を、第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップを更に含ませるようにすることができる。
本発明の液晶駆動装置および液晶駆動方法においては、第1の電極に両極性電圧を所定期間中に複数回印加させるとともに、第2の電極に、第1の電極に印加される両極性電圧とは逆特性の両極性電圧を、第1の電極に両極性電圧が印加されるのと同一のタイミングで印加させる。
本発明によれば、コレステリック液晶の状態が変化されて情報が表示され、特に、表示のコントラストおよび均一性を向上させるようにすることができる。
また、他の本発明によれば、コレステリック液晶の状態を変化させて情報が表示されるように液晶を駆動することができ、特に、表示のコントラストおよび均一性が向上されるように液晶を駆動することができる。
以下に本発明の実施の形態を説明するが、本明細書に記載の発明と、発明の実施の形態との対応関係を例示すると、次のようになる。この記載は、本明細書に記載されている発明をサポートする実施の形態が、本明細書に記載されていることを確認するためのものである。したがって、発明の実施の形態中には記載されているが、発明に対応するものとして、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その発明に対応するものではないことを意味するものではない。逆に、実施の形態が発明に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その発明以外の発明には対応しないものであることを意味するものでもない。
更に、この記載は、本明細書に記載されている発明の全てを意味するものでもない。換言すれば、この記載は、本明細書に記載されている発明であって、この出願では請求されていない発明の存在、すなわち、将来、分割出願されたり、補正により出現、追加される発明の存在を否定するものではない。
請求項1に記載の表示装置(例えば、図9に示されるコレステリック液晶パネル1および液晶駆動回路41により構成される表示装置)は、第1の電極(例えば、透明コラム電極12)および第2の電極(例えば、透明ロウ電極15)に電圧を印加することにより、コレステリック液晶の状態を変化させて情報を表示する表示手段(例えば、図9のコレステリック液晶パネル1)と、第1の電極に両極性電圧を印加する第1の駆動手段(例えば、図9のコラムドライバ52)と、第2の電極に、第1の電極に印加される両極性電圧とは逆特性の両極性電圧を印加する第2の駆動手段(例えば、図9のロウドライバ53)とを備える表示装置であって、コレステリック液晶の所定の画素位置の状態を所定の状態とするために、第1の駆動手段を制御して、第1の電極に両極性電圧を所定期間中に複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第1の電極に印加される両極性電圧とは逆特性の両極性電圧を、第1の電極に両極性電圧が印加されるのと同一のタイミングで印加させる制御手段(例えば、図9のコントローラ51)を備えることを特徴とする。
請求項2に記載の表示装置では、所定の状態は、リセット状態(例えば、全プレーナリセット)であり、制御手段は、コレステリック液晶の所定の画素の表示をリセットさせるために、第1の駆動手段を制御して、第1の電極に第1の両極性電圧(例えば、V1+V2>Vpsを満たす電圧値V1)を所定期間中に複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第2の両極性電圧(例えば、V1+V2>Vpsを満たす電圧値−V2)を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加させることを特徴とする。
請求項3に記載の表示装置では、所定の状態は、情報表示のための状態(フォーカルコニック状態)であり、制御手段は、コレステリック液晶の所定の画素位置の状態を、リセット状態(プレーナ状態)から情報表示のための状態に変化させるために、第1の駆動手段を制御して、第1の電極に、所定期間中に第1の両極性電圧(例えば、V3+V4>Vfsを満たす電圧値V3)を複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第2の両極性電圧(例えば、V3+V4>Vfsを満たす電圧値−V4)を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加させることを特徴とする。
請求項5に記載の表示方法は、第1の電極(例えば、透明コラム電極12)および第2の電極(例えば、透明ロウ電極15)に電圧を印加することにより、コレステリック液晶に情報を表示する表示部(例えば、図9のコレステリック液晶パネル1)を備える表示装置の表示方法であって、第1の電極に第1の両極性電圧を第1の所定期間内に複数回印加するとともに、第2の電極に、第1の両極性電圧とは逆特性の第2の両極性電圧を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加する第1の電圧印加ステップ(図12のステップS2、図15のステップS11、もしくは、図18のステップS21またはステップS22の処理)を含むことを特徴とする。
請求項6に記載の表示方法は、第1の電極(例えば、透明コラム電極12)に、第1の両極性電圧および第2の両極性電圧とは異なる第3の両極性電圧を、第1の所定期間とは異なる第2の所定期間内に1回印加するとともに、第2の電極に、第3の両極性電圧とは逆特性の第4の両極性電圧を、第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップ(図12のステップS1、または、図15のステップS12の処理)を更に含むことを特徴とする。
請求項7に記載の表示方法は、第1の電極(例えば、透明コラム電極12)に、第1の両極性電圧および第2の両極性電圧とは異なる第3の両極性電圧を、第1の所定期間とは異なる第2の所定期間内に複数回印加するとともに、第2の電極に、第3の両極性電圧とは逆特性の第4の両極性電圧を、第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップ(図18のステップS21またはステップS22の処理)を更に含むことを特徴とする。
請求項8に記載の液晶駆動回路(例えば、図9の液晶駆動回路41)は、第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶により構成される液晶表示素子(例えば、図9のコレステリック液晶パネル1)を駆動する液晶駆動回路であって、第1の電極に両極性電圧を印加する第1の駆動手段(例えば、図9のコラムドライバ52)と、第2の電極に、第1の電極に印加される両極性電圧とは逆特性の両極性電圧を印加する第2の駆動手段(例えば、図9のロウドライバ53)と、第1の駆動手段および第2の駆動手段の動作を制御する制御手段(例えば、図9のコントローラ51)とを備え、制御手段は、コレステリック液晶の所定の画素位置の状態を所定の状態とするために、第1の駆動手段を制御して、第1の電極に両極性電圧を所定期間中に複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第1の電極に印加される両極性電圧とは逆特性の両極性電圧を、第1の電極に両極性電圧が印加されるのと同一のタイミングで印加させることを特徴とする。
請求項9に記載の液晶駆動回路では、所定の状態は、リセット状態(例えば、全プレーナリセット)であり、制御手段は、コレステリック液晶の所定の画素の表示をリセットさせるために、第1の駆動手段を制御して、第1の電極に第1の両極性電圧(例えば、V1+V2>Vpsを満たす電圧値V1)を所定期間中に複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第2の両極性電圧(例えば、V1+V2>Vpsを満たす電圧値−V2)を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加させることを特徴とする。
請求項10に記載の液晶駆動回路では、所定の状態は、情報表示のための状態(フォーカルコニック状態)であり、制御手段は、コレステリック液晶の所定の画素位置の状態を、リセット状態(プレーナ状態)から情報表示のための状態に変化させるために、第1の駆動手段を制御して、第1の電極に、所定期間中に第1の両極性電圧(例えば、V3+V4>Vfsを満たす電圧値V3)を複数回印加させるとともに、第2の駆動手段を制御して、第2の電極に、第2の両極性電圧(例えば、V3+V4>Vfsを満たす電圧値−V4)を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加させることを特徴とする。
請求項11に記載の液晶駆動方法は、第1の電極(例えば、透明コラム電極12)および第2の電極(例えば、透明ロウ電極15)に電圧を印加することにより、コレステリック液晶により構成される液晶表示素子(例えば、図9のコレステリック液晶パネル1)を駆動する液晶駆動回路(例えば、図9の液晶駆動回路41)の液晶駆動方法であって、第1の電極に第1の両極性電圧を第1の所定期間内に複数回印加するとともに、第2の電極に、第1の両極性電圧とは逆特性の第2の両極性電圧を、第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加する第1の電圧印加ステップ(図12のステップS2、図15のステップS11、もしくは、図18のステップS21またはステップS22の処理)を含むことを特徴とする。
請求項12に記載の液晶駆動方法は、第1の電極(例えば、透明コラム電極12)に、第1の両極性電圧および第2の両極性電圧とは異なる第3の両極性電圧を、第1の所定期間とは異なる第2の所定期間内に1回印加するとともに、第2の電極に、第3の両極性電圧とは逆特性の第4の両極性電圧を、第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップ(図12のステップS1、または、図15のステップS12の処理)を更に含むことを特徴とする。
請求項13に記載の液晶駆動方法は、第1の電極(例えば、透明コラム電極12)に、第1の両極性電圧および第2の両極性電圧とは異なる第3の両極性電圧を、第1の所定期間とは異なる第2の所定期間内に複数回印加するとともに、第2の電極に、第3の両極性電圧とは逆特性の第4の両極性電圧を、第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップ(図18のステップS21またはステップS22の処理)を更に含むことを特徴とする。
以下、図を参照して、本発明の実施の形態について説明する。
図9は、コレステリック液晶パネル1を駆動するための、本発明を適用した液晶駆動回路41の構成を示すブロック図である。コレステリック液晶パネル1と、液晶駆動回路41と、図示しない電源供給部(例えば、バッテリなど)によって、液晶表示装置が構成される。
なお、従来の場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
コレステリック液晶パネル1は、図1乃至図4を用いて説明した、従来のコレステリック液晶パネルと同様のものである。
すなわち、コレステリック液晶パネル1においては、画素電極間の電位差が、Vps以上となるような両極性パルスが印加された場合、その画素位置に対応する部分のコレステリック液晶がプレーナ状態となることにより、対応する画素が、プレーナ状態において反射される波長帯域に基づいて決定される第1の色で表示される。また、コレステリック液晶パネル1においては、画素電極間の電位差が、Vfs以上となるような両極性パルスが印加された場合、その画素位置に対応する部分のコレステリック液晶がフォーカルコニック状態となることにより、対応する画素が、液晶を透過して見える第2の色で表示される。
ここでは、コレステリック液晶パネル1において、例えば、コレステリック液晶が、プレーナ状態において特定波長色の光を乱反射するようにし、コレステリック液晶層14の下を黒色にして、透明状態において、その黒色が透過して見えるようにすることにより、特定波長色と黒のモノトーン表示を行うものとして説明するが、プレーナ状態において反射される波長帯域に基づいて決定される第1の色、すなわち、特定波長色は、例えば、緑、青、赤など、どのような色であってもかまわないし、液晶を透過して見える第2の色も、いずれの色であってもかまわない。
更に、プレーナ状態において、それぞれ異なる波長帯域を反射する複数のコレステリック液晶層14を設けることなどにより、コレステリック液晶パネル1を用いて、多色の表示を可能とすることができるようにしても良いことは言うまでもない。
また、図3に示されるように、コレステリック液晶の状態をプレーナ状態に変化させるために必要な両極性パルス電圧の電圧値Vpsは、フォーカルコニック状態に変化させるために必要な両極性パルス電圧の電圧値Vfsの、ほぼ2倍の電圧値である。
コレステリック液晶パネル1は、例えば、パネルの全面に電圧値Vpsの両極性パルスを印加することにより、表示面全体をプレーナ状態として、表示されている情報をリセット(全プレーナリセット)した後、必要な位置の画素電極に電圧値Vfsの両極性パルスを印加して、フォーカルコニック状態に状態を変化させることにより、所定の情報を表示し、その後、電圧をかけないことにより、表示された情報を保持することができるようになされている。
コントローラ51は、コラムドライバ52およびロウドライバ53を制御するとともに、コラムドライバ52にクロック(CLK)信号およびコレステリック液晶パネル1に表示させる情報を示すデータ(DATA)を供給し、ロウドライバ53にクロック(CLK)信号を供給する。
コラムドライバ52は、コントローラ51より、クロック(CLK)信号およびコレステリック液晶パネル1に情報を表示させるためのデータ(DATA)信号の供給を受けるとともに、駆動電圧±V2および基準電圧GNDと接続され、コントローラ51の制御にしたがって、コレステリック液晶パネル1の透明コラム電極12のコラム(信号)電極Y1乃至Ynに、図10、図13、および、図16を用いて後述する所定のタイミングで、所定の電圧を印加するドライバである。
ロウドライバ53は、コントローラ51より、クロック(CLK)信号の供給を受けるとともに、駆動電圧±V1および基準電圧GNDと接続され、コントローラ51の制御にしたがって、コレステリック液晶パネル1の透明ロウ電極15のロウ(走査)電極X1乃至Xmに、図10、図13、および、図16を用いて後述する所定のタイミングで、所定の電圧を印加するドライバである。
また、コントローラ51には、必要に応じて、ドライブ54が接続される。ドライブ54には、磁気ディスク61、光ディスク62、光磁気ディスク63、または、半導体メモリ64が装着され、情報を授受できるようになされている。
次に、図10乃至図12を用いて、本発明の第1の実施の形態について説明する。図10および図11は、コレステリック液晶1に、現在表示されている情報を全プレーナリセットさせた後、図6に示されるような、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素が黒であり、他の画素が特定波長色である、3×3の9画素を表示させる場合の、コラムドライバ52およびロウドライバ53の動作を説明するための第1の実施の形態におけるタイミングチャートである。
図10は、コレステリック液晶1に、現在表示されている情報を全プレーナリセットさせた後、図6に示されるような3×3の9画素の情報を均一に表示させるために、コラムドライバ52がコラム電極X1乃至X3に印加する両極性パルスの電圧とタイミング、および、ロウドライバ53がロウ電極Y1乃至Y3に印加する両極性パルスの電圧とタイミングについて説明するためのタイミングチャートであり、図11は、図10を用いて説明した印加電圧によって、3×3の9画素(X1,Y1)乃至(X3,Y3)の、それぞれに印加される両極性パルスを説明するためのタイミングチャートである。
現在保持されている情報をリセットするためには、画素(X1,Y1)乃至(X3,Y3)のそれぞれに、Vps以上の電圧の両極性パルスが印加されなければならない。ロウドライバ53は、コントローラ51の制御に基づいて、ロウ電極X1乃至X3に、所定の時間幅で、電圧V1の両極性パルスを印加し、コラムドライバ52は、コントローラ51の制御に基づいて、コラム電極Y1乃至Y3に、所定の時間幅で、電圧−V2の両極性パルスを印加する。
これにより、図11に示されるように、画素(X1,Y1)乃至(X3,Y3)のそれぞれに対応する画素電極間には、V1+V2の両極性パルスが印加される。ここで、V1+V2>Vpsであるので、対応する画素位置の透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、プレーナ状態となり、特定波長光を干渉散乱する。すなわち、画素(X1,Y1)乃至(X3,Y3)の表示は、全て特定波長色となり、全プレーナリセット状態となる。
そして、全プレーナ状態の画素(X1,Y1)乃至(X3,Y3)のうちの所望の画素に選択的に両極性電圧Vfs画印加されてフォーカルコニック状態に状態が遷移されることにより、コレステリック液晶パネル1に所望の情報が表示される。しかしながら、全プレーナ状態の画素(X1,Y1)乃至(X3,Y3)は、全プレーナリセット状態となる前の状態が、プレーナ状態であったか、フォーカルコニック状態であったかによって、フォーカルコニック状態に状態が遷移されたときの光の反射透過率が均一ではない。
そこで、その後、ロウドライバ53は、コントローラ51の制御に基づいて、図10に示されるように、ロウ電極X1から、ロウ電極X2、ロウ電極X3と、順次、電圧V3の両極性パルスを走査印加する場合、いずれのロウ電極を選択するときも、所定の時間内に複数回(図10においては、所定の時間内に2回)両極性電圧3Vを印加する。そして、コラムドライバ52は、コントローラ51の制御に基づいて、図10に示されるように、ロウ電極の選択タイミングに対応して、コラム電極Y1乃至コラム電極Y3に、選択的に、逆特性の両極性パルス−V4を印加する。
具体的には、コラムドライバ52は、ロウ電極X1が選択され、所定の時間内に複数回(図10においては、所定の時間内に2回)両極性電圧3Vが印加されているとき、コラム電極Y1およびコラム電極Y2に逆特性の両極性パルス−V4をロウ電極X1に与えられている選択パルスと同一のタイミングで印加し、ロウ電極X2が選択され、所定の時間内に複数回(図10においては、所定の時間内に2回)両極性電圧3Vが印加されているとき、コラム電極Y2およびコラム電極Y3に逆特性の両極性パルス−V4をロウ電極X2に与えられている選択パルスと同一のタイミングで印加し、ロウ電極X3が選択され、所定の時間内に複数回(図10においては、所定の時間内に2回)両極性電圧3Vが印加されているとき、コラム電極Y2およびコラム電極Y3に逆特性の両極性パルス−V4をロウ電極X3に与えられている選択パルスと同一のタイミングで印加する。
ロウ電極およびコラム電極に同一タイミングで両極性パルスが印加された画素電極間には、図11に示されるように、V3+V4>Vfsの両極性パルス電圧が所定の期間に複数回(図11においては2回)印加されるので、対応する画素位置の透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、全プレーナリセット前の状態にかかわらず、均一なフォーカルコニック状態となり、透明(均一な透過率を有する状態)となる。すなわち、選択された、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)および(X3,Y3)の6画素は、均一な黒で表示され、他の画素の表示は、特定波長色のままとなる。
なお、図10および図11においては、所定期間における時間内の繰り返しの電圧印加回数を2回として図示しているが、所定期間における時間内の繰り返しの電圧印加回数は、2回以上のいずれの回数であっても良いことは言うまでもない。また、状態をフォーカルコニック状態とするために繰り返し与えられる電圧の電圧値は、フォーカルコニック状態とされた画素の光の透過率を一定とするために、同一であることが望ましい。
ここで、所定の期間の時間幅は、情報の表示に必要な速度と、液晶の駆動に必要な時間によって適宜決められるものであり、液晶の状態をフォーカルコニック状態に変更させるために所定の時間幅に何回の両極性電圧を印加させることができるのかは、液晶の電圧に対する反応速度によって決まる。すなわち、所定の時間内に何回も両極性電圧を印加させるために、1回の電圧の印加時間を極端に短くした場合、液晶が印加電圧に反応することができず、状態が遷移されない。液晶が反応するために必要な電圧印加時間は、液晶の粘性や、液晶のギャップ厚によって異なる。
また、均一な表示を実現するためには、所定期間幅に与えられる両極性電圧の繰り返しの印加回数を増やすほうが良く、そのためには、所定の時間幅を長く設定すると好適であるが、所定の時間幅を長くした場合、情報の表示完了速度が遅くなってしまう。このため、所定の時間幅と電圧の繰り返し印加回数は、求められる表示性能によって、適宜設定されることが好ましい。
本発明を適用した液晶駆動回路41において、第1の実施の形態のようにして両極性パルスを印加するようにした場合、フォーカルコニック状態の遷移のための両極性電圧を、所定の時間に複数回印加するようにすることにより、全プレーナリセット前の状態にかかわらず、所望の画素を均一な黒(または他の指定色)で表示させ、他の画素の表示は、プレーナ状態において反射される特定波長色のままとすることが可能となるため、表示される情報の均一性が向上する。
このようにして、本発明を適用した液晶駆動回路41を備える液晶表示装置においては、画素ごとのリセット前の状態によらず、任意の画素の表示色を、プレーナ状態において反射される特定波長色から均一な黒(または他の所定の色)に反転することが可能となる。
次に、図12のフローチャートを参照して、本発明を適用した液晶表示装置の液晶駆動回路41の処理1について説明する。
ステップS1において、コントローラ51は、コラムドライバ52を制御し、コラム電極Y1乃至Y3に、電圧V1の両極性パルスを印加させ、ロウドライバ53を制御し、ロウ電極X1乃至X3に、電圧−V2の両極性パルスを印加させる。このことにより、全プレーナリセットが実行される。
ステップS2において、コントローラ51は、ロウドライバ53を制御し、ロウ電極に選択電圧3Vを所定期間中にそれぞれT回走査印加させるとともに、コラムドライバ52を制御し、コラム電極に逆特性の両極性パルス−4Vを所定期間中にそれぞれT回、ロウ電極への走査印加のタイミングとあわせて、選択的に印加させて、コレステリック液晶パネルを駆動させ、所望の画素位置の液晶のみをフォーカルコニック状態に変化させることにより、所望の情報を表示させて、処理が終了される。
例えば、図10を用いて説明したタイミングで、コラムドライバ52から、コレステリック液晶パネル1の透明コラム電極12のコラム電極Y1乃至Y3に電圧が印加され、ロウドライバ53から、透明ロウ電極15のロウ電極X1乃至X3に電圧が印加された場合、画素(X1,Y1)乃至(X3,Y3)に対応するそれぞれの画素電極には、図11に示される両極性パルス電圧が印加される。したがって、コレステリック液晶パネル1の3×3の9画素は、全プレーナリセットされた後、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素に対して、2回、フォーカルコニック状態に状態を遷移させるための両極性パルスが印加されるため、対応する画素位置の液晶が、従来における場合よりも均一な透明度を有するようになる。したがって、ユーザの所望の画素が、均一な黒(または他の所定の色)で表示され、他の画素が、プレーナ状態において反射される特定波長色で表示される。
このような処理により、一度表示させた情報を、電源供給することなく保持することが可能なコレステリック液晶を利用した液晶表示装置において、任意の画素を、画素ごとのリセット前の状態によらず、特定波長色から均一な他の色に変更することが可能となる。
次に、図13乃至図15を用いて、本発明の第2の実施の形態について説明する。
図13および図14は、コレステリック液晶1に、現在表示されている情報を全プレーナリセットさせた後、図6に示されるような、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素が黒であり、他の画素が特定波長色である、3×3の9画素を表示させる場合の、コラムドライバ52およびロウドライバ53の動作を説明するための第2の実施の形態におけるタイミングチャートである。
図13は、コレステリック液晶1に、現在表示されている情報を全プレーナリセットさせた後、図6に示されるような3×3の9画素の情報を表示させるために、コラムドライバ52がコラム電極X1乃至X3に印加する両極性パルスの電圧とタイミング、および、ロウドライバ53がロウ電極Y1乃至Y3に印加する両極性パルスの電圧とタイミングについて説明するためのタイミングチャートであり、図14は、図13を用いて説明した印加電圧によって、3×3の9画素(X1,Y1)乃至(X3,Y3)の、それぞれに印加される両極性パルスを説明するためのタイミングチャートである。
現在保持されている情報をリセットするためには、画素(X1,Y1)乃至(X3,Y3)のそれぞれに、Vps以上の電圧の両極性パルスが印加されなければならない。ここで、図7および図8を用いて説明した従来における場合のように、所定期間内に1回の両極性パルスを与えることにより全プレーナリセットを行っても、リセット前の状態によって、本来光を透過しないはずのプレーナ状態の液晶の透過率が微妙に異なってしまう。そこで、ロウドライバ53は、コントローラ51の制御に基づいて、ロウ電極X1乃至X3に、所定の時間幅内で複数回(図13においては2回)、電圧V1の両極性パルスを印加し、コラムドライバ52は、コントローラ51の制御に基づいて、コラム電極Y1乃至Y3に、所定の時間幅内で複数回(図13においては2回)、ロウ電極への電圧の印加と同一のタイミングで、電圧−V2の両極性パルスを印加する。
これにより、図14に示されるように、画素(X1,Y1)乃至(X3,Y3)のそれぞれに対応する画素電極間には、V1+V2の両極性パルスが所定期間内に2回印加される。ここで、V1+V2>Vpsであるので、対応する画素位置の透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、それぞれの画素位置が、リセット前にプレーナ状態であったか、フォーカルコニック状態であったかにかかわらず、より均一な反射率を有するプレーナ状態となり、特定波長光を干渉散乱する。すなわち、画素(X1,Y1)乃至(X3,Y3)の表示は、全て特定波長色となり、均一な全プレーナリセット状態となる。
その後、ロウドライバ53は、コントローラ51の制御に基づいて、図13に示されるように、ロウ電極X1から、ロウ電極X2、ロウ電極X3と、順次、電圧V3の両極性パルスを走査印加することで、いずれかのロウ電極を選択する。そして、コラムドライバ52は、コントローラ51の制御に基づいて、図13に示されるように、ロウ電極の選択タイミングに対応して、コラム電極Y1乃至コラム電極Y3に、選択的に、逆特性の両極性パルス−V4を印加する。具体的には、コラムドライバ52は、ロウ電極X1が選択されているとき、コラム電極Y1およびコラム電極Y2に逆特性の両極性パルス−V4を印加し、ロウ電極X2が選択されているとき、コラム電極Y2およびコラム電極Y3に逆特性の両極性パルス−V4を印加し、ロウ電極X3が選択されているとき、コラム電極Y2およびコラム電極Y3に逆特性の両極性パルス−V4を印加する。
ロウ電極およびコラム電極に同一タイミングで両極性パルスが印加された画素電極間には、図14に示されるように、V3+V4>Vfsの両極性パルス電圧が印加されるので、対応する画素位置の透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、フォーカルコニック状態となり、透明となる。すなわち、選択された、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)および(X3,Y3)の6画素は、黒で表示され、他の画素の表示は、特定波長色のままとなる。
ここでも、所定の期間の時間幅は、情報の表示に必要な速度と、液晶の駆動に必要な時間によって適宜決められるものであり、全ての画素に対応する液晶の状態をプレーナ状態に変更させて全プレーナリセットを行うために所定の時間幅に何回の両極性電圧を印加させることができるのかは、液晶の電圧に対する反応速度によって決まる。すなわち、所定の時間内に何回も両極性電圧を印加させるために、1回の電圧の印加時間を極端に短くした場合、液晶が印加電圧に反応することができず、状態が遷移されない。液晶が反応するために必要な電圧印加時間は、液晶の粘性や、液晶のギャップ厚によって異なる。また、膳プレーナリセットを行うために繰り返し与えられる電圧の電圧値は、リセットされた表示画面の光の反射率を一定とするために、同一であることが望ましい。
本発明を適用した液晶駆動回路41において、第2の実施の形態のようにして両極性パルスを印加するようにした場合、全プレーナリセットにおいて、画素ごとのリセット前の状態にかかわらず、均一な状態に表示をリセットすることが可能となり、従来と比較して、表示のコントラストを向上させることが可能となる。
次に、図15のフローチャートを参照して、本発明を適用した液晶表示装置の液晶駆動回路41の処理2について説明する。
ステップS11において、コントローラ51は、コラムドライバ52を制御し、コラム電極Y1乃至Y3に、電圧V1の両極性パルスを所定期間中にT回印加させ、ロウドライバ53を制御し、ロウ電極X1乃至X3に、電圧−V2の両極性パルスを所定期間中にT回印加させる。このことにより、全プレーナリセットが実行される。
ステップS12において、コントローラ51は、ロウドライバ53を制御し、ロウ電極に選択電圧3Vを走査印加させるとともに、コラムドライバ52を制御し、コラム電極に逆特性の両極性パルス−4Vを、ロウ電極への走査印加のタイミングとあわせて、選択的に印加させて、コレステリック液晶パネルを駆動させ、所望の画素位置の液晶のみをフォーカルコニック状態に変化させることにより、所望の情報を表示させて、処理が終了される。
例えば、図14を用いて説明したタイミングで、コラムドライバ52から、コレステリック液晶パネル1の透明コラム電極12のコラム電極Y1乃至Y3に電圧が印加され、ロウドライバ53から、透明ロウ電極15のロウ電極X1乃至X3に電圧が印加された場合、画素(X1,Y1)乃至(X3,Y3)に対応するそれぞれの画素電極には、全プレーナリセット時に、図15に示されるように、所定の時間内に2回の両極性パルス電圧が印加される。したがって、コレステリック液晶パネル1の3×3の9画素は、全画素位置において均一な反射率になるように全プレーナリセットされた後、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素に対して、フォーカルコニック状態に状態を遷移させるための両極性パルスが印加されるため、対応する画素が透明度を有する。したがって、ユーザの所望の画素が、黒などの所定の色で表示され、他の画素が、プレーナ状態において反射される均一な特定波長色で表示される。
このような処理により、一度表示させた情報を、電源供給することなく保持することが可能なコレステリック液晶を利用した液晶表示装置において、より均一な状態に表示をリセットすることが可能となる。
次に、図16乃至図18を用いて、本発明の第3の実施の形態について説明する。
図16および図17は、コレステリック液晶1に、現在表示されている情報を全プレーナリセットさせた後、図6に示されるような、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素が黒であり、他の画素が特定波長色である、3×3の9画素を表示させる場合の、コラムドライバ52およびロウドライバ53の動作を説明するための第3の実施の形態におけるタイミングチャートである。
図16は、コレステリック液晶1に、現在表示されている情報を全プレーナリセットさせた後、図6に示されるような3×3の9画素の情報を表示させるために、コラムドライバ52がコラム電極X1乃至X3に印加する両極性パルスの電圧とタイミング、および、ロウドライバ53がロウ電極Y1乃至Y3に印加する両極性パルスの電圧とタイミングについて説明するためのタイミングチャートであり、図17は、図16を用いて説明した印加電圧によって、3×3の9画素(X1,Y1)乃至(X3,Y3)の、それぞれに印加される両極性パルスを説明するためのタイミングチャートである。
第1の実施の形態においては、全プレーナリセットされた画素のうち所望の画素をフォーカルコニック状態にするために各電極間に印加する両極性電圧を、第2の実施の形態においては、全プレーナリセットを実行するために全画素の電極間に印加する両極性電圧を、それぞれ、所定期間内に複数回印加させるようにするようにすることにより、コレステリック液晶1において、均一でコントラストの高い表示を行うことができるようになされていた。そこで、第3の実施の形態においては、現在保持されている情報をリセットするために、画素(X1,Y1)乃至(X3,Y3)のそれぞれに印加されるVps以上の電圧の両極性パルスと、所望の画素の状態を変化させることによって所望の情報を表示させるために所定の画素に印加されるVfsの両極性パルス電圧を、いずれも所定期間内に複数回印加させるようにすることにより、コレステリック液晶1に表示される情報のコントラストや表示の均一性を更に高めることができるようになされている。
すなわち、現在保持されている情報をリセットするためには、画素(X1,Y1)乃至(X3,Y3)のそれぞれに、Vps以上の電圧の両極性パルスが印加されなければならない。そこで、ロウドライバ53は、コントローラ51の制御に基づいて、ロウ電極X1乃至X3に、所定の時間幅内で複数回(図16においては2回)、電圧V1の両極性パルスを印加し、コラムドライバ52は、コントローラ51の制御に基づいて、コラム電極Y1乃至Y3に、所定の時間幅内で複数回(図16においては2回)、ロウ電極への電圧の印加と同一のタイミングで、電圧−V2の両極性パルスを印加する。
これにより、図17に示されるように、画素(X1,Y1)乃至(X3,Y3)のそれぞれに対応する画素電極間には、V1+V2の両極性パルスが所定期間内に2回印加される。ここで、V1+V2>Vpsであるので、対応する画素位置の透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、より均一なプレーナ状態となり、特定波長光を干渉散乱する。すなわち、画素(X1,Y1)乃至(X3,Y3)の表示は、全て特定波長色となり、均一な全プレーナリセット状態となる。
その後、ロウドライバ53は、コントローラ51の制御に基づいて、図16に示されるように、ロウ電極X1から、ロウ電極X2、ロウ電極X3と、順次、電圧V3の両極性パルスを所定期間内に複数回(図16においては2回)走査印加することで、いずれかのロウ電極を選択する。そして、コラムドライバ52は、コントローラ51の制御に基づいて、図16に示されるように、ロウ電極の選択タイミングに対応して、コラム電極Y1乃至コラム電極Y3に、選択的に、逆特性の両極性パルス−V4を所定期間内に複数回(図16においては2回)印加する。具体的には、コラムドライバ52は、ロウ電極X1が選択されているとき、コラム電極Y1およびコラム電極Y2に逆特性の両極性パルス−V4を印加し、ロウ電極X2が選択されているとき、コラム電極Y2およびコラム電極Y3に逆特性の両極性パルス−V4を印加し、ロウ電極X3が選択されているとき、コラム電極Y2およびコラム電極Y3に逆特性の両極性パルス−V4を印加する。
ロウ電極およびコラム電極に同一タイミングで両極性パルスが印加された画素電極間には、図17に示されるように、V3+V4>Vfsの両極性パルス電圧が所定期間内に2回印加されるので、対応する画素位置の透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、フォーカルコニック状態となり、透明となる。すなわち、選択された、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)および(X3,Y3)の6画素は、黒などの特定の色で表示され、他の画素の表示は、プレーナ状態において反射される特定波長色のままとなる。
ここでも、所定の期間の時間幅とは、情報の表示に必要な速度と、液晶の駆動に必要な時間によって適宜決められるものであり、全ての画素に対応する液晶の状態をプレーナ状態に変更させて全プレーナリセットを行うために所定の時間幅に何回の両極性電圧を印加させることができるのかは、液晶の電圧に対する反応速度によって決まる。すなわち、所定の時間内に何回も両極性電圧を印加させるために、1回の電圧の印加時間を極端に短くした場合、液晶が印加電圧に反応することができず、状態が遷移されない。液晶が反応するために必要な電圧印加時間は、液晶の粘性や、液晶のギャップ厚によって異なる。
本発明を適用した液晶駆動回路41において、第3の実施の形態のようにして両極性パルスを印加するようにした場合、全プレーナリセットにおいて、画素ごとのリセット前の状態にかかわらず、均一にリセットすることが可能となり、更に、フォーカルコニック状態へ状態が遷移される画素も、それぞれの画素で均一な透過率を得られるので、表示のコントラストおよび均一性を向上させることが可能となる。
次に、図18のフローチャートを参照して、本発明を適用した液晶表示装置の液晶駆動回路41の処理1について説明する。
ステップS21において、コントローラ51は、コラムドライバ52を制御し、コラム電極Y1乃至Y3に、電圧V1の両極性パルスを所定期間中にT回印加させ、ロウドライバ53を制御し、ロウ電極X1乃至X3に、電圧−V2の両極性パルスを所定期間中にT回印加させる。このことにより、全プレーナリセットが実行される。
ステップS22において、コントローラ51は、ロウドライバ53を制御し、ロウ電極に選択電圧3Vを所定期間中にそれぞれT回走査印加させるとともに、コラムドライバ52を制御し、コラム電極に逆特性の両極性パルス−4Vを所定期間中にそれぞれT回、ロウ電極への走査印加のタイミングとあわせて、選択的に印加させて、コレステリック液晶パネルを駆動させ、所望の画素位置の液晶のみをフォーカルコニック状態に変化させることにより、所望の情報を表示させて、処理が終了される。
例えば、図16を用いて説明したタイミングで、コラムドライバ52から、コレステリック液晶パネル1の透明コラム電極12のコラム電極Y1乃至Ynに電圧が印加され、ロウドライバ53から、透明ロウ電極15のロウ電極X1乃至Xmに電圧が印加された場合、画素(X1,Y1)乃至(X3,Y3)に対応するそれぞれの画素電極には、図17に示される両極性パルス電圧が印加される。したがって、コレステリック液晶パネル1の3×3の9画素は、全画素位置において均一な反射率になるように全プレーナリセットされた後、図6に示されるように、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素に対して、2回、フォーカルコニック状態に状態を遷移させるための両極性パルスが印加されるため、対応する画素が均一な透明度を有する。したがって、ユーザの所望の画素が、均一な黒で表示され、他の画素が均一な特定波長色で表示される。
なお、図18のフローチャートにおいては、ステップS21において印加される全プレーナリセットにおける両極性電圧、および、ステップS22において印加される液晶をフォーカルコニック状態に遷移させるための両極性電圧を、いずれも、所定期間内にT回印加されるものとして説明したが、ステップS21において印加される全プレーナリセットにおける両極性電圧、および、ステップS22において印加される液晶をフォーカルコニック状態に遷移させるための両極性電圧は、それぞれ、2回以上の異なる回数であってもかまわない。
このような処理により、一度表示させた情報を、電源供給することなく保持することが可能なコレステリック液晶を利用した液晶表示装置において、より均一でコントラストのはっきりした表示を行うことが可能となる。
なお、ここでは、2色表示を行う場合について説明したが、本発明は、コレステリック液晶を利用した液晶表示装置において多色表示を行う場合にも適用可能であることは言うまでもない。
上述した一連の処理は、ソフトウェアにより実行することもできる。そのソフトウェアは、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
この記録媒体の一例としては、図9に示すように、プログラムが記録されている磁気ディスク61(フレキシブルディスクを含む)、光ディスク62(CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む)、光磁気ディスク63(MD(Mini-Disk)(商標)を含む)、もしくは半導体メモリ64などにより構成される。
また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
コレステリック液晶パネルについて説明するための図である。 コレステリック液晶パネルについて説明するための図である。 コレステリック液晶の状態と印加される両極性パルス電圧について説明する図である。 コレステリック液晶に対する駆動波形を示す図である。 従来の液晶駆動回路を示すブロック図である。 表示されるデータの例を示す図である。 図5の液晶駆動回路において、ロウ電極およびコラム電極に印加される電圧を示すタイミングチャートである。 図5の液晶駆動回路において、コレステリック液晶パネルの各画素の電極間に印加される両極性パルス電圧を示すタイミングチャートである。 本発明を適用した液晶駆動回路を示すブロック図である。 図9の液晶駆動回路において、ロウ電極およびコラム電極に印加される電圧と、GNDレベルを示す第1のパターンのタイミングチャートである。 図9の液晶駆動回路において、コレステリック液晶パネルの各画素の電極間に印加される両極性パルス電圧を示す第1のパターンのタイミングチャートである。 液晶駆動回路の処理1について説明するためのフローチャートである。 図9の液晶駆動回路において、ロウ電極およびコラム電極に印加される電圧と、GNDレベルを示す第2のパターンのタイミングチャートである。 図9の液晶駆動回路において、コレステリック液晶パネルの各画素の電極間に印加される両極性パルス電圧を示す第2のパターンのタイミングチャートである。 液晶駆動回路の処理2について説明するためのフローチャートである。 図9の液晶駆動回路において、ロウ電極およびコラム電極に印加される電圧と、GNDレベルを示す第3のパターンのタイミングチャートである。 図9の液晶駆動回路において、コレステリック液晶パネルの各画素の電極間に印加される両極性パルス電圧を示す第3のパターンのタイミングチャートである。 液晶駆動回路の処理3について説明するためのフローチャートである。
符号の説明
1 コレステリック液晶パネル, 31 コラムドライバ, 32 ロウドライバ, 41 液晶駆動回路, 51 コントローラ

Claims (13)

  1. 第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶の状態を変化させて情報を表示する表示手段と、
    前記第1の電極に両極性電圧を印加する第1の駆動手段と、
    前記第2の電極に、前記第1の電極に印加される両極性電圧とは逆特性の両極性電圧を印加する第2の駆動手段と
    を備える表示装置において、
    前記コレステリック液晶の所定の画素位置の状態を所定の状態とするために、前記第1の駆動手段を制御して、前記第1の電極に両極性電圧を所定期間中に複数回印加させるとともに、前記第2の駆動手段を制御して、前記第2の電極に、前記第1の電極に印加される両極性電圧とは逆特性の両極性電圧を、前記第1の電極に両極性電圧が印加されるのと同一のタイミングで印加させる制御手段
    を備えることを特徴とする表示装置。
  2. 前記所定の状態は、リセット状態であり、
    前記制御手段は、前記コレステリック液晶の所定の画素の表示をリセットさせるために、前記第1の駆動手段を制御して、前記第1の電極に第1の両極性電圧を所定期間中に複数回印加させるとともに、前記第2の駆動手段を制御して、前記第2の電極に、第2の両極性電圧を、前記第1の電極に前記第1の両極性電圧が印加されるのと同一のタイミングで印加させる
    ことを特徴とする請求項1に記載の表示装置。
  3. 前記所定の状態は、情報表示のための状態であり、
    前記制御手段は、前記コレステリック液晶の所定の画素位置の状態を、リセット状態から情報表示のための状態に変化させるために、前記第1の駆動手段を制御して、前記第1の電極に、所定期間中に第1の両極性電圧を複数回印加させるとともに、前記第2の駆動手段を制御して、前記第2の電極に、第2の両極性電圧を、前記第1の電極に前記第1の両極性電圧が印加されるのと同一のタイミングで印加させる
    ことを特徴とする請求項1に記載の表示装置。
  4. 前記表示手段は、プレーナ状態において異なる波長帯域の光を反射する複数の前記コレステリック液晶を備える
    ことを特徴とする請求項1に記載の表示装置。
  5. 第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶に情報を表示する表示部を備える表示装置の表示方法において、
    前記第1の電極に第1の両極性電圧を第1の所定期間内に複数回印加するとともに、前記第2の電極に、前記第1の両極性電圧とは逆特性の第2の両極性電圧を、前記第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加する第1の電圧印加ステップ
    を含むことを特徴とする表示方法。
  6. 前記第1の電極に、前記第1の両極性電圧および前記第2の両極性電圧とは異なる第3の両極性電圧を、前記第1の所定期間とは異なる第2の所定期間内に1回印加するとともに、前記第2の電極に、前記第3の両極性電圧とは逆特性の第4の両極性電圧を、前記第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップ
    を更に含むことを特徴とする請求項5に記載の表示方法。
  7. 前記第1の電極に、前記第1の両極性電圧および前記第2の両極性電圧とは異なる第3の両極性電圧を、前記第1の所定期間とは異なる第2の所定期間内に複数回印加するとともに、前記第2の電極に、前記第3の両極性電圧とは逆特性の第4の両極性電圧を、前記第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップ
    を更に含むことを特徴とする請求項5に記載の表示方法。
  8. 第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶により構成される液晶表示素子を駆動する液晶駆動回路において、
    前記第1の電極に両極性電圧を印加する第1の駆動手段と、
    前記第2の電極に、前記第1の電極に印加される両極性電圧とは逆特性の両極性電圧を印加する第2の駆動手段と、
    前記第1の駆動手段および前記第2の駆動手段の動作を制御する制御手段と
    を備え、
    前記制御手段は、前記コレステリック液晶の所定の画素位置の状態を所定の状態とするために、前記第1の駆動手段を制御して、前記第1の電極に両極性電圧を所定期間中に複数回印加させるとともに、前記第2の駆動手段を制御して、前記第2の電極に、前記第1の電極に印加される両極性電圧とは逆特性の両極性電圧を、前記第1の電極に両極性電圧が印加されるのと同一のタイミングで印加させる
    ことを特徴とする液晶駆動回路。
  9. 前記所定の状態は、リセット状態であり、
    前記制御手段は、前記コレステリック液晶の所定の画素の表示をリセットさせるために、前記第1の駆動手段を制御して、前記第1の電極に第1の両極性電圧を所定期間中に複数回印加させるとともに、前記第2の駆動手段を制御して、前記第2の電極に、第2の両極性電圧を、前記第1の電極に前記第1の両極性電圧が印加されるのと同一のタイミングで印加させる
    ことを特徴とする請求項8に記載の液晶駆動回路。
  10. 前記所定の状態は、情報表示のための状態であり、
    前記制御手段は、前記コレステリック液晶の所定の画素位置の状態を、リセット状態から前記情報表示のための状態に変化させるために、前記第1の駆動手段を制御して、前記第1の電極に、所定期間中に第1の両極性電圧を複数回印加させるとともに、前記第2の駆動手段を制御して、前記第2の電極に、第2の両極性電圧を、前記第1の電極に前記第1の両極性電圧が印加されるのと同一のタイミングで印加させる
    ことを特徴とする請求項8に記載の液晶駆動回路。
  11. 第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶により構成される液晶表示素子を駆動する液晶駆動回路の液晶駆動方法において、
    前記第1の電極に第1の両極性電圧を第1の所定期間内に複数回印加するとともに、前記第2の電極に、前記第1の両極性電圧とは逆特性の第2の両極性電圧を、前記第1の電極に第1の両極性電圧が印加されるのと同一のタイミングで印加する第1の電圧印加ステップ
    を含むことを特徴とする液晶駆動方法。
  12. 前記第1の電極に、前記第1の両極性電圧および前記第2の両極性電圧とは異なる第3の両極性電圧を、前記第1の所定期間とは異なる第2の所定期間内に1回印加するとともに、前記第2の電極に、前記第3の両極性電圧とは逆特性の第4の両極性電圧を、前記第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップ
    を更に含むことを特徴とする請求項11に記載の液晶駆動方法。
  13. 前記第1の電極に、前記第1の両極性電圧および前記第2の両極性電圧とは異なる第3の両極性電圧を、前記第1の所定期間とは異なる第2の所定期間内に複数回印加するとともに、前記第2の電極に、前記第3の両極性電圧とは逆特性の第4の両極性電圧を、前記第1の電極に第3の両極性電圧が印加されるのと同一のタイミングで印加する第2の電圧印加ステップ
    を更に含むことを特徴とする請求項11に記載の液晶駆動方法。
JP2003426203A 2003-12-24 2003-12-24 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法 Expired - Lifetime JP4470096B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003426203A JP4470096B2 (ja) 2003-12-24 2003-12-24 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
KR1020040097982A KR20050065292A (ko) 2003-12-24 2004-11-26 표시장치 및 표시방법과, 액정 구동회로 및 액정 구동방법
TW093136757A TWI285360B (en) 2003-12-24 2004-11-29 Display apparatus, display method, liquid crystal driver circuit and liquid crystal driving method
US11/000,242 US7379059B2 (en) 2003-12-24 2004-11-30 Display apparatus, display method, liquid crystal driver circuit and liquid crystal driving method
CNB2004101019618A CN100356240C (zh) 2003-12-24 2004-12-20 显示装置、显示方法、液晶驱动器电路和液晶驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003426203A JP4470096B2 (ja) 2003-12-24 2003-12-24 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法

Publications (2)

Publication Number Publication Date
JP2005181916A true JP2005181916A (ja) 2005-07-07
JP4470096B2 JP4470096B2 (ja) 2010-06-02

Family

ID=34746828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003426203A Expired - Lifetime JP4470096B2 (ja) 2003-12-24 2003-12-24 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法

Country Status (5)

Country Link
US (1) US7379059B2 (ja)
JP (1) JP4470096B2 (ja)
KR (1) KR20050065292A (ja)
CN (1) CN100356240C (ja)
TW (1) TWI285360B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010097072A (ja) * 2008-10-17 2010-04-30 Fujitsu Ltd マトリクス表示素子およびマトリクス表示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010138568A2 (en) * 2009-05-28 2010-12-02 Kent Displays Incorporated Writing tablet information recording device
JP5071442B2 (ja) * 2009-06-03 2012-11-14 セイコーエプソン株式会社 液晶表示装置、制御方法および電子機器
TW201227660A (en) * 2010-12-22 2012-07-01 Ind Tech Res Inst Apparatus and method for driving multi-stable display panel
CN105807458B (zh) * 2016-05-20 2021-02-26 京东方科技集团股份有限公司 一种液晶显示面板公共电压的烧录检测方法及装置
CN114203120A (zh) * 2021-11-16 2022-03-18 北京奕斯伟计算技术有限公司 液晶手写板及其驱动电路和驱动方法
TWI792688B (zh) 2021-11-17 2023-02-11 虹彩光電股份有限公司 膽固醇液晶顯示裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268840B1 (en) * 1997-05-12 2001-07-31 Kent Displays Incorporated Unipolar waveform drive method and apparatus for a bistable liquid crystal display
US6278429B1 (en) * 1998-09-11 2001-08-21 Kent State University Bistable reflective cholesteric liquid crystal displays utilizing super twisted nematic driver chips
US6812913B2 (en) * 2000-02-17 2004-11-02 Minolta Co., Ltd. Liquid crystal display driving method and liquid crystal display device
JP2001329265A (ja) * 2000-05-22 2001-11-27 Minolta Co Ltd 液晶表示素子
GB0022055D0 (en) * 2000-09-07 2000-10-25 Secr Defence Addressing multistable nematic liquid crystal devices
JP3606830B2 (ja) * 2001-11-02 2005-01-05 株式会社ジーニック コレステリック液晶ディスプレイ用ドライバ
JP3891018B2 (ja) * 2002-02-18 2007-03-07 コニカミノルタホールディングス株式会社 液晶表示素子の駆動方法、駆動装置及び液晶表示装置
JP3705436B2 (ja) * 2003-01-21 2005-10-12 ソニー株式会社 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
US6911965B2 (en) * 2003-01-28 2005-06-28 Kent Displays Incorporated Waveform sequencing method and apparatus for a bistable cholesteric liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010097072A (ja) * 2008-10-17 2010-04-30 Fujitsu Ltd マトリクス表示素子およびマトリクス表示装置

Also Published As

Publication number Publication date
JP4470096B2 (ja) 2010-06-02
US20050156846A1 (en) 2005-07-21
US7379059B2 (en) 2008-05-27
KR20050065292A (ko) 2005-06-29
CN100356240C (zh) 2007-12-19
CN1637490A (zh) 2005-07-13
TWI285360B (en) 2007-08-11
TW200529160A (en) 2005-09-01

Similar Documents

Publication Publication Date Title
JP4359631B2 (ja) 液晶表示装置の駆動方法及び装置
US6154191A (en) System and method for driving a nematic liquid crystal
JP2004533647A (ja) 液晶装置
JPH10253944A (ja) 液晶装置及び液晶装置の駆動方法
JP2004029477A (ja) 液晶表示装置の駆動方法及び液晶表示装置
JP3705436B2 (ja) 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
JP4470096B2 (ja) 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
JP3891018B2 (ja) 液晶表示素子の駆動方法、駆動装置及び液晶表示装置
JP3854329B2 (ja) マトリクス型表示装置の駆動回路
JP3058804B2 (ja) 液晶装置
JPH11190834A (ja) 液晶装置及びその駆動方法並びにそれを用いた電子機器
KR20020081030A (ko) 액정 표시 소자의 구동 방법 및 액정 표시 장치
JP3494140B2 (ja) 液晶表示装置の駆動方法と、それを用いた液晶表示装置
JP2002055327A (ja) 液晶表示装置及び液晶表示素子の駆動方法
EP2009619A1 (en) System and method for driving a nematic liquid crystal with erasure of the displayed image
JP5519408B2 (ja) メモリ性液晶装置
JP2006350117A (ja) 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
JPH028814A (ja) 液晶装置
JP2004094265A (ja) 液晶表示素子の駆動方法及び液晶表示装置およびそれを用いた反射型フィールドシーケンシャル・プロジェクタ
JP2002014325A (ja) メモリ性コレステリック液晶表示装置の駆動方法
JP4924760B2 (ja) メモリ性コレステリック液晶表示装置の駆動方法
JP2007304461A (ja) 反射型液晶表示素子及びその駆動方法
JPS629320A (ja) 表示装置
JPS63249130A (ja) 液晶装置の駆動法
JP2004077502A (ja) 液晶表示装置の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3