JP2002014325A - メモリ性コレステリック液晶表示装置の駆動方法 - Google Patents

メモリ性コレステリック液晶表示装置の駆動方法

Info

Publication number
JP2002014325A
JP2002014325A JP2001133105A JP2001133105A JP2002014325A JP 2002014325 A JP2002014325 A JP 2002014325A JP 2001133105 A JP2001133105 A JP 2001133105A JP 2001133105 A JP2001133105 A JP 2001133105A JP 2002014325 A JP2002014325 A JP 2002014325A
Authority
JP
Japan
Prior art keywords
state
voltage
liquid crystal
signal
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001133105A
Other languages
English (en)
Inventor
Yutaka Nakagawa
豊 中川
Makoto Nagai
真 永井
Toshihiro Takano
智弘 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd, Kyocera Display Corp filed Critical Asahi Glass Co Ltd
Priority to JP2001133105A priority Critical patent/JP2002014325A/ja
Publication of JP2002014325A publication Critical patent/JP2002014325A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 メモリ性コレステリック液晶を用いた液晶表
示装置において、長時間放置された場合であっても、残
像発生等の問題を解消する。 【解決手段】 一定時間毎に、表示シーケンス開始のた
めのSTART信号を発生して、コレステリック液晶の
配向が電圧印加方向にほぼ平行になるような電圧をコレ
ステリック液晶に印加した後に、表示データに相当する
電圧を印加するシーケンスを実行する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、メモリ性を有する
液晶層を備えた液晶表示装置の駆動方法に関する。
【0002】
【従来の技術】現在、TN、STN、TFT液晶表示素
子が広く使用されている。これらの液晶表示素子は、所
定の駆動を常時行って表示を行う。これに対し、メモリ
性の動作モードを有するコレステリックまたはカイラル
ネマチック液晶(以下、CL−LCという。)が注目さ
れ、それを備えた液晶表示装置(以下、CL−LCDと
いう。)の実用化が検討されている。
【0003】一対の平行基板間に挟持されたCL−LC
は、その液晶ディレクタが一定周期でねじれた「ねじれ
構造」を有する。そのねじれの中心軸(以下、ヘリカル
軸という。)が基板に対して平均的に垂直方向になる配
列が存在する。
【0004】複数の液晶ドメインの各ヘリカル軸がほぼ
完全に基板面に対して垂直となる完全プレナー状態(以
下、PP状態という。)と、複数の液晶ドメインの各ヘ
リカル軸の平均的な方向が基板面に対してほぼ垂直とな
る不完全プレナー状態(以下、PL状態という。)とが
ある。そして、入射光のうちの、液晶層のねじれの向き
に対応した円偏光を選択反射する。選択反射される波長
λは、液晶組成物の平均屈折率nAVGと液晶組成物の
ピッチpの積にほぼ等しい(λ=nAVG・p)。
【0005】ピッチpは、カイラル剤等の光学活性物質
の添加量cと光学活性物質の定数HTP(Helica
l Twisting Power)から、p=1/
(c・HTP)によって決まる。したがって、選択反射
波長は、光学活性物質の種類と添加量によって調整でき
る。CL−LCの選択反射波長を可視域外となるように
ピッチを設定すれば、選択反射時に目視では透明になり
透過散乱の動作モードを呈する。
【0006】PP状態では入射光に対する正規反射が大
きく、特定の視角において極めて高い反射特性を示す。
PL状態においては、正規反射は相対的に小さく、比較
的広い視角において高い反射特性を示す。さらに、CL
−LCは複数の液晶ドメインのヘリカル軸が基板面に対
してランダム方向または非垂直方向に配列したフォーカ
ルコニック状態(以下、FC状態という。)をとること
もできる。一般的に、FC状態の液晶層は全体として弱
い散乱状態を示す。選択反射時のように特定の波長の光
を反射することはない。また、FC状態、PL状態およ
びPP状態は、無電界時でも安定に存在する。
【0007】図9(a)はPL状態、図9(b)はFC
状態の模式図である。鼓型で示す液晶ドメインの配列状
態を示す。PP状態での選択反射波長はほぼλ=n
AVG・pで与えられる。PL状態の選択反射波長は、
ヘリカル軸の方向に分布があるため、PP状態の場合に
比較して短波長側にずれる傾向がある。
【0008】図9(b)のFC状態のときに、裏面側に
吸収層を設けることよって吸収層の色の表示が得られ
る。したがって、明状態であるPL状態と、暗状態(吸
収層が黒の場合)であるFC状態の2状態を利用したメ
モリ型の表示動作を実現できる。
【0009】CL−LCDの基本構成については、Geor
ge H.Heilmeier, Joel E.Goldmacher et al, Appl. Phy
s. Lett., 13(1968),132やUS3936815に示され
ている。また、US4097127は、PL状態とFC
状態が混在した安定的な中間状態が存在し、表示に利用
できることを示している。
【0010】次に、CL−LCDの駆動法について説明
をする。US3936815では、駆動電圧の振幅の大
きさによって、PL状態をFC状態に、またFC状態を
PL状態にそれぞれ変化させている。後者の場合は、液
晶分子が電圧印加方向にほぼ平行になるホメオトロピッ
ク状態(以下、HO状態という。)を経由して起こすの
で、最も高い電圧が必要とされる。
【0011】CL−LCでは、一連の印加電圧波形の実
効値が直接電圧消去後の状態を決定するのではなく、電
圧消去後の表示は、直前に印加された電圧パルスの印加
時間および振幅値に依存する。
【0012】次に、CL−LCDにおけるマトリクス表
示について説明する。FC状態に転移させる電圧をV
とし、PL状態に転移させる下限電圧をVとし、電圧
を印加しても表示状態が変わらない上限電圧をVとす
る。
【0013】線順次駆動を行う場合、行電極に電圧振幅
の電圧パルスを入力し、それに同期して列電極には
電圧振幅Vの電圧パルス(選択パルス)を入力する。
各行電極に対して1度ずつ選択パルスを入力して、1表
示シーケンスを完了する。表示シーケンスにおいて、オ
ン表示が選択された場合には表示画素に(V+V
の電圧振幅が1度だけ入力され、オン表示の非選択期間
では電圧Vが印加される。また、オフ表示が選択され
た場合には表示画素に(V−V)の電圧振幅が1度
だけ入力され、オフ表示の非選択期間では電圧Vが印
加される。オン時にはPL状態が選択され、オフ時には
FC状態が選択されるとすると、それぞれの条件は以下
の通りである。
【0014】V+V>V、V−V=V
【0015】さらに、書き込まれた状態が変化しないよ
うに、V<Vでなければならない。以上のように印
加電圧の制御を行えばマトリクス表示が可能になる。
【0016】CL−LCDでは走査電極数が増加して
も、表示データが書き込まれた状態での表示品位は悪化
しない。また、電極数が増加しても駆動電圧は増大しな
い。
【0017】
【発明が解決しようとする課題】上記のように、CL−
LCDでは、電圧消去後の表示は、直前に印加された電
圧パルスの印加時間および振幅値に依存するので、表示
を保持するために常時電圧を印加する必要はないのであ
るが、長時間放置しておくと、新たな表示データを書き
込むときに、それ以前の表示状態が残像として残ってし
まう現象が生ずる。その場合、高温で一定期間放置した
り、非常に高い電圧を印加することによって残像を消去
することができる。
【0018】しかし、ユーザが液晶ディスプレイを使用
しているときに残像を消去するために高温の環境を用意
したり高電圧を用意したりするのは困難であり、その結
果、液晶ディスプレイとしての商品性が損なわれてしま
う。
【0019】そこで、本発明は、CL−LCDにおい
て、新たな表示データが書き込まれずに長時間放置され
た場合であっても、残像発生等の問題を容易に解消でき
るCL−LCDの駆動方法を提供することを目的とす
る。
【0020】
【課題を解決するための手段】本発明によるメモリ性コ
レステリック液晶を用いた液晶表示装置の駆動方法は、
一定時間毎に、コレステリック液晶の配向が電圧印加方
向にほぼ平行になるような電圧をコレステリック液晶に
印加した後に、表示データに相当する電圧を印加するシ
ーケンスを実行することを特徴とする。
【0021】本発明による他の態様のメモリ性コレステ
リック液晶を用いた液晶表示装置の駆動方法は、コレス
テリック液晶に対して表示データを書き込む表示シーケ
ンスに、コレステリック液晶の配向が電圧印加方向にほ
ぼ平行になるような電圧をコレステリック液晶に印加す
るステップと表示データに相当する電圧を印加するステ
ップとが含まれ、一定時間毎に表示シーケンスを実行す
ることを特徴とする。
【0022】
【発明の実施の形態】図1に本発明のCL−LCDの模
式的断面図を示す。図1に示すCL−LCDは、ガラス
基板1A、1B、電極2A、2B、高分子薄膜3A、3
B、液晶組成物(CL−LC)4、および裏面側に黒色
の光吸収体5が配置され、FC状態とPL状態を安定に
表示するCL−LCDである。
【0023】高分子薄膜3A、3Bの代わりにシリカな
どの無機薄膜を形成してもよい。しかし、CL−LCに
接する薄膜の表面をラビング処理すると、薄膜の種類に
よってはCL−LCのFC状態の安定性が失われてしま
うことがある。よって、ラビング無しの薄膜を設ける
か、または、電極と液晶組成物が直接接するように設け
る。
【0024】電極間間隙はスペーサー等で保持し、2〜
15μmが好ましい。さらには、3〜6μmが好まし
い。電極間隙が小さすぎると表示のコントラスト比が低
下し、大きすぎると駆動電圧が上昇するからである。
【0025】表示の態様は、セグメント表示などの非フ
ルドットマトリックス表示でも、ドットマトリックス表
示でもよい。基板は、ガラス基板でも樹脂基板でもよ
く、また、ガラス基板と樹脂基板の組み合わせでもよ
い。反射表示素子として用いる場合には、どちらか一方
の基板の内面または外面に光吸収体を設置するか、また
は、基板として光吸収機能を有するものを用いてもよ
い。
【0026】電極面内に微量のスペーサーを散布し、対
向させた基板の四辺を注入孔を除いてエポキシ樹脂等の
シール材で封止し、真空注入によって液晶組成物をセル
に満たす。
【0027】ここでは、CL−LCDを以下のように作
製した。すなわち、透明電極付き基板をエッチング加工
して160本のストライプ状の電極を形成した。基板端
部の電極取り出し部では、駆動用のICとの接続を考慮
して電極幅やピッチが調整されている。基板の電極面側
に絶縁層を形成し、さらに、外周部を除いて樹脂溶液
(ポリイミド)を塗布し焼成した。得られた基板2枚を
ストライプ電極が直交するように上下に配置し、その
後、上下基板面に直径4μmの樹脂性のスペーサーを散
布し、注入孔を除いて四辺に微量のグラスファイバを含
むエポキシ樹脂を同じ径で塗布し、上下基板を貼り合わ
せてセルを作成した。これを空セルと呼ぶ。
【0028】Tc=97℃、Δn=0.242、Δε=
13.8のネマチック液晶66.5部に、化学式1に示
す光学活性物質16.75部、化学式2に示す光学活性
物質16.75部を溶解混合してコレステリック液晶
(液晶Aと呼ぶ。)を調整した。
【0029】
【化1】
【0030】
【化2】
【0031】先に作製した空セルに液晶Aを真空注入法
で注入し、注入孔を光硬化樹脂で封止してCL−LCD
を作製した。CL−LCDの電極は、行電極160ライ
ン、列電極160ラインであり、画素サイズは0.34
mm角である。このCL−LCDの片方の基板を艶消し
黒のスプレーで均一に塗装した。
【0032】CL−LCDの行、列各1本ずつの電極を
選び、室温25℃において、その交点に40Vの電圧を
20msec間印加したところ、印加後に黒塗装してい
ない基板側から見ると交点部分は緑色の反射色を呈し
た。次に、20Vの電圧を20msec印加したとこ
ろ、印加後に黒塗装していない基板側から見ると交点部
分がほぼ黒色を呈した。
【0033】所望の表示データを書き込む前に全ての画
素の以前の状態を消去しておけば、すなわち、表示リセ
ットしておけば、新たな表示データが表示品質の良い状
態を呈するように書き込まれるのであるが、以前の表示
を消去した後のCL−LCの状態としては、選択反射を
示すPL状態と反射を示さないFC状態のいずれを選ん
でもよい。しかし、消去時のHO状態は反射を示さない
ので、消去後同様に反射を示さないFC状態とした方
が、特に背景を非反射とするネガ表示の場合、自然な見
栄えになる。
【0034】そこで、この実施の形態では、CL−LC
に比較的高い電圧をかけて一旦HO状態にし、その状態
で電圧を消去し、さらに、所定の電圧を印加してCL−
LCをFC状態に揃えた初期状態を形成する。あるい
は、CL−LCをFC状態とPL状態との混在状態に揃
えた初期状態を形成する。そして、その状態で表示させ
たいデータの書き込みを行う。なお、FC状態とPL状
態の混在する割合に応じて、光学状態がFC状態とPL
状態の間で連続的に変化しうる混在状態が存在する。混
在状態を準FC状態ともいう。
【0035】HO状態にする高電圧の電圧パルスの印加
直後に、CL−LCが特別の分子配列をもつ。すなわ
ち、誘電率が最も小さく液晶分子が基板にほぼ平行で、
かつ、所定のピッチのヘリカル構造を持たない過渡的な
状態であるホモジニアス液晶配列(以下、HG状態とい
う。)が存在する。CL−LCはHG状態を経た後、徐
々に所定のピッチのヘリカル構造を形成していく。この
間の液晶配列をHG状態とPL状態の中間的状態と呼
ぶ。できるだけ短時間で良好なFC状態を得るために、
HO状態にするための第1の電圧パルス(高い電圧パル
ス)を印加した後に、第2の電圧パルスを印加し、その
後、FC状態にするための第3のパルスを印加する。
【0036】具体的には、図2に示すように、CL−L
Cに、第1の段階(T10)である比較的高い電圧を印
加する処理を施した後、第2の電圧パルスの振幅を0V
として電圧を印加しない状態すなわち電位差0の状態で
ある第2の段階(T11)を設け、その後にFC状態に
対応する電圧処理(第3の段階:T12)を実施して、
個々の表示データに応じた書き込みを行う。電圧を印加
しない状態すなわち電位差0の状態の期間(第2段階の
期間)は、HO状態からHG状態またはHG状態とPL
状態の混在状態になるまでの時間である。ここで、電位
差0とは、実効的にゼロとして作用し得る、電圧値の小
さい電圧パルスであってもよい。
【0037】以上のような電圧処理において、最初の電
圧処理によって、それ以前に書き込まれた状態が完全に
消去される。すなわち、CL−LCの配向が電圧印加方
向にほぼ平行になる垂直配向状態になる。そして、電位
差0Vの期間でCL−LCDの配向状態は、HG状態ま
たはHG状態とPL状態の混在状態に変化する。また、
次の電圧処理によって、FC状態またはFC状態とPL
状態の混在状態に書き込まれる。
【0038】第1〜第3の段階(T1)の処理を、以
下、リセット処理と呼ぶ。図2において、線順次駆動期
間はアドレッシング部(T2)として示されている。な
お、フォーカルコニック部とアドレッシング部との間に
は無印加部を設けても設けなくてもよいが、図2には、
無印加部を設けた場合が例示されている。
【0039】以下、具体的な電圧印加方法の一例につい
て説明する。
【0040】[例1]室温を25℃にして、CL−LC
Dの全画面を初期化するために、表示シーケンスの開始
時に、パネル全体に40Vの電圧を13.2msec間
印加した。それに続いて、CL−LCDに印加される電
圧が0Vになる無印加時間を1msec設けた。その
後、FC状態にするための電圧条件として23Vの電圧
を3.3msec間全画素に印加した。そして、線順次
駆動を実施した。
【0041】さらに、上記の表示リセット処理、すなわ
ち、40V,13.2msec、0V,1msec、2
3V,3.3msecの一連の電圧印加処理と線順次駆
動による表示データの書き込み処理を20分おきに繰り
返した。すると、残像もなく、高コントラストの表示が
得られた。
【0042】[比較例1]40V,13.2msec、
0V,1msec、23V,3.3msecの一連の電
圧印加処理と線順次駆動による表示データの書き込みと
を行った後、CL−LCDを1日放置した。そして、4
0Vの電圧を印加する工程を含む電圧印加処理を行って
から新たな表示データの書き込みを行ったところ、先に
書き込まれていた表示状態が残像として観察された。
【0043】上記の新たな表示データの書き込み処理に
はCL−LCの配向状態を垂直状態とするための電圧印
加を行う工程が含まれていたが、上記の新たな表示デー
タの書き込み処理の後、残像を消去することを目的とし
て、さらにCL−LCの配向状態を垂直状態とするため
の電圧印加のみを行ってみた。しかし、そのような電圧
印加処理を加えても、残像は消去されなかった。
【0044】また、比較例1の40Vの電圧を印加する
工程を含む電圧印加処理を行ってから新たな表示データ
を書き込む処理において、40Vに代えて60Vの電圧
を印加したところ、残像が解消された。また、残像のあ
るCL−LCDを100℃の環境に1時間放置した後、
室温で観察すると、やはり、残像は解消された。
【0045】以上のことから、残像が生じた場合、残像
はCL−LCの配向状態を垂直状態にするための電圧印
加だけでは解消されず、それ以上の電圧値で電圧を印加
すると解消されると考えられる。また、放置時間が長く
なるほど残像の程度が大きくなるが、残像を解消するた
めの電圧(上記の60V)もそれに応じて大きくなる。
残像を解消するためにそのような高電圧を必要とする場
合には、残像を解消するには、CL−LCが等方相(異
方性が失われた状態)になる温度以上の温度環境に長時
間放置する必要があると想定される。
【0046】上記の例1および比較例1によれば、所定
期間新たな表示データの書き込みがなされない場合に、
第1の段階によってCL−LCの配向状態を垂直状態と
し、第2の段階の電位差0の期間でCL−LCの配向状
態をHG状態またはHG状態とPL状態の混在状態と
し、第3の段階よってFC状態またはFC状態とPL状
態の混在状態にした後に、表示データ(通常、最後に書
き込まれた表示データと同じ表示データ)を書き込んで
おけば、次に新たな表示データを書き込むときに残像が
生じないことがわかる。
【0047】所定期間経過後の第1〜第3の段階および
表示データの書き込みをリフレッシュ処理と呼ぶと、リ
フレッシュ処理では、第1〜第3の段階を全て実行しな
くてもよく、少なくとも、CL−LCの配向状態を垂直
状態とするための電圧を印加した後に表示データの書き
込み処理を行えばよい。ただし、CL−LCの配向状態
を垂直状態とするための電圧を印加した後、表示データ
の書き込み処理を行う前に印加電圧0Vの期間(第2の
段階)を設けることが好ましい。
【0048】印加電圧0Vの期間を省くと、表示データ
によらず線順次駆動における第1行目では、配向状態を
垂直状態とするための電圧が印加された直後に選択電圧
が印加されることになる。第2行目以降ではリセット電
圧が印加された後、非選択電圧が印加され、その後に選
択電圧が印加される。第2の段階を省くと、以上の駆動
シーケンスの違いにもとづいて、第1行目は、表示デー
タによらずHO状態からPL状態に変化する。一方、第
2行目以降では、HO状態からHG状態な配向あるいは
PL状態を経て表示データに応じた表示が得られる。
【0049】第1行目の表示状態と第2行目以降の表示
状態とを同等にするためには、リセット電圧の印加が完
了した時点と第1行目が選択される時点との間に電圧を
印加しない状態すなわち印加電圧0Vの期間である第2
の段階を設ければよい。
【0050】以上に述べたように、所定時間おきにリフ
レッシュ処理を行えば、新たな表示データの書き込み時
に残像を生じさせないようにすることができる。なお、
所定時間は、5分程度から1時間程度が適当であると考
えられる。
【0051】以下、駆動回路の一例を説明する。ここで
は、単純マトリックス型STN液晶表示素子の基本的な
駆動方式である線順次選択法(例えば、APT:Alto P
leshko Techniqueやそれを改良したIAPT:Improved
APT)を実現するIAPT駆動ドライバを利用した場合
について説明する。
【0052】図3および図4は、IAPT(IAPT:
Improved APT)駆動ドライバの機能を説明するための説
明図である。図3に示すように、列ドライバと行ドライ
バはそれぞれ4レベルの液晶駆動電圧を必要とするが、
システム全体では6レベルの電圧が必要になる。ここ
で、Vは選択時に行電極に印加される電圧であり、V
は行電極に印加されるオン電圧とオフ電圧の差の1/
2である。
【0053】図4に示すように、出力電圧はレベル信号
である極性反転信号(M信号)と非表示指示信号(/D
OFF信号)に応じて、行ドライバおよび列ドライバで
それぞれ決定される。ただし、/DOFF信号がローレ
ベルである場合には行ドライバおよび列ドライバの全出
力は、他の入力信号に関わらずVレベルを出力する。
【0054】図5は、液晶駆動装置の実施の一形態を示
すブロック図である。図5に示す液晶駆動装置におい
て、制御装置11から制御信号としてFR信号(フレー
ム信号)、LP信号(ラッチパルス:行切替信号)、M
信号(交流化信号:出力反転信号)および/DOFF1
信号(非表示指示信号)が行ドライバ12に入力され
る。列ドライバ13には、制御装置11から制御信号と
してLP信号、CP信号(クロックパルス)、M信号お
よび/DOFF2信号と表示データ(DATA)とが入
力される。/DOFF1信号は制御装置11が作成し列
ドライバ13に供給される/DOFF信号であり、/D
OFF2信号は制御装置11が作成し行ドライバ12に
供給される/DOFF信号である。また、行ドライバ1
2および列ドライバ13には、液晶電源装置14から必
要な電圧が供給される。
【0055】行ドライバ12は、FR信号がハイレベル
になると先頭行を選択する。LP信号は選択行を1行ず
つシフトすることを示す信号に相当する。M信号は、交
流化のための信号である。CP信号は、コントローラ1
1から表示データを列ドライバ13に転送するためのク
ロックとして用いられる。/DOFF信号がローレベル
になると、行ドライバ12および列ドライバ13は、C
L−LCDに印加する電圧レベルをそれぞれ所定のレベ
ル(消去時のレベルV)にする。/DOFF信号がハ
イレベルになっているときは通常書き込みの状態であ
る。
【0056】CL−LCは一度データが書き込まれる
と、その表示状態を保持できるのでフレーム周期毎に書
き込みを行う必要はないが、データの書き換えを必要と
するタイミングを外部から指示する必要がある。そのた
めの信号が図5に示すスタート信号(START信号)
である。START信号はタイマによるある一定期間毎
に有効になる信号でもよいし、表示データの発生源であ
るMPUや外部スイッチからの表示書き換え指示信号で
あってもよい。図5には、MPU20から出力される例
が示されている。
【0057】図6は、制御装置11の構成例を示すブロ
ック図である。図6に示す制御装置11において、発振
器21は、所定周波数のクロック信号(CLK)を発生
する。基準カウンタ22は、CLKを入力してカウント
する。ラインカウンタ23は、基準カウンタ22のカウ
ント値が所定値になると、その値を+1する。比較器2
4は、基準カウンタ22のカウント値(DOT)、ライ
ンカウンタ23のカウント値(LINE)および設定レ
ジスタ25の設定値(N〜N)を入力し、CP信
号、M信号、LP信号、/DOFF1信号、/DOFF
2信号およびSEL信号を作成する。SEL信号はセレ
クタ27に出力される。
【0058】メモリ26には、MPU20からの表示デ
ータが格納されている。セレクタ27は、SEL信号に
応じて、メモリ26内のデータ、”1”固定信号およ
び”0”固定信号のうちのいずれかを選択し、選択した
データをDATA信号としてCL−LCDに出力する。
【0059】設定レジスタ25には、あらかじめ電圧印
加時間の設定のための設定値が書き込まれる。この実施
の形態では、設定値は、発振器21から出力されるクロ
ック数で換算された値であるとする。ここでは、垂直配
向のための高電圧印加時間(第1の段階の期間)を
、無印加部の時間(第2の段階の期間)をN、F
C状態への転移のための電圧印加時間(第3の段階の期
間)をN、線順次駆動における1選択時間をNとす
る。
【0060】CL−LCは一度データが書き込まれる
と、その表示状態を保持するのでフレーム周期毎に書き
込みを行う必要はないが、データの書き換えを必要とす
るタイミングを外部から通知する必要がある。そのため
に、MPUから設定レジスタ25に表示書き換えの指示
がなされる。設定レジスタ25に表示書き換え指示が設
定されると、比較器24にSTART信号が出力され
る。
【0061】次に、動作について図7のタイミング図を
参照して説明する。ここでは、CL−LCを垂直配向に
するために必要な液晶印加電圧および線順次駆動におけ
るオン電圧をV+V 、CL−LCをFC状態とP
L状態の混在状態に移行させるために必要な液晶印加電
圧および線順次駆動におけるオフ電圧をV−Vとす
る。
【0062】制御装置11は、MPU20から表示開始
が指示されるまで初期状態とする。すなわち、CP信号
をローレベルに、LP信号をローレベルに、M信号をハ
イレベルに、DATAをハイレベルに、/DOFF1信
号および/DOFF2信号をローレベルに維持する。/
DOFF1信号と/DOFF2信号とがともにローレベ
ルであるので、すべての行電極および列電極が電位V
である液晶無印加状態となる。また、基準カウンタ22
およびラインカウンタ23はともに0を保持する。
【0063】MPU20から表示開始が指示されると、
設定レジスタ25においてSTARTフラグがセットさ
れ、START信号がハイレベルになる。START信
号がハイレベルになと、比較器24は、基準カウンタ2
2を動作状態にする。基準カウンタ22は、発振器21
からのクロック(CLK)に応じてカウント値を1ずつ
増やす。ラインカウンタ23の値が0の場合には、基準
カウンタ22は、その値がNと一致するまでカウント
アップする。比較器24は、基準カウンタ22のカウン
ト値が偶数の場合にCP信号をハイレベルにし、奇数の
場合にはローレベルにして、表示素子のドット数に適合
したパルス数分だけCP信号を出力する。この間、DA
TAはハイレベルであるから、列ドライバ13の内部レ
ジスタの値は、全てハイレベルになる。
【0064】基準カウンタ22のカウント値がNと一
致すると、比較器24は、CNT信号を1クロック期間
ハイレベルにする。このCNT信号に応じて、基準カウ
ンタ22は値を0に戻し、ラインカウンタ23は値を+
1する。また、このとき、LP信号を1クロック期間ハ
イレベルにする。よって、列ドライバ13の内部レジス
タの値が列ドライバ13の出力に反映される。
【0065】ラインカウンタ23の値が1になると、比
較器24は、/DOFF2信号をハイレベルにする。図
4に示す関係から、全ての列電極の電圧レベルがV
(V+V )となる。また、全ての行電極の電圧
レベルはVであるから、全ての画素に対する液晶印加
電圧はV+V となる。すなわち、垂直配向に必要
な液晶電圧が全面に印加される。
【0066】また、比較器24は、DATAをローレベ
ルに固定するようなSEL信号を出力する。セレクタ2
7は、そのようなSEL信号に応じて”0”を選択す
る。そして、比較器24は、CP信号を順次出力して、
列ドライバ13の内部レジスタの値を全てローレベルに
する。基準カウンタ22は、カウント値がNと一致す
るまでカウントアップし、カウント値がNと一致する
とカウント値を0に戻す。このとき、ラインカウンタ2
3の値が+1されて2になる。
【0067】ラインカウンタ23の値が「2」になる
と、比較器24は、/DOFF2信号をローレベルにし
て、列ドライバ13の出力電位をすべてVにする。よ
って、液晶印加電圧は0Vとなる。次に、基準カウンタ
22は、カウント値がNと一致するまでカウントアッ
プする。そして、カウント値がNと一致すると、基準
カウンタ22のカウント値を0に戻し、ラインカウンタ
23の値を+1する。ラインカウンタ23の値が2から
3に変化する場合に、比較器24は、LP信号を1クロ
ック期間ハイレベルにする。その結果、列ドライバ13
の内部レジスタの値が列ドライバ13の出力に反映され
る。
【0068】ラインカウンタ23の値が「3」のときに
は、比較器24は、/DOFF2信号をハイレベルにす
る。このとき、M信号はハイレベルであり、列ドライバ
13にラッチされているDATAはローレベルであるか
ら、図4に示す関係にもとづいて全ての列電極に対する
印加電圧はVとなり、全ての画素に対する液晶印加電
圧はV(V−V)となる。よって、FC状態に必
要な液晶印加電圧が全面に印加される。次いで、基準カ
ウンタ22は、カウント値がNと一致するまでカウン
トアップし、カウント値がNと一致すると基準カウン
タ22のカウント値が0に戻り、ラインカウンタ23の
値が+1される。
【0069】なお、ラインカウンタ23の値が「3」の
場合に、比較器24は、DATAとしてメモリ26から
の表示データを選択ようなSEL信号を出力する。セレ
クタ27は、そのようなSEL信号に応じてメモリ26
からの表示データを選択する状態になる。そして、比較
器24は、CP信号を順次出力して、列ドライバ13の
内部レジスタに表示データを入れる。
【0070】ラインカウンタ23の値が4になると、比
較器24は、LP信号を1クロック期間ハイレベルにし
て、列ドライバ13の内部レジスタの値を列ドライバ1
3の出力に反映させる。また、LP信号のパルスを包含
するようにFR信号を一定期間ハイレベルにし、行ドラ
イバ12に先頭行からの走査を指示する。
【0071】また、比較器24は、/DOFF1信号を
ハイレベルに固定する。よって、列ドライバ12および
行ドライバ13の出力として線順次駆動に必要な電圧が
出力される。図7では、この期間がアドレッシング部と
して示されている。
【0072】比較器24は、アドレッシング部におい
て、基準カウンタ22のカウント値が(N/2)より
小さい場合はM信号をローレベルにし、(N/2)以
上であればハイレベルにして、線順次駆動時の液晶印加
電圧を交流化させる。また、次の選択行のためにDAT
Aとしてメモリ26の表示データを出力する。DATA
は、CP信号によって列ドライバ13の内部レジスタに
取り込まれる。基準カウンタ22はカウント値がN
一致するまでカウントアップし、Nと一致すると基準
カウンタ22のカウント値が0に戻され、ラインカウン
タ23の値が+1される。比較器24は、ラインカウン
タ23の値が+1される毎に、LP信号をパルス出力し
て、行ドライバ12に対して次の行の走査を指示すると
ともに、列ドライバ13に対して次の表示データの出力
を指示する。
【0073】ラインカウンタ23の値が(3+表示行
数)になると、比較器24は、CP信号およびLP信号
をローレベルにし、SEL信号でセレクタ26に対して
「1」のDATAを出力するように指示し、M信号をハ
イレベルに固定するそして、基準カウンタ22のカウン
ト値がNと一致したら、CLR信号を1クロック期間
ハイレベルにして、基準カウンタ22およびラインカウ
ンタ23を0クリアする。また、/DOFF1信号およ
び/DOFF2信号をローレベルにして液晶印加電圧を
0Vにし、STARTフラグをクリアして初期状態に戻
る。なお、この態様では、表示行数は60行である。
【0074】以上説明したように、この実施の形態で
は、従前の液晶駆動装置が取り扱うことができるM信号
と/DOFF信号とを利用することによって、第1の段
階〜第3の段階、すなわち、リセット部、無印加部およ
びフォーカルコニック部を作成する。従って、単純マト
リックス型STN液晶表示素子を駆動するためのIAP
T駆動ドライバを用いて、電圧印加処理による初期化を
行う本発明の駆動方法を実現することができる。
【0075】図8は、所定時間おきのリフレッシュ処理
を説明するためのフローチャートである。ここでは、所
定時間経過の管理がMPU20によって実行される場合
を例にする。MPU20は、動作を開始すると、リフレ
ッシュ用のタイマをスタートする(ステップS1)。こ
のタイマは、例えばスタート後20分経過するとタイム
アウトする。
【0076】そして、MPU20は、新たな表示データ
が発生したか否か確認する(ステップS2)。発生して
いたら、表示データをメモリ26に設定するとともに
(ステップS3)、START信号を制御装置11に対
して出力する(ステップS4)。制御装置11は、ST
ART信号に応じて、上述したような表示リセット処理
とメモリ26内の表示データの書き込み処理とを行う。
また、リフレッシュ用のタイマを再スタートする(ステ
ップS5)。
【0077】リフレッシュ用のタイマがタイムアウトす
ると(ステップS6)、すなわち、新たな表示データが
発生する前に所定時間(この例では20分)が経過する
と、MPU20は、START信号を制御装置11に対
して出力するとともに(ステップS4)、リフレッシュ
用のタイマを再スタートする(ステップS5)。制御装
置11は、START信号に応じて、上述したような表
示リセット処理とメモリ26内の表示データの書き込み
処理とを行う。
【0078】従って、新たな表示データが発生する前に
所定時間が経過する度に、CL−LCDには、前回書き
込まれた表示データと同じデータが書き込まれる。その
結果、次に新たな表示データが発生したときに、その表
示データをCL−LCDに書き込んだときの残像の発生
が防止される。
【0079】この実施の形態では、CL−LCに対して
表示データを書き込む表示シーケンスに、CL−LCの
配向が電圧印加方向にほぼ平行になるような電圧をCL
−LCに印加するステップと表示データに相当する電圧
を印加するステップとが含まれていたので、一定時間毎
にそのような表示シーケンスが実行されたが、CL−L
Cの配向が電圧印加方向にほぼ平行になるような電圧を
印加するステップが表示シーケンスに含まれていないよ
うな場合には、一定時間毎に、CL−LCの配向が電圧
印加方向にほぼ平行になるような電圧をCL−LCに印
加した後に、リフレッシュのための表示データに相当す
る電圧を印加すれば、やはり残像の問題が解消された表
示を得ることができる。なお、一定時間が経過するまで
の間では、表示状態を保持するために電圧を印加すると
いった制御を行う必要はない。
【0080】
【発明の効果】本発明においては、一定時間毎に、コレ
ステリック液晶の配向が電圧印加方向にほぼ平行になる
ような電圧をコレステリック液晶に印加した後に、表示
データに相当する電圧を印加するシーケンスを実行する
ようにしたので、新たな表示データが発生したときにそ
の表示データを書き込む際に、以前の表示が残像として
残ることを防止できる効果がある。
【図面の簡単な説明】
【図1】 CL−LCを用いた液晶パネルの概略構成を
示す断面図。
【図2】 駆動手順を示すタイミング図。
【図3】 IAPT駆動ドライバの機能を説明するため
の説明図。
【図4】 制御信号と印加電圧との関係を示す説明図。
【図5】 液晶駆動装置の実施の一形態を示すブロック
図。
【図6】 表示シーケンス制御回路の構成例を示すブロ
ック図。
【図7】 表示シーケンス制御回路の動作を示すタイミ
ング図。
【図8】 リフレッシュ処理を説明するためのフローチ
ャート。
【図9】 CL−LCの配向状態の一例を示す説明図。
【符号の説明】
1A,1B ガラス基板 2A,2B 電極 3A,3B 高分子薄膜 4 液晶組成物 5 光吸収体 11 信号制御回路(コントローラ) 12 行ドライバ 13 列ドライバ 14 表示シーケンス制御回路 21 発振器 22 基準カウンタ 23 ラインカウンタ 24 比較器 25 設定レジスタ 26 メモリ 27 セレクタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 永井 真 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社内 (72)発明者 高野 智弘 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社内 Fターム(参考) 2H093 NA11 ND12 5C006 AC02 AC24 AF78 BA11 BB11 FA34

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 メモリ性コレステリック液晶を用いた液
    晶表示装置を駆動する駆動方法において、一定時間毎
    に、コレステリック液晶の配向が電圧印加方向にほぼ平
    行になるように電圧をコレステリック液晶に印加した後
    に、表示データに相当する電圧を印加するシーケンスを
    実行することを特徴とするメモリ性コレステリック液晶
    表示装置の駆動方法。
  2. 【請求項2】 メモリ性コレステリック液晶を用いた液
    晶表示装置を駆動する駆動方法において、コレステリッ
    ク液晶に対して表示データを書き込むシーケンスが、コ
    レステリック液晶の配向が電圧印加方向にほぼ平行にな
    るような電圧をコレステリック液晶に印加するステップ
    と表示データに相当する電圧を印加するステップとを含
    み、一定時間毎に、前記シーケンスを実行するメモリ性
    コレステリック液晶表示装置の駆動方法。
JP2001133105A 2000-04-27 2001-04-27 メモリ性コレステリック液晶表示装置の駆動方法 Withdrawn JP2002014325A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001133105A JP2002014325A (ja) 2000-04-27 2001-04-27 メモリ性コレステリック液晶表示装置の駆動方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-128553 2000-04-27
JP2000128553 2000-04-27
JP2001133105A JP2002014325A (ja) 2000-04-27 2001-04-27 メモリ性コレステリック液晶表示装置の駆動方法

Publications (1)

Publication Number Publication Date
JP2002014325A true JP2002014325A (ja) 2002-01-18

Family

ID=26591033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001133105A Withdrawn JP2002014325A (ja) 2000-04-27 2001-04-27 メモリ性コレステリック液晶表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP2002014325A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008191588A (ja) * 2007-02-07 2008-08-21 Sharp Corp 液晶表示装置
WO2009066386A1 (ja) * 2007-11-21 2009-05-28 Fujitsu Limited 液晶表示素子及びその駆動方法
JP2017006448A (ja) * 2015-06-24 2017-01-12 株式会社オリンピア 遊技機

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008191588A (ja) * 2007-02-07 2008-08-21 Sharp Corp 液晶表示装置
WO2009066386A1 (ja) * 2007-11-21 2009-05-28 Fujitsu Limited 液晶表示素子及びその駆動方法
US7944425B2 (en) 2007-11-21 2011-05-17 Fujitsu Limited Liquid crystal display element and method of driving the element
JP4998560B2 (ja) * 2007-11-21 2012-08-15 富士通株式会社 液晶表示素子及びその駆動方法
JP2017006448A (ja) * 2015-06-24 2017-01-12 株式会社オリンピア 遊技機

Similar Documents

Publication Publication Date Title
US5274484A (en) Gradation methods for driving phase transition liquid crystal using a holding signal
US7019795B2 (en) Liquid crystal device operable in two modes and method of operating the same
JPS6261931B2 (ja)
JP2002108304A (ja) 液晶表示素子およびその駆動方法
JP4313702B2 (ja) 液晶表示素子およびその駆動方法
JP4998560B2 (ja) 液晶表示素子及びその駆動方法
US6744418B2 (en) Cholesteric liquid crystal display
JP2002014325A (ja) メモリ性コレステリック液晶表示装置の駆動方法
JP4599743B2 (ja) ホールド型表示素子、ディスプレイ、モニタ、ライトバルブ及びプロジェクタ
JP4470096B2 (ja) 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
JP2507784B2 (ja) 液晶装置及びその駆動法
JP4710158B2 (ja) メモリ性コレステリック液晶表示装置の駆動方法および駆動装置
JP4924760B2 (ja) メモリ性コレステリック液晶表示装置の駆動方法
JP2977356B2 (ja) アクティブマトリックス液晶表示装置の駆動方法
JP2002365608A (ja) 液晶表示画面の駆動方法および液晶表示装置
JP2002139746A (ja) 液晶表示装置
JP4048895B2 (ja) 透明表示装置の駆動方法
JP2697671B2 (ja) マトリックス型液晶表示装置
JP2003344821A (ja) 液晶表示装置
JP5701104B2 (ja) 双安定型液晶表示装置の駆動方法
JP2004094265A (ja) 液晶表示素子の駆動方法及び液晶表示装置およびそれを用いた反射型フィールドシーケンシャル・プロジェクタ
JP2003098507A (ja) 液晶表示装置の駆動方法
JP2003177377A (ja) 液晶表示装置の駆動方法
JP2697672B2 (ja) マトリックス型液晶表示装置
JP2002202495A (ja) メモリ性を有する液晶表示装置の駆動方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080403

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080602