JP2005175534A - レベルシフト回路 - Google Patents

Abstract

【課題】 レベルシフト回路において、入力信号及び反転入力信号を低電源電圧化しても、高速に動作させる。
【解決手段】 例えば、入力信号ＩＮがＬレベルからＨレベルに変化すると、信号入力用のＮ型トランジスタ１が導通して、このＮ型トランジスタ１に電流が流れる。これに伴い、第１のカレントミラー回路１０は、前記Ｎ型トランジスタ１に流れる電流を所定倍して増幅すると共に、電流帰還用の第１のＮ型トランジスタ６０を含む第３のカレントミラー回路６５も前記増幅された電流を増幅し、更にこの増幅された電流が前記第１のカレントミラー回路１０で再増幅されることが繰り返されて、反転出力ノードＸＯに対する電流駆動能力が高まり、反転出力ノードＸＯが素早くＬレベルに変化する。前記反転出力ノードＸＯのＬレベルへの変化と共に、出力ノードＯはＨレベルに変化する。
【選択図】 図１

Description

本発明は、電源電圧の異なる２つの回路相互間のインターフェイスに用いられるレベルシフト回路に関する。

近年のプロセスの微細化に伴って、素子の信頼性の問題から、半導体集積回路の内部回路の電源電圧は低電圧化の傾向にある。一方、電子機器などのシステムにおいて使用される素子の中には従来の電源電圧を継承しているものもある。これら電源電圧の異なる素子と半導体集積回路との間のインターフェイスをとるために、半導体集積回路内にレベルシフト回路を内蔵することが一般的に行われている。

また、最近では、半導体集積回路の中でも、消費電力の削減化のために、回路ブロック毎に最適な電源電圧を供給することが行われており、これら電源電圧が異なる回路ブロック相互間のインターフェイスをとるためにも、レベルシフト回路が使用されている。今後、このレベルシフト回路の重要性は更に増して行くと考えられる。

従来のレベルシフト回路は、例えば特許文献１に記載されている。このような従来のレベルシフト回路の例を図１５に示す。同図において、１、２はＮ型トランジスタ、３、４はＰ型トランジスタ、ＶＤＤは高電圧電源、ＶＳＳは接地電源、ＩＮは入力信号、ＸＩＮは反転入力信号、ＯＵＴは出力信号、ＸＯＵＴは反転出力信号である。各Ｎ型トランジスタ１、２のゲート電極には前記入力信号ＩＮ及び反転入力信号ＸＩＮが各々入力され、それ等のソース電極は接地電源ＶＳＳに接続される。また、Ｐ型トランジスタ３、４は、そのドレイン電極が前記Ｎ型トランジスタ１、２のドレイン電極に接続され、その各ソース電極は高電圧電源ＶＤＤに接続される。この両Ｐ型トランジスタ３、４では、その一方のゲート電極が他方のドレイン電極に接続されたクロスカップル接続とされている。Ｐ型トランジスタ３とＮ型トランジスタ１との接続点から反転出力信号ＸＯＵＴが出力され、Ｐ型トランジスタ４とＮ型トランジスタ２との接続点から出力信号ＯＵＴが出力される。

次に、前記従来のレベルシフト回路の動作を説明する。一例として、入力信号ＩＮ及び反転入力信号ＸＩＮの振幅レベルが１．５Ｖ、高電圧電源ＶＤＤの電源電位が３Ｖ、接地電源ＶＳＳの電位が０Ｖ、出力信号ＯＵＴ及び反転出力信号ＸＯＵＴの振幅レベルが３Ｖとして、動作を説明する。

先ず、初期状態として、入力信号ＩＮが０Ｖ、反転入力信号ＸＩＮが１．５Ｖ、出力信号ＯＵＴが０Ｖ、反転出力信号ＸＯＵＴが３Ｖであるとする。この時、Ｎ型トランジスタ１及びＰ型トランジスタ４は非導通状態、Ｎ型トランジスタ２及びＰ型トランジスタ３は導通状態である。

次に、入力信号ＩＮが１．５Ｖに、反転入力信号ＸＩＮが０Ｖに各々変化した場合を考える。この変化により、Ｎ型トランジスタ１は導通状態に遷移し、Ｎ型トランジスタ２は非導通状態に遷移する。この時、Ｐ型トランジスタ３は導通状態であるので、反転出力信号ＸＯＵＴの電位はＮ型トランジスタ１とＰ型トランジスタ３との導通抵抗値の比で決まる中間値まで低下する。この中間値がＰ型トランジスタ４の閾値電圧を超えると、Ｐ型トランジスタ４が導通状態へと遷移して行き、出力信号ＯＵＴの電位を上昇させる。出力信号ＯＵＴの電位が上昇すると、Ｐ型トランジスタ３が非導通状態へと遷移して行くため、Ｐ型トランジスタ３の導通抵抗値が上昇して、反転出力信号ＸＯＵＴの電位は更に低下する。

以上のような正帰還がかかることにより、出力信号ＯＵＴは３Ｖに、反転出力信号ＸＯＵＴは０Ｖに各々変化して、低振幅レベルの入力信号を大振幅レベルの出力信号にシフトする動作が完了する。従って、例えば半導体集積回路内部の電源電圧レベルの低い信号を外部の電源電圧のレベルの高い信号にシフトすることができる。
特開平６−２０９２５６号公報

しかしながら、前記従来のレベルシフト回路では、電源電圧の低電圧化が進むと、以下に示す問題点が顕著になることが判った。すなわち、図１５に示したレベルシフト回路において、Ｎ型トランジスタ１、２は、高電圧に耐え得るようにゲート酸化膜の厚い高耐圧のトランジスタが使用されるが、この高耐圧のトランジスタは一般的に大きな閾値電圧（例えば０．５Ｖ）を持っている。このため、入力信号ＩＮ及び反転入力信号ＸＩＮの電圧レベル（電源電圧レベル）がＮ型トランジスタ１、２の閾値電圧近く（例えば０．７Ｖ）まで低下してくると、これら信号ＩＮ、ＸＩＮをゲート電極に受けるＮ型トランジスタ１、２は急激に能力が低下する。その結果、これら信号ＩＮ、ＸＩＮが０Ｖから所定電圧レベル（０．７Ｖ）に変化する際には、導通状態へ遷移する側のＮ型トランジスタ１、２の動作が遅く、レベルシフト回路全体として動作速度の劣化が生じるという不具合が生じる。

既述の通り、近年の微細化の進展により半導体集積回路の内部の電源電圧は低電圧化の傾向にあるため、低電圧レベル化がより進展すると、この低電圧レベルの信号を如何に高速度で高電圧レベルの信号にシフトするかが重要な課題となっている。

本発明は前記従来の問題点を解決するものであり、その目的は、電圧レベルの低い入力信号を電圧レベルの高い出力信号にシフトするレベルシフト回路において、入力信号の低電圧レベル化が進展しても、その信号のレベルシフトを高速度で、望ましくは低消費電力で行い得るようにすることにある。

前記の目的を達成するため、本発明では、電流を増幅するカレントミラー回路に着目し、入力信号がゲート電極に入力されるトランジスタにおいて、そのトランジスタに流れる電流を前記カレントミラー回路により所定倍に増幅することにより、動作の高速化を図ることとする。更に、本発明では、このようにカレントミラー回路を採用した場合に、このカレントミラー回路に流れる定常電流によって低消費電流化が阻害されないように対処することとする。

具体的に、請求項１記載のレベルシフト回路は、１対の入力端子及び反転入力端子、及び１対の出力ノード及び反転出力ノードを有し、前記入力端子及び反転入力端子に入力信号及び反転入力信号が入力され、前記入力信号及び反転入力信号の振幅レベルを、この振幅レベルよりも大きい振幅レベルにシフトし、このシフト後の振幅レベルを持つ出力信号及びこの出力信号を反転した反転出力信号を前記出力ノード及び反転出力ノードに伝達するレベルシフト回路であって、前記入力端子がゲート電極に接続された信号入力用の第１のＮ型トランジスタと、前記反転入力端子がゲート電極に接続された信号入力用の第２のＮ型トランジスタと、Ｐ型トランジスタにより構成されたＰ型カレントミラー回路と、Ｎ型トランジスタにより構成されたＮ型カレントミラー回路とを縦続接続した組を少なくとも１組持ち、前記第１のＮ型トランジスタと前記反転出力ノードとの間に配置され、前記第１のＮ型トランジスタに流れる電流を所定倍に増幅し、この増幅した電流を前記反転出力ノードから引き抜く第１のカレントミラー回路と、Ｐ型トランジスタにより構成されたＰ型カレントミラー回路と、Ｎ型トランジスタにより構成されたＮ型カレントミラー回路とを縦続接続した組を少なくとも１組持ち、前記第２のＮ型トランジスタと前記出力ノードとの間に配置され、前記第２のＮ型トランジスタに流れる電流を所定倍に増幅し、この増幅した電流を前記出力ノードから引き抜く第２のカレントミラー回路と、前記第１のＮ型トランジスタに並列に接続され、前記第１のカレントミラー回路内のＰ型カレントミラー回路とＮ型カレントミラー回路との接続点の電位によって制御される電流帰還用の第１のＮ型トランジスタと、前記第２のＮ型トランジスタに並列に接続され、前記第２のカレントミラー回路内のＰ型カレントミラー回路とＮ型カレントミラー回路との接続点の電位によって制御される電流帰還用の第２のＮ型トランジスタとを備えたことを特徴とする。

請求項２記載の発明は、前記請求項１記載のレベルシフト回路において、ゲート電極が前記反転入力端子に接続され、ドレイン電極が前記第１のカレントミラー回路内のＰ型カレントミラー回路とＮ型カレントミラー回路との接続点に接続され、ソース電極が接地された第３のＮ型トランジスタと、ゲート電極が前記入力端子に接続され、ドレイン電極が前記第２のカレントミラー回路内のＰ型カレントミラー回路とＮ型カレントミラー回路との接続点に接続され、ソース電極が接地された第４のＮ型トランジスタとを備えることを特徴とする。

請求項３記載の発明は、前記請求項１又は２記載のレベルシフト回路において、前記第１のカレントミラー回路に接続され、前記出力信号の変化の終了後に、前記第１のカレントミラー回路が流す電流を遮断する第１の電流遮断回路と、前記第２のカレントミラー回路に接続され、前記反転出力信号の変化の終了後に、前記第２のカレントミラー回路が流す電流を遮断する第２の電流遮断回路とを備えることを特徴とする。

請求項４記載の発明は、前記請求項３記載のレベルシフト回路において、前記第１の電流遮断回路は、ゲート電極に前記出力信号を受けるＰ型トランジスタにより構成され、前記第２の電流遮断回路は、ゲート電極に前記反転出力信号を受けるＰ型トランジスタにより構成されることを特徴とする。

請求項５記載の発明は、前記請求項３又は４記載のレベルシフト回路において、前記第１のカレントミラー回路のＰ型カレントミラー回路に並列に接続され、前記反転出力ノードの反転出力信号により制御されて、前記反転出力信号がＬレベルからＨレベルに変化する速度を速める第１の変化速度促進回路と、前記第２のカレントミラー回路のＰ型カレントミラー回路に並列に接続され、前記出力ノードの出力信号により制御されて、前記出力信号がＬレベルからＨレベルに変化する速度を速める第２の変化速度促進回路とを備えたことを特徴とする。

請求項６記載の発明は、前記請求項５記載のレベルシフト回路において、前記第１の変化速度促進回路は、前記第１のカレントミラー回路のＰ型カレントミラー回路に並列に接続された第１のＰ型トランジスタと、出力側が前記第１のＰ型トランジスタのゲート電極に接続され、前記反転出力ノードの反転出力信号により制御される第１のバッファ回路とを備え、前記第２の変化速度促進回路は、前記第２のカレントミラー回路のＰ型カレントミラー回路に並列に接続された第２のＰ型トランジスタと、出力側が前記第２のＰ型トランジスタのゲート電極に接続され、前記出力ノードの出力信号により制御される第２のバッファ回路とを備えたことを特徴とする。

請求項７記載の発明は、前記請求項６記載のレベルシフト回路において、前記第１の変化速度促進回路は、更に、前記出力ノードの出力信号の変化が終了した後に前記第１のバッファ回路の動作を許容する第１の制御回路を備え、前記第２の変化速度促進回路は、更に、前記反転出力ノードの反転出力信号の変化が終了した後に前記第２のバッファ回路の動作を許容する第２の制御回路を備えたことを特徴とする。

請求項８記載の発明は、前記請求項１、２、３、４、５、６、又は７記載のレベルシフト回路において、電源が供給され始めた初期状態において、前記出力ノード及び前記反転出力ノードの電位状態を早期に確定させて安定させる安定化回路を備えたことを特徴とする。

請求項９記載の発明は、前記請求項８記載のレベルシフト回路において、前記安定化回路は、ゲート電極が前記出力ノードに接続され、ドレイン電極が前記反転出力ノードに接続され、ソース電極が接地された第１のＮ型トランジスタと、ゲート電極が前記反転出力ノードに接続され、ドレイン電極が前記出力ノードに接続され、ソース電極が接地された第２のＮ型トランジスタとを備えることを特徴とする。

請求項１０記載の発明は、前記請求項１、２、３、４、５、６、７、８又は９記載のレベルシフト回路において、前記出力ノードの出力信号及び反転出力ノードの反転出力信号のうち少なくとも一方の信号が外部出力されることを特徴とする。

以上により、請求項１〜１０記載の発明では、例えば入力端子の入力信号がＬレベルからＨレベルに変化した際には、第１のＮ型トランジスタが導通状態となって、このトランジスタに電流が流れ、この電流が第１のカレントミラー回路により所定倍に増幅される。更に、電流帰還用の第１のＮ型トランジスタが前記第１のカレントミラー回路のＮ型カレントミラー回路を構成するＮ型トランジスタと共に他のカレントミラー回路を構成して、このカレントミラー回路が前記増幅された電流を増幅し、更にこの増幅された電流が前記第１のカレントミラー回路で再増幅されることが繰り返されて、この増幅された電流が反転出力ノードから引き抜かれる。従って、反転出力ノードに対する電流駆動能力が著しく向上して、この反転出力ノードのＬレベルへの変化及び出力ノードのＨレベルへの変化が速くなって、レベルシフト回路の動作速度が向上する。

特に、請求項２記載の発明では、例えば入力端子の入力信号がＬレベルにある状態では、前記第１のカレントミラー回路には本来電流は流れないが、そのリーク電流が多い場合には、前記電流帰還用の第１のＮ型トランジスタを含むカレントミラー回路がそのリーク電流を増幅して、反転入力端子の反転入力信号を誤ってＬレベルにしようとするが、第３のＮ型トランジスタがそのリーク電流を接地に引き抜くので、そのような誤動作が防止される。

また、請求項３及び４記載の発明では、上述のように第１のカレントミラー回路が電流を所定倍に増幅した後、入力信号がＨレベルを保持した定常時には、第１のカレントミラー回路は所定倍の増幅電流を常時流そうとするが、出力ノードの出力信号のＨレベルへの変化が終了すると、第１の電流遮断回路が動作して、この第１のカレントミラー回路が流している増幅電流を遮断するので、低消費電力化が効果的に図られる。

更に、請求項５、６及び７記載の発明では、例えば出力ノードにおいて出力信号がＬレベルからＨレベルに変化する際には、第２の変化速度促進回路がその出力信号のＨレベルへの変化速度を促進するので、更に動作速度の向上が図られる。

加えて、請求項８及び９記載の発明では、電源が供給され始めた初期状態には、入力端子及び反転入力端子の入力信号及び反転入力信号が所定のＬ又はＨレベルにない不定状態にある場合であっても、安定化回路が動作して、出力ノード及び反転出力ノードの電位を早期にＬ又はＨレベルに確定させて安定させるので、安定状態に至るまでに流れる過渡電流が有効に減少することになる。

以上説明したように、請求項１〜１０記載の発明のレベルシフト回路によれば、入力信号及び反転入力信号の取込み用の第１及び第２のＮ型トランジスタに流れる電流を、各々、カレントミラー回路を用いて所定倍に増幅して、電流駆動能力を高めたので、出力信号及び反転出力信号のレベル変化を高速にでき、レベルシフト回路の動作速度の向上を図ることができる。

特に、請求項２記載の発明によれば、電流帰還用のＮ型トランジスタを含むカレントミラー回路の存在に起因して、そのカレントミラー回路がリーク電流を増幅して、本来Ｈレベルとなるべき出力端子又は反転出力端子のレベルをＬレベるにしようとする状況となっても、そのリーク電流を接地に引き抜くＮ型トランジスタが配置されているので、そのような誤動作が防止される。

また、請求項３及び４記載の発明によれば、出力信号及び反転出力信号のレベル変化が終了した後に、カレントミラー回路に流れる所定倍の電流を電流遮断回路により強制的に遮断したので、効果的な低消費電力化を図ることが可能である。

更に、請求項５、６及び７記載の発明によれば、出力信号及び反転出力信号のＬレベルからＨレベルへの変化時に、そのＨレベルへの変化速度を第１及び第２の変化速度促進回路により促進させたので、更に動作速度の向上を図ることが可能である。

加えて、請求項８及び９記載の発明によれば、電源が供給され始めた初期状態において、入力信号及び反転入力信号が所定のＬ又はＨレベルにない不定状態にある場合であっても、出力信号及び反転出力信号の電位を安定化回路により早期にＬ又はＨレベルに確定させて、安定させたので、その安定状態に至るまでに流れる過渡電流を有効に削減できる。

以下、本発明の実施の形態を図面に基づいて説明する。

（第１の実施の形態）
図１は本発明の第１の実施の形態のレベルシフト回路を示す。同図において、ＶＤＤは高電圧電源、ＶＳＳは接地電源、ＩＮは入力端子、ＸＩＮは反転入力端子、Ｏは出力ノード、ＸＯは反転出力ノード、ＯＵＴは前記出力ノードＯに接続された出力端子、ＸＯＵＴは前記反転出力ノードＸＯに接続された反転出力端子である。この１対の出力端子ＯＵＴ及び反転出力端子ＸＯＵＴは、常に１対備える必要はなく、必要に応じて何れか一方の端子ＯＵＴ又はＸＯＵＴのみを備えれば良い。

また、１は信号入力用の第１のＮ型トランジスタであって、そのゲート電極には、前記入力端子ＩＮの入力信号（以下、入力端子ＩＮと同一の符号ＩＮを使用する）が入力される。２は信号入力用の第２のＮ型トランジスタであって、そのゲート電極には、前記反転入力端子ＸＩＮの反転入力信号（以下、反転入力端子ＸＩＮと同一の符号ＸＩＮを使用する）が入力される。この両トランジスタ１、２のソース電極は接地電源ＶＳＳに接続される。

更に、３及び４は前記高電圧電源ＶＤＤにソース電極が接続された第１及び第２のＰ型トランジスタであって、その２つのＰ型トランジスタ３、４間では、その一方のＰ型トランジスタのゲート電極が他方のＰ型トランジスタのドレイン電極に接続されたクロスカップル接続となっている。前記第１のＰ型トランジスタ３のドレイン電極は前記反転出力ノードＸＯとされ、前記第２のＰ型トランジスタ４のドレイン電極は前記出力ノードＯとされている。

そして、本発明の特徴として、前記信号入力用の第１のＮ型トランジスタ１のドレイン電極と前記反転出力ノードＸＯ（即ち、第１のＰ型トランジスタ３のドレイン電極）との間には、第１のカレントミラー回路１０が配置される。同様に、前記信号入力用の第２のＮ型トランジスタ２のドレイン電極と出力ノードＯ（即ち、第２のＰ型トランジスタ４のドレイン電極）との間には、第２のカレントミラー回路１１が配置される。

前記第１のカレントミラー回路１０は、２個のＰ型トランジスタ５ａ、５ｂを有するＰ型カレントミラー回路１０Ｐと、２個のＮ型トランジスタ６ａ、６ｂを有するＮ型カレントミラー回路１０Ｎとが縦続接続されて成る。前記Ｐ型カレントミラー回路１０Ｐでは、２個のＰ型トランジスタ５ａ、５ｂの各ソース電極が高電圧電源ＶＤＤに接続され、両ゲート電極同士が接続され、それ等のゲート電極は一方のＰ型トランジスタ５ａのドレイン電極に接続されており、更に、このドレイン電極は、前記信号入力用の第１のＮ型トランジスタ１のドレイン電極に接続されている。このＰ型カレントミラー回路１０Ｐでは、一方のＰ型トランジスタ５ａのゲート幅をＷ１、ゲート長をＬ１、流れる電流をｉ１とし、他方のＰ型トランジスタ５ｂのゲート幅をＷ２、ゲート長をＬ２、流れる電流をｉ２とすると、他方のＰ型トランジスタ５ｂに流れる電流ｉ２は、次式
ｉ２＝ｉ１＊（Ｗ２／Ｌ２）/（Ｗ1／Ｌ1）
で表現されて、電流ｉ２は電流ｉ１の所定倍α（＝（Ｗ２／Ｌ２）/（Ｗ1／Ｌ1））となる。例えば、Ｌ１＝Ｌ２＝０．４μｍとし、Ｗ１＝１μｍ、Ｗ２＝１０μｍとすると、他方のＰ型トランジスタ５ｂに流れる電流ｉ２は、一方のＰ型トランジスタ５ａに流れる電流ｉ１の１０倍の電流となり、この電流が他方のＰ型トランジスタ５ｂのドレイン電極から出力される。

一方、前記第１のカレントミラー回路１０のＮ型カレントミラー回路１０Ｎでは、２個のＮ型トランジスタ６ａ、６ｂの各ソース電極が接地電源ＶＳＳに接続され、両ゲート電極同士が接続されている。更に、一方のＮ型トランジスタ６ａのドレイン電極は、前記Ｐ型カレントミラー回路１０Ｐの他方のＰ型トランジスタ５ｂのドレイン電極に接続されている。このＮ型カレントミラー回路１０Ｎでも、前記と同様に、一方及び他方のＮ型トランジスタ６ａ、６ｂのゲート幅Ｗ１、Ｗ２及びゲート長Ｌ1、Ｌ２の設定に応じて、他方のＮ型トランジスタ６ｂに流れる電流ｉ２は、前式に基づいて、一方のＮ型トランジスタ６ａに流れる電流ｉ１の所定倍β（＝（Ｗ２／Ｌ２）/（Ｗ1／Ｌ1））となる。

同様に、前記第２のカレントミラー回路１１も、２個のＰ型トランジスタ７ａ、７ｂを有するＰ型カレントミラー回路１１Ｐと、２個のＮ型トランジスタ８ａ、８ｂを有するＮ型カレントミラー回路１１Ｎとが縦続接続されて成る。これらのＰ型及びＮ型のカレントミラー回路１１Ｐ、１１Ｎの内部構成は、前記第１のカレントミラー回路１０のＰ型及びＮ型のカレントミラー回路１０Ｐ、１０Ｎと同様であるので、その説明を省略する。

更に、本発明の特徴として、前記信号入力用の第１のＮ型トランジスタ１には、電流帰還用の第１のＮ型トランジスタ６０が並列に接続される。この電流帰還用の第１のＮ型トランジスタ６０は、前記第１のカレントミラー回路１０のＰ型カレントミラー回路１０Ｐと前記第１のカレントミラー回路１０のＮ型カレントミラー回路１０Ｎとの接続点の電位によって制御される。同様に、前記信号入力用の第２のＮ型トランジスタ２には、電流帰還用の第２のＮ型トランジスタ８０が並列に接続される。この電流帰還用の第２のＮ型トランジスタ８０は、前記第２のカレントミラー回路１１のＰ型カレントミラー回路１１Ｐと前記第２のカレントミラー回路１１のＮ型カレントミラー回路１１Ｎとの接続点の電位によって制御される。

更に、前記電流帰還用の第１のＮ型トランジスタ６０は、前記第１のカレントミラー回路１０のＮ型カレントミラー回路１０Ｎ内のＮ型トランジスタ６ａと共に第３のカレントミラー回路６５を構成し、前記第１のカレントミラー回路１０のＰ型カレントミラー回路１０Ｐにより増幅された電流を再び前記第１のカレントミラー回路１０のＰ型カレントミラー回路１０Ｐに帰還させて、電流の増幅を繰り返し実行させる働きをする。前記電流帰還用の第２のＮ型トランジスタ８０も、同様に、前記第２のカレントミラー回路１１のＮ型カレントミラー回路１１Ｎ内のＮ型トランジスタ８ａと共に第４のカレントミラー回路８５を構成し、前記第２のカレントミラー回路１１のＰ型カレントミラー回路１１Ｐにより増幅された電流を再び前記第２のカレントミラー回路１１のＰ型カレントミラー回路１１Ｐに帰還させて、電流の増幅を繰り返し実行させる働きをする。

更に、本実施の形態では、第３のＮ型トランジスタ６１と、第４のＮ型トランジスタ８１とが配置される。前記第３のＮ型トランジスタ６１は、ゲート電極が前記反転入力端子ＸＩＮに接続され、ソース電極が接地され、ドレイン電極が前記電流帰還用の第１のＮ型トランジスタ６０のゲート電極、換言すれば、前記第１のカレントミラー回路１０内のＰ型カレントミラー回路１０ＰとＮ型カレントミラー回路１０Ｎとの接続点に接続される。また、前記第４のＮ型トランジスタ８１は、ゲート電極が前記入力端子ＩＮに接続され、ソース電極が接地され、ドレイン電極が前記電流帰還用の第２のＮ型トランジスタ８０のゲート電極、換言すれば、前記第２のカレントミラー回路１１内のＰ型カレントミラー回路１１ＰとＮ型カレントミラー回路１１Ｎとの接続点に接続される。

前記第３及び第４のＮ型トランジスタ６１、８１は、前記第１及び第２のカレントミラー回路１０、１１のリーク電流が大きい場合、このリーク電流により生じる誤動作を抑制する。例えば、入力信号ＩＮが０Ｖ、反転入力信号ＸＩＮが１．５Ｖの状態を用いて説明する。この状態では、本来、第１のカレントミラー回路１０には電流が流れないが、Ｐ型カレントミラー回路１０Ｐ内のＰ型トランジスタ５ｂのリーク電流が大きい場合には、前記第３のＮ型トランジスタ６１がなければ、このリーク電流を、前記Ｎ型カレントミラー回路１０Ｎ内のＮ型トランジスタ６ａと前記電流帰還用の第１のＮ型トランジスタ６０とで構成される第３のカレントミラー回路６５が増幅してしまうために、前記第１のカレントミラー回路１０に電流が流れてしまい、正しく動作が行われなくなる。しかし、前記第３のＮ型トランジスタ６１が、前記リーク電流を接地に引き抜くので、誤動作は生じることがない。

次に、本実施の形態のレベルシフト回路の動作を説明する。一例として、入力信号ＩＮ及び反転入力信号ＸＩＮの振幅レベルが０．７Ｖ、高電圧電源ＶＤＤの電源電位が３Ｖ、接地電源ＶＳＳの電位が０Ｖ、出力信号Ｏ及び反転出力信号ＸＯの振幅レベルが３Ｖであるとして、動作を説明する。

先ず、初期状態として、入力信号ＩＮが０Ｖ、反転入力信号ＸＩＮが０．７Ｖ、出力信号Ｏが０Ｖ、反転出力信号ＸＯが３Ｖであるとする。この時、信号入力用の第１のＮ型トランジスタ１、第４のＮ型トランジスタ８１及び第２のＰ型トランジスタ４は非導通状態である。一方、信号入力用の第２のＮ型トランジスタ２、第３のＮ型トランジスタ６１及び第１のＰ型トランジスタ３は導通状態である。もし仮に、Ｐ型カレントミラー回路１０Ｐ内のＰ型トランジスタ５ｂにリーク電流が発生していても、第３のＮ型トランジスタ６１が導通状態であるので、この第３のＮ型トランジスタ６１を通してリーク電流が流れ、誤動作は発生しない。

次に、入力信号ＩＮが０．７Ｖに、反転入力信号ＸＩＮが０Ｖに変化する場合を考える。この電位変化により、信号入力用の第１のＮ型トランジスタ１と第４のＮ型トランジスタ８１は導通状態に、信号入力用の第２のＮ型トランジスタ２と第３のＮ型トランジスタ６１は非導通状態に各々遷移する。この時、信号入力用の第１のＮ型トランジスタ１には電流が流れ、この電流は第１のカレントミラー回路１０のＰ型カレントミラー回路１０Ｐにより所定倍α（＝（Ｗ２／Ｌ２）/（Ｗ1／Ｌ1）））に増幅される。この増幅電流は、Ｐ型トランジスタ３が導通状態であるので、更に、Ｎ型カレントミラー回路１０Ｎにより所定倍β（＝（Ｗ２／Ｌ２）/（Ｗ1／Ｌ1）））に増幅されて、合計所定倍α×βの増幅電流が反転出力ノードＸＯからＮ型カレントミラー回路１０Ｎの他方のＮ型トランジスタ６ｂを経て接地に引き抜かれる。更に、電流帰還用の第１のＮ型トランジスタ６０と、Ｎ型カレントミラー回路１０Ｎ内のＮ型トランジスタ６ａも第３のカレントミラー回路６５を構成しており、例えばこのカレントミラー回路６５も電流を所定倍β（＝（Ｗ２／Ｌ２）/（Ｗ1／Ｌ1）））に増幅するとすると、この増幅された電流が再び第１のカレントミラー回路１０によって増幅されるということが生じる。以上により、出力ノードＸＯから引き抜かれる電流は短時間に極めて大きなものになる。従って、入力信号ＩＮの電圧が０．７Ｖと低電圧である場合には、信号入力用の第１のＮ型トランジスタ１の電流駆動能力が低下し、このトランジスタ１に流れる電流は微少であるが、反転出力ノードＸＯに対する駆動電流を大値にして、反転出力ノードＸＯのＨレベルからＬレベルへの電位変化を速くすることができる。

そして、前記反転出力ノードＸＯからの大値の駆動電流によって、反転出力ノードＸＯの電位がＮ型カレントミラー回路１０ＮのＮ型トランジスタ６ｂと第１のＰ型トランジスタ３との導通抵抗値の比で決まる中間値にまで低下し、この中間値が第２のＰ型トランジスタ４の閾値電圧を超えるまでの時間が短縮されると、この時点で早期に第２のＰ型トランジスタ４が導通状態へと遷移して行くので、出力ノードＯの電位上昇も速くなる。この出力ノードＯの電位上昇によって、第１のＰ型トランジスタ３が非導通状態へと素早く遷移して行くので、第１のＰ型トランジスタ３の導通抵抗値も素早く上昇し、反転出力ノードＸＯの電位は更に素早く低下することになる。以上のような正帰還がかかることにより、反転出力ノードＸＯの電位は０Ｖに、出力ノードＯの電位は３Ｖに変化し、低振幅レベル（０．７Ｖ）の入力信号ＩＮ、ＸＩＮを大振幅レベル（３Ｖ）の出力信号Ｏ及び反転出力信号ＸＯにシフトする動作が完了する。

以上、入力信号ＩＮの立上り変化時を例に挙げて説明したが、反転入力信号ＸＩＮの立上り変化時も既述の説明と同様であるので、その説明を省略する。

従って、本実施の形態のレベルシフト回路では、入力信号ＩＮ及び反転入力信号ＸＩＮの低電圧化が進展しても、カレントミラー回路１０、１１及び電流帰還用のＮ型トランジスタ６０、８０を用いて出力ノードＯ及び反転出力ノードＸＯに対する電流駆動能力を高めたので、出力信号Ｏ及び反転出力信号ＸＯの変化速度を速めて、高速動作を確保することができる。

尚、本実施の形態では、出力ノードＯ及び反転出力ノードＸＯに各々出力端子ＯＵＴ及び反転出力端子ＸＯＵＴを接続して、出力信号Ｏ及び反転出力信号ＸＯの双方を外部出力するようにしたが、本発明はこれに限定されず、その他、出力信号Ｏ及び反転出力信号ＸＯのうち何れか一方の信号のみを外部出力する構成を採用しても良いのは勿論である。

また、本実施の形態では、第１及び第２のカレントミラー回路１０、１１を、各々、１つのＰ型カレントミラー回路と１つのＮ型カレントミラー回路とから成る１組で構成したが、複数組備えても良いのは勿論である。

（第２の実施の形態）
図３は本発明の第２の実施の形態のレベルシフト回路を示す。

同図のレベルシフト回路は、前記第１の実施の形態のレベルシフト回路を改良したものであって、第１及び第２のカレントミラー回路１０、１１に定常的に流れる電流を削減するようにしたものである。

すなわち、図３のレベルシフト回路では、前記第１の実施の形態のレベルシフト回路の構成に対して、更に、２個のＰ型トランジスタ１５、１６が追加されている。前記一方のＰ型トランジスタ１５は、ソース電極が高電圧電源ＶＤＤに接続され、ドレイン電極が第１のカレントミラー回路１０のＰ型カレントミラー回路１０Ｐに接続され、ゲート電極が出力ノードＯに接続されて出力信号Ｏを受ける。同様に、他方のＰ型トランジスタ１６は、ソース電極が高電圧電源ＶＤＤに接続され、ドレイン電極が第２のカレントミラー回路１１のＰ型カレントミラー回路１１Ｐに接続され、ゲート電極が反転出力ノードＸＯに接続されて反転出力信号ＸＯを受ける。

前記一方のＰ型トランジスタ１５は、出力ノードＯの電位のＬレベルからＨレベルへの変化の終了時に非導通となり、この非導通時に、高電圧電源ＶＤＤと第１のカレントミラー回路１０のＰ型カレントミラー回路１０Ｐとの間の電流経路を切断して、第１のカレントミラー回路１０が流す電流を遮断する第１の電流遮断回路として機能する。同様に、他方のＰ型トランジスタ１６は、反転出力ノードＸＯの電位のＬレベルからＨレベルへの変化の終了時に非導通となり、この非導通時に、高電圧電源ＶＤＤと第２のカレントミラ回路１１のＰ型カレントミラー回路１１Ｐとの間の電流経路を切断して、第２のカレントミラー回路１１が流す電流を遮断する第２の電流遮断回路として機能する。

次に、本実施の形態の動作を説明する。先ず、本実施の形態での特徴的な２個のＰ型トランジスタ１５、１６がない図２を用いて基本的な動作を説明する。

図２において、例えば、入力信号ＩＮがＨレベル、反転入力信号ＸＩＮがＬレベルの場合を考える。この場合には、出力ノードＯはＨレベル、反転出力ノードＸＯはＬレベルにあり、第１のＰ型トランジスタ３は非導通状態に、第２のＰ型トランジスタ４は導通状態にある。入力信号ＩＮがＨレベルにあるので、信号入力用の第１のＮ型トランジスタ１が導通し、第１のカレントミラー回路１０では、Ｐ型カレントミラー回路１０Ｐの一方のＰ型トランジスタ５ａから前記信号入力用の第１のＮ型トランジスタ１を経て同図に細線矢印で示すように電流が流れると共に、他方のＰ型トランジスタ５ｂからＮ型カレントミラー回路１０Ｎの一方のＮ型トランジスタ６ａを経て増幅電流が太線矢印で示すように流れる。第１のＰ型トランジスタ３は非導通状態にあるので、Ｎ型カレントミラー回路１０Ｎでは、他方のＮ型トランジスタ６ｂを経た増幅電流は流れない。一方、第２のカレントミラー回路１１は、反転入力信号ＸＩＮがＬレベルにあって、信号入力用の第２のＮ型トランジスタ２が非導通状態にあるので、動作せず、増幅電流は流れない。従って、図２のレベルシフト回路では、入力信号ＩＮがＨレベルにある定常時には、第１のカレントミラー回路１０のＰ型カレントミラー回路１０Ｐが定常電流を無駄に流すことになっている。

これに対し、図３に示すレベルシフト回路では、このような定常電流を遮断できる。以下、これを詳細に説明する。既述した例と同様に入力信号ＩＮがＨレベルにある場合を例示して説明する。図４に示すように、先ず、入力信号ＩＮがＨレベルに変化する前のＬレベルにある時は、出力ノードＯはＬレベルに、反転出力ノードＸＯはＨレベルにあり、これに伴い、第１のＰ型トランジスタ３は導通状態に、第２のＰ型トランジスタ４は非導通状態にある。また、Ｐ型トランジスタ（第１の電流遮断回路）１５は前記出力ノードＯがＬレベルにあるので導通状態に、Ｐ型トランジスタ（第２の電流遮断回路）１６は前記反転出力ノードＯがＨレベルにあるので非導通状態にある。この状況から、入力信号ＩＮがＨレベルに変化した時は、Ｐ型トランジスタ（第１の電流遮断回路）１５及び第１のＰ型トランジスタ３が共に導通状態にあるので、信号入力用の第１のＮ型トランジスタ１の導通状態への移行に伴い、第１のカレントミラー回路１０が動作して、この第１のＮ型トランジスタ１に流れる電流を所定倍α×βに増幅する。従って、前記図１に示したレベルシフト回路と同一の動作が確保される。尚、この状況では、反転入力信号ＸＩＮはＨレベルからＬレベルに変化し、第２のＰ型トランジスタ４及びＰ型トランジスタ（第２の電流遮断回路）１６は、共に非導通状態にあるので、第２のカレントミラー回路１１は動作しない。

そして、入力信号ＩＮのＨレベルへの変化及び反転入力信号ＸＩＮのＬレベルへの変化が終了すると、出力ノードＯのＨレベルへの変化が終了して、Ｐ型トランジスタ（第１の電流遮断回路）１５が非導通状態になるので、高電圧電源ＶＤＤから第１のカレントミラー回路１０のＰ型カレントミラー回路１０Ｐへの電流経路が切断されて、Ｐ型カレントミラー回路１０Ｐが流す電流が遮断される。同様に、出力ノードＯのＨレベルへの変化の終了に伴い、第１のＰ型トランジスタ３が非導通状態になるので、高電圧電源ＶＤＤから第１のカレントミラー回路１０のＮ型カレントミラー回路１０Ｎへの電流経路が切断されて、Ｎ型カレントミラー回路１０Ｎが流す電流が遮断される。従って、本実施の形態では、入力信号ＩＮがＨレベルの定常状態になった場合に、第１のカレントミラー回路１０のＰ型カレントミラー回路１０Ｐが定常電流を無駄に流すことを確実に防止できて、低消費電力化を図ることができる。

尚、入力信号ＩＮがＨレベルの定常状態となった場合には、反転入力信号ＸＩＮはＬレベルの定常状態となり、反転出力ノードＸＯはＬレベルの定常状態となるが、この際、図５に示すように、第２のＰ型トランジスタ４及びＰ型トランジスタ（第２の電流遮断回路）１６が導通状態となって、次に反転入力信号ＸＩＮがＨレベルに変化する際に、第２のカレントミラー回路１１の増幅動作を可能にするように準備される。

以上、入力信号ＩＮがＨレベルの定常状態となる場合を説明したが、反転入力信号ＸＩＮがＨレベルの定常状態となる場合の動作も、既述の説明と同様である。

また、本実施の形態においても、出力信号Ｏ及び反転出力信号ＸＯの何れか一方のみを外部出力するようにしても良いのは、言うまでもない。

（第３の実施の形態）
図８は本発明の第３の実施の形態のレベルシフト回路を示す。

同図のレベルシフト回路は、前記図３に示した第２の実施の形態のレベルシフト回路を更に改良したものである。即ち、図８に示したレベルシフト回路は、図３のレベルシフト回路に対して、第１及び第２の変化速度促進回路２０、２１が追加されている。この第１及び第２の変化速度促進回路２０、２１は、後述するように、反転出力ノードＸＯ及び出力ノードＯのＬレベルからＨレベルの変化速度を促進させるものである。

前記第１の変化速度促進回路２０は、第１のカレントミラー回路１０のＰ型カレントミラー回路１０Ｐを構成する入力側のＰ型トランジスタ５ａに並列に接続された第１のＰ型トランジスタ３０と、２個のインバータ回路３１、３２から成る第１のバッファ回路３３とを備える。前記第１のＰ型トランジスタ３０は、その並列接続されたＰ型カレントミラー回路１０Ｐの入力側のＰ型トランジスタ５ａに対して、ゲート幅が大きく、電流駆動能力が極めて大きく設定される。前記第１のバッファ回路３３において、一方のインバータ回路３１は、高電圧電源ＶＤＤと接地との間に直列接続されたＰ型トランジスタ３１Ｐ及びＮ型トランジスタ３１Ｎを有し、これ等トランジスタ３１Ｐ、３１Ｎの両ゲート電極に反転出力ノードＸＯが接続され、その出力側（Ｐ型トランジスタ３１Ｐのドレイン電極とＮ型トランジスタ３１Ｎのドレイン電極との接続点）には他方のインバータ回路３２が接続され、このインバータ回路３２の出力側が前記Ｐ型トランジスタ３０のゲート電極に接続される。

同様に、第２の変化速度促進回路２１は、第２のカレントミラー回路１１のＰ型カレントミラー回路１１Ｐを構成する入力側のＰ型トランジスタ７ａに並列に接続された第２のＰ型トランジスタ３５と、２個のインバータ回路３６、３７から成る第２のバッファ回路３８とを備える。これら素子の接続関係は前記第１の変化速度促進回路２０の構成と同様であるので、その説明を省略する。

次に、本実施の形態の動作を説明する。先ず、前記第２の実施の形態を示す図３の構成では、出力ノードＯ及び反転出力ノードＸＯにおいて、そのＨレベルからＬレベルへの変化に対して、ＬレベルからＨレベルへの変化が遅くなる傾向を示すことを説明する。

この傾向を図６を用いて説明する。図６では、入力信号ＩＮがＬレベルからＨレベルに、反転入力信号ＸＩＮがＨレベルからＬレベルに変化する場合に、反転出力ノードＸＯのＬレベルへの変化に対して出力ノードＯのＨレベルへの変化が遅れることを例示している。

図６において、入力信号ＩＮのＨレベルへの変化に伴い、既述の通り第１のカレントミラー回路１０の電流増幅作用により反転出力ノードＸＯは素早くＨレベルからＬレベルに変化する。このため、第２のＰ型トランジスタ４及びＰ型トランジスタ（第２の電流遮断回路）１６は、図６に示す非導通状態から図７に示す導通状態へと移行する。その結果、高電圧電源ＶＤＤから前記Ｐ型トランジスタ（第２の電流遮断回路）１６を介して第２のカレントミラー回路１１のＰ型カレントミラー回路１１Ｐへの電流経路が構成される。その際、反転入力信号ＸＩＮはＬレベルにあって、第２のＮ型トランジスタ２は非導通状態にあるため、高電圧電源ＶＤＤから前記第２のカレントミラー回路１１のＰ型カレントミラー回路１１Ｐを構成する入力側のＰ型トランジスタ７ａを通じてノードＮ（Ｐ型トランジスタ７ａのドレイン電極及び両Ｐ型トランジスタ７ａ、７ｂのゲート電極）の寄生容量を充電するように電流が流れ始め、このノードＮの電位が両Ｐ型トランジスタ７ａ、７ｂの非導通する電位に上昇するまでの間、この電流が流れ続ける。前記Ｐ型カレントミラー回路１１Ｐの入力側のＰ型トランジスタ７ａは、カレントミラー回路の機能上、前記式からも判るように出力側のＰ型トランジスタ７ｂに対してゲート幅が小さくて、その電流駆動能力が小さいため、前記電流が流れ続ける期間は長くなる。そして、この電流が流れる間、第２のカレントミラー回路１１はＮ型カレントミラー回路１１Ｎの出力側のＮ型トランジスタ８ｂから増幅電流を流す。ここで、出力ノードＯは、反転出力ノードＸＯのＬレベルへの変化に伴い第２のＰ型トランジスタ４が導通状態となって、高電圧電源ＶＤＤから電流が供給されて、ＬレベルからＨレベルに変化しようとするが、前記Ｎ型トランジスタ８ｂから接地への増幅電流によってそのＨレベルへの変化が遅れる傾向を示すことになる。

しかし、本実施の形態では、前記第１及び第２の変化速度促進回路２０、２１によって、そのような傾向を解消することができる。以下、このことを説明する。

前記と同様に入力信号ＩＮがＬレベルからＨレベルに、反転入力信号ＸＩＮがＨレベルからＬレベルに変化する場合を説明する。先ず、図９に示すように、入力信号ＩＮがＬレベル、反転入力信号ＸＩＮがＨレベルにある場合、出力ノードＯはＬレベル、反転出力ノードＸＯはＨレベルにある。このため、第２の変化速度促進回路２１では、インバータ回路３６のＰ型トランジスタ３６Ｐが導通状態、Ｎ型トランジスタ３６Ｎが非導通状態となって、Ｐ型トランジスタ３５のゲート電位がＬレベルとなり、このＰ型トランジスタ３５が導通状態となっている。

その後、図１０に示すように、入力信号ＩＮがＨレベルに、反転入力信号ＸＩＮがＬレベルに変化すると、既述の通り第１のカレントミラー回路１０の増幅作用により、反転出力ノードＸＯがＬレベルに変化して、第２のＰ型トランジスタ４及びＰ型トランジスタ（第２の電流遮断回路）１６が導通状態となる。これにより、高電圧電源ＶＤＤからＰ型トランジスタ（第２の電流遮断回路）１６、更には第２の変化速度促進回路２１の大能力の第２のＰ型トランジスタ３５を経て、ノードＮに大電流が流れて、ノードＮの寄生容量を高速に充電する。その結果、Ｐ型カレントミラー回路１１Ｐの２個のＰ型トランジスタ７ａ、７ｂが非導通状態となるまでの期間が短縮されて、Ｎ型カレントミラー回路１１Ｎの出力側のＮ型トランジスタ８ｂが流す増幅電流の供給時間も短縮されて、出力ノードＯがＬレベルからＨレベルに変化する時間も短縮されて、出力ノードＯのＨレベルへの変化速度が促進される。

そして、このように出力ノードＯがＨレベルに変化すると、図１１に示すように、第２の変化速度促進回路２１では、インバータ回路３６のＰ型トランジスタ３６Ｐが非導通状態に、Ｎ型トランジスタ３６Ｎが導通状態になって、第２のＰ型トランジスタ３５のゲート電極の電位がＨレベルとなり、この第２のＰ型トランジスタ３５が非導通状態となる。これにより、反転入力信号ＸＩＮの次のＨレベルへの変化に備えられる。

以上、出力ノードＯがＨレベルに変化する時を例示して説明したが、反転出力ノードＸＯがＨレベルに変化する時も前記と同様である。

よって、本実施の形態では、出力ノードＯ及び反転出力ノードＸＯのＬレベルからＨレベルへの変化時間を効果的に短縮させることができる。

尚、本実施の形態においても、出力ノードＯ及び反転出力ノードＸＯの何れか一方のみを外部出力するようにしても良いのは、言うまでもない。また、第１及び第２のバッファ回路３３、３８は、遅延が充分生じるなら、単なる配線にしても良いのは、言うまでもない。

（第４の実施の形態）
図１２は本発明の第４の実施の形態のレベルシフト回路を示す。

同図のレベルシフト回路は、前記第３の実施の形態を更に改良したものである。具体的には、図８に示したレベルシフト回路の第１及び第２の変化速度促進回路２０、２１を更に改良したものである。

即ち、図１２のレベルシフト回路において、第１の変化速度促進回路２０の内部には、第１の制御回路４０が追加される。この第１の制御回路４０は、出力ノードＯに接続されたインバータ４０ａと、このインバータ４０ａの出力をゲート電極に受けるＰ型トランジスタ４０ｂとを備え、このＰ型トランジスタ４０ｂのソース電極は高電圧電源ＶＤＤに接続され、そのドレイン電極は前記第１のバッファ回路３３を構成するインバータ回路３１のＰ型トランジスタ３１Ｐのソース電極に接続される。従って、この第１の制御回路４０は、出力ノードＯの信号、即ち出力信号ＯがＬレベルからＨレベルに変化した後に、Ｐ型トランジスタ４０ａが導通状態となって、高電圧電源ＶＤＤを第１のバッファ回路３３に接続し、そのバッファ回路３３の動作を許容する。

一方、第２の変化速度促進回路２１の内部には、第２の制御回路４１が追加される。この第２の制御回路４１は、反転出力ノードＸＯに接続されたインバータ４１ａと、このインバータ４１ａの出力をゲート電極に受けるＰ型トランジスタ４１ｂとを備え、このＰ型トランジスタ４１ｂのソース電極は高電圧電源ＶＤＤに接続され、そのドレイン電極は前記第２のバッファ回路３８を構成するインバータ回路３６のＰ型トランジスタ３６Ｐのソース電極に接続される。従って、この第２の制御回路４１は、反転出力信号ＸＯがＬレベルからＨレベルに変化した後に、Ｐ型トランジスタ４１ａが導通状態となって、高電圧電源ＶＤＤを第２のバッファ回路３８に接続し、そのバッファ回路３８の動作を許容する。

本第４の実施の形態では、前記第３の実施の形態と比較して、次の作用効果を奏する。即ち、前記第３の実施の形態では、図１０に示すように、反転出力ノードＸＯのＨレベルからＬレベルへの変化により、Ｐ型トランジスタ１６を導通状態として、高電圧電源ＶＤＤから第２の変化速度促進回路２１の大能力のＰ型トランジスタ３５を介して大電流をノードＮの寄生容量に供給したが、その際、前記反転出力ノードＸＯのＨレベルからＬレベルへの変化は、第１の変化速度促進回路２０の第１のバッファ回路３３を経て所定の遅延時間後に第１のＰ型トランジスタ３０のゲート電極に伝搬して、この第１のＰ型トランジスタ３０を導通状態にさせる。この場合に、前記第１のバッファ回路３３の遅延時間が短いときには、反転出力ノードＸＯの電位がＬレベルに確定する前に、前記第１の変化速度促進回路２０の第１のＰ型トランジスタ３０が導通してしまい、高電圧電源ＶＤＤから大電流がこの第１のＰ型トランジスタ３０を経て第１のＮ型トランジスタ１のドレイン電極を充電するため、その分、反転出力ノードＸＯがＨレベルからＬレベルに確定するのに時間を要し、Ｌレベルの確定に遅れが生じることになる。この問題は、第１のバッファ回路３３の遅延時間を大きく取ることにより解消できるが、大きく設定し過ぎると、入力信号ＩＮの周期がこの遅延時間に制限されて、入力信号ＩＮの周期を長く設定する必要が生じる。

これに対し、本実施の形態では、出力ノードＯの電位がＨレベルに変化して初めて第１の制御回路４０が第１の変化速度促進回路２０の第１のバッファ回路３３の動作を許容するので、出力ノードＯのＨレベルへの変化と反転出力ノードＸＯのＬレベルへの変化の双方により第１の変化速度促進回路２０の第１のＰ型トランジスタ３０の導通を制御できて、前記のような反転出力ノードＸＯのＬレベルへの確定に遅れが生じることを有効に抑制することができる。出力ノードＯのＬレベルへの確定の遅れを抑制できることも、前述と同様である。

尚、本実施の形態においても、出力ノードＯ及び反転出力ノードＸＯの何れか一方のみを外部出力するようにしても良いのは、言うまでもない。

（第５の実施の形態）
次に、本発明の第５の実施の形態を説明する。

図１３は本実施の形態のレベルシフト回路を示す。同図のレベルシフト回路は、図３に示したレベルシフト回路に対して更に安定化回路５０を追加したものである。

前記安定化回路５０は、第１及び第２のＮ型トランジスタ５０ａ、５０ｂを有する。前記第１のＮ型トランジスタ５０ａは、ゲート電極が出力ノードＯに接続され、ドレイン電極が反転出力ノードＸＯに接続され、ソース電極が接地される。一方、第２のＮ型トランジスタ５０ｂは、ゲート電極が反転出力ノードＸＯに接続され、ドレイン電極が出力ノードＯに接続され、ソース電極が接地される。

図３に示したレベルシフト回路では、高電圧電源ＶＤＤが本レベルシフト回路に供給され始めた初期状態において、入力信号ＩＮ及び反転入力信号ＸＩＮが共に電位不定状態にある場合には、第１及び第２のＮ型トランジスタ１、２及び２個のＰ型トランジスタ３、４が全て導通状態の傾向になって、高電圧電源ＶＤＤからＮ型カレントミラー回路１０Ｎ、１１ＮのＮ型トランジスタ６ｂ、８ｂを経て接地に貫通電流が流れ、出力ノードＯ及び反転出力ノードＸＯの電位も不定状態となる。この貫通電流は、入力信号ＩＮ及び反転入力信号ＸＩＮが所定のＬ又はＨレベルに確定するまで過渡的に継続する。

しかし、本実施の形態では、例えば反転出力ノードＸＯの電位が出力ノードＯの電位よりも高い場合には、安定化回路５０の第２のＮ型トランジスタ５０ｂが導通傾向を強めると共に、第２のＰ型トランジスタ４の非導通傾向を強め、これにより出力ノードＯの電位を一層低下させる。また、この出力ノードＯの電位低下に伴い、安定化回路５０の第１のＮ型トランジスタ５０ａが非導通傾向を強めると共に、第１のＰ型トランジスタ３の導通傾向を強め、これにより反転出力ノードＸＯの電位を一層上昇させる。このような正帰還がかかることにより、出力ノードＯはＬレベルに、反転出力ノードＸＯはＨレベルに早期に確定する。

よって、本実施の形態では、初期状態において、入力信号ＩＮ及び反転入力信号ＸＩＮが不定状態であっても、出力ノードＯ及び反転出力ノードＸＯの電位を早期にＬ又はＨレベルに確定できると共に、その確定までに流れる過渡的な貫通電流を有効に減少させることが可能である。

（変形例）
図１４は前記第５の実施の形態のレベルシフト回路の変形例を示す。

前記第５の実施の形態では、図３のレベルシフト回路に対して安定化回路５０を追加したが、本実施の形態では、図１２に示した第４の実施の形態のレベルシフト回路に対して安定化回路５０を追加したものである。その他の構成は図１３と同様であるので、その説明を省略する。

尚、前記第１〜第５の各実施の形態では、レベルシフト回路としてＰ型トランジスタ３、４を備えた構成のものを説明したが、本発明はこれに限定されず、その他種々の構成のレベルシフト回路に適用可能であり、少なくとも信号入力用の第１及び第２のＮ型トランジスタ１、２を備えれば良い。

以上説明したように、本発明は、入力信号が低電圧であっても、カレントミラー回路を用いて電流駆動能力を高めたので、高速に且つ低消費電力でレベル変換が可能であり、低電圧動作を要求されるＬＳＩに使用されるレベルシフト回路等として有用である。

本発明の第１の実施の形態のレベルシフト回路の構成を示す図である。 同レベルシフト回路の動作を示す図である。 本発明の第２の実施の形態のレベルシフト回路の構成を示す図である。 同レベルシフト回路において、入力信号がＨレベルに、反転入力信号がＬレベルに変化する過渡時の動作を示す図である。 同レベルシフト回路において、入力信号のＨレベルへの変化、及び反転入力信号のＬレベルへの変化が終了した時の動作を示す図である。 同レベルシフト回路において、入力信号がＨレベルに、反転入力信号がＬレベルに変化する過渡時の動作を示す図である。 同レベルシフト回路において、出力ノードのＬレベルからＨレベルへの変化が遅れ傾向を示すことを例示した説明図である。 本発明の第３の実施の形態のレベルシフト回路の構成を示す図である。 同レベルシフト回路において、入力信号がＬレベルに、反転入力信号がＨレベルにある場合の動作説明を示す図である。 同レベルシフト回路において、入力信号がＬレベルからＨレベルに、反転入力信号がＨレベルからＬレベルに変化する過渡時の動作を示す図である。 同レベルシフト回路において、入力信号のＨレベルへの変化、及び反転入力信号のＬレベルへの変化が終了した時の動作を示す図である。 本発明の第４の実施の形態のレベルシフト回路の構成を示す図である。 本発明の第５の実施の形態のレベルシフト回路の構成を示す図である。 本発明の第５の実施の形態の変形例のレベルシフト回路の構成を示す図である。 従来のレベルシフト回路の構成を示す図である。

符号の説明

ＩＮ 入力端子
ＸＩＮ 反転入力端子
Ｏ 出力ノード
ＸＯ 反転出力ノード
１ 信号入力用の第１のＮ型トランジスタ
２ 信号入力用の第２のＮ型トランジスタ
１０ 第１のカレントミラー回路
１１ 第２のカレントミラー回路
１０Ｐ、１１Ｐ Ｐ型カレントミラー回路
１０Ｎ、１１Ｎ Ｎ型カレントミラー回路
１５ Ｐ型トランジスタ（第１の電流遮断回路）
１６ Ｐ型トランジスタ（第２の電流遮断回路）
２０ 第１の変化速度促進回路
２１ 第２の変化速度促進回路
３０ 第１のＰ型トランジスタ
３３ 第１のバッファ回路
３５ 第２のＰ型トランジスタ
３８ 第２のバッファ回路
４０ 第１の制御回路
４１ 第２の制御回路
５０ 安定化回路
５０ａ 第１のＮ型トランジスタ
５０ｂ 第２のＮ型トランジスタ
６０ 電流帰還用の第１のＮ型トランジスタ
６１ 第３のＮ型トランジスタ
６５ 第３のカレントミラー回路
８０ 電流帰還用の第２のＮ型トランジスタ
８１ 第４のＮ型トランジスタ
８５ 第４のカレントミラー回路

Claims (10)

1. １対の入力端子及び反転入力端子、及び１対の出力ノード及び反転出力ノードを有し、
   前記入力端子及び反転入力端子に入力信号及び反転入力信号が入力され、前記入力信号及び反転入力信号の振幅レベルを、この振幅レベルよりも大きい振幅レベルにシフトし、このシフト後の振幅レベルを持つ出力信号及びこの出力信号を反転した反転出力信号を前記出力ノード及び反転出力ノードに伝達するレベルシフト回路であって、
   前記入力端子がゲート電極に接続された信号入力用の第１のＮ型トランジスタと、
   前記反転入力端子がゲート電極に接続された信号入力用の第２のＮ型トランジスタと、
   Ｐ型トランジスタにより構成されたＰ型カレントミラー回路と、Ｎ型トランジスタにより構成されたＮ型カレントミラー回路とを縦続接続した組を少なくとも１組持ち、前記第１のＮ型トランジスタと前記反転出力ノードとの間に配置され、前記第１のＮ型トランジスタに流れる電流を所定倍に増幅し、この増幅した電流を前記反転出力ノードから引き抜く第１のカレントミラー回路と、
   Ｐ型トランジスタにより構成されたＰ型カレントミラー回路と、Ｎ型トランジスタにより構成されたＮ型カレントミラー回路とを縦続接続した組を少なくとも１組持ち、前記第２のＮ型トランジスタと前記出力ノードとの間に配置され、前記第２のＮ型トランジスタに流れる電流を所定倍に増幅し、この増幅した電流を前記出力ノードから引き抜く第２のカレントミラー回路と、
   前記第１のＮ型トランジスタに並列に接続され、前記第１のカレントミラー回路内のＰ型カレントミラー回路とＮ型カレントミラー回路との接続点の電位によって制御される電流帰還用の第１のＮ型トランジスタと、
   前記第２のＮ型トランジスタに並列に接続され、前記第２のカレントミラー回路内のＰ型カレントミラー回路とＮ型カレントミラー回路との接続点の電位によって制御される電流帰還用の第２のＮ型トランジスタとを備えた
   ことを特徴とするレベルシフト回路。
2. 前記請求項１記載のレベルシフト回路において、
   ゲート電極が前記反転入力端子に接続され、ドレイン電極が前記第１のカレントミラー回路内のＰ型カレントミラー回路とＮ型カレントミラー回路との接続点に接続され、ソース電極が接地された第３のＮ型トランジスタと、
   ゲート電極が前記入力端子に接続され、ドレイン電極が前記第２のカレントミラー回路内のＰ型カレントミラー回路とＮ型カレントミラー回路との接続点に接続され、ソース電極が接地された第４のＮ型トランジスタとを備える
   ことを特徴とするレベルシフト回路。
3. 前記請求項１又は２記載のレベルシフト回路において、
   前記第１のカレントミラー回路に接続され、前記出力信号の変化の終了後に、前記第１のカレントミラー回路が流す電流を遮断する第１の電流遮断回路と、
   前記第２のカレントミラー回路に接続され、前記反転出力信号の変化の終了後に、前記第２のカレントミラー回路が流す電流を遮断する第２の電流遮断回路とを備える
   ことを特徴とするレベルシフト回路。
4. 前記請求項３記載のレベルシフト回路において、
   前記第１の電流遮断回路は、ゲート電極に前記出力信号を受けるＰ型トランジスタにより構成され、
   前記第２の電流遮断回路は、ゲート電極に前記反転出力信号を受けるＰ型トランジスタにより構成される
   ことを特徴とするレベルシフト回路。
5. 前記請求項３又は４記載のレベルシフト回路において、
   前記第１のカレントミラー回路のＰ型カレントミラー回路に並列に接続され、前記反転出力ノードの反転出力信号により制御されて、前記反転出力信号がＬレベルからＨレベルに変化する速度を速める第１の変化速度促進回路と、
   前記第２のカレントミラー回路のＰ型カレントミラー回路に並列に接続され、前記出力ノードの出力信号により制御されて、前記出力信号がＬレベルからＨレベルに変化する速度を速める第２の変化速度促進回路とを備えた
   ことを特徴とするレベルシフト回路。
6. 前記請求項５記載のレベルシフト回路において、
   前記第１の変化速度促進回路は、
   前記第１のカレントミラー回路のＰ型カレントミラー回路に並列に接続された第１のＰ型トランジスタと、
   出力側が前記第１のＰ型トランジスタのゲート電極に接続され、前記反転出力ノードの反転出力信号により制御される第１のバッファ回路とを備え、
   前記第２の変化速度促進回路は、
   前記第２のカレントミラー回路のＰ型カレントミラー回路に並列に接続された第２のＰ型トランジスタと、
   出力側が前記第２のＰ型トランジスタのゲート電極に接続され、前記出力ノードの出力信号により制御される第２のバッファ回路とを備えた
   ことを特徴とするレベルシフト回路。
7. 前記請求項６記載のレベルシフト回路において、
   前記第１の変化速度促進回路は、更に、
   前記出力ノードの出力信号の変化が終了した後に前記第１のバッファ回路の動作を許容する第１の制御回路を備え、
   前記第２の変化速度促進回路は、更に、
   前記反転出力ノードの反転出力信号の変化が終了した後に前記第２のバッファ回路の動作を許容する第２の制御回路を備えた
   ことを特徴とするレベルシフト回路。
8. 前記請求項１、２、３、４、５、６、又は７記載のレベルシフト回路において、
   電源が供給され始めた初期状態において、前記出力ノード及び前記反転出力ノードの電位状態を早期に確定させて安定させる安定化回路を備えた
   ことを特徴とするレベルシフト回路。
9. 前記請求項８記載のレベルシフト回路において、
   前記安定化回路は、
   ゲート電極が前記出力ノードに接続され、ドレイン電極が前記反転出力ノードに接続され、ソース電極が接地された第１のＮ型トランジスタと、
   ゲート電極が前記反転出力ノードに接続され、ドレイン電極が前記出力ノードに接続され、ソース電極が接地された第２のＮ型トランジスタとを備える
   ことを特徴とするレベルシフト回路。
10. 前記請求項１、２、３、４、５、６、７、８又は９記載のレベルシフト回路において、
    前記出力ノードの出力信号及び反転出力ノードの反転出力信号のうち少なくとも一方の信号が外部出力される
    ことを特徴とするレベルシフト回路。

Images