JP2005175220A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2005175220A JP2005175220A JP2003413557A JP2003413557A JP2005175220A JP 2005175220 A JP2005175220 A JP 2005175220A JP 2003413557 A JP2003413557 A JP 2003413557A JP 2003413557 A JP2003413557 A JP 2003413557A JP 2005175220 A JP2005175220 A JP 2005175220A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor device
- partial
- partial region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
- H10D62/051—Forming charge compensation regions, e.g. superjunctions
- H10D62/054—Forming charge compensation regions, e.g. superjunctions by high energy implantations in bulk semiconductor bodies, e.g. forming pillars
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
- H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】 ドリフト領域に繰り返し構造を備えた半導体装置の逆回復特性をソフトリカバリー化すること。
【解決手段】 ドリフト領域は、電極間方向に伸びるｎ型の不純物を含有するｎ型部分領域２２と、電極間方向に伸びるｐ型の不純物を含有するｐ型部分領域２４が、電極間方向に直交する面内で交互に繰返されている。ｐ型部分領域２４とｎ型部分領域２２の界面に第１絶縁膜２８ａが形成されており、その第１絶縁膜２８ａがボディ領域３２内に伸びている。
【選択図】 図１
【解決手段】 ドリフト領域は、電極間方向に伸びるｎ型の不純物を含有するｎ型部分領域２２と、電極間方向に伸びるｐ型の不純物を含有するｐ型部分領域２４が、電極間方向に直交する面内で交互に繰返されている。ｐ型部分領域２４とｎ型部分領域２２の界面に第１絶縁膜２８ａが形成されており、その第１絶縁膜２８ａがボディ領域３２内に伸びている。
【選択図】 図１
Description
本発明は、ドリフト層にｎ型の不純物を含有するｎ型部分領域と、ｐ型の不純物を含有するｐ型部分領域の互層が繰返された構造（所謂スーパージャンクション構造）を備えた半導体装置に関し、なかでも逆回復特性が向上された半導体装置に関する。
ｎ型の不純物を含有するｎ型コラム（ｎ型部分領域）とｐ型の不純物を含有するｐ型コラム（ｐ型部分領域）の組合せを単位構造とし、その単位構造が繰返されている繰返し構造（所謂スーパージャンクション構造）を備えた半導体装置が知られている。
図１２には、この種の半導体装置の一例が例示されており、ドレイン電極Ｄと、そのドレイン電極Ｄに接するｎ＋型のドレイン領域５１と、そのドレイン領域５１に接するドリフト領域５６と、そのドリフト領域５６に接するとともにドレイン領域５１からはドリフト領域５６によって隔てられているｐ型のボディ領域６２と、そのボディ領域６２に接するとともにドリフト領域５６からはボディ領域６２によって隔てられているｎ＋型のソース領域６４が形成されている。そのソース領域６４はソース電極Ｓと接しており、またソース電極Ｓはｐ＋型のボディコンタクト領域６６を介してボディ層６２にも接している。ソース領域６４とドリフト領域５６を隔てているボディ領域６２にトレンチゲート絶縁膜６１を介して対向しているトレンチゲート電極６０が形成されている。
図１２には、この種の半導体装置の一例が例示されており、ドレイン電極Ｄと、そのドレイン電極Ｄに接するｎ＋型のドレイン領域５１と、そのドレイン領域５１に接するドリフト領域５６と、そのドリフト領域５６に接するとともにドレイン領域５１からはドリフト領域５６によって隔てられているｐ型のボディ領域６２と、そのボディ領域６２に接するとともにドリフト領域５６からはボディ領域６２によって隔てられているｎ＋型のソース領域６４が形成されている。そのソース領域６４はソース電極Ｓと接しており、またソース電極Ｓはｐ＋型のボディコンタクト領域６６を介してボディ層６２にも接している。ソース領域６４とドリフト領域５６を隔てているボディ領域６２にトレンチゲート絶縁膜６１を介して対向しているトレンチゲート電極６０が形成されている。
ドリフト層５６のｎ型コラム５２とｐ型コラム５４は、その間を電流が流れるソース電極Ｓとドレイン電極Ｄを結ぶ方向Ａに沿って長く伸び、電極間方向Ａに直交する方向Ｂに沿って繰返されている。ｎ型コラム５２とｐ型コラム５４の繰返し方向は、トレンチゲート電極６０が伸びる方向Ｃに繰返されていてもよく、電極間方向Ａに直交する面内で繰返されていればよい。
負荷に供給する電力を半導体装置でスイッチングする場合、電源をバイパスする回路に第２の半導体装置を挿入し、前者の半導体装置をオンする間は第２の半導体装置をオフし、前者の半導体装置をオフする間は第２の半導体装置をオンする回路が利用される。
この回路では、第２の半導体装置の内蔵ダイオードが動作する。内蔵ダイオードとは、ｐ型のボディ層６２とｐ型コラム５４のｐ型領域と、ｎ型コラム５２とｎ型のドレイン層５１のｎ型領域とのｐｎ接合で構成される寄生的なダイオードのことである。この内蔵ダイオードにおいて重要な特性は逆回復特性である。
図１３には、寄生ダイオードを内蔵している半導体装置がオフしたときに過渡的に流れる逆回復電流が模式的に示されている。ｔ１のタイミングでオフした場合（通常は同時に逆バイアスが印加される）、電流は徐々に減少し、ｔ２のタイミングで逆方向の電流（逆回復電流）が流れ始める。この逆回復電流の絶対値は、ｔ３のタイミングまで増大し、その後に減少してｔ４のタイミングで最終的には０に収束する。この０に収束する逆回復電流Ｉｒの減少速度が逆回復電流変化率（ｄＩｒ／ｄｔ）と称される。この逆回復電流変化率が、回路中のさまざまな配線に存在する寄生インダクタンスＬによって、ＶＬ＝−Ｌ・ｄＩｒ／ｄｔのリカバリーサージ電圧を発生させる。
したがって、半導体装置がオフしたときに、過渡的に流れる逆方向電流の変化率が小さい（ソフトリカバリー）半導体装置であれば、リカバリーサージ電圧が低減されて有利である。
この回路では、第２の半導体装置の内蔵ダイオードが動作する。内蔵ダイオードとは、ｐ型のボディ層６２とｐ型コラム５４のｐ型領域と、ｎ型コラム５２とｎ型のドレイン層５１のｎ型領域とのｐｎ接合で構成される寄生的なダイオードのことである。この内蔵ダイオードにおいて重要な特性は逆回復特性である。
図１３には、寄生ダイオードを内蔵している半導体装置がオフしたときに過渡的に流れる逆回復電流が模式的に示されている。ｔ１のタイミングでオフした場合（通常は同時に逆バイアスが印加される）、電流は徐々に減少し、ｔ２のタイミングで逆方向の電流（逆回復電流）が流れ始める。この逆回復電流の絶対値は、ｔ３のタイミングまで増大し、その後に減少してｔ４のタイミングで最終的には０に収束する。この０に収束する逆回復電流Ｉｒの減少速度が逆回復電流変化率（ｄＩｒ／ｄｔ）と称される。この逆回復電流変化率が、回路中のさまざまな配線に存在する寄生インダクタンスＬによって、ＶＬ＝−Ｌ・ｄＩｒ／ｄｔのリカバリーサージ電圧を発生させる。
したがって、半導体装置がオフしたときに、過渡的に流れる逆方向電流の変化率が小さい（ソフトリカバリー）半導体装置であれば、リカバリーサージ電圧が低減されて有利である。
しかしながら、スーパージャンクション構造を有する半導体装置がオフすると、ｎ型コラム５２とｐ型コラム５４の繰り返されている領域が急激に空乏化するため、過渡的に流れる逆回復電流変化率が大きく（ハードリカバリー）、大きなリカバリーサージ電圧が発生するという問題があった。逆回復電流は、オン状態のときにドリフト層に蓄積したキャリア（おもに正孔）が、オフしたときの空乏化に伴ない半導体装置内から引き抜かれることによって発生する。つまり急激に空乏化が進むと、キャリアが急激に半導体装置内から引き抜かれるため、過渡的に流れる逆回復電流変化率が大きくなってしまう。
なお、上記の問題は半導体装置の寄生ダイオードのみに生じる問題ではなく、通常のダイオード素子においても同様に生じる。
なお、上記の問題は半導体装置の寄生ダイオードのみに生じる問題ではなく、通常のダイオード素子においても同様に生じる。
特許文献１と非特許文献１には、この種の問題を鑑みて、繰返し構造（スーパージャンクション構造）からなるドリフト層とドレイン層との間に、低濃度のｎ型の不純物を含有するｎ型半導体領域を介在させた構造が記載されている。
特開２００３−１０１０２２号公報（その公報の図１参照）
電気学会研究会資料 ＥＤＤ−０１−７１ ＳＰＣ−０１−０７６ 小野昇太郎、川口雄介、中川明夫
特許文献１と非特許文献１に記載される半導体装置は、半導体装置がオフしたときに、ドリフト層とドレイン層との間に介在させたｎ型半導体領域によりキャリアの引き抜き速度を低下させ、過渡的に流れる逆回復電流変化率を小さくする技術である。
しかしながら、特許文献１と非特許文献１の半導体装置は、オン抵抗が大きくなるという問題があった。つまり、低濃度のｎ型半導体領域がドリフト層とドレイン層との間に介在しているために、半導体装置のオン状態では、キャリアがその低濃度のｎ型半導体領域を必ず通過しなければならない。したがってオン抵抗が高くなるという問題が不可避的に生じてしまう。
本発明の目的は、オン抵抗を高くすることなく、半導体装置がオフしたときに過渡的に流れる逆回復電流変化率の小さい（ソフトリカバリー）半導体装置を提供することを目的とする。
本発明の目的は、オン抵抗を高くすることなく、半導体装置がオフしたときに過渡的に流れる逆回復電流変化率の小さい（ソフトリカバリー）半導体装置を提供することを目的とする。
本発明は、ダイオードに対しても、ＭＯＳＦＥＴに対しても適用することができる。
本発明をダイオードに適用した半導体装置は、カソード電極と、そのカソード電極に接する第１導電型のカソード領域と、そのカソード領域に接するドリフト領域と、そのドリフト領域に接するとともにカソード領域からはドリフト領域によって隔てられている第２導電型のアノード領域と、そのアノード領域に接するアノード電極を備えている。そのドリフト領域は、アノード電極とカソード電極を結ぶ方向（電極間方向）に伸びる第１導電型の第１部分領域と、電極間方向に伸びる第２導電型の第２部分領域が、電極間方向に直交する面内で交互に繰返されている。
この半導体装置の一つの特徴は、第２部分領域と第１部分領域のｐｎ接合界面の少なくとも一部に第１絶縁膜が形成されており、その第１絶縁膜がアノード領域内に伸びていることを特徴としている。
典型的な絶縁膜として酸化膜が挙げられるが、例えば不純物を含有しないｉ型の半導体膜であったり、あるいは低濃度の半導体膜であってもよく、要は絶縁性であればよい。
また、ドリフト領域に形成される繰返し構造は、例えば第１部分領域と第２部分領域のそれぞれが薄板状であれば、第１部分領域と第２部分領域は一方方向に繰返される。第１部分領域と第２部分領域のそれぞれの断面が長方形の柱状であれば、各柱を千鳥格子状に配置することで各部分領域が２方向に繰返されるスーパージャンクション構造が得られる。第１部分領域と第２部分領域のそれぞれの断面が正六角形の柱状であれば、交互に隙間なく配置することで各部分領域が３方向に繰返されるスーパージャンクション構造が得られる。あるいは、面的に広がる第１部分領域のなかに、断面が長方形の柱状の第２部分領域を相互に間隔をおいて２方向に繰返し配置したり、断面が正六角形の第２部分領域を相互に間隔をおいて３方向に繰返し配置したりすることによっても、第１部分領域と第２部分領域が電極間方向に直交する面内で交互に繰返されているスーパージャンクション構造が得られる。要は少なくとも一方方向に繰り返されていれば本発明を具現化できる。
本発明をダイオードに適用した半導体装置は、カソード電極と、そのカソード電極に接する第１導電型のカソード領域と、そのカソード領域に接するドリフト領域と、そのドリフト領域に接するとともにカソード領域からはドリフト領域によって隔てられている第２導電型のアノード領域と、そのアノード領域に接するアノード電極を備えている。そのドリフト領域は、アノード電極とカソード電極を結ぶ方向（電極間方向）に伸びる第１導電型の第１部分領域と、電極間方向に伸びる第２導電型の第２部分領域が、電極間方向に直交する面内で交互に繰返されている。
この半導体装置の一つの特徴は、第２部分領域と第１部分領域のｐｎ接合界面の少なくとも一部に第１絶縁膜が形成されており、その第１絶縁膜がアノード領域内に伸びていることを特徴としている。
典型的な絶縁膜として酸化膜が挙げられるが、例えば不純物を含有しないｉ型の半導体膜であったり、あるいは低濃度の半導体膜であってもよく、要は絶縁性であればよい。
また、ドリフト領域に形成される繰返し構造は、例えば第１部分領域と第２部分領域のそれぞれが薄板状であれば、第１部分領域と第２部分領域は一方方向に繰返される。第１部分領域と第２部分領域のそれぞれの断面が長方形の柱状であれば、各柱を千鳥格子状に配置することで各部分領域が２方向に繰返されるスーパージャンクション構造が得られる。第１部分領域と第２部分領域のそれぞれの断面が正六角形の柱状であれば、交互に隙間なく配置することで各部分領域が３方向に繰返されるスーパージャンクション構造が得られる。あるいは、面的に広がる第１部分領域のなかに、断面が長方形の柱状の第２部分領域を相互に間隔をおいて２方向に繰返し配置したり、断面が正六角形の第２部分領域を相互に間隔をおいて３方向に繰返し配置したりすることによっても、第１部分領域と第２部分領域が電極間方向に直交する面内で交互に繰返されているスーパージャンクション構造が得られる。要は少なくとも一方方向に繰り返されていれば本発明を具現化できる。
上記半導体装置がオン状態のとき、アノード電極からドリフト領域へ少数キャリアが供給され、その少数キャリアはドリフト領域内に蓄積される。この半導体装置がオフ（通常は同時に逆バイアスが印加される）すると、蓄積された少数キャリアはアノード電極へと引き抜かれる。第１部分領域と第２部分領域のｐｎ接合界面から空乏層が広がるために、少数キャリアはますますアノード電極へと掃き出される。
上記半導体装置では、半導体装置がオフしたときに、ドリフト領域からアノード領域内に流動した少数キャリアが、アノード領域内に伸びている第１絶縁膜によってその流動を妨げられる。したがって、少数キャリアの流動を効果的に抑制することになり引き抜き速度が効果的に低減する。換言すればドリフト領域に形成される空乏層がゆっくりと形成されることになる。したがって逆回復電流変化率が小さくなりリカバリーサージ電圧を低減することができる。
また、第１絶縁膜は半導体装置がオン状態のときの多数キャリアの流動をほとんど妨げない。したがって、上記半導体装置によれば、オン抵抗を高くすることなく逆回復電流の変化率を小さく（ソフトリカバリー）することを実現する。
また、第１絶縁膜は半導体装置がオン状態のときの多数キャリアの流動をほとんど妨げない。したがって、上記半導体装置によれば、オン抵抗を高くすることなく逆回復電流の変化率を小さく（ソフトリカバリー）することを実現する。
本発明の半導体装置の他の一つの特徴は、第２部分領域と第１部分領域のｐｎ接合界面の少なくとも一部に第１絶縁膜が形成されており、第２部分領域とカソード領域のｐｎ接合界面の少なくとも一部に第２絶縁膜が形成されていることを特徴としている。
半導体装置がオフしたときに掃き出される少数キャリアの一部は、第２部分領域とカソード領域のｐｎ接合界面を通過してアノード電極へと流動する。したがって、上記の半導体装置によると、このｐｎ接合界面を通過する少数キャリアの流動を第２絶縁膜で妨げることができるので、逆回復電流変化率を小さくすることができる。また、このｐｎ接合界面は多数キャリアの導通経路ではないので、オン抵抗も増加しない。
なお、第２絶縁膜の一部は開口しているのが好ましい。一般的に、第１部分領域と第２部分領域の繰り返しの構造を形成するとき、離間する第１部分領域間に第２部分領域を結晶成長させて形成することが多い。したがって、第２絶縁膜の少なくとも一部に開口が形成されていると、その開口に露出する半導体結晶から第２部分領域の結晶が成長することができ、結晶欠陥の少ない部分領域を形成することが容易になる。
半導体装置がオフしたときに掃き出される少数キャリアの一部は、第２部分領域とカソード領域のｐｎ接合界面を通過してアノード電極へと流動する。したがって、上記の半導体装置によると、このｐｎ接合界面を通過する少数キャリアの流動を第２絶縁膜で妨げることができるので、逆回復電流変化率を小さくすることができる。また、このｐｎ接合界面は多数キャリアの導通経路ではないので、オン抵抗も増加しない。
なお、第２絶縁膜の一部は開口しているのが好ましい。一般的に、第１部分領域と第２部分領域の繰り返しの構造を形成するとき、離間する第１部分領域間に第２部分領域を結晶成長させて形成することが多い。したがって、第２絶縁膜の少なくとも一部に開口が形成されていると、その開口に露出する半導体結晶から第２部分領域の結晶が成長することができ、結晶欠陥の少ない部分領域を形成することが容易になる。
上記の半導体装置の第１絶縁膜がアノード領域内に伸びていることが好ましい。半導体装置がオフしたときに、ドリフト領域からアノード領域内に流動した少数キャリアの流動を妨げることができる。したがって、少数キャリアの流動を効果的に妨げることになり、ひいては半導体装置のリカバリーサージ電圧を低減することができる。
第１部分領域とアノード領域のｐｎ接合界面に、少なくとも一部が開口している第３絶縁膜が形成されていることが好ましい。
半導体装置がオン状態のとき、アノード電極からドリフト領域へ供給される少数キャリアは、とくに第１部分領域に蓄積され易い。その少数キャリアは、半導体装置がオフしたときに、第１部分領域とアノード領域のｐｎ接合界面を経由してアノード電極へと引き抜かれる。したがって、この第１部分領域とアノード領域のｐｎ接合界面に、少なくとも一部が開口している第３絶縁膜が形成されていると、効果的に少数キャリアの引き抜き速度を低減することができる。
半導体装置がオン状態のとき、アノード電極からドリフト領域へ供給される少数キャリアは、とくに第１部分領域に蓄積され易い。その少数キャリアは、半導体装置がオフしたときに、第１部分領域とアノード領域のｐｎ接合界面を経由してアノード電極へと引き抜かれる。したがって、この第１部分領域とアノード領域のｐｎ接合界面に、少なくとも一部が開口している第３絶縁膜が形成されていると、効果的に少数キャリアの引き抜き速度を低減することができる。
本発明の半導体装置は、縦型又は横型のＭＯＳに適用することができる。この場合、上記のダイオードに対するのと同様の作用効果が、ＭＯＳの内蔵ダイオード動作に有効に生じる。
即ち、本発明をＭＯＳに適用した半導体装置は、ドレイン電極と、そのドレイン電極に接する第１導電型のドレイン領域と、そのドレイン領域に接するドリフト領域と、そのドリフト領域に接するとともにドレイン領域からはドリフト領域によって隔てられている第２導電型のボディ領域と、そのボディ領域に接するとともにドリフト領域からはボディ領域によって隔てられている第１導電型のソース領域と、そのソース領域とボディ領域に接するソース電極と、前記ソース領域と前記ドリフト領域を隔てているボディ領域にトレンチゲート絶縁膜を介して対向しているトレンチゲート電極を備えている。そのドリフト領域は、ドレイン電極とソース電極を結ぶ方向（電極間方向）に伸びる第１導電型の第１部分領域と、電極間方向に伸びる第２導電型の第２部分領域が、電極間方向に直交する面内で交互に繰返されている。
本発明の半導体装置の一つの特徴は、第２部分領域と第１部分領域のｐｎ接合界面の少なくとも一部に第１絶縁膜が形成されており、その第１絶縁膜がボディ領域内に伸びており、トレンチゲート絶縁膜の少なくとも一部は、ドリフト領域の第１部分領域に接している。
即ち、本発明をＭＯＳに適用した半導体装置は、ドレイン電極と、そのドレイン電極に接する第１導電型のドレイン領域と、そのドレイン領域に接するドリフト領域と、そのドリフト領域に接するとともにドレイン領域からはドリフト領域によって隔てられている第２導電型のボディ領域と、そのボディ領域に接するとともにドリフト領域からはボディ領域によって隔てられている第１導電型のソース領域と、そのソース領域とボディ領域に接するソース電極と、前記ソース領域と前記ドリフト領域を隔てているボディ領域にトレンチゲート絶縁膜を介して対向しているトレンチゲート電極を備えている。そのドリフト領域は、ドレイン電極とソース電極を結ぶ方向（電極間方向）に伸びる第１導電型の第１部分領域と、電極間方向に伸びる第２導電型の第２部分領域が、電極間方向に直交する面内で交互に繰返されている。
本発明の半導体装置の一つの特徴は、第２部分領域と第１部分領域のｐｎ接合界面の少なくとも一部に第１絶縁膜が形成されており、その第１絶縁膜がボディ領域内に伸びており、トレンチゲート絶縁膜の少なくとも一部は、ドリフト領域の第１部分領域に接している。
第１部分領域とボディ領域のｐｎ接合界面の一部はトレンチゲート絶縁膜によって覆われているので、少数キャリアの流動が妨げられている。さらに、上記半導体装置では、第１絶縁膜がボディ領域内に伸びて形成されているので、第１部分領域とボディ領域のｐｎ接合界面のうちトレンチゲート絶縁膜で覆われていない箇所からボディ領域内に流動した少数キャリアは、このボディ領域内に伸びている第１絶縁膜によってその流動をさらに妨げられる。したがって、少数キャリアの流動を効果的に妨げることになり、ひいては引き抜き速度を効果的に低減する。
また、トレンチゲート絶縁膜の少なくとも一部は、ドリフト領域の第１部分領域に接しているので、半導体装置がオン状態のときに、そのトレンチゲート絶縁膜に沿って形成されるチャネルが第１部分領域と連結する。多数キャリアの流動がほとんど妨げられない。したがって、オン抵抗を高くすることなく逆回復電流の変化率を小さく（ソフトリカバリー）することを実現する。
また、トレンチゲート絶縁膜の少なくとも一部は、ドリフト領域の第１部分領域に接しているので、半導体装置がオン状態のときに、そのトレンチゲート絶縁膜に沿って形成されるチャネルが第１部分領域と連結する。多数キャリアの流動がほとんど妨げられない。したがって、オン抵抗を高くすることなく逆回復電流の変化率を小さく（ソフトリカバリー）することを実現する。
本発明をＭＯＳに適用した他の一つの半導体装置は、第２部分領域と第１部分領域のｐｎ接合界面の少なくとも一部に第１絶縁膜が形成されており、トレンチゲート絶縁膜の少なくとも一部はドリフト領域の第１部分領域に接しており、第２部分領域とドレイン領域のｐｎ接合界面の少なくとも一部に第２絶縁膜が形成されている。
第２部分領域とドレイン領域のｐｎ接合界面を通過してソース電極へと流動する少数キャリアの流動が第２絶縁膜によって妨げられている。逆回復電流変化率を小さくすることができる。また、このｐｎ接合界面は多数キャリアの導通経路ではないので、オン抵抗もほとんど増加しない。
第２部分領域とドレイン領域のｐｎ接合界面を通過してソース電極へと流動する少数キャリアの流動が第２絶縁膜によって妨げられている。逆回復電流変化率を小さくすることができる。また、このｐｎ接合界面は多数キャリアの導通経路ではないので、オン抵抗もほとんど増加しない。
上記の半導体装置の第１絶縁膜がボディ領域内に伸びていることが好ましい。
この半導体装置によると、第１絶縁膜によって第２部分領域と第１部分領域のｐｎ接合界面を通過する少数キャリアが遮断され、第２絶縁膜によって第２部分領域とドレイン領域のｐｎ接合界面を通過する少数キャリアが遮断されている。したがって、ドリフト領域の少数キャリアは第１部分領域とボディ領域のｐｎ接合界面のうちトレンチゲート電極で覆われていない箇所のみを通過する。この箇所を通過した少数キャリアは、ボディ領域内に伸びる第１絶縁膜によってその流動が妨げられている。上記半導体装置によれば極めて小さい逆回復電流変化率を実現する。
この半導体装置によると、第１絶縁膜によって第２部分領域と第１部分領域のｐｎ接合界面を通過する少数キャリアが遮断され、第２絶縁膜によって第２部分領域とドレイン領域のｐｎ接合界面を通過する少数キャリアが遮断されている。したがって、ドリフト領域の少数キャリアは第１部分領域とボディ領域のｐｎ接合界面のうちトレンチゲート電極で覆われていない箇所のみを通過する。この箇所を通過した少数キャリアは、ボディ領域内に伸びる第１絶縁膜によってその流動が妨げられている。上記半導体装置によれば極めて小さい逆回復電流変化率を実現する。
本発明者らは、逆回復特性だけでなく、耐圧特性をも向上させた半導体装置を提供することに成功した。
耐圧をも向上する半導体装置は、ダイオード及びＭＯＳとして動作する半導体装置のそれぞれにおいて、第１部分領域の中心から第２部分領域の中心までの距離を1.4μm以下とする。
第１部分領域の中心から第２部分領域の中心までの距離が1.4μm以下まで微細化されてくると、第１部分領域と第２部分領域のｐｎ接合界面に第１絶縁膜が形成された場合、形成されていない場合に比してオフ耐圧を向上することを見出した。また、第１部分領域の中心から第２部分領域の中心までの距離が1.4μm以下まで微細化されてくると、第２絶縁膜あるいは第３絶縁膜が形成されていても、オフ耐圧が向上されることを見出した。
上記態様によれば、半導体装置がオフしたときに過渡的に流れる逆回復電流変化率が小さく、さらにオフ耐圧を向上した半導体装置を具現化できる。
耐圧をも向上する半導体装置は、ダイオード及びＭＯＳとして動作する半導体装置のそれぞれにおいて、第１部分領域の中心から第２部分領域の中心までの距離を1.4μm以下とする。
第１部分領域の中心から第２部分領域の中心までの距離が1.4μm以下まで微細化されてくると、第１部分領域と第２部分領域のｐｎ接合界面に第１絶縁膜が形成された場合、形成されていない場合に比してオフ耐圧を向上することを見出した。また、第１部分領域の中心から第２部分領域の中心までの距離が1.4μm以下まで微細化されてくると、第２絶縁膜あるいは第３絶縁膜が形成されていても、オフ耐圧が向上されることを見出した。
上記態様によれば、半導体装置がオフしたときに過渡的に流れる逆回復電流変化率が小さく、さらにオフ耐圧を向上した半導体装置を具現化できる。
上記態様では、第１部分領域の中心から第２部分領域の中心までの距離が微細化された場合にオフ耐圧が向上するとしているが、上記態様を別の面から見ると、第１部分領域と第２部分領域の界面に絶縁膜を提供することによって、オフ耐圧を劣化することなく各部分領域の不純物濃度を高めることに成功したということができる。したがって、下記のように特徴づけることができる。
即ち、第１部分領域の不純物濃度が1×1016m-3以上であり、第２部分領域の不純物濃度が5×1015cm-3以上であることが好ましい。
即ち、第１部分領域の不純物濃度が1×1016m-3以上であり、第２部分領域の不純物濃度が5×1015cm-3以上であることが好ましい。
上記態様のようにオフ耐圧が向上する構成は、半導体装置に形成される周辺領域に適用しても有効である。
即ち、本発明を具現化する一つの半導体装置は、本発明を周辺領域へ適用した半導体装置であり、半導体スイッチング素子群が形成されている中心領域と、その周囲にあって半導体スイッチング素子群が形成されていない周辺領域を備えている。
周辺領域は、第１導電型の不純物を含有する第１導電型半導体領域と、第２導電型の不純物を含有する第２導電型半導体領域と、その第１導電型半導体領域と第２導電型半導体領域を隔てる中間層を備えている。その中間層は、半導体スイッチング素子群の電極間方向に伸びる第１導電型の不純物を含有する第１部分領域と、電極間方向に伸びる第２導電型の不純物を含有する第２部分領域が、電極間方向に直交する面内で交互に繰返されている。第１部分領域の中心から第２部分領域の中心までの距離が1.4μm以下であり、第２部分領域と第１部分領域のｐｎ接合界面と、第２部分領域と第１導電型半導体領域のｐｎ接合界面の少なくとも一部に絶縁膜が形成されていることを特徴とする。なお、この場合でも、第１部分領域の不純物濃度が1×1016cm-3以上であり、第２部分領域の不純物濃度が5×1015cm-3以上であることが好ましい。
半導体装置の周辺領域でも、空乏層を広げ、電界を保持してオフ耐圧を向上させることが求められる。上記の半導体装置によれば、周辺領域の耐圧が向上されるので、その結果半導体装置全体のオフ耐圧を向上することができる。
即ち、本発明を具現化する一つの半導体装置は、本発明を周辺領域へ適用した半導体装置であり、半導体スイッチング素子群が形成されている中心領域と、その周囲にあって半導体スイッチング素子群が形成されていない周辺領域を備えている。
周辺領域は、第１導電型の不純物を含有する第１導電型半導体領域と、第２導電型の不純物を含有する第２導電型半導体領域と、その第１導電型半導体領域と第２導電型半導体領域を隔てる中間層を備えている。その中間層は、半導体スイッチング素子群の電極間方向に伸びる第１導電型の不純物を含有する第１部分領域と、電極間方向に伸びる第２導電型の不純物を含有する第２部分領域が、電極間方向に直交する面内で交互に繰返されている。第１部分領域の中心から第２部分領域の中心までの距離が1.4μm以下であり、第２部分領域と第１部分領域のｐｎ接合界面と、第２部分領域と第１導電型半導体領域のｐｎ接合界面の少なくとも一部に絶縁膜が形成されていることを特徴とする。なお、この場合でも、第１部分領域の不純物濃度が1×1016cm-3以上であり、第２部分領域の不純物濃度が5×1015cm-3以上であることが好ましい。
半導体装置の周辺領域でも、空乏層を広げ、電界を保持してオフ耐圧を向上させることが求められる。上記の半導体装置によれば、周辺領域の耐圧が向上されるので、その結果半導体装置全体のオフ耐圧を向上することができる。
本発明に係る半導体装置は、下記の製造方法によって製造することができる。
即ち、その１対の電極を結ぶ方向に伸び、第１導電型の第１導電型半導体領域と接する第１導電型の第１部分領域を、電極間方向に直交する面内で所定間隔を隔てて複数個を形成する段階と、その第１部分領域群の側壁と前記間隔に露出する第１導電型半導体領域に絶縁膜を形成する段階と、前記所定の間隔に第２導電型の半導体領域を成長させて第２部分領域を形成する段階と、第１部分領域と第２部分領域の繰返し層の第１導電型半導体領域と反対側に第２導電型の第２導電型半導体領域を形成する段階とを経て製造することができる。
即ち、その１対の電極を結ぶ方向に伸び、第１導電型の第１導電型半導体領域と接する第１導電型の第１部分領域を、電極間方向に直交する面内で所定間隔を隔てて複数個を形成する段階と、その第１部分領域群の側壁と前記間隔に露出する第１導電型半導体領域に絶縁膜を形成する段階と、前記所定の間隔に第２導電型の半導体領域を成長させて第２部分領域を形成する段階と、第１部分領域と第２部分領域の繰返し層の第１導電型半導体領域と反対側に第２導電型の第２導電型半導体領域を形成する段階とを経て製造することができる。
上記の製造方法によれば、第２部分領域と第１部分領域のｐｎ接合界面に形成された絶縁膜と、第２部分領域と第１導電型半導体領域のｐｎ接合界面に形成された絶縁膜とを備えた半導体装置を製造することができる。
第１部分領域の第２導電型半導体領域側に、第２導電型の不純物をイオン注入する工程を付加されていることが好ましい。
この場合、第１部分領域の第２導電型半導体領域側が第２導電型に変化し、絶縁膜が第２導電型半導体領域内に伸びている半導体装置を製造することができる。
この場合、第１部分領域の第２導電型半導体領域側が第２導電型に変化し、絶縁膜が第２導電型半導体領域内に伸びている半導体装置を製造することができる。
本発明に係る半導体装置によれば、オン抵抗を高くすることなく、半導体装置がオフしたときに過渡的に流れる逆回復電流の変化率を小さく（ソフトリカバリー）することができる。
まず、各実施例の主要な特徴を列記する。
（実施形態１） 一対の電極間の伸びる方向にドリフト領域を備えた半導体装置であり、そのドリフト領域には、電極間方向に伸びるｎ型のｎ型部分領域と、電極間方向に伸びるｐ型のｐ型部分領域を備え、そのｎ型部分領域とｐ型部分領域は電極間方向に直交する面内で交互に繰返されている。そのドリフト領域上にはｐ型のボディ領域が形成され、そのボディ領域内には選択的にｎ型のソース領域が形成されている。そのボディ領域を貫通し、ｎ型部分領域に達するトレンチゲート電極を備え、そのトレンチゲート電極はソース領域とｎ型部分領域を隔てるボディ領域に対してゲート絶縁膜を介して対向している。
（実施形態２） ｐ型部分領域とｎ型部分領域のｐｎ接合界面に絶縁膜が形成されており、その絶縁膜がボディ領域内に伸びて形成されている。
（実施形態３） トレンチゲート電極にオン電圧が印加されると、トレンチゲート電極に対向するボディ領域にｎ型の反転層が形成される。この反転層と実施形態２の絶縁膜が重ならない程度に離反して形成されている。この場合、オン抵抗を増加させることなく、リカバリーサージ電圧を低減することができる。
（実施形態１） 一対の電極間の伸びる方向にドリフト領域を備えた半導体装置であり、そのドリフト領域には、電極間方向に伸びるｎ型のｎ型部分領域と、電極間方向に伸びるｐ型のｐ型部分領域を備え、そのｎ型部分領域とｐ型部分領域は電極間方向に直交する面内で交互に繰返されている。そのドリフト領域上にはｐ型のボディ領域が形成され、そのボディ領域内には選択的にｎ型のソース領域が形成されている。そのボディ領域を貫通し、ｎ型部分領域に達するトレンチゲート電極を備え、そのトレンチゲート電極はソース領域とｎ型部分領域を隔てるボディ領域に対してゲート絶縁膜を介して対向している。
（実施形態２） ｐ型部分領域とｎ型部分領域のｐｎ接合界面に絶縁膜が形成されており、その絶縁膜がボディ領域内に伸びて形成されている。
（実施形態３） トレンチゲート電極にオン電圧が印加されると、トレンチゲート電極に対向するボディ領域にｎ型の反転層が形成される。この反転層と実施形態２の絶縁膜が重ならない程度に離反して形成されている。この場合、オン抵抗を増加させることなく、リカバリーサージ電圧を低減することができる。
次に、発明を実施するための最良の一つの半導体装置１を、図１に示す斜視図を参照して説明する。
半導体装置１は、ドレイン電極Ｄと、そのドレイン電極Ｄに接するｎ＋型の単結晶シリコンからなるドレイン領域２０と、そのドレイン領域２０に接するドリフト領域２６と、そのドリフト領域２６に接するとともにドレイン領域２０からはドリフト領域２６によって隔てられているｐ型のボディ領域３２と、そのボディ領域３２に接するとともにドリフト領域２６からはボディ領域３２によって隔てられているｎ＋型のソース領域３４と、ボディ領域３２に接するボディコンタクト領域３６と、そのソース領域３４とボディコンタクト領域３６に接するソース電極Ｓと、ソース領域３４と前記ドリフト領域２６を隔てているボディ領域３２にゲート絶縁膜３１を介して対向しているゲート電極３０を備えている。
半導体装置１のゲート電極３０は、ボディ領域３２を貫通してドリフト領域２６のｎ型部分領域２２に達するトレンチゲート電極３０である。トレンチゲート絶縁膜３１の少なくとも一部はｎ型部分領域２２に接していればよい。
半導体装置１は、ドレイン電極Ｄと、そのドレイン電極Ｄに接するｎ＋型の単結晶シリコンからなるドレイン領域２０と、そのドレイン領域２０に接するドリフト領域２６と、そのドリフト領域２６に接するとともにドレイン領域２０からはドリフト領域２６によって隔てられているｐ型のボディ領域３２と、そのボディ領域３２に接するとともにドリフト領域２６からはボディ領域３２によって隔てられているｎ＋型のソース領域３４と、ボディ領域３２に接するボディコンタクト領域３６と、そのソース領域３４とボディコンタクト領域３６に接するソース電極Ｓと、ソース領域３４と前記ドリフト領域２６を隔てているボディ領域３２にゲート絶縁膜３１を介して対向しているゲート電極３０を備えている。
半導体装置１のゲート電極３０は、ボディ領域３２を貫通してドリフト領域２６のｎ型部分領域２２に達するトレンチゲート電極３０である。トレンチゲート絶縁膜３１の少なくとも一部はｎ型部分領域２２に接していればよい。
ドリフト領域２６のｎ型コラム２２とｐ型コラム２４は、その間を電流が流れるドレイン電極Ｄとソース電極Ｓとを結ぶ方向Ａに沿って長く伸び、電極間方向Ａに直交する方向Ｂに沿って繰返されている。また、ｎ型コラム２２とｐ型コラム２４がＣ方向に長く伸びた薄板状である。
ｐ型コラム２４とｎ型コラム２２の界面に第１絶縁膜２８ａが形成されており、ｐ型コラム２４とドレイン領域２０の界面に第２絶縁膜２８ｂが形成されている。第１絶縁膜２８ａが、ボディ領域３２内に伸びて形成されている。
ｐ型コラム２４とｎ型コラム２２の界面に第１絶縁膜２８ａが形成されており、ｐ型コラム２４とドレイン領域２０の界面に第２絶縁膜２８ｂが形成されている。第１絶縁膜２８ａが、ボディ領域３２内に伸びて形成されている。
ｎ型コラム２２とｐ型コラム２４のそれぞれのコラム幅はとくに限定するものではなく、さまざまな範囲のコラム幅で用いることができる。ｎ型コラム２２の中心からｐ型コラム２４の中心までの距離が1.4μm以下である場合はとくに、オフ耐圧が向上するため好適である。さらに、コラム幅が上記の範囲で形成されている場合は、コラム幅とそのコラムの不純物濃度の積（いわゆるチャージバランス）がある程度崩れているときでも、オフ耐圧が劣化することがない。またそのときでもリカバリーサージ電圧を低減する効果を有する。したがって、コラムの幅やその不純物濃度などを最適化することで、所望のオフ耐圧と所望の逆回復特性を具備した半導体装置を具現化することができる。
半導体装置１が内蔵ダイオードとして動作する場合を説明する。
半導体装置１がオンして内蔵ダイオードに電流が流れる場合、ソース電極Ｓにドレイン電極Ｄに比して正電圧が印加される。電圧が印加されると、ソース電極Ｓと接触するボディコンタクト領域３６から正孔キャリアがドリフト領域２６へ供給され、正孔キャリアはドリフト領域２６のうち、とくにｎ型コラム２２内に蓄積される。その後、半導体装置１がオフすると、そのオフと同期して半導体装置１には逆バイアス（ソース電極Ｓに比してドレイン電極Ｄが正電圧）が印加される。このとき、ｎ型コラム２２に蓄積された正孔キャリアはソース電極Ｓへと引き抜かれ、その正孔キャリアの流れに対応して逆回復電流が流れる。また、半導体装置１には逆バイアスが印加されているので、ドリフト領域２６はｎ型コラム２２とｐ型コラム２４のｐｎ接合界面からは空乏層が広がる。このドリフト領域２６の空乏化に伴ない、正孔キャリアは更にソース電極Ｓへと掃き出され逆回復電流変化率に影響を与える。
半導体装置１がオンして内蔵ダイオードに電流が流れる場合、ソース電極Ｓにドレイン電極Ｄに比して正電圧が印加される。電圧が印加されると、ソース電極Ｓと接触するボディコンタクト領域３６から正孔キャリアがドリフト領域２６へ供給され、正孔キャリアはドリフト領域２６のうち、とくにｎ型コラム２２内に蓄積される。その後、半導体装置１がオフすると、そのオフと同期して半導体装置１には逆バイアス（ソース電極Ｓに比してドレイン電極Ｄが正電圧）が印加される。このとき、ｎ型コラム２２に蓄積された正孔キャリアはソース電極Ｓへと引き抜かれ、その正孔キャリアの流れに対応して逆回復電流が流れる。また、半導体装置１には逆バイアスが印加されているので、ドリフト領域２６はｎ型コラム２２とｐ型コラム２４のｐｎ接合界面からは空乏層が広がる。このドリフト領域２６の空乏化に伴ない、正孔キャリアは更にソース電極Ｓへと掃き出され逆回復電流変化率に影響を与える。
半導体装置１のｐ型コラム２４とｎ型コラム２２のｐｎ接合界面に第１絶縁膜２８ａが形成され、ｐ型コラム２２とドレイン領域２０のｐｎ接合界面には第２絶縁膜２８ｂが形成されている。さらに、トレンチゲート絶縁膜３１によって、ｎ型部分領域２２とボディ領域３２のｐｎ接合界面の一部も覆われている。これにより、半導体装置１がオフしたときにｎ型コラム２２に蓄積していた正孔キャリアがソース電極Ｓへと流れるときの引き抜き速度が抑制される。
半導体装置１では、ｐ型コラム２４の側面に形成されている第１絶縁膜２８ａが、ボディ領域３２内に伸びて形成されている。したがって、ｎ型コラム２２内の正孔キャリアがボディ領域３２内に流動した後も、そのボディ領域３２内での流動が制限される。正孔キャリアの引き抜き速度を効果的に抑制することができる。その結果、逆回復電流変化率が小さくなり、リカバリーサージ電圧を低減することができる。
なお、コラム幅やそのコラムの不純物濃度などによっては、第１絶縁膜２８ａがボディ領域３２内に伸びている長さの最適値が変化する。したがって、各コラムなどの構成によって第１絶縁膜２８ａの形状及び長さは適宜最適化すればよい。
また、半導体装置１がＭＯＳとして動作したときのオン状態のときに、第１絶縁膜２８ａや第２絶縁膜２８ｂによって、ドレイン・ソース電極間を流動する電子キャリアの導通経路を妨げることがない。オン抵抗が高くなることがない。
半導体装置１では、ｐ型コラム２４の側面に形成されている第１絶縁膜２８ａが、ボディ領域３２内に伸びて形成されている。したがって、ｎ型コラム２２内の正孔キャリアがボディ領域３２内に流動した後も、そのボディ領域３２内での流動が制限される。正孔キャリアの引き抜き速度を効果的に抑制することができる。その結果、逆回復電流変化率が小さくなり、リカバリーサージ電圧を低減することができる。
なお、コラム幅やそのコラムの不純物濃度などによっては、第１絶縁膜２８ａがボディ領域３２内に伸びている長さの最適値が変化する。したがって、各コラムなどの構成によって第１絶縁膜２８ａの形状及び長さは適宜最適化すればよい。
また、半導体装置１がＭＯＳとして動作したときのオン状態のときに、第１絶縁膜２８ａや第２絶縁膜２８ｂによって、ドレイン・ソース電極間を流動する電子キャリアの導通経路を妨げることがない。オン抵抗が高くなることがない。
以下に図面を参照して各実施例を詳細に説明する。
（第１実施例） 図２〜図４の各半導体装置（２〜４）の逆回復特性を検討した。図２〜図４には、半導体装置（２〜４）のハーフ単位セルが示されており、図２の半導体装置２は、酸化膜が形成されてない半導体装置である。図３の半導体装置３と図４の半導体装置４には、酸化膜１２８が形成されている半導体装置である。
（第１実施例） 図２〜図４の各半導体装置（２〜４）の逆回復特性を検討した。図２〜図４には、半導体装置（２〜４）のハーフ単位セルが示されており、図２の半導体装置２は、酸化膜が形成されてない半導体装置である。図３の半導体装置３と図４の半導体装置４には、酸化膜１２８が形成されている半導体装置である。
各半導体装置（２〜４）は、酸化膜１２８を除けば、その基本的な構成は同一であるので、図２を参照してその構成を説明する。
図２の半導体装置２は、ｎ型の不純物を含有するｎ型コラム１２２とｐ型の不純物を含有するｐ型コラム１２４が交互に繰り返されているドリフト領域１２６を備えた半導体装置２である。
図示１２０はドレイン領域１２０であり、その裏面側には図示しないドレイン電極が形成されており、主面側にはドリフト領域１２６が形成されている。ドリフト領域１２６上にｐ型のボディ領域１３２が形成されている。ボディ領域１３２内にｎ＋型のソース領域１３４が選択的に形成されている。ソース領域１３４とボディ領域１３２は図示しないソース電極と接触している。なお、ボディ領域１３２とｐ型コラム１２４の不純物濃度は等しい。
図２の半導体装置２は、ｎ型の不純物を含有するｎ型コラム１２２とｐ型の不純物を含有するｐ型コラム１２４が交互に繰り返されているドリフト領域１２６を備えた半導体装置２である。
図示１２０はドレイン領域１２０であり、その裏面側には図示しないドレイン電極が形成されており、主面側にはドリフト領域１２６が形成されている。ドリフト領域１２６上にｐ型のボディ領域１３２が形成されている。ボディ領域１３２内にｎ＋型のソース領域１３４が選択的に形成されている。ソース領域１３４とボディ領域１３２は図示しないソース電極と接触している。なお、ボディ領域１３２とｐ型コラム１２４の不純物濃度は等しい。
ドリフト領域１２６はｎ型コラム１２２とｐ型コラム１２４で構成され、ｎ型コラム１２２とｐ型コラム１２４が、図示しないドレイン電極とソース電極を結ぶ方向（電極間方向）に直交する面内で交互に繰り返されている。
ソース領域１３４に隣接し、ボディ領域１３２を貫通してｎ型コラム１２４まで到達するトレンチゲート電極１３０が形成されており、トレンチゲート電極１３０は繰り返し領域１２６のｎ型コラム１２２とソース領域１３４との間に介在するボディ領域１３２にトレンチゲート絶縁膜１３１を介して対向している。
ソース領域１３４に隣接し、ボディ領域１３２を貫通してｎ型コラム１２４まで到達するトレンチゲート電極１３０が形成されており、トレンチゲート電極１３０は繰り返し領域１２６のｎ型コラム１２２とソース領域１３４との間に介在するボディ領域１３２にトレンチゲート絶縁膜１３１を介して対向している。
図２に示す半導体装置２のｎ型コラム１２２のコラム幅は0.6μmであり、ｐ型コラム１２４のコラム幅は0.8μmである。したがってハーフピッチ幅（Ｘ）は（0.6＋0.8）／２＝0.7μmで形成されている。ドリフト領域１２６の膜厚方向の膜厚（Ｙ）は12.0μmである。
ｎ型コラム１２２の不純物濃度は5×1016cm-3であり、ｐ型コラム１２４の不純物濃度は3.50×1016cm-3で形成されている。したがって、ｎ型コラム１２２の不純物量は5.0×1016cm-3×0.6／2μm＝1.5×1012cm-2であり、ｐ型コラム１２４の不純物量は3.50×1016cm-3×0.8／2μm＝1.40×1012cm-2である。半導体装置２では若干ながらｎ型コラム１２２とｐ型コラム１２４のチャージバランスが崩れて形成されている。なお、ドレイン領域１２０の不純物濃度は1.0×1019cm-3である
ｎ型コラム１２２の不純物濃度は5×1016cm-3であり、ｐ型コラム１２４の不純物濃度は3.50×1016cm-3で形成されている。したがって、ｎ型コラム１２２の不純物量は5.0×1016cm-3×0.6／2μm＝1.5×1012cm-2であり、ｐ型コラム１２４の不純物量は3.50×1016cm-3×0.8／2μm＝1.40×1012cm-2である。半導体装置２では若干ながらｎ型コラム１２２とｐ型コラム１２４のチャージバランスが崩れて形成されている。なお、ドレイン領域１２０の不純物濃度は1.0×1019cm-3である
図３と図４に示す半導体装置（３、４）も、図２に示す半導体装置２と基本的な構成は同様であり、図３と図４の半導体装置（３、４）には酸化膜１２８が形成されている点が図２の半導体装置２とは異なる。
図３の半導体装置３の酸化膜１２８は、ｐ型コラム１２４とｎ型コラム１２２のｐｎ接合界面と、ｐ型コラム１２４とドレイン領域１２０のｐｎ接合界面のほぼ全領域に亘って広く形成されている。
図４の半導体装置４の酸化膜１２８は、さらに酸化膜１２８がボディ領域１３２内に伸びて形成されている。図３と図４のいずれの酸化膜１２８も、その膜厚は２０nmである。
図３の半導体装置３の酸化膜１２８は、ｐ型コラム１２４とｎ型コラム１２２のｐｎ接合界面と、ｐ型コラム１２４とドレイン領域１２０のｐｎ接合界面のほぼ全領域に亘って広く形成されている。
図４の半導体装置４の酸化膜１２８は、さらに酸化膜１２８がボディ領域１３２内に伸びて形成されている。図３と図４のいずれの酸化膜１２８も、その膜厚は２０nmである。
図５（ａ）には、各半導体装置（２〜４）の内蔵ダイオードがオフしたときの過渡的に流れる逆回復電流が示されており、図５（ｂ）には、その逆回復電流に対応して発生するリカバリーサージ電圧が示されている。なお、図中の番号（２〜４）は、各半導体装置の番号に対応している。
図５（ａ）から明らかに、逆回復電流が定常状態へと収束するときの逆回復電流変化率（ｄＩｒ／ｄｔ）は、半導体装置２の場合が最も大きく、次に半導体装置３であり、半導体装置４は最も小さいことが分かる。つまり、酸化膜１２８を形成すると、逆回復電流変化率が低減されることが分かる。さらに、酸化膜１２８をボディ領域１３２に伸ばして形成することで、さらに逆回復電流変化率が低減されることが分かる。
図５（ｂ）の結果を見ると、図５（ａ）の逆回復電流変化率の低減に対応して、半導体装置３と、さらに半導体装置４のリカバリーサージ電圧が低減されていることが分かる。したがって、絶縁膜１２８を形成することは、半導体装置のリカバリーサージ電圧の低減に有効であり、その絶縁膜１２８がボディ領域１３２に伸びていることがより有効である。
図５（ａ）から明らかに、逆回復電流が定常状態へと収束するときの逆回復電流変化率（ｄＩｒ／ｄｔ）は、半導体装置２の場合が最も大きく、次に半導体装置３であり、半導体装置４は最も小さいことが分かる。つまり、酸化膜１２８を形成すると、逆回復電流変化率が低減されることが分かる。さらに、酸化膜１２８をボディ領域１３２に伸ばして形成することで、さらに逆回復電流変化率が低減されることが分かる。
図５（ｂ）の結果を見ると、図５（ａ）の逆回復電流変化率の低減に対応して、半導体装置３と、さらに半導体装置４のリカバリーサージ電圧が低減されていることが分かる。したがって、絶縁膜１２８を形成することは、半導体装置のリカバリーサージ電圧の低減に有効であり、その絶縁膜１２８がボディ領域１３２に伸びていることがより有効である。
図６（ａ）には、半導体装置（２〜４）において、ｐ型コラム１２４の不純物濃度を3.50×1016cm-3から3.75×1016cm-3に変えた場合に、内蔵ダイオードがオフしたときの過渡的に流れる逆回復電流が示されている。ｐ型コラム１２４の不純物濃度が3.75×1016cm-3であるとチャージバランスが確保されている。なお、図中の２’と３’と４’が不純物濃度を変えたときの各半導体装置（２〜４）の番号に対応している。なお、図６（ａ）中の４は図５（ａ）中の４が比較のために重ねて描かれている。さらに比較のために、ｐ型コラム１２４とｎ型コラム１２２のｐｎ接合界面のみに酸化膜１２８が形成され、ｐ型コラム１２４とドレイン領域１２０とのｐｎ接合界面には酸化膜１２８が形成されていない場合の結果を２’’として示されている。
図中の４と４’の比較から、チャージバランスが確保されていると逆回復電流変化率はさらに低減されることが分かる。
図６（ｂ）には図６（ａ）に対応したリカバリーサージ電圧が示されている。図６（ｂ）中の番号は図６（ａ）の番号に対応している。
図６（ｂ）から明らかに、酸化膜１２８が形成され、さらにチャージバランスが確保されているときのリカバリーサージ電圧が極めて低減されていることが分かる。
また、これら結果からコラム幅やそのコラムの不純物濃度が逆回復電流変化率に大きく影響することが分かる。換言すれば、コラム幅やそのコラムの不純物濃度の設定によりリカバリーサージ電圧を低減した所望の半導体装置を具現化できる。したがって、コラム幅やそのコラムの不純物濃度、そして酸化膜の形成する位置など適宜調節することによって、リカバリーサージ電圧を低減した所望の半導体装置を具現化し得ることがこの結果から示唆される。
なお、酸化膜１２８が形成されていない場合（２’）や、酸化膜１２８がｐ型コラム１２４とｎ型コラム１２２の界面のみに形成されている場合（２’’）はいずれも、リカバリーサージ電圧が200Ｖを超えている。リカバリーサージ電圧を低減するにはｐ型コラムとｎ型コラムのｐｎ接合界面の酸化膜がボディ領域内に伸びていることと、ｐ型コラム１２４とドレイン領域１２０のｐｎ接合界面に酸化膜を形成することが重要であると示唆される。
図６（ｂ）には図６（ａ）に対応したリカバリーサージ電圧が示されている。図６（ｂ）中の番号は図６（ａ）の番号に対応している。
図６（ｂ）から明らかに、酸化膜１２８が形成され、さらにチャージバランスが確保されているときのリカバリーサージ電圧が極めて低減されていることが分かる。
また、これら結果からコラム幅やそのコラムの不純物濃度が逆回復電流変化率に大きく影響することが分かる。換言すれば、コラム幅やそのコラムの不純物濃度の設定によりリカバリーサージ電圧を低減した所望の半導体装置を具現化できる。したがって、コラム幅やそのコラムの不純物濃度、そして酸化膜の形成する位置など適宜調節することによって、リカバリーサージ電圧を低減した所望の半導体装置を具現化し得ることがこの結果から示唆される。
なお、酸化膜１２８が形成されていない場合（２’）や、酸化膜１２８がｐ型コラム１２４とｎ型コラム１２２の界面のみに形成されている場合（２’’）はいずれも、リカバリーサージ電圧が200Ｖを超えている。リカバリーサージ電圧を低減するにはｐ型コラムとｎ型コラムのｐｎ接合界面の酸化膜がボディ領域内に伸びていることと、ｐ型コラム１２４とドレイン領域１２０のｐｎ接合界面に酸化膜を形成することが重要であると示唆される。
次に、酸化膜の形成することによる更なる効果として、半導体装置のオフ耐圧への影響を検討した。
図７に示す結果は、半導体装置２と４の構成において、酸化膜の膜厚とｐ型コラムの不純物濃度を変えた場合の半導体装置のオフ耐圧である。横軸をｐ型コラムの不純物濃度とし、縦軸を半導体装置のオフ耐圧としている。図中mは酸化膜厚が６０nmの結果であり、図中nは酸化膜厚が20nmの結果であり、図中oは酸化膜が形成されていない場合に対応している。なお、ｐ型コラムの不純物濃度が3.75×1016cm-3のときの結果が、チャージバランスが確保されている場合に対応している。
図７に示す結果は、半導体装置２と４の構成において、酸化膜の膜厚とｐ型コラムの不純物濃度を変えた場合の半導体装置のオフ耐圧である。横軸をｐ型コラムの不純物濃度とし、縦軸を半導体装置のオフ耐圧としている。図中mは酸化膜厚が６０nmの結果であり、図中nは酸化膜厚が20nmの結果であり、図中oは酸化膜が形成されていない場合に対応している。なお、ｐ型コラムの不純物濃度が3.75×1016cm-3のときの結果が、チャージバランスが確保されている場合に対応している。
図７から、チャージバランスが確保されている場合、また崩れている場合のいずれの場合でも酸化膜を形成することでオフ耐圧が向上していることが分かる。さらにチャージバランスの崩れが大きいほど酸化膜の効果が顕著に現れてくることが分かる。
とくに、酸化膜を形成しない場合（図中のｏ）では、チャージバランスの崩れによって耐圧が直線的に劣化する。一方、酸化膜が形成されている場合（図中のｍ、ｎ）では、多少のチャージバランスの崩れでは耐圧が著しく劣化しない。したがって、製造の観点からチャージバランスを維持するために不純物濃度を精密に制御する必要がなくなり、製造上の自由度が増す。
また、酸化膜の膜厚は、チャージバランスの崩れる大きさによって、酸化膜厚を大きくした方が有利であったり、小さくしたほうが有利であったりする。したがって、酸化膜厚の膜厚は、その構成に合わして適宜調整するのが好適である。なお、ｐｎ接合界面から空乏層を広げるには酸化膜厚0.2μm以下が好ましい。また半導体装置の微細化の点からは、より薄い方が好ましく、上記の効果を奏する範囲でより薄くするのが好ましい。
とくに、酸化膜を形成しない場合（図中のｏ）では、チャージバランスの崩れによって耐圧が直線的に劣化する。一方、酸化膜が形成されている場合（図中のｍ、ｎ）では、多少のチャージバランスの崩れでは耐圧が著しく劣化しない。したがって、製造の観点からチャージバランスを維持するために不純物濃度を精密に制御する必要がなくなり、製造上の自由度が増す。
また、酸化膜の膜厚は、チャージバランスの崩れる大きさによって、酸化膜厚を大きくした方が有利であったり、小さくしたほうが有利であったりする。したがって、酸化膜厚の膜厚は、その構成に合わして適宜調整するのが好適である。なお、ｐｎ接合界面から空乏層を広げるには酸化膜厚0.2μm以下が好ましい。また半導体装置の微細化の点からは、より薄い方が好ましく、上記の効果を奏する範囲でより薄くするのが好ましい。
図８はハーフピッチ幅を変えた場合の半導体装置のオフ耐圧に及ぼす影響を調べた結果が示されている。なお、酸化膜がない場合の基本的な構成は図２の半導体装置２であり、酸化膜を形成している場合の基本的な構成は図４の半導体装置４である。
図８中ｐとqは、ｎ型コラムとｐ型コラムの不純物濃度が同じでチャージバランスしている場合である。図中ｐは酸化膜が形成されていない場合（半導体装置２）の結果であり、図中ｑは膜厚が20nmの酸化膜が形成されている場合（半導体装置４）の結果である。
図８中ｒとｓは、ｐ型コラムの不純物総量が1.4×1012cm-２で低く崩れており、図中ｒは酸化膜が形成されていない場合（半導体装置２）の結果であり、図中ｓは膜厚が20nmの酸化膜が形成されている場合（半導体装置４）の結果である。なお、ｐ型コラムの不純物量は少なく、オフ状態ではｎ型コラムにキャリアが残存する状態である。
図８に示すように、チャージバランスが取れている場合（ｐ、ｑ）であっても、またチャージバランスが取れていない場合（ｒ、ｓ）であっても、ハーフピッチ幅が狭くなるほど酸化膜を形成することによるオフ耐圧向上の効果が現れてくることが分かる。特にチャージバランスが崩れている場合（ｒ、ｓ）には、絶縁膜による耐圧向上効果とともに、その絶縁膜を形成したことによる寄生ＭＯＳ効果により耐圧向上効果はより顕著になる。
図８より、具体的には、ハーフピッチ幅が1.4μm以下になると酸化膜を備えた場合の方が耐圧は高い。
図８中ｒとｓは、ｐ型コラムの不純物総量が1.4×1012cm-２で低く崩れており、図中ｒは酸化膜が形成されていない場合（半導体装置２）の結果であり、図中ｓは膜厚が20nmの酸化膜が形成されている場合（半導体装置４）の結果である。なお、ｐ型コラムの不純物量は少なく、オフ状態ではｎ型コラムにキャリアが残存する状態である。
図８に示すように、チャージバランスが取れている場合（ｐ、ｑ）であっても、またチャージバランスが取れていない場合（ｒ、ｓ）であっても、ハーフピッチ幅が狭くなるほど酸化膜を形成することによるオフ耐圧向上の効果が現れてくることが分かる。特にチャージバランスが崩れている場合（ｒ、ｓ）には、絶縁膜による耐圧向上効果とともに、その絶縁膜を形成したことによる寄生ＭＯＳ効果により耐圧向上効果はより顕著になる。
図８より、具体的には、ハーフピッチ幅が1.4μm以下になると酸化膜を備えた場合の方が耐圧は高い。
図８の結果から、ハーフピッチ幅が1.4μm以下まで微細化された半導体装置では、酸化膜を形成することでオフ耐圧が向上する。さらに、この場合でも酸化膜の存在によりリカバリーサージ電圧は低減されることが分かっている。つまり、ハーフピッチ幅が1.4μm以下の半導体装置では、酸化膜を備えることがオフ耐圧特性と逆回復特性の向上に極めて有効な手段である。
なお、ｎ型コラム１２２の不純物量が高くチャージバランスが崩れた場合であっても、酸化膜を形成することでリカバリーサージ電圧の低減とともに、オフ耐圧が向上することが確認されている。この場合、ｎ型コラム１２２の不純物量が多いために、オン抵抗の低減にも効果がある。
また、酸化膜の存在によりオフ耐圧が向上するという点に着目すれば、この酸化膜を周辺領域に形成される繰返し構造に適用してもよい。周辺領域での耐圧向上に効果を奏する。
なお、ｎ型コラム１２２の不純物量が高くチャージバランスが崩れた場合であっても、酸化膜を形成することでリカバリーサージ電圧の低減とともに、オフ耐圧が向上することが確認されている。この場合、ｎ型コラム１２２の不純物量が多いために、オン抵抗の低減にも効果がある。
また、酸化膜の存在によりオフ耐圧が向上するという点に着目すれば、この酸化膜を周辺領域に形成される繰返し構造に適用してもよい。周辺領域での耐圧向上に効果を奏する。
（第２実施例） 第２実施例では、繰返し構造に酸化膜を形成することで、リカバリーサージ電圧が低減されるいくつかの半導体装置を例示する。なお、この場合でも、ハーフピッチ幅が1.4μm以下であればオフ耐圧を向上することができる。
図９に示す半導体装置５は、横方向にキャリアがドリフトする電界効果トランジスタが示されており、絶縁体層３２９上に電界効果トランジスタが構成されている。ドレイン電極Ｄとソース電極がＳ半導体装置の同一主面側に形成されている。したがって、キャリアは半導体装置５の膜厚方向に対して横方向にドリフトする。この場合、絶縁対層３２９上に離間して形成されている一対のドレイン領域３２０とソース領域３３４間にドリフト領域３２６が備えられており、ｎ型コラム３２２とｐ型コラム３２４は、ドレイン電極Ｄとソース電極Ｓを結ぶ方向に対して直交する面内で交互に繰返されて形成されている。酸化膜３２８は、ｐ型コラム３２４とｎ型コラム３２２とｐｎ接合界面と、ｐ型コラム３２４とドリフト領域３２０のｐｎ接合界面に形成されている。ｐ型コラム３２４とｎ型コラム３２２とｐｎ接合界面に形成されている酸化膜３２８はボディ領域３２２内に伸びて形成されている。
上記の半導体装置５は、図１に示す半導体装置１を横型に構成したと考えることができる。この場合、酸化膜３２８によってリカバリーサージ電圧の低減化とともに、ドレイン電極Ｄとソース電極Ｓとゲート電極Ｇを同一主面側から配線を形成することができるので製造が簡単化される。
図９に示す半導体装置５は、横方向にキャリアがドリフトする電界効果トランジスタが示されており、絶縁体層３２９上に電界効果トランジスタが構成されている。ドレイン電極Ｄとソース電極がＳ半導体装置の同一主面側に形成されている。したがって、キャリアは半導体装置５の膜厚方向に対して横方向にドリフトする。この場合、絶縁対層３２９上に離間して形成されている一対のドレイン領域３２０とソース領域３３４間にドリフト領域３２６が備えられており、ｎ型コラム３２２とｐ型コラム３２４は、ドレイン電極Ｄとソース電極Ｓを結ぶ方向に対して直交する面内で交互に繰返されて形成されている。酸化膜３２８は、ｐ型コラム３２４とｎ型コラム３２２とｐｎ接合界面と、ｐ型コラム３２４とドリフト領域３２０のｐｎ接合界面に形成されている。ｐ型コラム３２４とｎ型コラム３２２とｐｎ接合界面に形成されている酸化膜３２８はボディ領域３２２内に伸びて形成されている。
上記の半導体装置５は、図１に示す半導体装置１を横型に構成したと考えることができる。この場合、酸化膜３２８によってリカバリーサージ電圧の低減化とともに、ドレイン電極Ｄとソース電極Ｓとゲート電極Ｇを同一主面側から配線を形成することができるので製造が簡単化される。
図１０に種々のダイオードを例示する。
図１０（ａ）のダイオードは、図示しないカソード電極と接触するｎ＋型のカソード領域５２０上にドリフト領域５２６が形成されており、そのドリフト領域５２６上にｐ＋型のアノード領域５３２が形成されており、そのアノード領域５３２は図示しないアノード電極と接触している。カソード領域５２０とアノード領域５３２はドリフト領域５２６によって隔てられている。なお、アノード領域５３２の不純物濃度は、均一であってもよく、また濃度変化していてもよい。その不純物濃度の濃度範囲は1×1014〜1×1019cm-3の範囲内であるのが好ましい。
ドリフト領域５２６には、ｎ型コラム５２２とｐ型コラム５２４とを単位互層とする組み合わせがカソード電極とアノード電極とを結ぶ方向に対して直交する面内で交互に繰返されている。ｐ型コラム５２４とｎ型コラム５２４のｐｎ接合界面と、ｐ型コラム５２４とカソード領域５２０のｐｎ接合界面には酸化膜５２８が形成されている。ｐ型コラム５２４とｎ型コラム５２４のｐｎ接合界面に形成されている酸化膜５２８はアノード領域５３２内に伸びて形成されている。酸化膜５２８がアノード領域５３２内に伸びて形成されていると、伸びていない場合に比してリカバリーサージ電圧がより低減される。
図１０（ａ）のダイオードは、図示しないカソード電極と接触するｎ＋型のカソード領域５２０上にドリフト領域５２６が形成されており、そのドリフト領域５２６上にｐ＋型のアノード領域５３２が形成されており、そのアノード領域５３２は図示しないアノード電極と接触している。カソード領域５２０とアノード領域５３２はドリフト領域５２６によって隔てられている。なお、アノード領域５３２の不純物濃度は、均一であってもよく、また濃度変化していてもよい。その不純物濃度の濃度範囲は1×1014〜1×1019cm-3の範囲内であるのが好ましい。
ドリフト領域５２６には、ｎ型コラム５２２とｐ型コラム５２４とを単位互層とする組み合わせがカソード電極とアノード電極とを結ぶ方向に対して直交する面内で交互に繰返されている。ｐ型コラム５２４とｎ型コラム５２４のｐｎ接合界面と、ｐ型コラム５２４とカソード領域５２０のｐｎ接合界面には酸化膜５２８が形成されている。ｐ型コラム５２４とｎ型コラム５２４のｐｎ接合界面に形成されている酸化膜５２８はアノード領域５３２内に伸びて形成されている。酸化膜５２８がアノード領域５３２内に伸びて形成されていると、伸びていない場合に比してリカバリーサージ電圧がより低減される。
図１０（ｂ）のダイオードは、ｎ型コラム５２２とアノード領域５３２のｐｎ接合界面の一部を塞ぐように、アノード領域５３２を貫通して半導体領域５３８が形成されている。半導体領域５３８は酸化シリコンから形成されている。この半導体領域５３８が形成されていると、ダイオードがオフしたときにｎ型コラム５２２に蓄積していた正孔キャリアがアノード電極へ引き抜かれるのを抑制する。したがって、リカバリーサージ電圧がより低減される。
図１０（ｃ）のダイオードは、ｎ型コラム５２２とｐ型コラム５２４のｐｎ接合界面の酸化膜５２８が、ｎ型コラム５２２とアノード領域５３２のｐｎ接合界面の一部に連続して形成されている。この場合も、ダイオードがオフしたときにｎ型コラム５２２に蓄積していた正孔キャリアがアノード電極へ引き抜かれるのを抑制することができる。
図１０（ｄ）のダイオードは、図１０（ｂ）の変形例であり、ｐ型コラム５２４とカソード領域５２０との界面の酸化膜５２８の一部に開口が形成されている。この開口が形成されていると、製造の点から有利である、つまり、その開口から露出するカソード領域５２０からｐ型コラム５２４を結晶成長させることができる。結晶欠陥の少ないｐ型コラム５２４を形成し易い。
図１０（ｅ）は図１０（ｃ）の変形例であり、酸化膜５２８がｐ型コラム５２４とカソード領域５２０のｐｎ接合界面の一部に連続して形成されている。この酸化膜５２８の一部には開口が形成されている。
ｐ型コラム５２４とカソード領域５２０のｐｎ接合界面に酸化膜５２８が形成されることで、この界面を経由する正孔キャリアの流動を妨げることができるために、リカバリーサージ電圧を低減することができる。さらに、このｐ型コラム５２４とカソード領域５２０のｐｎ接合界面に形成される酸化膜５２８の一部に開口が形成されていれば、結晶欠陥の少ないｐ型コラム５２４を容易に形成することができる。
ｐ型コラム５２４とカソード領域５２０のｐｎ接合界面に酸化膜５２８が形成されることで、この界面を経由する正孔キャリアの流動を妨げることができるために、リカバリーサージ電圧を低減することができる。さらに、このｐ型コラム５２４とカソード領域５２０のｐｎ接合界面に形成される酸化膜５２８の一部に開口が形成されていれば、結晶欠陥の少ないｐ型コラム５２４を容易に形成することができる。
（第３実施例） 第３実施例では繰返し構造を備え、その繰返し構造に酸化膜が形成された半導体装置の製造方法の主要な工程を、図１１を用いて説明する。
まず、図１１（ａ）に示すように、ｎ＋型の単結晶シリコンからなるドレイン領域２０の上にｎ型のシリコン結晶を、例えばエピタキシャル成長させて半導体層２９を形成した後に、ｎ型半導体層２９上に窒化シリコン層８１を形成し、次いで、所定の間隔を隔てて離間するフォトレジストを塗布形成し、窒化シリコン層８１上に酸化シリコン膜８２をパターニングする。
次に、その酸化シリコン膜８２から露出する窒化シリコン８１とその下方のｎ型半導体層２９をＲＩＥ等のドライエッチング（異方性エッチング）によって溝を形成する。この結果、ｎ型半導体層２９が離間して存在することになる。この工程により残存したｎ型半導体層２９が、繰り返し構造におけるｎ型コラム２２となる。
次に、図１１（ｂ）に示すように、残存する酸化シリコン膜８２をエッチング除去した後に、離間して存在するｎ型コラム２２の側壁と、露出するドレイン領域２１の上面とを熱酸化して酸化膜２８を形成し、次いで窒化シリコン層８１をエッチング除去する。
まず、図１１（ａ）に示すように、ｎ＋型の単結晶シリコンからなるドレイン領域２０の上にｎ型のシリコン結晶を、例えばエピタキシャル成長させて半導体層２９を形成した後に、ｎ型半導体層２９上に窒化シリコン層８１を形成し、次いで、所定の間隔を隔てて離間するフォトレジストを塗布形成し、窒化シリコン層８１上に酸化シリコン膜８２をパターニングする。
次に、その酸化シリコン膜８２から露出する窒化シリコン８１とその下方のｎ型半導体層２９をＲＩＥ等のドライエッチング（異方性エッチング）によって溝を形成する。この結果、ｎ型半導体層２９が離間して存在することになる。この工程により残存したｎ型半導体層２９が、繰り返し構造におけるｎ型コラム２２となる。
次に、図１１（ｂ）に示すように、残存する酸化シリコン膜８２をエッチング除去した後に、離間して存在するｎ型コラム２２の側壁と、露出するドレイン領域２１の上面とを熱酸化して酸化膜２８を形成し、次いで窒化シリコン層８１をエッチング除去する。
次に、図１１（ｃ）に示すように、離間して存在するｎ型コラム２２の溝内にｎ型コラム２２を囲繞するまでｐ型のシリコン結晶を埋め込みエピタキシャル成長させて、ｐ型コラム２４とｎ型コラム２６が交互に繰返された繰り返し領域２６（ドリフト領域）を形成する。なお、この繰返し領域２６の製造方法としてはエピタキシャル成長に限定されず、例えば、斜めイオン注入法、マルチエピタキシャル法、埋め込みエピタキシャル法によって形成することができる。
このとき、ｐ型コラム２４のｐ型の不純物とｎ型コラム２２のｎ型の不純物が、ｎ型コラム２２の上面の界面において相互拡散する。そのためｎ型コラム２２の上面は実質的にカウンタードーピングされ、ｐ型に反転される場合がある。なお、ｎ型コラム２２の上部を積極的にｐ型に反転させるため、その位置に対してｐ型の不純物をイオン注入してもよい。その結果、図１１（ｃ）に示すように、ｎ型コラム２２の上面はｐ型に反転される。これにより、繰返し領域２６のｎ型コラム２２とｐ型コラムの２４との間の界面に形成されている酸化膜２８が繰返し領域２６から上部へ伸びて形成された状態を形成することができる。
このとき、ｐ型コラム２４のｐ型の不純物とｎ型コラム２２のｎ型の不純物が、ｎ型コラム２２の上面の界面において相互拡散する。そのためｎ型コラム２２の上面は実質的にカウンタードーピングされ、ｐ型に反転される場合がある。なお、ｎ型コラム２２の上部を積極的にｐ型に反転させるため、その位置に対してｐ型の不純物をイオン注入してもよい。その結果、図１１（ｃ）に示すように、ｎ型コラム２２の上面はｐ型に反転される。これにより、繰返し領域２６のｎ型コラム２２とｐ型コラムの２４との間の界面に形成されている酸化膜２８が繰返し領域２６から上部へ伸びて形成された状態を形成することができる。
次に、図１１（ｄ）に示すように、ｎ型コラム２２に対応する位置に異方性エッチングによりトレンチを形成した後にトレンチの壁面を熱酸化してゲート絶縁膜３１を形成する。次に、トレンチ内にポリシリコン等を充填しトレンチゲート電極３０を形成する。この後に、公知技術を利用してトレンチゲート電極３０に隣接する位置にソース領域形成するなどすれば、ｎ型コラム２２とｐ型コラム２４の界面に絶縁膜２８が形成された繰返し領域２６を備えた半導体装置を形成することができる。なお、ソース領域等はトレンチゲート電極３０を形成する前に形成してもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本発明の半導体は、単結晶のシリコンに限られず、例えばＧａＮ、ＳｉＣ、ダイヤモンド、ＺｎＯなどのワイドバンドギャップの半導体材料、また単結晶に限られずアモルファスや多結晶によって構成してもよい。同様の作用効果を奏し得る。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
本発明の半導体は、単結晶のシリコンに限られず、例えばＧａＮ、ＳｉＣ、ダイヤモンド、ＺｎＯなどのワイドバンドギャップの半導体材料、また単結晶に限られずアモルファスや多結晶によって構成してもよい。同様の作用効果を奏し得る。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２０：ドレイン領域
２２：ｎ型コラム（ｎ型部分領域）
２４：ｐ型コラム（ｐ型部分領域）
２６：ドリフト領域（繰り返し構造）
２８：酸化膜
３０：トレンチゲート電極
３１：トレンチゲート絶縁膜
３２：ボディ領域
３４：ソース領域
３６：ボディコンタクト領域
２２：ｎ型コラム（ｎ型部分領域）
２４：ｐ型コラム（ｐ型部分領域）
２６：ドリフト領域（繰り返し構造）
２８：酸化膜
３０：トレンチゲート電極
３１：トレンチゲート絶縁膜
３２：ボディ領域
３４：ソース領域
３６：ボディコンタクト領域
Claims (12)
- カソード電極と、
そのカソード電極に接する第１導電型のカソード領域と、
そのカソード領域に接するドリフト領域と、
そのドリフト領域に接するとともにカソード領域からはドリフト領域によって隔てられている第２導電型のアノード領域と、
そのアノード領域に接するアノード電極を備え、
そのドリフト領域は、アノード電極とカソード電極を結ぶ方向（電極間方向）に伸びる第１導電型の第１部分領域と、電極間方向に伸びる第２導電型の第２部分領域が、電極間方向に直交する面内で交互に繰返されており、
第２部分領域と第１部分領域のｐｎ接合界面の少なくとも一部に第１絶縁膜が形成されており、
その第１絶縁膜がアノード領域内に伸びていることを特徴とする半導体装置。 - カソード電極と、
そのカソード電極に接する第１導電型のカソード領域と、
そのカソード領域に接するドリフト領域と、
そのドリフト領域に接するとともにカソード領域からはドリフト領域によって隔てられている第２導電型のアノード領域と、
そのアノード領域に接するアノード電極を備え、
そのドリフト領域は、アノード電極とカソード電極を結ぶ方向（電極間方向）に伸びる第１導電型の第１部分領域と、電極間方向に伸びる第２導電型の第２部分領域が、電極間方向に直交する面内で交互に繰返されており、
第２部分領域と第１部分領域のｐｎ接合界面の少なくとも一部に第１絶縁膜が形成されており、
第２部分領域とカソード領域のｐｎ接合界面の少なくとも一部に第２絶縁膜が形成されていることを特徴とする半導体装置。 - 第１絶縁膜がアノード領域内に伸びていることを特徴とする請求項２の半導体装置。
- 第１部分領域とアノード領域のｐｎ接合界面に、少なくとも一部が開口している第３絶縁膜が形成されていることを特徴とする請求項１〜３のいずれかの半導体装置。
- ドレイン電極と、
そのドレイン電極に接する第１導電型のドレイン領域と、
そのドレイン領域に接するドリフト領域と、
そのドリフト領域に接するとともにドレイン領域からはドリフト領域によって隔てられている第２導電型のボディ領域と、
そのボディ領域に接するとともにドリフト領域からはボディ領域によって隔てられている第１導電型のソース領域と、
そのソース領域とボディ領域に接するソース電極と、
前記ソース領域と前記ドリフト領域を隔てているボディ領域にトレンチゲート絶縁膜を介して対向しているトレンチゲート電極を備え、
そのドリフト領域は、ドレイン電極とソース電極を結ぶ方向（電極間方向）に伸びる第１導電型の第１部分領域と、電極間方向に伸びる第２導電型の第２部分領域が、電極間方向に直交する面内で交互に繰返されており、
第２部分領域と第１部分領域のｐｎ接合界面の少なくとも一部に第１絶縁膜が形成されており、
その第１絶縁膜がボディ領域内に伸びており、
前記トレンチゲート絶縁膜の少なくとも一部は、前記ドリフト領域の第１部分領域に接していることを特徴とする半導体装置。 - ドレイン電極と、
そのドレイン電極に接する第１導電型のドレイン領域と、
そのドレイン領域に接するドリフト領域と、
そのドリフト領域に接するとともにドレイン領域からはドリフト領域によって隔てられている第２導電型のボディ領域と、
そのボディ領域に接するとともにドリフト領域からはボディ領域によって隔てられている第１導電型のソース領域と、
そのソース領域とボディ領域に接するソース電極と、
前記ソース領域と前記ドリフト領域を隔てているボディ領域にトレンチゲート絶縁膜を介して対向しているトレンチゲート電極を備え、
そのドリフト領域は、ドレイン電極とソース電極を結ぶ方向（電極間方向）に伸びる第１導電型の第１部分領域と、電極間方向に伸びる第２導電型の第２部分領域が、電極間方向に直交する面内で交互に繰返されており、
第２部分領域と第１部分領域のｐｎ接合界面の少なくとも一部に第１絶縁膜が形成されており、
前記トレンチゲート絶縁膜の少なくとも一部は、前記ドリフト領域の第１部分領域に接しており、
第２部分領域とドレイン領域のｐｎ接合界面の少なくとも一部に第２絶縁膜が形成されていることを特徴とする半導体装置。 - 第１絶縁膜がボディ領域内に伸びていることを特徴とする請求項６の半導体装置。
- 第１部分領域の中心から第２部分領域の中心までの距離が1.4μm以下であることを特徴とする請求項１〜７のいずれかの半導体装置。
- 第１部分領域の不純物濃度が1×1016cm-3以上であり、
第２部分領域の不純物濃度が5×1016cm-3以上であることを特徴とする請求項１〜７のいずれかの半導体装置。 - 半導体スイッチング素子群が形成されている中心領域と、その周辺にあって半導体スイッチング素子群が形成されていない周辺領域を備える半導体装置であり、
周辺領域は、第１導電型の不純物を含有する第１導電型半導体領域と、第２導電型の不純物を含有する第２導電型半導体領域と、その第１導電型半導体領域と第２導電型半導体領域を隔てる中間層を備えており、
その中間層は、半導体スイッチング素子群の電極間方向に伸びる第１導電型の不純物を含有する第１部分領域と、電極間方向に伸びる第２導電型の不純物を含有する第２部分領域が、電極間方向に直交する面内で交互に繰返されており、
第１部分領域の中心から第２部分領域の中心までの距離が1.4μm以下であり、
第２部分領域と第１部分領域のｐｎ接合界面と、第２部分領域と第１導電型半導体領域のｐｎ接合界面の少なくとも一部に絶縁膜が形成されていることを特徴とする半導体装置。 - その間を電流が流れる１対の電極を備えた半導体装置の製造方法であり、
その１対の電極を結ぶ方向に伸び、第１導電型の第１導電型半導体領域と接する第１導電型の第１部分領域を電極間方向に直交する面内で所定間隔を隔てて複数個を形成する段階と、
その第１部分領域群の側壁と、前記間隔に露出する第１導電型半導体領域に絶縁膜を形成する段階と、
前記所定の間隔に第２導電型の半導体領域を成長させて第２部分領域を形成する段階と、
第１部分領域と第２部分領域の繰返し層の第１導電型半導体領域とは反対側に、第２導電型の第２導電型半導体領域を形成する段階とを有する半導体装置の製造方法。 - 第１部分領域の第２導電型半導体領域側に、第２導電型の不純物をイオン注入する工程を付加されていることを特徴とする請求項１１の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003413557A JP2005175220A (ja) | 2003-12-11 | 2003-12-11 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003413557A JP2005175220A (ja) | 2003-12-11 | 2003-12-11 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005175220A true JP2005175220A (ja) | 2005-06-30 |
Family
ID=34733665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003413557A Pending JP2005175220A (ja) | 2003-12-11 | 2003-12-11 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005175220A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104659098A (zh) * | 2013-11-21 | 2015-05-27 | 英飞凌科技股份有限公司 | 半导体装置和用于制造半导体装置的方法 |
| CN106024910A (zh) * | 2016-05-26 | 2016-10-12 | 东南大学 | 鳍式快恢复超结功率半导体晶体管及其制备方法 |
| JP2016207876A (ja) * | 2015-04-24 | 2016-12-08 | 富士電機株式会社 | 半導体装置 |
| JP6254301B1 (ja) * | 2016-09-02 | 2017-12-27 | 新電元工業株式会社 | Ｍｏｓｆｅｔ及び電力変換回路 |
| TWI647853B (zh) * | 2016-11-11 | 2019-01-11 | 日商新電元工業股份有限公司 | 金氧半場效電晶體(mosfet)以及電力轉換電路 |
| JP6556948B1 (ja) * | 2017-11-17 | 2019-08-07 | 新電元工業株式会社 | 電力変換回路 |
| CN111969062A (zh) * | 2020-09-21 | 2020-11-20 | 电子科技大学 | 一种改善反向恢复特性的超结mosfet |
| CN115295547A (zh) * | 2022-06-29 | 2022-11-04 | 电子科技大学 | 一种低损耗可逆导的碳化硅场效应功率晶体管器件 |
-
2003
- 2003-12-11 JP JP2003413557A patent/JP2005175220A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104659098A (zh) * | 2013-11-21 | 2015-05-27 | 英飞凌科技股份有限公司 | 半导体装置和用于制造半导体装置的方法 |
| JP2016207876A (ja) * | 2015-04-24 | 2016-12-08 | 富士電機株式会社 | 半導体装置 |
| CN106024910B (zh) * | 2016-05-26 | 2019-03-29 | 东南大学 | 鳍式快恢复超结功率半导体晶体管及其制备方法 |
| CN106024910A (zh) * | 2016-05-26 | 2016-10-12 | 东南大学 | 鳍式快恢复超结功率半导体晶体管及其制备方法 |
| US20190221664A1 (en) * | 2016-09-02 | 2019-07-18 | Shindengen Electric Manufacturing Co., Ltd. | Mosfet and power conversion circuit |
| TWI647840B (zh) * | 2016-09-02 | 2019-01-11 | 新電元工業股份有限公司 | Metal oxide semiconductor field effect transistor and power conversion circuit |
| WO2018042632A1 (ja) * | 2016-09-02 | 2018-03-08 | 新電元工業株式会社 | Ｍｏｓｆｅｔ及び電力変換回路 |
| CN109643656A (zh) * | 2016-09-02 | 2019-04-16 | 新电元工业株式会社 | Mosfet以及电力转换电路 |
| JP6254301B1 (ja) * | 2016-09-02 | 2017-12-27 | 新電元工業株式会社 | Ｍｏｓｆｅｔ及び電力変換回路 |
| TWI647853B (zh) * | 2016-11-11 | 2019-01-11 | 日商新電元工業股份有限公司 | 金氧半場效電晶體(mosfet)以及電力轉換電路 |
| JP6556948B1 (ja) * | 2017-11-17 | 2019-08-07 | 新電元工業株式会社 | 電力変換回路 |
| CN111969062A (zh) * | 2020-09-21 | 2020-11-20 | 电子科技大学 | 一种改善反向恢复特性的超结mosfet |
| CN111969062B (zh) * | 2020-09-21 | 2021-06-04 | 电子科技大学 | 一种改善反向恢复特性的超结mosfet |
| CN115295547A (zh) * | 2022-06-29 | 2022-11-04 | 电子科技大学 | 一种低损耗可逆导的碳化硅场效应功率晶体管器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6367760B2 (ja) | 絶縁ゲート型スイッチング装置とその製造方法 | |
| JP5740108B2 (ja) | 半導体装置 | |
| TWI427801B (zh) | 一種帶有高基體-汲極擊穿和嵌入式雪崩箝位二極體的橫向超接面元件 | |
| CN101055894B (zh) | 半导体装置及其制造方法 | |
| JP4470454B2 (ja) | 半導体装置とその製造方法 | |
| JP4940535B2 (ja) | 半導体装置 | |
| JP2010153864A (ja) | 半導体ダイ上に製造されるパワートランジスタデバイス | |
| JP6560444B2 (ja) | 半導体装置 | |
| JP2010147477A (ja) | シリコンウェハ上にパワートランジスタデバイスを製造する方法 | |
| JP2010040973A (ja) | 半導体装置およびその製造方法 | |
| JP2007116190A (ja) | 半導体素子およびその製造方法 | |
| CN111133586A (zh) | 半导体装置 | |
| JP2010147475A (ja) | 半導体ダイ上に製造されるパワートランジスタデバイス | |
| JP7680503B2 (ja) | 縦型電界効果トランジスタおよびその形成のための方法 | |
| JP6479533B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3998454B2 (ja) | 電力用半導体装置 | |
| JP2004528728A5 (ja) | ||
| KR20140044075A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20220246744A1 (en) | Transistor device and method of manufacturing | |
| JP2005175220A (ja) | 半導体装置とその製造方法 | |
| WO2022190456A1 (ja) | 電界効果トランジスタとその製造方法 | |
| JP2006165013A (ja) | 半導体装置及びその製造方法 | |
| WO2017010164A1 (ja) | 電力用半導体装置 | |
| JP7537377B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JP2020136320A (ja) | 窒化物半導体装置 |