JP2005175168A - パターン処理方法およびプログラム - Google Patents

パターン処理方法およびプログラム Download PDF

Info

Publication number
JP2005175168A
JP2005175168A JP2003412363A JP2003412363A JP2005175168A JP 2005175168 A JP2005175168 A JP 2005175168A JP 2003412363 A JP2003412363 A JP 2003412363A JP 2003412363 A JP2003412363 A JP 2003412363A JP 2005175168 A JP2005175168 A JP 2005175168A
Authority
JP
Japan
Prior art keywords
pattern
processing unit
margin
arrangement
verification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003412363A
Other languages
English (en)
Inventor
Ken Ozawa
謙 小澤
Kazuharu Inoue
和治 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003412363A priority Critical patent/JP2005175168A/ja
Publication of JP2005175168A publication Critical patent/JP2005175168A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Abstract

【課題】処理単位領域毎に分割処理を独立して行い、かつ処理単位領域毎の配置パターンの決定前に検証を行うことにより、高速かつ高精度なパターン処理を実現することができるパターン処理方法および当該処理方法を実施するプログラムを提供する。
【解決手段】レイアウトパターンを処理単位領域PUF1に区切り、各処理単位領域にマージンM1を設定し、マージンM1をもつ処理単位領域PUF1に含まれるパターンを抽出する。マージンM1をもつ処理単位領域PUF1において、抽出したパターンを必要により少なくとも2つに分割し、分割後の分割パターン21,22のうち、レイアウトパターンと同じパターン配置をもつ検証用パターン40と重なる部分を配置パターン31,32とする。マージンM1をもつ処理単位領域PUF1において、決定された配置パターン31,32を検証用パターン40から消去して検証用パターンを更新する。
【選択図】図14

Description

本発明は、パターン処理方法および当該処理方法を実施するプログラムに関し、特に、レイアウトパターンに基づいてステンシルマスクに配置すべき配置パターンを作成するパターン処理方法およびプログラムに関する。
近年、半導体素子の微細化に伴い、光学系の解像度限界を越えるために、電子ビームやイオンビーム等の荷電粒子線を用いて回路パターンを描画する微細加工技術が開発されている。しかし、従来のいわゆる直接描画方式の電子線露光では、微細パターンになるほどデータ規模が大きくなり、描画時間がかかり結果的に生産性が低くなるという欠点があった。
そこで、所定のパターンを有する転写マスクに電子線あるいはイオンビームを照射してウエハ上にパターンを形成する電子線/イオンビーム露光装置が提案されている。これらの技術には、電子線リソグラフィ(EPL:Electron Projection Lithography、例えば非特許文献1参照)、低加速電子線リソグラフィ(LEEPL:low energy electron beam proximity projection lithography 、例えば非特許文献2参照)、あるいはイオンビーム転写リソグラフィ(IPL、例えば非特許文献3参照)等がある。
これらの露光装置に用いられる電子線透過マスクは、厚さ100nm〜10μm程度のメンブレンに開口パターンが形成されているステンシルマスクである。ステンシルマスクの性質上、ドーナツ状のパターンは中心部が脱落してしまい形成不可能であったり、リーフパターンは片持ち梁構造のため不安定となり形成困難であるなど、開口パターンとして形成不可能あるいは形成困難なパターンがある。
そこで、形成不可能あるいは形成困難なパターンを幾何学的に分割し、複数のパターンをウエハ上でつなぎ合わせることにより、目的のパターンをウエハ上に形成する相補分割という方法が採用されている。
一方、この相補分割という処理は膨大な計算量を要するため、対象とするレイアウトパターン全体で処理するには時間がかかり、データ処理のスループットを著しく低下させてしまう。そのため、レイアウトパターンを微小な1mm〜250μm□の処理単位領域に区切り、その処理単位領域毎に分割処理を行い、再度その処理単位領域を組み上げることにより、相補分割処理を行う分割統治法が用いられる。
分割統治法では、隣接する処理単位領域の相補分割結果を共有していないため、処理単位領域毎に独立して相補分割されたパターンを単純に繋ぎ合わせた場合、各処理単位領域内では問題パターンが存在しなくても、処理単位領域の繋ぎ合わせによって問題パターンが発生する場合がある。
H.C.Pfeiffer,Jpn.J.Appl.Phys.34,6658(1995) T.Utumi,U.S.Patento No.5831272(3November 1998) H.Loeschner et al.,J.Vac.SciTechnol.B19,2520(2001) 特願2002−110963号
この処理単位領域の繋ぎ合わせにより問題パターンが発生するのを防止する方法として、マージンを設けて相補分割を行う方法が特許文献1に記載されている。一例を図21に示す。図21(a)は、分割前のパターン100と、パターン100を含む処理単位領域PUF1,PUF2を示す。
図21(b)および(c)に示すように、各処理単位領域PUF1,PUF2の周囲に、点線で示すマージンMを設ける。処理単位領域PUF1,PUF2の両方に属する境界のパターンについては、隣接する処理単位領域内のパターンをマージンMに含ませて相補分割処理を行う。このように処理単位領域PUF1,PUF2の両方に属する境界のパターンを、一方の処理単位領域で処理することにより、各処理単位領域PUFを繋ぎ合わせた場合による問題パターンの発生を防止できる。
図21(b)は、図21(a)のパターン100の処理単位領域PUF1での相補分割例を示す。処理単位領域PUF1内のパターンを例えば2つに分割して、例えばマスクの1つの露光領域に振り分ける第1の配置パターン101a,101bと、マスクの他の露光領域に振り分ける第2の配置パターン102とを作成する。
処理単位領域PUF2のマージンM内のパターンは、隣接する処理単位領域PUF1内の配置パターン101bと重複する。従って、処理単位領域PUF2では、処理単位領域PUF1での相補分割結果に基づいて、パターン103の分割を行う。
しかしながら、この方法では、隣接する処理単位領域での相補分割の結果に基づいて、パターンの分割や振り分けを行うため、処理単位領域毎の処理を独立に行い、計算機上で並列処理を行うことができない。従って、パターン処理の処理速度を向上させることができない。
また、特許文献1では、上記の問題を解決するため、境界上のパターンのすべてをどこかの処理単位領域に含ませて処理する方法を採用しているが、この場合には、パターン形状により特定の処理単位領域にパターンが偏ることとなり、その偏りが原因で分割統治法による相補分割処理の速度向上という効果が十分に望めない場合がある。
さらに、通常配置パターンの決定後に、レイアウトパターンに対して余分なパターンがないか、消去されたパターンがないか等の検証を行っている。この検証において、レイアウトパターンが処理単位領域毎に分割されて決定された配置パターンが、レイアウトパターンとの整合性があるか否かの処理は複雑でありパターン処理の処理速度を向上させることができない。
本発明は上記の事情に鑑みてなされたものであり、その目的は、処理単位領域毎に分割処理を独立して行い、かつ処理単位領域毎の配置パターンの決定前に検証を行うことにより、高速かつ高精度なパターン処理を実現することができるパターン処理方法および当該処理方法を実施するプログラムを提供することにある。
上記の目的を達成するため、本発明のパターン処理方法は、レイアウトパターンに基づいてステンシルマスクに配置すべき配置パターンを作成するパターン処理方法であって、レイアウトパターンを処理単位領域に区切り、かつ各処理単位領域にマージンを設定する第1ステップと、前記マージンをもつ前記処理単位領域に含まれるパターンを抽出する第2ステップと、前記マージンをもつ前記処理単位領域毎に、抽出した前記パターンを必要により少なくとも2つに分割する第3ステップと、前記マージンをもつ前記処理単位領域毎に、分割後の分割パターンのうち、前記レイアウトパターンと同じパターン配置をもつ検証用パターンと重なる部分を配置パターンとして決定する第4ステップと、前記マージンをもつ前記処理単位領域毎に、決定された前記配置パターンを前記検証用パターンから消去して前記検証用パターンを更新する第5ステップと、を有し、前記第4ステップおよび前記第5ステップにおいて、更新前および更新後の前記検証用パターンは、前記マージンをもつ全ての前記処理単位領域に共通に使用するものである。
上記の本発明のパターン処理方法では、各処理単位領域にマージンを設定し、マージンをもつ処理単位領域に含まれるパターンを抽出して、マージンをもつ処理単位領域毎に、抽出したパターンを必要により少なくとも2つに分割処理する。マージンの設定により、隣接する処理単位領域の境界に係るパターンは、いずれかの処理単位領域で分割処理される。また、原則として単純にマージンをもつ処理単位領域に含まれるパターンを抽出しているため、特定の処理単位領域にパターンが偏ることはない。
そして、マージンをもつ処理単位領域毎に、分割後の分割パターンのうち、レイアウトパターンと同じパターン配置をもつ検証用パターンと重なる部分を配置パターンとして決定する。これにより、例えば分割処理において、余分なパターンが含まれていても配置パターンには余分なパターンが残らないこととなる。
さらに、マージンをもつ処理単位領域毎に、決定された配置パターンを検証用パターンから消去して検証用パターンを更新する。これにより、例えば分割処理において、パターンが消去されてしまい配置パターンに必要なパターンがない場合には、更新後の検証用パターンにはパターンが残ることから、分割における不具合が発見される。
上記の第4ステップおよび第5ステップにおいて、更新前および更新後の検証用パターンは、マージンをもつ全ての処理単位領域に共通に使用される。
上記の目的を達成するため、本発明のプログラムは、レイアウトパターンに基づいてステンシルマスクに配置すべき配置パターンを作成する処理をコンピュータに実行させるプログラムであって、レイアウトパターンを処理単位領域に区切り、かつ各処理単位領域にマージンを設定する第1ステップと、前記マージンをもつ前記処理単位領域に含まれるパターンを抽出する第2ステップと、前記マージンをもつ前記処理単位領域毎に、抽出した前記パターンを必要により少なくとも2つに分割する第3ステップと、前記マージンをもつ前記処理単位領域毎に、分割後の分割パターンのうち、前記レイアウトパターンと同じパターン配置をもつ検証用パターンと重なる部分を配置パターンとして決定する第4ステップと、前記マージンをもつ前記処理単位領域毎に、決定された前記配置パターンを前記検証用パターンから消去して前記検証用パターンを更新する第5ステップと、前記コンピュータに実行させるものである。前記第4ステップおよび前記第5ステップにおいて、更新前および更新後の前記検証用パターンは、前記マージンをもつ全ての前記処理単位領域に共通に使用する。
上記の本発明のプログラムに従ってコンピュータが、各処理単位領域にマージンを設定し、マージンをもつ処理単位領域に含まれるパターンを抽出して、マージンをもつ処理単位領域毎に、抽出したパターンを必要により少なくとも2つに分割処理する。マージンの設定により、隣接する処理単位領域の境界に係るパターンは、いずれかの処理単位領域で分割処理される。また、原則として単純にマージンをもつ処理単位領域に含まれるパターンを抽出しているため、特定の処理単位領域にパターンが偏ることはない。
そして、マージンをもつ処理単位領域毎に、分割後の分割パターンのうち、レイアウトパターンと同じパターン配置をもつ検証用パターンと重なる部分を配置パターンとして決定する。これにより、例えば分割処理において、余分なパターンが含まれていても配置パターンには余分なパターンが残らないこととなる。
さらに、マージンをもつ処理単位領域毎に、決定された配置パターンを検証用パターンから消去して検証用パターンを更新する。これにより、例えば分割処理において、パターンが消去されてしまい配置パターンに必要なパターンがない場合には、更新後の検証用パターンにはパターンが残ることから、分割における不具合が発見される。
上記の第4ステップおよび第5ステップにおいて、更新前および更新後の検証用パターンは、マージンをもつ全ての処理単位領域に共通に使用される。
本発明のパターン処理方法およびプログラムによれば、処理単位領域毎に分割処理を独立して行い、かつ処理単位領域毎の配置パターンの決定前に検証を行うことにより、高速かつ高精度なパターン処理を実現することができる
以下に、本発明のパターン処理方法およびプログラムの実施の形態について、図面を参照して説明する。本実施形態に係るパターン処理方法は、本実施形態に係るパターン処理方法の処理手順が書き込まれたプログラムをコンピュータに実行させることにより実現される。
図1は、本実施形態に係るプログラムが読み込まれることにより、設計データから描画データへの変換処理を行うパターン処理装置(コンピュータ)を説明するための図である。
設計データD1には、ステンシルマスクを用いた露光の被露光体であるウエハに転写するためのレイアウトパターン(設計パターン)が含まれている。
描画データD2には、ステンシルマスクに開口からなるマスクパターンを形成するための配置パターンが含まれる。レイアウトパターンと実際にステンシルマスクに形成される配置パターンとは、パターン配置が異なる。これは、ステンシルマスクには、ドーナツパターン等は開口で形成できないからである。また、ステンシルマスクには、メンブレンを補強するための梁を形成する場合があり、この場合には梁が存在する箇所にはパターンの開口を形成できないからである。従って、レイアウトパターンをそのままの配置でステンシルマスクに開口として形成することはできず、通常、レイアウトパターンを相補分割する必要がある。
パターン処理装置1は、設計データD1を入力すると、相補分割処理および検証処理を含む本実施形態に係るパターン処理を行い、描画データD2を生成する。相補分割処理および検証処理は、パターン処理装置1に内蔵されたCPU2が本実施形態に係るプログラム3に基づいて、実行する。本実施形態に係るプログラム3は、本実施形態に係るパターン処理に関する処理手順を含む。
以下、本実施形態に係るプログラム3に基づいてCPU2により行われるパターン処理について、図2に示すフローチャートと図2の各ステップに対応する以降の図面を参照して説明する。
まず、レイアウトパターンを処理単位領域に区切り、かつ各処理単位領域にマージンを設定する(ステップST1)。図3(a)は、レイアウトパターンLPの要部平面図である。図3(a)に示す例では、レイアウトパターンLPの一部を5×5の処理単位領域PUFに区切っている。なお、実際には、レイアウトパターンLPの全体はさらに大きいが、ここでは説明を明瞭にするため図3(a)の例を示す。処理単位領域PUFの大きさは、例えば1mm〜250μm□である。図3(a)に示すように、各処理単位領域PUFの外側に、所定の大きさのマージンMを設定する。マージンMの大きさは、後述するが、例えば2μmとする。以降、図3(a)の処理単位領域PUFのうち、2行4列目に位置する処理単位領域PUFに着目して説明する。
次に、マージンをもつ処理単位領域に含まれるパターンを抽出する(ステップST2)。当該ステップでは、処理単位領域PUFに全てが含まれるパターンP1の他、処理単位領域PUFの境界を跨がるパターンP2,P3も抽出する。ただし、パターンP3は、マージンMの境界をも跨がるため、この場合には原則としてマージンMの部分で切断して抽出する。なお、処理単位領域PUFには含まれず、マージンMにのみ含まれるパターンP4は抽出しない。このようなパターンP4は、隣接する処理単位領域PUFで処理される。このようにして、図3(b)に示すように、マージンMをもつ処理単位領域PUFに含まれるパターンが抽出される。なお、抽出された個々のパターンを含む全てのパターンを抽出パターン10と称する。従って、抽出パターン10は、1個の場合もあれば複数の場合もある。図3(b)の場合は、3個である。
次に、マージンをもつ処理単位領域毎に、必要に応じて抽出パターンを少なくとも2つに分割する相補分割処理を行う(ステップST3)。この相補分割処理の方法、すなわち分割対象となるパターンの設定や、分割の仕方には特に限定はない。必要によりとしたのは、分割を必要としないパターンあるいは処理単位領域においてパターンがない場合があるからである。基本的には、2μm以上のパターンは分割する必要があるため、2μm以下の分割長さでパターンを分割する。図3(b)の処理単位領域PUFでの相補分割処理により、例えば、図4(a)に示すように第1の分割パターン21と第2の分割パターン22が作成される。なお、ここでいう分割パターン21,22とは、抽出パターンが分割された後の、個々のパターンを含む全体のパターンを称する。従って、分割パターン21,22には、1個のパターンしか含まれない場合もあれば複数のパターンを含む場合もある。図4(a)に示す例では、第1の分割パターン21は3つのパターンを含み、第2の分割パターン22は2つのパターンを含む。
図4(a)に示すように分割パターン21,22が作成されれば問題はないが、この相補分割処理により、例えば図4(b)に示すように、分割後の第2の分割パターン22に余分なパターン部分Bが発生する場合や、図4(c)に示すように分割後の第2の分割パターン22にパターン消去部分Cが発生する場合がある。このような不具合を解消するため、本実施形態では、以下に示すように配置パターンの決定の際に、レイアウトパターンと同じパターン配置をもつ検証用パターンと図形演算を行う。なお、まず、図4(a)に示す正しい相補分割処理が行われた場合を例にパターン処理の一連の流れを説明する。
分割パターンと検証用パターンとをAND演算(配置用図形演算)することにより、配置パターンを求める(ステップST4)。図5には、検証用パターン40のうち、図3で説明した1つの処理単位領域PUFに相当するパターンを示している。図5に示すように、検証用パターン40と第1の分割パターン21とをAND演算することにより、第1の配置パターン31を決定する。従って、基本的には第1の分割パターン21と第1の配置パターン31とは同じとなる。
次に、図6に示すように、検証用パターン40と決定した第1の配置パターン31とをANDNOT演算(検証用図形演算)することにより、検証用パターン40から第1の配置パターン31を消去して検証用パターンを更新する(ステップST5)。これにより、図6に示すように更新された検証用パターン41が作成される。更新後の検証用パターン41は、残りの第2の分割パターン22のステップST4における配置用図形演算に用いられる。
すなわち、図7に示すように、更新後の検証用パターン41と残りの第2の分割パターン22とをAND演算(配置用図形演算)することにより、第2の配置パターン32を求める(ステップST4)。更新後の検証用パターン41は、レイアウトパターンと同じパターン配置の当初の検証用パターン40から第1の配置パターン31を消去したものであり、基本的には第2の分割パターン22と一致するはずである。
最後に、図8に示すように、検証用パターン41と決定した第2の配置パターン32とをANDNOT演算(検証用図形演算)することにより、検証用パターン41から第2の配置パターン32を消去して検証用パターンを更新する(ステップST5)。これにより、図8に示すように更新された検証用パターン42が作成される。相補分割処理が図4(a)に示すように適切に行われている場合には、検証用パターン40から第1の配置パターン31と第2の配置パターン32とを消去した検証用パターン42の対応する処理単位領域には、パターンは残らないはずである。
図2の第4ステップおよび第5ステップにおいて、更新前および更新後の検証用パターンは、マージンをもつ全ての処理単位領域に共通に使用する。すなわち、図3(a)に示すレイアウトパターンLPと同じパターン配置の検証用パターン40は、2行4列目に対応する処理単位領域PUFの配置パターンの決定に用いられた後には、対応する部分のパターンが消去される。この更新された検証用パターンは、他の処理単位領域PUFのパターン処理において用いられる。1つの検証用パターンを共通に用いることにより、処理単位領域毎に相補分割処理を並列して行いつつ、配置パターンに過不足がないかの検証を行うことができる。
図9は、配置パターンの振り分けについて説明するための図である。
図9(a)に示すように、図3に示すレイアウトパターンLPに設定された処理単位領域PUFに番号をつけた場合には、上記では一例として9番の処理単位領域PUFについて相補分割および検証処理を含むパターン処理を行ったことになる。図9(b)に示すように、ステンシルマスクは、パターン配置可能なメンブレン(薄膜)51の領域と、パターン配置ができない梁52の領域とに分けられる。
図9(b)では、ステンシルマスクをパターン処理で設定した処理単位領域PUFに区切って図解している。図9(b)に示すステンシルマスクは、第1の露光領域Iと、第2の露光領域IIと、第3の露光領域IIIと、第4の露光領域IVに分けられる。実際のステンシルマスクはさらに大きく、各露光領域I〜IVには5×5の処理単位領域PUFに区切った場合における同じ梁配置が左右上下に続いて構成される。ステンシルマスクの各露光領域I〜IVは、ウエハに重ねて露光される。この場合に、全ての領域にウエハに2回露光できるように各露光領域I〜IVの梁がずれて配置されている。例えば、9番の処理単位領域PUFに着目すると、第1の露光領域Iと第3の露光領域IIIで2回露光可能である。図9(a)の9番の処理単位領域PUFで相補分割処理された結果として得られた配置パターン31,32は、第1の露光領域Iあるいは第3の露光領域IIIの9番の処理単位領域に相当する領域に振り分けられる。例えば、図9(b)に示すように、第1の配置パターン31が、第1の露光領域Iの9番の処理単位領域に相当する領域に振り分けられ、第2の配置パターン32が第3の露光領域IIIの9番の処理単位領域に相当する領域に振り分けられる。
以上のようにして、処理単位領域毎でレイアウトパターンの相補分割処理と検証処理が行われて、ステンシルマスクに配置される配置パターンが作成される。
次に、本実施形態に係るパターン処理における検証の効果について、図面を参照して説明する。
まず、図4(b)に示すように、第2の分割パターン22に余分なパターン部分Bが発生している場合について説明する。
図4(b)に示す例では、第1の分割パターン21には不具合はない。従って、図4(a)に示す場合と同じ第1の配置パターン31(図5参照)と、更新後の検証用パターン41が得られる(図6参照)。
図10に示すように、このようにして得られた更新後の検証用パターン41と第2の分割パターン22とをAND演算(配置用図形演算)すると、余分なパターン部分Bは更新後の検証用パターン41には存在しないことから、第2の配置パターン32からは余分なパターン部分Bが消去される。
このようにして、余分なパターン部分Bが相補分割処理において発生した場合においても、検証用パターンとAND演算して配置パターンを求めることにより、最終的に得られる配置パターンは相補分割処理における不具合が解消されたものとなる。
その後の処理は、図4(a)に示す分割パターン21,22で説明したのと同じであり、図8に示すように、検証用パターン41と決定した第2の配置パターン32とをANDNOT演算(検証用図形演算)することにより、検証用パターン41から第2の配置パターン32を消去して検証用パターンを更新する。これにより、図8に示すように更新された検証用パターン42が作成される。
次に、図4(c)に示すように、第2の分割パターン22にパターン消去部分Cが発生している場合について説明する。
図4(c)に示す例では、第1の分割パターン21には不具合はない。従って、図4(a)に示す場合と同じ第1の配置パターン31(図5参照)と、更新後の検証用パターン41が得られる(図6参照)。
図11に示すように、このようにして得られた更新後の検証用パターン41と第2の分割パターン22とをAND演算(配置用図形演算)すると、パターン消去部分Cは更新後の検証用パターン41には存在しないことから、第2の配置パターン32にもパターン消去部分Cが存在することとなる。
続いて、図12に示すように、検証用パターン41と第2の配置パターン32とをANDNOT演算(検証用図形演算)して、検証用パターン41から第2の配置パターン32を消去すると、第2の配置パターン32から消去されたパターン消去部分CにあるべきパターンDが更新後の検証用パターン42に残ることとなる。
このように、パターン消去部分Cが相補分割処理において発生した場合には、当初の検証用パターン40から2つの配置パターン31,32を消去した後の更新後の検証用パターン42の対応する処理単位領域にパターンが残ることから、相補分割処理における不具合が発見される。
以上、余分なパターン部分Bが存在する場合と、パターン消去部分Cが存在する場合を例に挙げたように、本実施形態に係るパターン処理では、配置パターンの決定の際に検証用パターンと図形演算を行うことにより、レイアウトパターンとの整合性があるか否かの検証処理を処理単位領域の相補分割に合わせて行うことができる。
次に、本実施形態に係るパターン処理方法が、マージンをもった処理単位領域毎に相補分割および配置パターン決定処理を独立に行うことができるものであり、マージンの設定により隣接する処理単位領域PUFとの矛盾がないことを説明する。
図13(a)は、レイアウトパターンLPの一部を示す図である。図13(a)に示すように、レイアウトパターンLPに対して隣接する処理単位領域PUF1,PUF2にそれぞれ設定されたマージンM1,M2は重なることとなる。
図13(a)に示すようなレイアウトパターンLPについて、図13(b)に示すように、マージンM1をもつ処理単位領域PUF1と、マージンM2をもつ処理単位領域PUF2とでそれぞれパターンがマージンM1,M2で切断されて抽出される。処理単位領域PUF1での抽出パターン11と、処理単位領域PUF2での抽出パターン12とは、処理単位領域PUF1,PUF2外に相当する部分については重複する。
図13(b)の抽出パターン11,12に対し、処理単位領域PUF1,PUF2毎に相補分割処理が行われて、図13(c)に示すように、処理単位領域PUF1で第1の分割パターン21と第2の分割パターン22とに分割され、処理単位領域PUF2で第1の分割パターン23と第2の分割パターン24とに分割される。なお、図13(c)では、第1の分割パターン21,23と第2の分割パターン22,24とを同一の図面にハッチングを異ならせて図解している。
そして、各処理単位領域PUF1,PUF2において、配置パターンを求めるために、図13(a)のレイアウトパターンと同一のパターン配置の検証用パターンとの配置用図形演算(図2のステップST4)と検証用図形演算処理(図2のステップST5)が行われる。
処理単位領域PUF1では、図14に示すように、検証用パターン40と処理単位領域PUF1の分割パターン21,22とを、図5〜図8で説明したのと同じ手順で配置用図形演算(AND演算)することにより、第1の配置パターン31と第2の配置パターン32とが求められる。なお、図14では、第1の配置パターン31と第2の配置パターン32とをハッチングを異ならせて図解している。また、検証用図形演算(ANDNOT演算)により、配置パターン31,32の決定後には、検証用パターン40からは最終的に配置パターン31,32が消去される。これにより、処理単位領域PUF1でのパターン処理により更新された検証用パターン41が得られる。更新された検証用パターン41には、処理単位領域PUF1に設定されたマージンM1内のパターンも消去される。
上述したように、更新後の検証用パターン41は、マージンをもつ全ての処理単位領域に共通に使用される。従って、処理単位領域PUF2では、図15に示すように、処理単位領域PUF1により更新された検証用パターン41と処理単位領域PUF2の分割パターン23,24とを、図5〜図8で説明したのと同じ手順で配置用図形演算(AND演算)することにより、第1の配置パターン33と第2の配置パターン34とが求められる。なお、図15では、第1の配置パターン33と第2の配置パターン34とをハッチングを異ならせて図解している。このように、処理単位領域PUF1により更新された検証用パターン41との図形演算を行って配置パターン33,34を求めることにより、処理単位領域PUF1と重複するパターン部分は配置パターン33,34には残らないことになる。
配置パターン33,34の決定後には、検証用図形演算(ANDNOT演算)により、検証用パターン41からは最終的に配置パターン33,34が消去される。これにより、処理単位領域PUF2でのパターン処理により更新された検証用パターン42が得られる。更新された検証用パターン42は、処理単位領域PUF1,PUF2に相当するパターンが消去したものとなる。この処理単位領域PUF2により更新された検証用パターン42は、さらに他の処理単位領域PUFでの配置用図形演算および検証用図形演算に使用される。
以上説明したように、マージンMの設定により隣接する処理単位領域PUFで抽出されるパターンの一部が重複するが、全ての処理単位領域に共通の検証用パターン40を用いて、当該検証用パターン40との図形演算により配置パターンを求めることにより、最終的に得られる配置パターンは重複しない。従って、マージンをもった処理単位領域毎の相補分割および配置パターン決定処理を並列して行うことによる不具合はない。
以下、本実施形態に係るパターン処理における相補分割を好適に行うため、より詳細な説明を行う。まず、図2のステップ1における各処理単位領域に設定するマージンの大きさについて説明する。
図16(a)に示すように、処理単位領域PUFに設定するマージンMの大きさLは、1つの処理単位領域PUFにかける相補分割処理の時間を短くするためには小さいほど好ましい。しかし、小さすぎると、処理単位領域PUFの境界にかかるパターンを抽出できなくなり、処理単位領域PUF毎に独立して求められた配置パターンを単純に繋ぎ合わせた際に問題パターンが発生してしまう可能性がある。
マージンMの大きさLは、ステンシルマスクを破壊することなく作製できるパターンの最大寸法(以下、最大寸法)以上とすることが好ましい。例えば、LEEPLでは、ステンシルマスクを破壊しないパターンの最大寸法が2μmであるため、2μm以上となる。マージンMの上限は、例えば15μmである。図16(a)に示すように、マージンMの大きさLが最大寸法を越える場合には、マージンMに含まれる抽出パターン10は、図16(b)に示すように、マージンM内で分割パターン21,22に分割されることとなる。
そして、処理単位領域PUF毎に独立して求められた配置パターンを単純に繋ぎ合わせた際に最大寸法を越えてしまうことを防止するため、分割長さを上記の最大寸法の半分とすることが好ましい。例えば、分割長さを1μmとする。
この場合のパターン処理について、図17〜図19を参照して説明する。
図17(a)は、レイアウトパターンLPの一部を示す図である。図17(a)に示すように、処理単位領域PUF1と処理単位領域PUF2とに跨がるレイアウトパターンLPを例に説明する。図17(a)では、処理単位領域PUF1に設定されるマージンM1の一部を点線で示している。
図17(a)に示すようなレイアウトパターンLPについて、図13〜図14を用いて説明したのと同様にして、処理単位領域PUF毎に、パターン抽出処理、相補分割処理、配置用図形演算、検証用図形演算が行われる。これにより、図17(b)に示すように、処理単位領域PUF1では第1の配置パターン31と第2の配置パターン32とが求められ、処理単位領域PUF2では第1の配置パターン33と第2の配置パターン34とが求められる。なお、図17(b)では、第1の配置パターン31,33と第2の配置パターン33,34とをハッチングを異ならせて図解している。
ここで、処理単位領域PUF1と処理単位領域PUF2とでは、互いの配置パターンの振り分け先の情報を共有していないため、処理単位領域PUF1,PUF2で求められた配置パターンの繋げ方には2通り存在する。
例えば、処理単位領域PUF1の第1の配置パターン31と処理単位領域PUF2の第2の配置パターン34の振り分け先がマスクの同一の露光領域I〜IVであり、処理単位領域PUF1の第2の配置パターン32と処理単位領域PUF2の第1の配置パターン33の振り分け先がマスクの同一の露光領域I〜IVである場合には、それぞれの露光領域I〜IVで図18(a)および(b)に示すようなパターン配置となる。この場合には、図18(a)および(b)に示すように、マージンMの両側で、配置パターンの振り分け先が異なるため、マージンMでのパターンの繋ぎは発生しない。
反対に、処理単位領域PUF1の第1の配置パターン31と処理単位領域PUF2の第1の配置パターン33の振り分け先がマスクの同一の露光領域I〜IVであり、処理単位領域PUF1の第2の配置パターン32と処理単位領域PUF2の第2の配置パターン34の振り分け先がマスクの同一の露光領域I〜IVである場合には、それぞれの露光領域I〜IVで図18(a)および(b)に示すようなパターン配置となる。この場合には、図18(a)に示すように、マージンMの両側において、各処理単位領域で処理された配置パターンの振り分け先が同じであるため、処理単位領域PUF1で処理された第2の配置パターン32と処理単位領域PUF2で処理された第2の配置パターン34とが、マージンMにおいて繋がることとなる。
このように、隣接する処理単位領域PUF1,PUF2でパターン処理された配置パターンがマージンM部分で繋がった場合においても、最大寸法の半分の長さでパターンを分割処理することにより、最大寸法を越える長さにはならない。従って、マージンをもった処理単位領域毎の相補分割および配置パターン決定処理を独立して行うことによる不具合を防止することができる。
次に、図2のステップST2におけるマージンをもつ処理単位領域に含まれるパターンを抽出する処理について補足説明する。当該ステップでは、マージンMの境界を跨がるパターンについては、原則としてマージンMの部分で切断して抽出すると説明した。
ただし、図20に示すように、処理単位領域PUF1の境界とマージンM1の境界をまたがるパターンP4については、当該パターンP4が処理単位領域PUF1の境界と交わる部分の長さL1と、マージンM1の境界と交わる部分の長さL2とを求め、長さが短い方の境界部分で当該パターンP4を切断して抽出することが好ましい。図20に示す例では、パターンP4を処理単位領域PUF1の境界部分で切断する。
これは、パターンP4のように一部に大図形部分を含むようなパターン幅が変わるようなパターンについては、相補分割において、大図形部分をステンシルマスクを破壊しない最大寸法以下に分割することができないため、線幅の短い部分で切ることが適当であるからである。
同様に、大図形部分のみからなるパターンについては、相補分割においてステンシルマスクを破壊しない最大寸法以下に分割することができないため、処理単位領域PUFまたはマージンMの境界部分でパターンを分割しないことが好ましい。大図形に関しては、パターンを分割せずに、いずれかの処理単位領域PUFに配属させるのみでよい。
以上説明したように、本実施形態に係るパターン処理方法および当該処理方法を実施するプログラムによれば、処理単位領域毎に分割処理を独立して行い、かつ処理単位領域毎の配置パターンの決定前に検証を行うことにより、高速かつ高精度なパターン処理を実現することができる。
また、マージンMをもつ処理単位領域PUF毎にパターンを抽出する場合に、原則として単純にマージンMでパターンを切断することにより、1つの処理単位領域PUFにパターンが集中することがなく、各処理単位領域PUFで均等な相補分割処理を行うことができ、処理速度を高速化することができる。
さらに、各処理単位領域PUFで相補分割を行った後、配置パターンの決定の際に検証用パターンとの図形演算を行うことから、従来の相補分割処理手順をそのまま適用することができるため、パターン処理の複雑化を防止することができる。
本発明は、上記の実施形態の説明に限定されない。
例えば、相補分割処理自体については特に限定はない。また、本実施形態では、ステンシルマスクの梁配置の一例を挙げて説明したが、梁の配置は種々の変更が可能である。また、本発明はLEEPL技術のみでなく、パターンを相補分割処理することが必要な全てのパターン処理に適用可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本実施形態に係るプログラムが読み込まれることにより、設計データから描画データへの変換処理を行うパターン処理装置(コンピュータ)を説明するための図である。 本実施形態に係るパターン処理方法のフローチャートである。 (a)はレイアウトパターンに対して処理単位領域を設定するステップ、(b)はパターンを抽出するステップを説明するための図である。 (a)は相補分割処理が適切に行われた場合の図であり、(b)は相補分割処理において余分なパターン部分が発生した場合の図であり、(c)は相補分割処理においてパターン消去部分が発生した場合の図である。 第1の配置パターンの決定のための配置用図形演算を説明するための図である。 第1の配置パターンを用いた検証用図形演算を説明するための図である。 第2の配置パターンの決定のための配置用図形演算を説明するための図である。 第2の配置パターンを用いた検証用図形演算を説明するための図である。 求められた配置パターンのステンシルマスクへの振り分け先を説明するための図である。 本実施形態に係るパターン処理方法の検証の効果について説明するための図である。 本実施形態に係るパターン処理方法の検証の効果について説明するための図である。 本実施形態に係るパターン処理方法の検証の効果について説明するための図である。 隣接する2つの処理単位領域におけるパターン抽出処理および相補分割処理を説明するための図である。 隣接する2つの処理単位領域のうち、一方の処理単位領域における配置パターンの決定処理および検証用パターンの更新処理について説明するための図である。 隣接する2つの処理単位領域のうち、他方の処理単位領域における配置パターンの決定処理および検証用パターンの更新処理について説明するための図である。 処理単位領域に設定するマージンの大きさについて説明するための図である。 隣接する2つの処理単位領域における配置パターン決定処理を説明するための図である。 隣接する2つの処理単位領域を繋げた場合のパターン配置の一例を説明するための図である。 隣接する2つの処理単位領域を繋げた場合のパターン配置の他の例を説明するための図である。 処理単位領域とマージンとでパターン幅が異なるパターンの抽出例について説明するための図である。 従来の相補分割処理の問題点について説明するための図である。
符号の説明
1…パターン処理装置、2…CPU、3…プログラム、10…抽出パターン、21…第1の分割パターン、22…第2の分割パターン、23…第1の分割パターン、24…第2の分割パターン、31…第1の配置パターン、32…第2の配置パターン、33…第1の配置パターン、34…第2の配置パターン、40,41,42…検証用パターン、D1…設計データ、D2…描画データ、PUF…処理単位領域、LP…レイアウトパターン、M…マージン、B…余分なパターン部分、C…パターン消去部分、D…余分なパターン、P1,P2,P3,P4…パターン、I…第1の露光領域、II…第2の露光領域、III…第3の露光領域、IV…第4の露光領域

Claims (10)

  1. レイアウトパターンに基づいてステンシルマスクに配置すべき配置パターンを作成するパターン処理方法であって、
    レイアウトパターンを処理単位領域に区切り、かつ各処理単位領域にマージンを設定する第1ステップと、
    前記マージンをもつ前記処理単位領域に含まれるパターンを抽出する第2ステップと、
    前記マージンをもつ前記処理単位領域毎に、抽出した前記パターンを必要により少なくとも2つに分割する第3ステップと、
    前記マージンをもつ前記処理単位領域毎に、分割後の分割パターンのうち、前記レイアウトパターンと同じパターン配置をもつ検証用パターンと重なる部分を配置パターンとして決定する第4ステップと、
    前記マージンをもつ前記処理単位領域毎に、決定された前記配置パターンを前記検証用パターンから消去して前記検証用パターンを更新する第5ステップと、を有し、
    前記第4ステップおよび前記第5ステップにおいて、更新前および更新後の前記検証用パターンは、前記マージンをもつ全ての前記処理単位領域に共通に使用する
    パターン処理方法。
  2. 前記第1ステップにおいて、前記パターンを分割することが必要な最大寸法を越える大きさのマージンを前記処理単位領域に設定する
    請求項1記載のパターン処理方法。
  3. 前記3ステップにおいて、前記最大寸法の略半分を分割長さとして前記パターンを分割する
    請求項2記載のパターン処理方法。
  4. 前記第2ステップにおいて、前記処理単位領域には含まれず前記マージンの領域にのみ含まれるパターンを除いて、前記マージンを含む前記処理単位領域内に含まれるパターンを抽出する
    請求項1記載のパターン処理方法。
  5. 前記第2ステップにおいて、前記処理単位領域の境界と前記マージンの境界をまたがる前記パターンについては、当該パターンが前記処理単位領域の境界と交わる部分の長さと、前記マージンの境界と交わる部分の長さを求め、長さが短い方の境界部分で当該パターンを切断して抽出する
    請求項1記載のパターン処理方法。
  6. レイアウトパターンに基づいてステンシルマスクに配置すべき配置パターンを作成する処理をコンピュータに実行させるプログラムであって、
    レイアウトパターンを処理単位領域に区切り、かつ各処理単位領域にマージンを設定する第1ステップと、
    前記マージンをもつ前記処理単位領域に含まれるパターンを抽出する第2ステップと、
    前記マージンをもつ前記処理単位領域毎に、抽出した前記パターンを必要により少なくとも2つに分割する第3ステップと、
    前記マージンをもつ前記処理単位領域毎に、分割後の分割パターンのうち、前記レイアウトパターンと同じパターン配置をもつ検証用パターンと重なる部分を配置パターンとして決定する第4ステップと、
    前記マージンをもつ前記処理単位領域毎に、決定された前記配置パターンを前記検証用パターンから消去して前記検証用パターンを更新する第5ステップと、前記コンピュータに実行させ、
    前記第4ステップおよび前記第5ステップにおいて、更新前および更新後の前記検証用パターンは、前記マージンをもつ全ての前記処理単位領域に共通に使用する
    プログラム。
  7. 前記第1ステップにおいて、前記パターンを分割することが必要な最大寸法を越える大きさのマージンを前記処理単位領域に設定する
    請求項6記載のプログラム。
  8. 前記3ステップにおいて、前記最大寸法の略半分を分割長さとして前記パターンを分割する
    請求項7記載のプログラム。
  9. 前記第2ステップにおいて、前記処理単位領域には含まれず前記マージンの領域にのみ含まれるパターンを除いて、前記マージンを含む前記処理単位領域内に含まれるパターンを抽出する
    請求項6記載のプログラム。
  10. 前記第2ステップにおいて、前記処理単位領域の境界と前記マージンの境界をまたがるパターンについては、当該パターンが前記処理単位領域の境界と交わる部分の長さと、前記マージンの境界と交わる部分の長さを求め、長さが短い方の境界部分で当該パターンを切断して抽出する
    請求項6記載のプログラム。
JP2003412363A 2003-12-10 2003-12-10 パターン処理方法およびプログラム Pending JP2005175168A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003412363A JP2005175168A (ja) 2003-12-10 2003-12-10 パターン処理方法およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003412363A JP2005175168A (ja) 2003-12-10 2003-12-10 パターン処理方法およびプログラム

Publications (1)

Publication Number Publication Date
JP2005175168A true JP2005175168A (ja) 2005-06-30

Family

ID=34732830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003412363A Pending JP2005175168A (ja) 2003-12-10 2003-12-10 パターン処理方法およびプログラム

Country Status (1)

Country Link
JP (1) JP2005175168A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116149130A (zh) * 2023-04-19 2023-05-23 魅杰光电科技(上海)有限公司 版图、掩膜版及光刻机曝光验证方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116149130A (zh) * 2023-04-19 2023-05-23 魅杰光电科技(上海)有限公司 版图、掩膜版及光刻机曝光验证方法
CN116149130B (zh) * 2023-04-19 2023-07-25 魅杰光电科技(上海)有限公司 版图、掩膜版及光刻机曝光验证方法

Similar Documents

Publication Publication Date Title
JP4488727B2 (ja) 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム
JP4866683B2 (ja) 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム
JP4104574B2 (ja) エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンic設計のための改善された方法および装置
US20100175041A1 (en) Adjustment of mask shapes for improving printability of dense integrated circuit layout
JP4751353B2 (ja) データ検証方法及び荷電粒子ビーム描画装置
JP2005181523A (ja) 設計パターン補正方法、マスクパターン作成方法、半導体装置の製造方法、設計パターン補正システム、及び設計パターン補正プログラム
JP5205983B2 (ja) 半導体装置のデータ作成方法、および電子線露光システム
JP2009058957A (ja) フォトマスクレイアウトの生成方法及びこれを行うプログラミングされた命令を保存するコンピュータで読み取り可能な記録媒体及びマスクイメージングシステム
US7569842B2 (en) Method for correcting electron beam exposure data
JP5403603B2 (ja) 描画装置の描画エラー検証方法及び描画装置の描画エラー検証用データの作成装置
JP4476684B2 (ja) パターン補正方法、パターン補正システム、パターン補正プログラム、マスクの作成方法、および半導体装置の製造方法
JP2005175168A (ja) パターン処理方法およびプログラム
JP5314937B2 (ja) 描画装置及び描画用データの処理方法
JP2000250960A (ja) 描画装置用データの検証方法およびフォトマスクの製造方法
JP4843654B2 (ja) 描画パターンの生成方法、フォトマスクの製造方法及び半導体装置の製造方法
KR101883067B1 (ko) 입자 또는 광자 빔의 직접 기록의 샷 카운트 감소 방법
JP4153678B2 (ja) マスクデータ生成方法、露光マスク作成方法およびパターン形成方法
JP2008145600A (ja) 半導体集積回路のマスク製造方法、マスクデータ作成システム
JP4529398B2 (ja) ダミーパターン情報生成装置、パターン情報生成装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体
US8298732B2 (en) Exposure method and method of making a semiconductor device
JP5615531B2 (ja) 荷電粒子ビーム描画用データの生成方法
JP2874096B2 (ja) 露光データ生成方法
JP2534383B2 (ja) 露光デ―タ処理方法
JP3603027B6 (ja) エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンic設計のための改善された方法および装置
JP5556473B2 (ja) 露光データの作成方法、露光データ作成装置及び半導体装置の製造方法