JP2008145600A - 半導体集積回路のマスク製造方法、マスクデータ作成システム - Google Patents

半導体集積回路のマスク製造方法、マスクデータ作成システム Download PDF

Info

Publication number
JP2008145600A
JP2008145600A JP2006330888A JP2006330888A JP2008145600A JP 2008145600 A JP2008145600 A JP 2008145600A JP 2006330888 A JP2006330888 A JP 2006330888A JP 2006330888 A JP2006330888 A JP 2006330888A JP 2008145600 A JP2008145600 A JP 2008145600A
Authority
JP
Japan
Prior art keywords
opc
processing
mask
mask data
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006330888A
Other languages
English (en)
Inventor
Takeshi Hamamoto
剛 浜元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006330888A priority Critical patent/JP2008145600A/ja
Publication of JP2008145600A publication Critical patent/JP2008145600A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】OPC処理に要する時間を低減すること。
【解決手段】本発明に係るマスク製造方法は、(a)半導体集積回路のレイアウト10を複数の単位領域20に分割するステップと、(b)各単位領域20を包含する処理領域40を規定するステップと、(c)各単位領域20に対し光学的に影響を及ぼす光学的影響領域30を処理領域40から抽出するステップと、(d)処理領域40中の図形に対してOPC処理を実行し、OPCレイアウトを作成するステップと、(e)OPCレイアウトに基づきマスクを製造するステップとを有する。上記(d)ステップにおいて、処理領域40中の図形P4が光学的影響領域30に重なり、且つ、設計基準に違反する異常部分Pbを含む場合、当該図形P4から異常部分Pbを除去した後にOPC処理が実行される。
【選択図】図7

Description

本発明は、半導体集積回路のマスクデータ及びマスクの作成技術に関する。特に、本発明は、光近接効果補正を利用した、マスクデータ及びマスクの作成技術に関する。
半導体集積回路の製造工程において、フォトリソグラフィ技術が一般的に用いられている。フォトリソグラフィ技術においては、レジストコーティングされたウエハに対して露光処理が行なわれ、回路の設計パターンが転写される。この時、回路の設計パターンが形成された「マスク(レチクル)」が用いられ、そのマスクを通して光がウエハに照射される。
光がマスクを通過する際、屈折や散乱が多少なりとも発生する。特に、回路パターンの微細化に伴い、ウエハ上に形成されるパターンと所望の設計パターンとの間の誤差は、顕著になってくる(光近接効果)。そのため、そのような誤差を予め考慮し、マスク(レチクル)に微細な補正パターンを追加する「光近接効果補正(OPC: Optical Proximity Correction)」が一般的に行われる。
具体的には、実際にマスクが製造される前の段階で、コンピュータにより、設計回路のレイアウトデータに対してOPC処理が行なわれる。その結果、補正後のレイアウトデータが作成される。その補正後のレイアウトデータが、電子ビーム描画装置(以下、「EB(Electron Beam)描画装置」と参照される)用のフォーマットを有するマスクデータ(EBデータ)に変換される。そして、EB描画装置が、マスクデータを読み込み、そのマスクデータに応じたマスク(レチクル)を作成する。作成されたマスクはOPCに基づく補正パターンを有しており、そのマスクを用いることによって、設計回路を精度良く製造することが可能となる。
OPC処理に関連する従来技術として、次のものが知られている。
特許文献1に記載された技術は、OPC処理の負担を軽減することを目的としている。そのために、レイアウトパターンの中から繰り返し現れる“合同な部分”が探索される。具体的には、レイアウトパターンが複数の局所タスク領域に分割され、互いに一致する局所タスク領域が、合同部分として識別される。識別された合同部分に関しては、OPC処理が1回だけ実行される。多数の合同部分のそれぞれに対してOPC処理を繰り返す必要がなくなるため、計算時間が低減される。
特許文献2には、OPC手法が記載されている。そのOPC手法によれば、まず、OPC不適合パターン及びその対策が、ライブラリ記憶装置に格納される。次に、レイアウト設計、OPC、リソグラフィ・ルール・チェック、危険箇所の登録のうちの少なくとも1の段階において、得られた設計パターンと、ライブラリ記憶装置に格納されているOPC不適合パターンとのパターンマッチングが行なわれる。
特開2004−226965号公報 特開2003−162041号公報
近年、半導体集積回路の微細化、高集積化が更に進み、そのレイアウトパターンはより複雑に、より多様になってきている。それに伴い、OPC処理に要する時間もますます増大する傾向にある。これは、半導体集積回路の設計から製造までの時間の増加を招き、製造コストの増大の原因となる。従って、OPC処理に要する時間を削減することができる技術が望まれる。
以下に、[発明を実施するための最良の形態]で使用される番号・符号を用いて、[課題を解決するための手段]を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の第1の観点において、半導体集積回路のマスク製造方法が提供される。そのマスク製造方法は、(a)半導体集積回路のレイアウト(10)を複数の単位領域(20)に分割するステップと、(b)各々の単位領域(20)を包含する処理領域(40)を規定するステップと、(c)各々の単位領域(20)に対し光学的に影響を及ぼす光学的影響領域(30)を、処理領域(40)から抽出するステップと、(d)処理領域(40)中の図形に対してOPC処理を実行することによって、OPCレイアウトを作成するステップと、(e)OPCレイアウトに基づいて、半導体集積回路のマスクを製造するステップと、を有する。上記(d)ステップは、処理領域(40)中のある図形(P4)が少なくとも光学的影響領域(30)に重なっており、且つ、設計基準に違反する異常部分(Pb)を含んでいる場合、当該図形(P4)から異常部分(Pb)を除去した後にOPC処理を実行するステップを含む。
本発明の第2の観点において、分散処理により半導体集積回路のマスクデータ(MSK)を作成するマスクデータ作成システム(1)が提供される。そのマスクデータ作成システム(1)は、複数の分散マシン(3)と、複数の分散マシン(3)による分散処理を管理する管理マシン(2)とを備える。管理マシン(2)は、半導体集積回路のレイアウト(10)を複数の単位領域(20)に分割し、各々の単位領域(20)を包含する処理領域(40)を規定し、規定されたそれぞれの処理領域(40)を示す複数の処理領域データ(DL)を複数の分散マシン(3)のそれぞれに配布する。各分散マシン(3)は、各々の単位領域(20)に対し光学的に影響を及ぼす光学的影響領域(30)を処理領域(40)から抽出し、また、処理領域(40)中の図形に対してOPC処理を実行することにより、OPCレイアウトを示すOPC処理後データを作成する。この時、処理領域(40)中のある図形(P4)が少なくとも光学的影響領域(30)に重なっており、且つ、設計基準に違反する異常部分(Pb)を含んでいる場合、各分散マシン(3)は、当該図形(P4)から異常部分(Pb)を除去した後にOPC処理を実行する。管理マシン(2)は、複数の分散マシン(3)のそれぞれによって作成されたOPC処理後データに基づいて、半導体集積回路のマスクデータ(MSK)を作成する。
本発明の第3の観点において、半導体集積回路のマスクデータ(MSK)の作成処理をコンピュータ(1)に実行させるマスクデータ作成プログラムが提供される。その作成処理は、(A)半導体集積回路のレイアウト(10)を複数の単位領域(20)に分割するステップと、(B)各々の単位領域(20)を包含する処理領域(40)を規定するステップと、(C)各々の単位領域(20)に対し光学的に影響を及ぼす光学的影響領域(30)を、処理領域(40)から抽出するステップと、(D)処理領域(40)中の図形に対してOPC処理を実行することによって、OPCレイアウトを作成するステップと、(E)OPCレイアウトに基づいて、マスクデータ(MSK)を作成するステップと、を有する。上記(D)ステップは、(D1)処理領域(40)中のある図形(P4)が少なくとも光学的影響領域(30)に重なっており、且つ、設計基準に違反する異常部分(Pb)を含んでいる場合、当該図形(P4)から異常部分(Pb)を除去した後にOPC処理を実行するステップを含む。
以上に示されたように、本発明によれば、半導体集積回路のレイアウト(10)から複数の処理領域(40)が生成される。従って、複数の処理領域(40)のそれぞれに対するOPC処理を、分散処理システム(1)を利用して並列的に実行することが可能となる。その結果、OPC処理に要する時間が全体として削減される。
更に、本発明によれば、各処理領域(40)において、異常部分(Pb)を含む異常図形(P4)からその異常部分(Pb)が除去される。異常部分(Pb)とは、領域分割の際に図形が分断されることにより発生する、設計基準に違反する部分である。例えば、異常部分(Pb)は、設計基準よりも幅の小さい細配線である。もし、そのような細い配線が除去されなければ、その細い配線が正常な配線として形成されるように、OPC処理において大きな補正が行われるはずである。これは、OPC処理の収束性の悪化を意味し、OPC処理時間の増大を招く。しかしながら、本発明によれば、そのような異常部分(Pb)が予め除去された後に、OPC処理が実行される。収束性の悪い部分が予め削除されるため、OPC処理時間が削減される。
このように、本発明によれば、分散処理を実現するために半導体集積回路のレイアウト(10)が分割され、更に、各処理領域(40)において異常図形(P4)がOPC処理に適した形状に最適化される。その結果、OPC処理の効率が全体として向上する。
本発明によれば、OPC処理の効率が向上し、OPC処理に要する時間を削減することが可能となる。その結果、半導体集積回路の微細化・高集積化が進んでも、設計から製造までの時間の増加が抑制され、製造コストの増大が抑制される。
添付図面を参照して、本発明の実施の形態に係るOPC処理、マスクデータの作成方法、及びマスクの製造方法を説明する。
1.システム構成
図1は、本実施の形態に係るマスクデータ作成システム1の構成を概略的に示している。マスクデータ作成システム1は、レイアウトデータLAYを読み込み、OPC処理を実行し、マスクデータMSKを作成する。レイアウトデータLAYは、半導体集積回路(設計回路)のレイアウトを示しており、周知の自動レイアウトツールによって作成される。マスクデータMSKは、電子ビーム描画装置(EB描画装置)100が認識可能なフォーマットを有するEBデータである。
より詳細には、本実施の形態に係るマスクデータ作成システム1は、分散処理システム(DPS: Distributed Processing System)であり、OPC処理を分散並列的に実行することが可能である。図1に示されるように、マスクデータ作成システム1は、管理マシン2と複数の分散マシン3を備えている。管理マシン2と複数の分散マシン3は、ネットワークを介して互いに接続されている。複数の分散マシン3は、OPC処理を分散並列的に実行し、管理マシン2は、その分散処理を管理する。
各マシンは、プロセッサ、記憶装置、入出力インタフェース等を備えている。各マシンの記憶装置には、マスクデータ作成プログラムやデザインルールファイルが格納されている。デザインルールファイルは、プロセスの設計基準(Design Rule)を示すファイルである。マスクデータ作成プログラムは、各マシンのプロセッサによって実行されるソフトウエアである。マスクデータ作成プログラムは、コンピュータ読み取り可能な記録媒体に記録されていてもよい。その場合、各マシンは、マスクデータ作成プログラムを記録媒体から読み込む。各マシンがマスクデータ作成プログラムを実行することにより、次に示される「マスクデータ作成処理」が実現される。
2.処理フロー
2−1.概略
図2は、本実施の形態に係るマスクデータ作成処理及びマスク製造方法を示すフローチャートである。図1及び図2を参照して、本実施の形態に係るマスクデータ作成処理及びマスク製造方法の概略を説明する。
ステップS10:OPC前処理
OPC処理の前に、まず、管理マシン2によってOPC前処理が実行される。まず、管理マシン2は、設計回路のレイアウトデータLAYを受け取る。そして、複数の分散マシン3による分散処理を実現するために、管理マシン2は、レイアウトデータLAYが示すレイアウト(レイアウト領域)を複数の単位領域に分割する(ステップS11)。
図3は、レイアウト領域の分割の一例を示している。図3において、レイアウトデータLAYで示される設計回路のある層のレイアウト領域10が示されている。そのレイアウト領域10が、複数の単位領域20に分割されている。各単位領域20は、同じ形状を有している。例えば、各単位領域20は、一辺の長さが実デバイスの長さ500μmに相当する正方形である。図1に示されたある1つの分散マシン3−1が、1つの単位領域20−1のOPC処理を担当する。同様に、分散マシン3−2、3−3のそれぞれが、単位領域20−2、20−3のOPC処理を担当する。
但し実際には、各分散マシン3は、1つの単位領域20よりも大きい領域に対してOPC処理を実行する。その理由の1つは、隣接する単位領域20間で、OPC処理の結果を互いに整合させるためである。つまり、本実施の形態では分散処理が行なわれるため、隣接する単位領域20間で整合性が保たれるように、余白も含めてOPC処理を行なうことが好適である。他の理由は、フォトリソグラフィ時に単位領域20に対して光学的に影響を与え得る領域は、その単位領域20よりも大きいことである。フォトリソグラフィ時、光の屈折や散乱のため、ある単位領域20の周囲の領域に対する露光は、その単位領域20にも影響を及ぼす。従って、光学的な影響が及ぶ全ての範囲を考慮して、OPC補正を行うことが好適である。
図4は、1つの分散マシン3がOPC処理を行なう対象である「処理領域40」を示している。図4において、単位領域20に対して光学的に影響を与え得る領域は、光学的影響領域30として示されている。光学的影響領域30は、単位領域20を包含する領域である。例えば、光学的影響領域30は、単位領域20よりも幅2λ(λはフォトリソグラフィ時に用いられる光の波長)だけ大きい。本実施の形態において、処理領域40は、少なくともこの光学的影響領域30よりも大きくなうように設定される。例えば、処理領域40は、単位領域20よりも幅5λだけ大きい。このように、処理領域40は、単位領域20を包含し、更に、光学的影響領域30をも包含する。
管理マシン2は、複数の単位領域20の各々に関して処理領域40を規定する(ステップS12)。その結果、複数の単位領域20のそれぞれに対応する複数の処理領域40が規定される。隣接する単位領域20に関して、処理領域40同士はオーバラップすることになる。それぞれの処理領域40に対するOPC処理結果を統合することにより、隣接する単位領域20間で整合性が保たれる。規定された処理領域40を示すデータは、以下、「処理領域データDL」と参照される。管理マシン2は、レイアウトデータLAYから、複数の単位領域20のそれぞれに対応する複数の処理領域データDLを作成すると言える。複数の処理領域データDLのそれぞれは、複数の分散マシン3のそれぞれが処理する処理領域40を示している。
ステップS20:処理領域データの分配
分散マシン3は、少なくとも単位領域20の数だけ確保される。管理マシン2は、作成された複数の処理領域データDLを、複数の分散マシン3のそれぞれに配布する。図1において、処理領域データDL1〜DL3が、分散マシン3−1〜3−3のそれぞれに配布されている。
ステップS30:分散OPC処理
複数の分散マシン3によって、OPC処理が並列的に実行される。各分散マシン3は、受け取った1つの処理領域データDLが示す1つの処理領域40に対して、OPC処理やフラクチャリング処理を実行する。詳しい処理内容は、後述される。結果として、各分散マシン3は、1つの処理領域40のマスクデータである「単位マスクデータDM」を作成する。例えば、分散マシン3−1は、単位マスクデータDM1を作成する。同様に、分散マシン3−2、3−3は、単位マスクデータDM2、DM3を作成する。各分散マシン3は、作成した単位マスクデータDMを管理マシン2に送信する。
ステップS40:統合処理
管理マシン2は、複数の分散マシン3のそれぞれによって分散並列的に作成された複数の単位マスクデータDMを受け取る。そして、管理マシン2は、それら複数の単位マスクデータDMを統合することにより、設計回路のマスクデータMSKを作成する。
ステップS50:マスク製造
マスクデータMSKは、EB描画装置100に転送される。EB描画装置100は、そのマスクデータMSKを参照して、設計回路のマスク(レチクル)を製造する。そのマスクを用いることにより、設計回路が製造される。
2−2.OPC処理
次に、図5及び図6を参照して、各分散マシン3によって実行されるOPC処理、すなわち、上記ステップS30を詳細に説明する。図5は、1つの分散マシン3によって実行される1回のOPC処理を示すフローチャートである。図6は、1つの分散マシン3が扱う1つの処理領域40の例である。上述の通り、処理領域40は、単位領域20や光学的影響領域30を包含している。例えば、処理領域40は、単位領域20よりも幅5λだけ大きく、光学的影響領域30は、単位領域20よりも幅2λだけ大きい(図4参照)。
まず、分散マシン3は、受け取った処理領域データDLで示される処理領域40から、光学的影響領域30を抽出する(ステップS31)。波長λは、分散マシン3の記憶装置に格納された所定のファイルに示されている。波長λは、デザインルールファイルに示されていてもよい。分散マシン3は、波長λに基づいて、処理領域40に含まれる光学的影響領域30を認識(特定)することができる。図6において、処理領域40と光学的影響領域30との差分は、「境界領域50」として示されている。境界領域50は、光学的影響領域30の周囲に存在する領域であり、単位領域20に対して光学的に影響を及ぼさない。このように、分散マシン3は、処理領域40を、光学的影響領域30と境界領域50とに区分けする。
次に、分散マシン3は、処理領域40に含まれる図形(パターン)の各々を解析する(ステップS32)。図6においては、例として、4つの図形P1〜P4が示されている。図形P1は、光学的影響領域30に完全に含まれており、境界領域50には重なっていない。図形P2は、光学的影響領域30にも境界領域50にも重なっている。図形P3は、境界領域50にだけ含まれており、光学的影響領域30には重なっていない。このような図形は、以下「境界図形」と参照される。図形P4は、処理領域40の境界によって分断されており、その一部の幅が細くなっている。従って、その細い部分は、設計基準を満たしていない。このような設計基準に違反する部分を含む図形は、以下「異常図形」と参照される。
分散マシン3は、処理領域40に含まれる図形を1つずつ解析していく。図形P1は、光学的影響領域30に重なっており、境界図形ではない(ステップS33;No)。また、図形P1は、異常図形ではない(ステップS34;No)。この場合、分散マシン3は、図形P1に対して、OPC処理を実行する(ステップS36)。同様に、図形P2も、光学的影響領域30に一部重なっており、境界図形ではない(ステップS33;No)。また、図形P2は、異常図形ではない(ステップS34;No)。従って、分散マシン3は、図形P2に対して、OPC処理を実行する(ステップS36)。尚、各図形のOPC処理時においては、周辺に存在する図形も参照される。
図形P3は、境界図形である(ステップS33;Yes)。つまり、図形P3は、単位領域20に対して直接には光学的影響を及ぼさない。従って、図形P3に対するOPC処理は不要であり、分散マシン3は、図形P3をOPC処理の対象から除外する。その結果、OPC処理時間が短縮される。但し、図形P3は、他の図形に対するOPC処理時には参照される。すなわち、境界図形P3は、OPC処理の対象とはならないが、参照される対象にはなる。ここで、「参照」とは、OPC処理のコードに組み込まれることを意味する。例えば、上記図形P2に対するOPC処理時、境界図形P3が参照される場合と参照されない場合とでは、そのOPC処理の結果が異なってくる。高精度の補正を実現するためには、境界図形P3であっても参照されることが好適である。境界図形をOPC処理の対象から外し、且つ、他の図形に対するOPC処理時に参照することによって、OPC処理時間の短縮とOPC精度の向上とを両立させることが可能となる。
図形P4は、少なくとも光学的影響領域30に重なっており、境界図形ではない(ステップS33;No)。従って、図形P4は、OPC処理の対象となる。しかしながら、図形P4は、処理領域40の境界によって分断されており、異常図形となっている(ステップS34;Yes)。その場合、図7に示されるような特殊な処理が実行される。
図7を参照して、図形P4は、幅Waを有する部分Paと、幅Wbを有する部分Pbに区分され得る。図形が分断されているせいで、幅Wbは、設計基準で規定された配線幅よりも小さくなっている。このように設計基準に違反する部分Pbは、以下「異常部分」と参照される。分散マシン3は、記憶装置に格納されたデザインルールファイルを参照することにより、処理領域40に含まれる異常図形P4を検出し、異常部分Pbを抽出することが可能である。その場合、分散マシン3は、異常図形P4から異常部分Pbを除去する(ステップS35)。結果として、設計基準に適合する図形P4’が得られる。その後、分散マシン3は、その図形P4’に対してOPC処理を実行する(ステップS36)。結果として、OPC処理後のレイアウトであるOPCレイアウトPC4が得られる。
もし、異常部分Pbが除去されなければ、その設計基準に違反している細い部分が正常な配線として形成されるように、OPC処理において大きな補正が行われるはずである。これは、OPC処理の収束性の悪化を意味し、OPC処理時間の増大を招く。しかしながら、本実施の形態によれば、異常部分Pbが予め除去された後に、OPC処理が実行される。言い換えれば、収束性の悪い部分が予め削除され、異常図形P4がOPC処理に適した形状に最適化される。このように、異常図形P4に関しては最適化の後にOPC処理が実行されるため、OPC処理の効率が向上し、OPC処理時間が低減される。
処理領域40中にまだ処理されていない図形が残っている場合(ステップS37;No)、処理はステップS32に戻り、他の図形が選択される。処理領域40に含まれる全ての図形に対する処理が完了すると(ステップS37;Yes)、当該処理領域40のOPCレイアウトを示すOPC処理後データが完成する(ステップS38)。OPCレイアウトは、当該処理領域40に対するOPC処理の結果得られる、補正後のレイアウトである。
図8は、図6で示されたレイアウトに対応するOPCレイアウトの一例を示している。図6中のパターンP1は、補正の結果、パターンPC1となっている。パターンP2は、補正の結果、パターンPC2となっている。パターンP3は、補正されていない。パターンP4は、補正の結果、パターンPC4となっている。尚、除去された異常部分Pbの周辺に関しては、隣接する単位領域20に対するOPC処理時に、正常に処理される。
続いて、分散マシン3は、作成されたOPC処理後データに対してフラクチャリング処理を実行し、EB描画が可能な矩形データの集合に分解する(ステップS39)。その結果、OPC処理後データは、EB描画装置100が判読可能なフォーマットを有する単位マスクデータDMに変換される。単位マスクデータDMは、単一の処理領域40に関するマスクデータである。このように、本実施の形態によれば、1回の分散処理で、OPCとマスクデータ変換が連続して実行される。分散マシン3は、作成された単位マスクデータDMを、管理マシン2に返送する。
以上に説明されたように、本実施の形態によれば、複数の単位領域20、すなわち複数の処理領域40のそれぞれに関して、OPC処理が並列的に実行される。その結果、複数の処理領域40のそれぞれに対応する複数のOPCレイアウトが並列的に作成される。更に、複数のOPCレイアウトのそれぞれに対し、フラクチャリング処理が並列的に実行される。結果として、複数のOPC処理後データのそれぞれが、複数の単位マスクデータDMに並列的に変換される。そして、それら複数の単位マスクデータDMが統合され、設計回路のマスクデータMSKが作成される。
3.効果
本実施の形態によれば、半導体集積回路のレイアウトから複数の処理領域40が生成される。従って、複数の処理領域40のそれぞれに対するOPC処理を、分散処理システム1を利用して並列的に実行することが可能となる。その結果、OPC処理に要する時間が全体として削減される。
レイアウトが分割される結果、上述の通り、1つの処理領域40中に異常部分Pbを含む異常図形P4が発生する可能性がある。そこで、本実施の形態によれば、そのような異常図形P4から異常部分Pbが除去された後に、OPC処理が実行される。言い換えれば、異常図形P4が最適化された後に、OPC処理が実行される。従って、計算の収束性が向上し、OPC処理の効率が向上する。これによっても、OPC処理時間が削減される。
また、本実施の形態によれば、光学的影響領域30に重ならない境界図形P3は、OPC処理の対象から外される。但し、そのような境界図形P3でも、他の図形に対するOPC処理時には参照される。その結果、OPC処理時間の短縮とOPC精度の向上とを両立させることが可能となる。
更に、本実施の形態によれば、1つの分散マシン3による1回の分散処理で、OPCとフラクチャリングが連続して実行される。これにより、マスクデータ作成処理が全体として効率化される。比較として、OPC処理後データの完成後、そのOPC処理後データが管理サーバ2に送られる場合を考える。その場合、管理サーバ2は、複数の分散マシン3のそれぞれが作成した複数のOPC処理後データを統合して、中間レイアウトを一旦作成する。そして、その中間レイアウトが再度分割され、複数の分散マシン3によってフラクチャリング処理が並列的に実行される。しかし、これは冗長であり、処理時間が全体として長くなる。本実施の形態によれば、処理が合理化されており、中間レイアウトを作成する必要がない。従って、マスクデータ作成処理に要する時間が短縮される。
以上に説明されたように、本実施の形態によれば、OPC処理及びマスクデータ作成処理の効率が全体として向上する。つまり、OPC処理及びマスクデータ作成処理に要する時間が全体として短縮される。例えば90nm以降のプロセスで、処理時間は30%〜40%短縮されると考えられる。その結果、半導体集積回路の微細化・高集積化が進んでも、設計から製造までの時間の増加が抑制され、製造コストの増大が抑制される。
図1は、本発明の実施の形態に係るマスクデータ作成システムの構成を示す図である。 図2は、本発明の実施の形態に係る半導体集積回路のマスク製造方法を示すフローチャートである。 図3は、単位領域を説明するための概念図である。 図4は、処理領域を説明するための概念図である。 図5は、1回のOPC処理を示すフローチャートである。 図6は、OPC処理を説明するための概念図である。 図7は、異常図形に対するOPC処理を示す概念図である。 図8は、OPC処理の結果作成されるOPCレイアウトを示す図である。
符号の説明
1 マスクデータ作成システム
2 管理マシン
3 分散マシン
10 レイアウト領域
20 単位領域
30 光学的影響領域
40 処理領域
50 境界領域
100 EB描画装置
LAY レイアウトデータ
MSK マスクデータ
DL 処理領域データ
DM 単位マスクデータ

Claims (9)

  1. 半導体集積回路のマスク製造方法であって、
    (a)前記半導体集積回路のレイアウトを複数の単位領域に分割するステップと、
    (b)前記複数の単位領域の各々に関して、前記各々の単位領域を包含する処理領域を規定するステップと、
    (c)前記各々の単位領域に対し光学的に影響を及ぼす光学的影響領域を、前記処理領域から抽出するステップと、
    (d)前記処理領域中の図形に対してOPC処理を実行することによって、OPCレイアウトを作成するステップと、
    (e)前記OPCレイアウトに基づいて、前記半導体集積回路のマスクを製造するステップと
    を有し、
    前記(d)ステップは、(d1)前記処理領域中のある図形が少なくとも前記光学的影響領域に重なっており、且つ、設計基準に違反する異常部分を含んでいる場合、前記ある図形から前記異常部分を除去した後に前記OPC処理を実行するステップを含む
    マスク製造方法。
  2. 請求項1に記載のマスク製造方法であって、
    前記(d)ステップは、更に、(d2)前記光学的影響領域に重なっていない図形を、前記OPC処理の対象から除外し、且つ、他の図形に対する前記OPC処理時に参照するステップを含む
    マスク製造方法。
  3. 請求項1又は2に記載のマスク製造方法であって、
    (x)前記複数の単位領域のそれぞれに関して、前記(c)及び(d)ステップを並列的に実行することにより、複数のOPCレイアウトを並列的に作成するステップを有する
    マスク製造方法。
  4. 請求項3に記載のマスク製造方法であって、
    前記(e)ステップは、
    (e1)前記複数のOPCレイアウトに対しフラクチャリング処理を並列的に実行し、前記複数のOPCレイアウトのそれぞれを複数の単位マスクデータに変換するステップと、
    (e2)前記複数の単位マスクデータを統合することによって、前記半導体集積回路のマスクデータを作成するステップと、
    (e3)前記マスクデータを用いて前記マスクを製造するステップと
    を含む
    マスク製造方法。
  5. 分散処理により半導体集積回路のマスクデータを作成するマスクデータ作成システムであって、
    複数の分散マシンと、
    前記複数の分散マシンによる分散処理を管理する管理マシンと
    を具備し、
    前記管理マシンは、前記半導体集積回路のレイアウトを複数の単位領域に分割し、前記複数の単位領域の各々に関して前記各々の単位領域を包含する処理領域を規定し、前記規定されたそれぞれの処理領域を示す複数の処理領域データを前記複数の分散マシンのそれぞれに配布し、
    前記複数の分散マシンの各々は、前記各々の単位領域に対し光学的に影響を及ぼす光学的影響領域を前記処理領域から抽出し、また、前記処理領域中の図形に対してOPC処理を実行することにより、OPCレイアウトを示すOPC処理後データを作成し、
    ここで、前記処理領域中のある図形が少なくとも前記光学的影響領域に重なっており、且つ、設計基準に違反する異常部分を含んでいる場合、前記各々の分散マシンは、前記ある図形から前記異常部分を除去した後に前記OPC処理を実行し、
    前記管理マシンは、前記複数の分散マシンのそれぞれによって作成された前記OPC処理後データに基づいて、前記半導体集積回路のマスクデータを作成する
    マスクデータ作成システム。
  6. 請求項5に記載のマスクデータ作成システムであって、
    前記各々の分散マシンは、前記光学的影響領域に重なっていない図形を、前記OPC処理の対象から除外し、且つ、他の図形に対する前記OPC処理時に参照する
    マスクデータ作成システム。
  7. 請求項5又は6に記載のマスクデータ作成システムであって、
    前記複数の分散マシンは、前記複数のOPC処理後データに対しフラクチャリング処理を並列的に実行することによって、前記複数のOPC処理後データのそれぞれを複数の単位マスクデータに変換し、
    前記管理マシンは、前記複数の単位マスクデータを統合することによって、前記マスクデータを作成する
    マスクデータ作成システム。
  8. 半導体集積回路のマスクデータの作成処理をコンピュータに実行させるマスクデータ作成プログラムであって、
    前記作成処理は、
    (A)前記半導体集積回路のレイアウトを複数の単位領域に分割するステップと、
    (B)前記複数の単位領域の各々に関して、前記各々の単位領域を包含する処理領域を規定するステップと、
    (C)前記各々の単位領域に対し光学的に影響を及ぼす光学的影響領域を、前記処理領域から抽出するステップと、
    (D)前記処理領域中の図形に対してOPC処理を実行することによって、OPCレイアウトを作成するステップと、
    (E)前記OPCレイアウトに基づいて、前記マスクデータを作成するステップと
    を有し、
    前記(D)ステップは、(D1)前記処理領域中のある図形が少なくとも前記光学的影響領域に重なっており、且つ、設計基準に違反する異常部分を含んでいる場合、前記ある図形から前記異常部分を除去した後に前記OPC処理を実行するステップを含む
    マスクデータ作成プログラム。
  9. 請求項8に記載のマスクデータ作成プログラムであって、
    前記(D)ステップは、更に、(D2)前記光学的影響領域に重なっていない図形を、前記OPC処理の対象から除外し、且つ、他の図形に対する前記OPC処理時に参照するステップを含む
    マスクデータ作成プログラム。
JP2006330888A 2006-12-07 2006-12-07 半導体集積回路のマスク製造方法、マスクデータ作成システム Withdrawn JP2008145600A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006330888A JP2008145600A (ja) 2006-12-07 2006-12-07 半導体集積回路のマスク製造方法、マスクデータ作成システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006330888A JP2008145600A (ja) 2006-12-07 2006-12-07 半導体集積回路のマスク製造方法、マスクデータ作成システム

Publications (1)

Publication Number Publication Date
JP2008145600A true JP2008145600A (ja) 2008-06-26

Family

ID=39605871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006330888A Withdrawn JP2008145600A (ja) 2006-12-07 2006-12-07 半導体集積回路のマスク製造方法、マスクデータ作成システム

Country Status (1)

Country Link
JP (1) JP2008145600A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522678A (ja) * 2010-03-16 2013-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイス設計用のマスク・データの波面処理
JP2020154267A (ja) * 2019-03-22 2020-09-24 東芝情報システム株式会社 マスクパターン製造装置及びマスクパターン製造方法
CN116360206A (zh) * 2023-05-30 2023-06-30 长鑫存储技术有限公司 光学邻近修正方法和装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522678A (ja) * 2010-03-16 2013-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体デバイス設計用のマスク・データの波面処理
JP2020154267A (ja) * 2019-03-22 2020-09-24 東芝情報システム株式会社 マスクパターン製造装置及びマスクパターン製造方法
JP7238218B2 (ja) 2019-03-22 2023-03-14 東芝情報システム株式会社 マスクパターン製造装置及びマスクパターン製造方法
CN116360206A (zh) * 2023-05-30 2023-06-30 长鑫存储技术有限公司 光学邻近修正方法和装置
CN116360206B (zh) * 2023-05-30 2023-11-03 长鑫存储技术有限公司 光学邻近修正方法和装置

Similar Documents

Publication Publication Date Title
US8683392B2 (en) Double patterning methodology
US7318214B1 (en) System and method for reducing patterning variability in integrated circuit manufacturing through mask layout corrections
JP3934719B2 (ja) 光近接効果補正方法
US20090007053A1 (en) Method of Manufacturing Mask for Semiconductor Device
US7934177B2 (en) Method and system for a pattern layout split
JP4104574B2 (ja) エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンic設計のための改善された方法および装置
JP4488727B2 (ja) 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム
US7624369B2 (en) Closed-loop design for manufacturability process
TWI518463B (zh) 多曝光圖案分解的系統和方法
US7401319B2 (en) Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design
US8166424B2 (en) Method for constructing OPC model
US8802574B2 (en) Methods of making jogged layout routings double patterning compliant
US20150113484A1 (en) Methods of generating circuit layouts that are to be manufactured using sadp routing techniques
EP1961031B1 (en) System and method of electron beam writing
JP4047725B2 (ja) レチクル/マスク書き込みのためのデータ管理方法
CN101378009A (zh) 使用双图案形成的半导体装置的制造方法及掩模
US6892375B2 (en) Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
CN101930484A (zh) 安放用于随机掩模版图的印刷辅助图形的方法和系统
JP2008145600A (ja) 半導体集積回路のマスク製造方法、マスクデータ作成システム
US20080250374A1 (en) Method of Making an Integrated Circuit
US8910090B2 (en) Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications
US20100138019A1 (en) Method of performing optical proximity effect corrections to photomask pattern
JP2000250960A (ja) 描画装置用データの検証方法およびフォトマスクの製造方法
US8141005B2 (en) Apparatus for OPC automation and method for fabricating semiconductor device using the same
JP3603027B6 (ja) エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンic設計のための改善された方法および装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100302