JP2005166946A - 基板及びその製造方法 - Google Patents

基板及びその製造方法 Download PDF

Info

Publication number
JP2005166946A
JP2005166946A JP2003403582A JP2003403582A JP2005166946A JP 2005166946 A JP2005166946 A JP 2005166946A JP 2003403582 A JP2003403582 A JP 2003403582A JP 2003403582 A JP2003403582 A JP 2003403582A JP 2005166946 A JP2005166946 A JP 2005166946A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor wafer
bonding
wiring pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003403582A
Other languages
English (en)
Inventor
Kenichi Oi
建一 大井
Hironori Chiten
宏敬 地天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Espec Corp
Original Assignee
Espec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Espec Corp filed Critical Espec Corp
Priority to JP2003403582A priority Critical patent/JP2005166946A/ja
Priority to US11/000,038 priority patent/US20050116328A1/en
Publication of JP2005166946A publication Critical patent/JP2005166946A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】 安価で、EM評価等の400℃程度の高温に耐え、且つ、基板の大型化を容易に行える基板を実現する。
【解決手段】 ステンレス板からなる測定用基板1の両面に、ガラスからなる電気絶縁層2が形成されると共に、該電気絶縁層2上に配線パターン3が形成され、さらに、前記配線パターン3を覆うようにガラスからなるオーバーコート層4が形成されている。
【選択図】 図2

Description

本発明は、基板及びその製造方法に関し、特に、高温下で使用される基板及びその製造方法に関するものである。
従来から、半導体の評価試験を、半導体ウエハから半導体チップを切り出して、半導体チップ毎に、パッケージングして行う方法があるが、パッケージングを行うための時間及び費用がかかるという問題が生じる。
そこで、特許文献1には、半導体ウエハ自体をチェックする方法、すなわち、被試験体である半導体ウエハの各ダイのパッドに、基板を接触させた状態で、該基板から評価試験用信号を供給することで半導体の評価試験を行う方法が開示されている。
ところで、半導体の評価試験、特に、信頼性評価試験において、半導体の寿命等、信頼性評価の重要な試験項目としてEM(エレクトロマイグレーション)がある。
このEM評価では、半導体素子内に形成した微細配線を流れる電子が配線の金属イオンを陽電位方向に押しやる結果生じた空孔部の電流密度が増大し、断線に至る現象を観ている。なお、このEM評価試験は、時間短縮のため金属イオンが活性化する高温下(200℃〜400℃)で半導体素子に流す電流を多くして実施され、配線抵抗の経時変化を計測して評価する。
このように、EM評価は高温下で実施することから、前記の特許文献1のように、基板を半導体ウエハに直接接続して評価試験用信号を供給する方法では、基板に耐熱性が求められる。そこで、特許文献1においては、基板をセラミックで構成する点が開示されている。
特開2002−329759(公開日:平成14年11月15日)
ところで、200℃を越える耐熱基板材料として、一般的にアルミナ等のセラミックや石英ガラスが知られている。これらは、製造上、直接板状のものが得られず、大きな塊を板状に切断し、表面研磨等の工程を経るため高価で、特に、8インチ(直径200mm)や12インチ(直径300mm)のウエハサイズに対応できる大判サイズを得ることが困難であり、仮に、得られたとしても非常に高価なものとなる。
また、セラミックや石英ガラスを板状にしたものは割れ易いという欠点も有している。
そこで、割れ易さを克服するための基板として、ステンレス板等の金属板にセラミックをコーティングしたものが提案されている。この場合、金属板表面にセラミックとの熱膨張差を緩和する素材をコーティングした後、セラミックを溶射等の手段でコーティングする必要があり、さらに、その表面を研磨して平滑化するといった工程が必要であり、得られた基板が非常に高価なものとなる。
本発明は、上記の各問題点に鑑みてなされたものであり、その目的は、安価で、EM評価等の400℃程度の高温に耐え、且つ、基板の大型化を容易に行える基板及びその製造方法を実現することにある。
本願発明者等は、400℃以上の高温に耐え、安価に制作可能な基板を得るために、鋭意検討した結果、平板状加熱器等に利用される金属板表面を、該金属板と熱膨張率が近いガラスコーティングで絶縁し、その上に加熱器配線パターンを印刷する技術に着目し、基板の実用化を行った。
すなわち、本発明に係る基板は、上記の課題を解決するために、鋼板の両面に、ガラスからなる電気絶縁層が形成されると共に、該電気絶縁層上に配線パターンが形成されていることを特徴としている。
前記配線パターンを覆うように、ガラスからなるオーバーコート層が形成されていてもよい。
前記電気絶縁層の熱膨張率は、前記鋼板の熱膨張率と等しいのが好ましい。
本発明に係る基板の製造方法は、上記の課題を解決するために、高温下で使用される基板の製造方法において、焼成後ガラス化するペーストを鋼板の両面全面に塗布し、焼成して電気絶縁層を形成する第1工程と、前記電気絶縁層表面に金属ペーストを用いて配線回路となる配線パターンをスクリーン印刷し、焼成して金属配線回路を形成する第2工程とを含んでいることを特徴としている。
さらに、前記金属配線回路の外部との接続に必要な一部を除き、ほぼ全面に、焼成後ガラス化するペーストを塗布し、焼成してオーバーコート層を形成する第3工程を含んでいてもよい。
前記電気絶縁層の熱膨張率は、前記鋼板の熱膨張率と等しいのが好ましい。
前記配線パターンには、半導体ウエハとワイヤボンディングするためのボンディング用パッドが形成されていてもよい。
前記ボンディング用パッドは、金パッドであるのが好ましい。
前記ボンディング用パッドは、ボンディングワイヤとの接続面積が、該ボンディングワイヤの接続部分の面積の2倍以上の大きさに形成されているのが好ましい。
本発明に係る基板は、以上のように、鋼板の両面に、ガラスからなる電気絶縁層が形成されると共に、該電気絶縁層上に配線パターンが形成されていることで、400℃以上の高温に耐え、安価に制作可能な基板を得ることができる。
つまり、鋼板は、セラミックの塊に比べて加工がし易く、且つ、板状のセラミックのように割れ易いものではなく非常に割れにくいものである。それゆえ、所望する大きさ、例えば半導体ウエハの直径200mmや直径300mmに対応する大判サイズの基板も容易に作成できる。
このように、鋼板は、加工がし易いので、鋼板で作成される基板を安価に提供することが可能となる。
しかも、鋼板の表面に形成される電気絶縁層はガラスからなるので、電気絶縁層の形成直後の表面は滑らかであり、従来のように、鋼板にセラミックを溶射して電気絶縁層を形成する場合のように表面を研磨する工程を省略することが可能となる。これにより、製造費を低減することができるので、基板をさらに安価に提供することが可能となる。
前記配線パターンを覆うように、ガラスからなるオーバーコート層が形成されていることで、配線パターンが保護される。特に、配線パターンが金属からなるときに、高温下において配線パターンが酸化するのを防止できる。
また、前記電気絶縁層の熱膨張率は、前記鋼板の熱膨張率と等しいことで、高温下においても、鋼板とガラスからなる電気絶縁層とが分離する等の不具合を低減することができる。なお、前記電気絶縁層の熱膨張率と前記鋼板の熱膨張率とは等しいのが好ましいが、ほぼ等しければ十分な効果を得ることができる。
このような基板は、半導体試験装置において、半導体ウエハを直接前記基板に装着して評価試験を行うときに有効である。
前記配線パターンに、半導体ウエハとワイヤボンディングするためのボンディング用パッドが形成されていることで、半導体ウエハをワイヤボンディングした状態の基板、すなわち半導体ウエハの評価用の基板として使用することができる。
前記ボンディング用パッドは、金パッドであることで、通常ボンディングワイヤとして使用されるアルミワイヤとの接続を確実に行うことができる。
前記ボンディング用パッドは、ボンディングワイヤとの接続面積が、該ボンディングワイヤの接続部分の面積の2倍以上の大きさに形成されていることで、ワイヤボンディングされた半導体ウエハに対して評価試験を行った後、該半導体ウエハを取り外しても、少なくとも一本分のボンディングワイヤの接続を可能にすることができる。これにより、半導体ウエハの評価試験を一枚の基板において繰り返し行うことが可能となる。例えば、ボンディング用パッドのボンディングワイヤとの接続面積を、該ボンディングワイヤの接続部分の面積の3倍や4倍等にすれば、3枚あるいは4枚の半導体ウエハの評価試験を一枚の基板で行うことができる。
なお、ボンディング用パッドは隣接する他のボンディング用パッドと接触しない程度の大きさにする必要がある。
このように、一枚の基板によって半導体ウエハの評価試験を繰り返し行うことができるので、安価に半導体ウエハの評価試験を行うことができる。
本発明の一実施の形態について説明すれば、以下の通りである。なお、本実施の形態では、本発明の基板を、被試験体である半導体ウエハを評価する際に使用する測定用基板として使用した場合の例について説明する。
まず、図1及び図2を参照しながら、測定用基板1について説明する。図1は、測定用基板1の平面図、図2は、図1に示す測定用基板1のA・A線矢視断面図である。
測定用基板1は、図1及び図2に示すように、長方形状の鋼板からなり、両面にガラス質の電気絶縁層2が形成され、一方面側に配線パターン3が形成され、さらに、該配線パターン3の保護のためのオーバーコート層4が形成されている。
前記測定用基板1は、鋼板として、所定の形状に切断加工した厚み1.5mmの金属板(ステンレスSUS430)の両面に、焼成後ガラス化するペーストをスクリーン印刷技術を用いて前記金属板の両面全面に塗布し、約850℃で焼成し、厚み30μmの電気絶縁層2を形成する(第1工程)。該電気絶縁層2表面(前記焼成時上面側)に金属ペーストを用いて配線回路となる配線パターン3をスクリーン印刷し、前記同様に焼成すると、金属配線回路が形成される(第2工程)。さらに、前記金属配線回路の外部との接続に必要な一部を除き、ほぼ全面に、電気絶縁層2と同じガラス質の厚み30μmのオーバーコート(オーバーコート層4)を施して前記金属配線回路を保護したものである(第3工程)。
ここで、前記金属配線回路としての配線パターン3を形成する金属は純銀に近いもので形成するのが好ましい。しかしながら、前記配線パターン3を形成する金属としては、純銀に近いものに限定されるものではなく、例えば、銅等を用いてもよい。
なお、前記において、配線パターン3を形成する金属として銀を採用したのは耐酸化性が強く、400℃の高温でパターン表面は酸化変色するが、銅のように、経時的に酸化が進行して断線に至ることがなく、長時間使用や繰り返し使用が可能であるためと、安価に形成することができるためである。
また、前記電気絶縁層2は、測定用基板1の鋼板の熱膨張率に近いガラスを使用している。これにより、高温下における測定用基板1から電気絶縁層2が剥がれるといった不具合を無くすことができる。なお、電気絶縁層2と測定用基板1との熱膨張率は同じであるのが好ましいが、近ければ同様の効果を奏する。
本実施の形態では、半導体ウエハの評価試験を行うのに使用される測定用基板として、前記測定用基板1を使用する。
そこで、前記測定用基板1は、図1に示すように、供試体である半導体ウエハ5の設置部分6には、前記半導体ウエハ5のダイレイアウトに合わせてボンディング配線用の孔(貫通孔)7が多数開孔されている。つまり、前記孔7は、半導体ウエハ5の各ダイの評価試験に必要なパッドを露出させるように形成されたものである。
従って、前記配線用の孔7の内側には、図4に示すように、半導体ウエハ5のボンディングパッド8が露出し、前記孔7の周囲にはアルミワイヤ9でボンディング接続するための基板側ボンディングパッド10が5個設けられる。
前記基板側ボンディングパッド10は、5個の内4個が半導体ウエハ5に作られた評価素子(図示しない)の微細配線の電気抵抗を正確に測る4線式測定用端子であり、残る1個は前記評価用素子内部の電気リーク測定用端子であり、各端子から計測器(図示せず)と接続する端子11に前記配線パターン3が引かれている。
ここで、前記基板側ボンディングパッド10として、金パッドを用いている。これは、配線パターン3が銀で形成された場合に、アルミワイヤ9との接続がし難いため、金パッドを介して接続するようにするためである。
さらに、前記基板側ボンディングパッド10は、アルミワイヤ9との接続面積が、該アルミワイヤ9の接続部分の面積の2倍以上の大きさに形成されていることで、ワイヤボンディングされた半導体ウエハ5に対して評価試験を行った後、該半導体ウエハ5を取り外しても、少なくとも一本分のアルミワイヤ9の接続を可能にすることができる。これにより、半導体ウエハ5の評価試験を一枚の測定用基板1において繰り返し行うことが可能となる。例えば、基板側ボンディングパッド10のアルミワイヤ9との接続面積を、該アルミワイヤ9の接続部分の面積の3倍や4倍等にすれば、3枚あるいは4枚の半導体ウエハ5の評価試験を一枚の測定用基板1で行うことができる。
このように、一枚の測定用基板1によって半導体ウエハ5の評価試験を繰り返し行うことができるので、安価に半導体ウエハ5の評価試験を行うことができる。
また、測定用基板1には、半導体ウエハ5の設置部分6の周囲4隅に貫通孔1aが形成されている。この貫通孔1aは、後述するウエハホルダ12及びカバー15を固定するための孔である。
ここで、前記測定用基板1を使用した半導体試験装置について、図3ないし図7を参照しながら以下に説明する。
前記半導体試験装置は、半導体ウエハを前記測定用基板1に装着した状態で、評価試験用信号を該測定用基板1を介して前記半導体ウエハに印加することで該半導体ウエハの評価試験を行う装置であり、例えば、図3に示すように、測定用基板1に半導体ウエハ5を装着した状態で半導体の各種評価試験を行うものである。
前記半導体試験装置は、図3に示すように、半導体ウエハ5の評価試験において必要な温度になるように、該半導体ウエハ5の温度を設定する高温槽101と、半導体ウエハ5に印加する評価試験用信号を供給するための信号供給槽102とで構成されている。
前記高温槽101は、半導体の評価試験に応じて、半導体ウエハ5を加熱維持する機能を有した槽である。本実施の形態では、半導体ウエハ5を約400℃まで加熱する必要のあるEM評価を行うことを想定している。
また、前記信号供給槽102は、測定用基板1のエッジ部分の端子11(後述の配線パターン3に接続された端子)が接続されるコネクタ19が配置されている箇所である。このコネクタ19には、測定器(図示せず)に接続される端子21が設けられている。
従って、前記信号供給槽102においては、上述のように評価試験用信号を半導体ウエハ5に供給する手段(測定器等)が設けられているので、前記高温槽101のように高温にならないようにする必要がある。
そこで、本実施の形態では、図3に示すように、高温槽101と信号供給槽102との間に断熱壁16が形成され、前記高温槽101からの熱を信号供給槽102に伝わり難くしている。これにより、信号供給槽102内の温度を前記高温槽101よりも低くくすることが可能となっている。
前記断熱壁16には、測定用基板1が貫通するための貫通孔17が形成されている。この貫通孔17の高温槽101側の端部と信号供給槽102側の端部には、断熱部材となる柔軟材18が測定用基板1の両面側から密着するように設けられている。この柔軟材18は、例えば、ガラス繊維等を束状にしたものからなり、断熱壁16の表面にビス20によって取り付けられている。
このように、貫通孔17の開口部分に柔軟材18を設けることで、測定用基板1を半導体試験装置にセットした際の断熱効果を維持することが可能となる。
このように、高温槽101と信号供給槽102との間に断熱壁16を設けることで、高温槽101の高温を維持でき、正確な試験を行うことが可能となる。また、前記貫通孔17の外部である信号供給槽102には、計測器(図示せず)と接続するコネクタ19が配置され、該コネクタ19と前記端子11が嵌合して、半導体ウエハ5の評価用素子を計測器に電気的に接続し試験が行われるようになっている。この信号供給槽102は高温にならないことが必要であるが、上述のように貫通孔17の開口部分にそれぞれ柔軟材18を設けて気密性を高めることで、高温槽101の熱が信号供給槽102に伝わることを低減している。
さらに、信号供給槽102における冷却効果を高めるために、本実施の形態では、前記測定用基板1において、前記高温槽101の外に露出している部位、すなわち信号供給槽102内に露出している部位に対して、通気手段(図示せず)を用いて通気するよにしている。
なお、加熱が必要なのは、前記高温槽101のみであるので、前記信号供給槽102を槽として扱う必要はなく、該信号供給槽102に対応する部位は開放された状態であってもよい。
つまり、測定用基板1において、半導体ウエハ5の装着部分が高温槽101内に、且つ、評価試験用信号を印加するための端子部分が該高温槽101外になるようにセットされていればよいので、前記信号供給槽102は、槽とする必要はない。
前記ウエハホルダ12は、図4に示すように、半導体ウエハ5を測定用基板1の所定位置(設置部分6)に設置固定する補助材であり、オス・メススタッドボルト13で測定用基板1の裏面(配線パターン3のない面側)に締結して用いる。
前記ウエハホルダ12は、図5(a)に示すように、中央部に半導体ウエハ5の外径より少し小さな開孔14を開設し、該開孔14と同芯状に前記測定用基板1の裏面に接する面側から、直径が前記半導体ウエハ5に等しく、深さが前記半導体ウエハ5の厚さ相当に段差12bをエッチング加工で設ける。
また、ウエハホルダ12の開孔14の周囲4隅には、測定用基板1の貫通孔1aと同じ位置に貫通孔12aが形成されている。
前記ウエハホルダ12の段差12b内に半導体ウエハ5を収容して、前記測定用基板1の裏面側と前記半導体ウエハ5の表面(評価用素子が形成された面側)が接するよう、前記オス・メススタッドボルト13の雄ネジ13bが前記測定用基板1の貫通孔1aを貫通し、さらに、前記ウエハホルダ12の貫通孔12aを貫通して、該測定用基板1と締結して、半導体ウエハ5を設置部分6に固定する。なお、前記ウエハホルダ12には、半導体ウエハ5が装着されたときに、設置部分6において回転するのを防止するためのノッチ12cが形成されている。このノッチ12cは、半導体ウエハ5の図示しない切欠き部分と嵌合するようになっている。
また、前記ウエハホルダ12の4辺は、図5(b)(c)に示すように、補強のため折り曲げておく。
また、後工程のボンディング配線時にワイヤボンダに半導体ウエハ5を固定するため、前記開孔14から半導体ウエハ5を真空チャックするようになっている。
なお、本実施の形態では、図5(a)に示すように、ウエハホルダ12は外形中心と開孔14の中心が一致しているが、半導体ウエハ5のダイレイアウトに合わせ開孔14の位置を変えることで、一種類の測定用基板1がダイレイアウトの異なる複数の種類の半導体ウエハに使用可能にすることができる。
また、図3に示すように、測定用基板1の半導体ウエハ5の装着面とは反対面には、カバー15が形成されている。
前記カバー15は、図6(a)に示すように、4隅に貫通孔15aが形成されており、測定用基板1のウエハ設置部分6全体を覆うよう、前記測定用基板1の表面側(配線パターン3の形成側の面)に配置する際に、前記オス・メススタッドボルト13の雌ネジ13aにネジ締結して固定される。このカバー15は、ボンディング配線を完了した測定用基板1のハンドリングに際し、ボンディング配線を保護するとともに、ホコリ等の降積を防ぐ目的で用いられている。
なお、前記カバー15も、前記ウエハホルダ12と同様に、ステンレス鋼板からできており、図6(b)(c)に示すように、補強のために4隅が折り曲げられている。
ここで、上記構成の半導体試験装置を用いた半導体試験方法について説明すれば、以下の通りである。
すなわち、被試験体である半導体ウエハ5を測定用基板1に装着した状態で、評価試験用信号を該測定用基板1を介して前記半導体ウエハ5に印加することで該半導体ウエハ5の評価試験を行う半導体試験方法であって、以下の工程を実行することで、評価試験を適切に且つ安価に行うことが可能となる。
ここで、測定用基板1は、略水平状態で、高温槽101にセットされるものとする。
まず、第1の工程として、測定用基板1の配線パターン3の形成面とは反対側の面に、半導体ウエハ5をウエハホルダ12を用いて装着する。このとき、ウエハホルダ12の各貫通孔12aと測定用基板1の各貫通孔1aとが対応するように配置し、オス・メススタッドボルト13の雄ネジ13bによって締結する。
次に、第2の工程として、測定用基板1の配線パターン3のボンディングパッド10と、半導体ウエハ5のボンディングパッド8とをアルミワイヤ9でワイヤボンディングする。
続いて、アルミワイヤ9がむき出し状態になっている測定用基板1の配線パターン3側の面をカバー15によって覆う。このとき、カバー15の各貫通孔15aと測定用基板1の貫通孔1aに締結されているオス・メススタッドボルト13の雄ネジ13bとを対応させて、雌ネジ13aによって締結する。
その後、第3の工程として、半導体ウエハ5が装着された状態の測定用基板1を、図3に示すように、半導体ウエハ5側が上向きになるようにして、高温槽101にセットする。セットされた測定用基板1の端子11は、コネクタ19に嵌合して、半導体ウエハ5の評価用素子と計測器に電気的接続が行われる。
最後に、第4の工程として、半導体試験に応じた信号を半導体ウエハ5に印加し、高温槽101を試験温度(400℃)まで上昇させる。
以上の各工程において、試験準備が完了した測定用基板1は、準備段階における測定用基板1の姿勢を天地反転して高温槽101に投入されて、高温槽101にセットされている。すなわち、測定用基板1の上面側に半導体ウエハ5が位置した姿勢となる。
このように、天地を反転して高温槽101に投入する第1の目的は、試験中の高温で炭化したホコリ(導電性)等が測定用基板1や半導体ウエハ5のボンディングパッド部やボンディングワイヤ等の露出部に降積付着して試験結果に影響を与えないようにするためである。
さらに、第2の目的は、半導体ウエハ5の自重により測定用基板1に確実に密着させることができ、この結果、正確な試験を行うことができることである。これは、半導体ウエハ5を支持するウエハホルダ12の熱による膨張等の変形を考慮したものである。例えば、半導体ウエハ5を測定用基板1の下側にした状態にして高温にした場合、ウエハホルダ12が変形して、該半導体ウエハ5が測定用基板1からずれる虞がある。このように半導体ウエハ5が測定用基板1からずれた場合、アルミワイヤ9が切断される虞があり、正確な試験を行うことができない虞がある。
以上のように、本実施の形態に係る半導体試験装置によれば、例えば、EM評価のような半導体ウエハを400℃程度にまで加熱する必要のある評価方法においても、評価試験用信号を印加する端子部分は、高温槽101外にあるので、400℃のような高温にさらされることがない。
しかも、測定用基板1が、表面が前記評価試験に必要な温度に耐え得る絶縁膜で覆われた略長方形状の鋼板からなるので、従来のように高価なセラミック基板を使用する必要がなくなる。その結果、評価装置、すなわち半導体試験装置を安価に提供することができる。
本実施の形態では、ウエハホルダ12をエッチング加工して、半導体ウエハ5を載置できるようにしているが、測定用基板1の半導体ウエハ5の載置面をエッチングしてもよい。
なお、本実施の形態では、図3に示すように、半導体ウエハ5を装着した測定用基板1を半導体装置に一つセットした例について説明したが、これに限定されるものではない。例えば、図7に示すように、測定用基板1を多段にセットするようにしてもよい。
このように、前記高温槽101内に、複数の前記測定用基板1が多段にセットされていることで、大量の半導体ウエハ5に対して同時に試験を行うことができる。この場合、全ての半導体ウエハ5に対して、同じ評価試験用信号を供給すれば、大量の半導体ウエハ5に対して同時に同一の評価試験を行うことが可能となり、各半導体ウエハ5に対して異なる評価試験用信号を供給するようにすれば、大量の半導体ウエハ5に対して同時に異なる評価試験を行うことが可能となる。
本発明の基板は、高温下で好適に使用され、特に、半導体の評価試験の一つであるEM評価等の高温下で評価試験を行う場合に好適に用いられる。また、基板は、十分に耐熱性を有しているので、高温下で使用される分野であれば、例えばヒータ等の加熱機器の分野においても好適に使用される。
本発明の一実施の形態にかかる基板の概略平面図である。 図1に示す基板のA・A線矢視断面図である。 図1に示す基板を半導体ウエハの測定用基板として使用した半導体試験装置の要部を示す概略構成図である。 図1に示す測定用基板に半導体ウエハを装着した状態の要部を示す概略構成図である。 (a)はウエハホルダの平面図であり、(b)(c)は(a)の側面図である。 (a)はカバーの平面図であり、(b)(c)は(a)の側面図である。 本発明の他の実施形態を示すものであり、測定用基板を多段にセットした場合の半導体試験装置の要部を示す概略構成図である。
符号の説明
1 測定用基板
2 電気絶縁層
3 配線パターン
4 オーバーコート層
5 半導体ウエハ
8 ボンディングパッド
7 孔(貫通孔)
9 アルミワイヤ(ボンディングワイヤ)
10 基板側ボンディングパッド(ボンディング用パッド)
11 端子
12 ウエハホルダ(ウエハ支持部材)
12a 貫通孔
12b 段差
12c ノッチ
13 オス・メススタッドボルト
13a 雌ネジ
13b 雄ネジ
14 開孔
15 カバー(保護用カバー)
15a 貫通孔
16 断熱壁
17 貫通孔
18 柔軟材
19 コネクタ
101 高温槽
102 信号供給槽

Claims (12)

  1. 鋼板の両面に、ガラスからなる電気絶縁層が形成されると共に、該電気絶縁層上に配線パターンが形成されていることを特徴とする基板。
  2. 前記配線パターンを覆うように、ガラスからなるオーバーコート層が形成されていることを特徴とする請求項1に記載の基板。
  3. 前記電気絶縁層の熱膨張率は、前記鋼板の熱膨張率と等しいことを特徴とする請求項1または2に記載の基板。
  4. 前記配線パターンには、半導体ウエハとワイヤボンディングするためのボンディング用パッドが形成されていることを特徴とする請求項1ないし3の何れか1項に記載の基板。
  5. 前記ボンディング用パッドは、金パッドからなることを特徴とする請求項4に記載の基板。
  6. 前記ボンディング用パッドは、ボンディングワイヤとの接続面積が、該ボンディングワイヤの接続部分の面積の2倍以上の大きさに形成されていることを特徴とする請求項4または5に記載の基板。
  7. 焼成後ガラス化するペーストを鋼板の両面全面に塗布し、焼成して電気絶縁層を形成する第1工程と、
    前記電気絶縁層表面に金属ペーストを用いて配線回路となる配線パターンをスクリーン印刷し、焼成して金属配線回路を形成する第2工程と、
    を含んでいることを特徴とする基板の製造方法。
  8. さらに、前記金属配線回路の外部との接続に必要な一部を除き、ほぼ全面に、焼成後ガラス化するペーストを塗布し、焼成してオーバーコート層を形成する第3工程を含んでいることを特徴とする請求項7に記載の基板の製造方法。
  9. 前記電気絶縁層の熱膨張率は、前記鋼板の熱膨張率と等しいことを特徴とする請求項7または8に記載の基板の製造方法。
  10. 前記配線パターンに、半導体ウエハとワイヤボンディングするためのボンディング用パッドを形成する工程をさらに含んでいることを特徴とする請求項7ないし9の何れか1項に記載の基板の製造方法。
  11. 前記ボンディング用パッドは、金パッドからなることを特徴とする請求項10に記載の基板の製造方法。
  12. 前記ボンディング用パッドを、ボンディングワイヤとの接続面積が、該ボンディングワイヤの接続部分の面積の2倍以上の大きさとなるように形成することを特徴とする請求項10または11に記載の基板の製造方法。
JP2003403582A 2003-12-02 2003-12-02 基板及びその製造方法 Pending JP2005166946A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003403582A JP2005166946A (ja) 2003-12-02 2003-12-02 基板及びその製造方法
US11/000,038 US20050116328A1 (en) 2003-12-02 2004-12-01 Substrate and method of manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003403582A JP2005166946A (ja) 2003-12-02 2003-12-02 基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005166946A true JP2005166946A (ja) 2005-06-23

Family

ID=34616786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003403582A Pending JP2005166946A (ja) 2003-12-02 2003-12-02 基板及びその製造方法

Country Status (2)

Country Link
US (1) US20050116328A1 (ja)
JP (1) JP2005166946A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696083B2 (en) * 2006-03-10 2010-04-13 Endeoco Corporation Multi-layer device
JP5192163B2 (ja) * 2007-03-23 2013-05-08 住友電工デバイス・イノベーション株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949654A (en) * 1996-07-03 1999-09-07 Kabushiki Kaisha Toshiba Multi-chip module, an electronic device, and production method thereof
TW398163B (en) * 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof

Also Published As

Publication number Publication date
US20050116328A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
US20050045618A1 (en) Ceramic heater and ceramic joined article
US7427728B2 (en) Zone control heater plate for track lithography systems
JP7278035B2 (ja) 静電チャック、基板固定装置
JPH0332914B2 (ja)
KR102345253B1 (ko) 정전 척 및 기판 고정 장치
JP5034327B2 (ja) 半導体製造装置用温度測定具、半導体製造装置の温度測定方法、及び半導体製造装置
WO2001006559A1 (en) Wafer prober
US20040026403A1 (en) Ceramic heater for semiconductor manufacturing and inspecting devices
CN107548231B (zh) 柔性基板以及金属配线接合结构的制法
JP4525571B2 (ja) ウェハ保持体およびそれを搭載したヒータユニット、ウェハプローバ
JP2005166946A (ja) 基板及びその製造方法
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
JP2005100695A (ja) 基板加熱方法、抵抗発熱体付基板及びその製造方法
JP4040572B2 (ja) 半導体試験装置及び半導体試験方法
TWI749359B (zh) 配線基板
JP3805318B2 (ja) ウェハ加熱装置
JP3921143B2 (ja) ウエハ加熱装置
JP2592524B2 (ja) 半導体装置のエージング方法及びエージング用給電ボード並びにエージング装置
JP2001189276A (ja) ウエハ加熱装置
JP3559548B2 (ja) ウエハ加熱装置
JP3396468B2 (ja) ウエハプローバおよびウエハプローバに使用されるセラミック基板
KR200197336Y1 (ko) 기판 매입형 박막온도센서
JP2001118759A (ja) 半導体製造・検査装置用セラミック基板
TWI220932B (en) Modular probe head
JP2001237166A (ja) ウエハ加熱装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050920

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617